JPH0679147U - Integrated circuit device with alignment mark for bonding - Google Patents

Integrated circuit device with alignment mark for bonding

Info

Publication number
JPH0679147U
JPH0679147U JP2645593U JP2645593U JPH0679147U JP H0679147 U JPH0679147 U JP H0679147U JP 2645593 U JP2645593 U JP 2645593U JP 2645593 U JP2645593 U JP 2645593U JP H0679147 U JPH0679147 U JP H0679147U
Authority
JP
Japan
Prior art keywords
pad
bonding
alignment mark
conductor pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2645593U
Other languages
Japanese (ja)
Inventor
幸 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP2645593U priority Critical patent/JPH0679147U/en
Publication of JPH0679147U publication Critical patent/JPH0679147U/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Abstract

(57)【要約】 【目的】 ボンディング用アライメントマークの占有領
域を縮小し、セカンドパッドをより小さな領域に効率よ
く配置可能とし、回路素子の実装密度を高める。 【構成】 導体パターン(6)を形成した配線基板
(2)にICチップ(1)を実装し、ICチップ(1)
上のファーストパッド(3)と配線基板(2)上のセカ
ンドパッド(4)を金属細線(5)でワイヤボンディン
グする集積回路装置において、ボンディング接続位置認
識のために配線基板(2)に形成されるアライメントマ
ークとして、特定のセカンドパッド(8)の形状をその
他のセカンドパッドの形状とは異ならせるとともに、座
標認識のための基準マークとなる部分を含む形状とした
ものを用いる。また、セカンドパッド(4)近辺の導体
パターンを屈曲させてアライメントマーク(9)とする
こともできる。
(57) [Abstract] [Purpose] The area occupied by the bonding alignment mark is reduced, the second pad can be efficiently arranged in a smaller area, and the packaging density of circuit elements is increased. [Structure] The IC chip (1) is mounted on a wiring board (2) on which a conductor pattern (6) is formed.
In an integrated circuit device in which the upper first pad (3) and the second pad (4) on the wiring board (2) are wire-bonded with a thin metal wire (5), they are formed on the wiring board (2) for recognizing the bonding connection position. As the alignment mark used, a shape of a specific second pad (8) is made different from the shapes of the other second pads, and a shape including a portion serving as a reference mark for coordinate recognition is used. Also, the conductor pattern near the second pad (4) can be bent to form the alignment mark (9).

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、ICチップ等をワイヤボンディング接続する際、ボンディング位置 認識のためにセカンドパッド側に設けるボンディング用アライメントマークを備 えた集積回路装置に関し、特に特定のセカンドパッドまたは導体パターンの形状 を他のセカンドパッドまたは導体パターンとは異ならせて識別可能なものとし、 かつ座標認識可能な形状にすることにより、ボンディング用アライメントマーク によって占有されるスペースを低減もしくは除去するための技術に関する。 The present invention relates to an integrated circuit device having a bonding alignment mark provided on the side of a second pad for recognizing a bonding position when connecting an IC chip or the like by wire bonding. The present invention relates to a technique for reducing or eliminating a space occupied by a bonding alignment mark by making a shape different from a second pad or a conductor pattern to be identifiable and having a coordinate recognizable shape.

【0002】[0002]

【従来の技術】[Prior art]

従来、電子回路における回路素子の実装面積を縮小し、電子回路の集積度を高 める方法としてCOB(Chip on Board)が用いられている。この COBは、導体パターンを形成した配線基板にICチップ等の回路素子を直接ダ イボンディングして、回路素子の電極と導体パターンをワイヤボンディングまた はバンプ等の方法で接続して電子回路を構成したものである。 Conventionally, COB (Chip on Board) has been used as a method for reducing the mounting area of circuit elements in an electronic circuit and increasing the degree of integration of the electronic circuit. In this COB, a circuit element such as an IC chip is directly die-bonded to a wiring board on which a conductor pattern is formed, and an electrode of the circuit element is connected to the conductor pattern by a method such as wire bonding or bump to form an electronic circuit. It was done.

【0003】 このワイヤボンディング工程では、回路素子に形成されたボンディングパッド (ファーストパッド)と、配線基板の回路素子実装部周囲の導体パターンに形成 されたセカンドパッドとが、AuやAl等の金属細線でワイヤボンディング接続 される。In this wire bonding process, the bonding pad (first pad) formed on the circuit element and the second pad formed on the conductor pattern around the circuit element mounting portion of the wiring board are made of a fine metal wire such as Au or Al. Wire bonding connection is made.

【0004】 この接続の際、金属細線は適当な治具により保持されてファーストパッドとセ カンドパッドの間を移動し、それぞれのパッドへ熱圧着等により接続されるが、 複数のパッドの位置関係を認識して治具の移動を正確に制御するために、ボンデ ィングパッドの近傍に、配線基板におけるXY座標の基準となるアライメントマ ークが形成されている。At the time of this connection, the metal thin wire is held by an appropriate jig and moved between the first pad and the second pad and connected to each pad by thermocompression bonding or the like. In order to recognize and accurately control the movement of the jig, an alignment mark serving as a reference for XY coordinates on the wiring board is formed near the bonding pad.

【0005】 従来、このボンディングパッド位置認識用のアライメントマークは、電子回路 を構成する導体パターンやボンディングパッドとは独立したパターンとして、ボ ンディングパッドの近傍に形成されていた。Conventionally, the alignment mark for recognizing the position of the bonding pad has been formed in the vicinity of the bonding pad as a pattern independent of the conductor pattern and the bonding pad forming the electronic circuit.

【0006】 例えば、図3は樹脂封止工程前にある従来のCOBのICチップ実装部分を上 から見た図であるが、配線基板2にICチップ1がダイボンディングされており 、ICチップ1上のファーストパッド3と配線基板2上のセカンドパッド4が金 属細線5によってワイヤボンディング接続されている。この複数のセカンドパッ ド4の内、特定のセカンドパッドの近くにアライメントマーク7が独立した領域 として形成されている。なお、各セカンドパッドは配線基板2の内部に形成され た図示しない導体パターンを介して他の回路と接続されている。For example, FIG. 3 is a view of an IC chip mounting portion of a conventional COB before the resin sealing step as seen from above. The IC chip 1 is die-bonded to the wiring board 2. The upper first pad 3 and the second pad 4 on the wiring board 2 are wire-bonded to each other by a fine metal wire 5. Of the plurality of second pads 4, an alignment mark 7 is formed as an independent region near a specific second pad. Each second pad is connected to another circuit via a conductor pattern (not shown) formed inside the wiring board 2.

【0007】 このような構成によれば、ワイヤボンディングの際、金属細線5を保持する治 具を駆動する装置は、アライメントマーク7を基準にして座標認識を行い、複数 のセカンドパッド4等の位置関係を判断する。With such a configuration, during wire bonding, the device that drives the jig that holds the thin metal wire 5 performs coordinate recognition based on the alignment mark 7, and detects the positions of the plurality of second pads 4 and the like. Determine the relationship.

【0008】 また同様に、図4に示される従来のCOBのICチップ実装部においても、ア ライメントマーク7はセカンドパッド4や該セカンドパッド4に接続された導体 パターン6とは独立した領域として形成されている。Similarly, also in the conventional COB IC chip mounting portion shown in FIG. 4, the alignment mark 7 is formed as an area independent of the second pad 4 and the conductor pattern 6 connected to the second pad 4. Has been done.

【0009】[0009]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら、例えばデジタルICチップ等のようにボンディングパッドの数 が多い素子を配線基板に実装する場合は、ICチップ実装部の周辺に配置される セカンドパッドの数も多くなり、高密度配線が必要になるが、従来のように導体 パターンやセカンドパッドとは別個にアライメントマークを設けるためには、I Cチップ実装部周辺のセカンドパッドが形成される領域を犠牲にしなければなら なかった。 However, when an element having a large number of bonding pads, such as a digital IC chip, is mounted on a wiring board, the number of second pads arranged around the IC chip mounting portion also becomes large, and high-density wiring is required. However, in order to provide the alignment mark separately from the conductor pattern and the second pad as in the conventional case, the area where the second pad is formed around the IC chip mounting portion has to be sacrificed.

【0010】 そのため、セカンドパッドの形成領域が拡大し、電子回路の高集積化やCOB 基板装置の小型化の妨げとなっていた。Therefore, the area where the second pad is formed is expanded, which hinders high integration of electronic circuits and miniaturization of COB substrate devices.

【0011】 また、アライメントマークを迂回するように導体パターンを設計すると、導体 パターンが複雑になるという不都合もあった。In addition, when the conductor pattern is designed to bypass the alignment mark, the conductor pattern becomes complicated.

【0012】 従って、本考案の目的は、ボンディングパッドまたは導体パターンとボンディ ング位置認識用アライメントマークを一体化することにより、アライメントマー クの占有面積を小さくして、配線基板の回路素子周辺部分により大きなセカンド パッド形成領域を確保できるようにすることにある。Therefore, an object of the present invention is to reduce the occupied area of the alignment mark by integrating the bonding pad or the conductor pattern and the alignment mark for bonding position recognition, and to reduce the area around the circuit element of the wiring board. It is to be able to secure a large second pad formation area.

【0013】[0013]

【課題を解決しようとする手段】[Means for Solving Problems]

上記問題点の解決のため、本考案によれば、導体パターンを形成した配線基板 に回路素子を搭載し、この回路素子に形成されたボンディングパッドと前記導体 パターンに形成されたセカンドパッドをボンディング接続すると共に、該ボンデ ィング接続の際にボンディング接続位置を認識するために配線基板上に形成され るボンディング用アライメントマークを備えた集積回路装置において、特定のセ カンドパッドおよび/またはセカンドパッド近傍の導体パターンの形状を、その 他のセカンドパッドおよび/またはセカンドパッド近傍の導体パターンの形状と は異ならせるとともに、座標認識のための基準マークとなる部分を含むように形 成するものである。 In order to solve the above problems, according to the present invention, a circuit element is mounted on a wiring board on which a conductor pattern is formed, and a bonding pad formed on the circuit element and a second pad formed on the conductor pattern are connected by bonding. In addition, in an integrated circuit device having a bonding alignment mark formed on a wiring board for recognizing a bonding connection position during the bonding connection, a specific second pad and / or a conductor pattern near the second pad is provided. The shape of is different from the shape of the other second pad and / or the conductor pattern in the vicinity of the second pad, and is formed so as to include a portion serving as a reference mark for coordinate recognition.

【0014】 また、このアライメントマークは、特定のセカンドパッドを、その他のセカン ドパッドの形状と異なるように、座標認識の基準となる部分を有するような形状 にしてもよい。Further, the alignment mark may have a shape such that a specific second pad has a portion serving as a reference for coordinate recognition so as to be different from the shapes of the other second pads.

【0015】 また、このアライメントマークは、特定の導体パターンを、その他の導体パタ ーンの形状と異なるように、セカンドパッドの近傍で座標認識の基準となる部分 を含むような形状に屈曲させて形成することもできる。In addition, the alignment mark is formed by bending a specific conductor pattern into a shape including a portion serving as a reference for coordinate recognition in the vicinity of the second pad so as to be different from the shapes of other conductor patterns. It can also be formed.

【0016】[0016]

【作用】 上記構成においては、ボンディング用アライメントマークをセカンドパッドま たは導体パターンの一部として形成するので、独立したパターンとして形成する ための専用領域が不要となる。従って、配線基板のICチップ実装部周囲にはセ カンドパッド形成のためのより大きな領域が確保され、セカンドパッドを効率よ く配置することができる。In the above structure, since the bonding alignment mark is formed as a part of the second pad or the conductor pattern, a dedicated area for forming an independent pattern is unnecessary. Therefore, a larger area for forming the second pad is secured around the IC chip mounting portion of the wiring board, and the second pad can be efficiently arranged.

【0017】 また、従来のように独立したアライメントマークを迂回するように導体パター ンを形成する必要がないため、導体パターンの設計が容易になる。Further, unlike the conventional case, it is not necessary to form the conductor pattern so as to bypass the independent alignment mark, so that the conductor pattern can be easily designed.

【0018】 さらに、特定のセカンドパッドを座標認識の基準となるような部分を有する形 状に形成することにより、回路素子周辺部にセカンドパッドの形成領域を確保し つつ、確実なアライメントを行うことができる。Furthermore, by forming a specific second pad in a shape having a portion that serves as a reference for coordinate recognition, it is possible to secure a second pad formation area in the peripheral portion of the circuit element and to perform reliable alignment. You can

【0019】 さらに、特定の導体パターンをセカンドパッドの近傍で屈曲させたアライメン トマークを形成することにより、回路素子周辺部にはセカンドパッドだけを配置 することが可能になる。Further, by forming an alignment mark by bending a specific conductor pattern in the vicinity of the second pad, it becomes possible to dispose only the second pad in the peripheral portion of the circuit element.

【0020】[0020]

【実施例】【Example】

以下、図面を参照して本考案の実施例につき説明する。図1は本考案の第1の 実施例に係る集積回路装置のボンディング用アライメントマークの周辺部付近を 示す平面図である。ICチップ1が配線基板2にダイボンディングされており、 ICチップ1の周辺部に形成されたファーストパッド3と、配線基板2のICチ ップ1実装部周辺に形成されたセカンドパッド4が金属細線5によってワイヤボ ンディング接続されている。セカンドパッド4の内、ICチップ1の角部に対応 して配線基板2上に形成されたアライメント用セカンドパッド8の形状は他のセ カンドパッド4の形状と異なり、一部分が座標認識の基準となるようなエッジ部 分8−1,8−2,8−3を有する特定の形状に形成されている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a plan view showing the periphery of a bonding alignment mark of an integrated circuit device according to a first embodiment of the present invention. The IC chip 1 is die-bonded to the wiring board 2, and the first pad 3 formed on the periphery of the IC chip 1 and the second pad 4 formed on the periphery of the IC chip 1 mounting portion of the wiring board 2 are made of metal. Wire bonding is performed by a thin wire 5. Of the second pad 4, the shape of the alignment second pad 8 formed on the wiring substrate 2 corresponding to the corner of the IC chip 1 is different from the shapes of the other second pads 4, and a part thereof serves as a reference for coordinate recognition. It is formed in a specific shape having such edge portions 8-1, 8-2, 8-3.

【0021】 このような構成においては、ワイヤボンディングの際、ワイヤボンディング装 置は配線基板2上のアライメント用セカンドパッド8の各エッジ8−1,8−2 ,8−3およびこれらのエッジが交わる点等を検出する。そして、これらの検出 にもとづき配線基板2上における座標認識を行なうと共に、複数のセカンドパッ ド4の位置を判断し、金属細線5を保持する治具を移動させて、目標とするセカ ンドパッドに熱圧着を行う。In such a configuration, during wire bonding, the wire bonding device has the edges 8-1, 8-2, 8-3 of the second alignment pad 8 on the wiring board 2 and these edges intersect. Detect points etc. Then, based on these detections, the coordinates on the wiring board 2 are recognized, the positions of the second pads 4 are determined, and the jig for holding the fine metal wires 5 is moved to heat the target second pad. Perform crimping.

【0022】 従って、アライメントマーク用として独立したパターンを設けることなく適切 にワイヤボンディングを行なうことができ、また配線基板2のICチップ1実装 部周辺の角部を有効に利用することができるので、セカンドパッド4をICチッ プ1の周辺に効率よく配置することができる。また、アライメントマークを形成 するために配線パターンを迂回させる等の必要がないので、配線パターンの設計 が容易になる。Therefore, the wire bonding can be appropriately performed without providing an independent pattern for the alignment mark, and the corners around the IC chip 1 mounting portion of the wiring board 2 can be effectively used. The second pad 4 can be efficiently arranged around the IC chip 1. In addition, since it is not necessary to bypass the wiring pattern to form the alignment mark, the wiring pattern can be easily designed.

【0023】 図2は本考案の第2の実施例に係る集積回路装置のボンディング用アライメン トマーク周辺部を示す平面図である。この実施例においても、第1の実施例と同 様にICチップ1が配線基板2にダイボンディングされており、ICチップ1の 周辺部に形成されたファーストパッド3と、配線基板2のICチップ1実装部周 辺に形成されたセカンドパッド4が金属細線5によってワイヤボンディング接続 されている。本実施例が第1の実施例と異なる点は、導体パターン6が特定のセ カンドパッド4近傍で座標認識のための基準となるような特定形状に屈曲されて 、アラインメント用変形部9を構成している点である。FIG. 2 is a plan view showing a peripheral portion of an alignment mark for bonding of an integrated circuit device according to a second embodiment of the present invention. Also in this embodiment, as in the first embodiment, the IC chip 1 is die-bonded to the wiring board 2, and the first pad 3 formed on the peripheral portion of the IC chip 1 and the IC chip of the wiring board 2 are formed. The second pad 4 formed on the periphery of one mounting portion is wire-bonded by the fine metal wire 5. The present embodiment is different from the first embodiment in that the conductor pattern 6 is bent in a specific shape in the vicinity of a specific second pad 4 to serve as a reference for coordinate recognition, thereby forming an alignment deforming portion 9. That is the point.

【0024】 このような構成においても、第1の実施例と同様に、ワイヤボンディング装置 がこのアライメント用変形部9内の導体パターンの特定形状およびエッジ等を検 出して座標認識を行なう。Even in such a configuration, as in the first embodiment, the wire bonding apparatus detects the specific shape and edge of the conductor pattern in the alignment deforming portion 9 to perform coordinate recognition.

【0025】 従って、アライメントマークを独立して形成したりセカンドパッド4の形状を 変更したりする必要がないため、効率よくセカンドパッドを配置することができ る。Therefore, since it is not necessary to form the alignment mark independently and to change the shape of the second pad 4, the second pad can be efficiently arranged.

【0026】 なお、本実施例では、ボンンディング用アライメントマークをセカンドパッド 形成領域の角部にあるセカンドパッドまたは導体パターンに形成しているが、ア ライメントマークを形成する位置は角部に限定されずセカンドパッドや導体パタ ーンの配置により都合のよい位置に設けることができる。In this embodiment, the bonding alignment mark is formed on the second pad or the conductor pattern at the corner of the second pad formation region, but the position where the alignment mark is formed is not limited to the corner. Instead, it can be provided at a convenient position by arranging a second pad or a conductor pattern.

【0027】 また、第2の実施例では、セカンドパッドに接続する導体パターンにアライメ ントマークを形成しているが、セカンドパッド形成領域近傍であればセカンドパ ッドに接続していない導体パターンをアライメントマークとして形成してもよい 。Further, in the second embodiment, the alignment mark is formed on the conductor pattern connected to the second pad, but the conductor pattern not connected to the second pad is formed on the alignment mark in the vicinity of the second pad formation region. You may form as.

【0028】[0028]

【考案の効果】[Effect of device]

以上のように、本考案によれば、特定のセカンドパッドまた導体パターンをア ライメントマークとして機能するように形成しているので、アライメントマーク を形成するための専用領域が不要となり、配線基板の回路素子実装部周辺にセカ ンドパッドだけを効率よく配置することができ、より小さな領域に必要な数のセ カンドパッドを形成して、回路素子の実装密度を大幅に高めることができる。 As described above, according to the present invention, the specific second pad or the conductor pattern is formed so as to function as the alignment mark, so that the dedicated area for forming the alignment mark is not required, and the circuit of the wiring board is not necessary. Only the second pad can be efficiently arranged around the element mounting portion, and the required number of second pads can be formed in a smaller area to significantly increase the packaging density of circuit elements.

【0029】 また、アライメントマークが独立したパターンとして形成されていないので、 セカンドパッドや導体パターンを設計する際、アライメントマークを回避するた めのパターンの迂回や変更が不要となりパターン設計がきわめて容易になる。Further, since the alignment mark is not formed as an independent pattern, when designing the second pad or the conductor pattern, there is no need to detour or change the pattern to avoid the alignment mark, which makes the pattern design extremely easy. Become.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の、第一の実施例に係わる集積回路装置
のボンディング用アライメントマーク周辺部を示す部分
拡大平面図である。
FIG. 1 is a partially enlarged plan view showing a peripheral portion of a bonding alignment mark of an integrated circuit device according to a first embodiment of the present invention.

【図2】本考案の、第二の実施例に係わる集積回路装置
のボンディング用アライメントマーク周辺部を示す部分
拡大平面図である。
FIG. 2 is a partially enlarged plan view showing a peripheral portion of a bonding alignment mark of an integrated circuit device according to a second embodiment of the present invention.

【図3】従来の集積回路装置のボンディング用アライメ
ントマーク周辺部を示す部分拡大平面図である。
FIG. 3 is a partially enlarged plan view showing a peripheral portion of a bonding alignment mark of a conventional integrated circuit device.

【図4】従来の集積回路装置のボンディング用アライメ
ントマーク周辺部を示す部分拡大平面図である。
FIG. 4 is a partially enlarged plan view showing a peripheral portion of a bonding alignment mark of a conventional integrated circuit device.

【符号の説明】[Explanation of symbols]

1 ICチップ 2 配線基板 3 ファーストパッド 4 セカンドパッド 5 金属細線 6 導体パターン 7 アライメントマーク 8 アライメント用セカンドパッド 9 アライメント用変形部 1 IC Chip 2 Wiring Board 3 First Pad 4 Second Pad 5 Metallic Wire 6 Conductor Pattern 7 Alignment Mark 8 Alignment Second Pad 9 Alignment Deformation Section

Claims (3)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 導体パターンを形成した配線基板に回路
素子を搭載し、該回路素子に形成されたボンディングパ
ッドと前記導体パターンに形成されたセカンドパッドを
ボンディング接続して構成され、かつ該ボンディング接
続の際にボンディング接続位置を認識するために配線基
板上に形成されたボンディング用アライメントマークを
備えた集積回路装置であって、 特定のセカンドパッドおよび/またはセカンドパッド近
傍の導体パターンの形状を、その他のセカンドパッドお
よび/またはセカンドパッド近傍の導体パターンの形状
とは異ならせるとともに、座標認識のための基準マーク
となる部分を含むように形成したことを特徴とするボン
ディング用アライメントマークを備えた集積回路装置。
1. A wiring board on which a conductor pattern is formed, a circuit element is mounted, and a bonding pad formed on the circuit element and a second pad formed on the conductor pattern are connected by bonding, and the bonding connection is formed. An integrated circuit device provided with a bonding alignment mark formed on a wiring board for recognizing a bonding connection position at the time of, and a shape of a specific second pad and / or a conductor pattern in the vicinity of the second pad, Integrated circuit having a bonding alignment mark, which is different from the shape of the second pad and / or the conductor pattern in the vicinity of the second pad and includes a portion serving as a reference mark for coordinate recognition. apparatus.
【請求項2】 前記特定のセカンドパッドの形状が、そ
の他のセカンドパッドの形状とは異なるとともに、座標
認識のための基準となる部分を有することを特徴とする
請求項1に記載のボンディング用アライメントマークを
備えた集積回路装置。
2. The bonding alignment according to claim 1, wherein the shape of the specific second pad is different from the shapes of the other second pads and has a portion serving as a reference for coordinate recognition. Integrated circuit device with marks.
【請求項3】 前記特定の導体パターンの形状は、前記
導体パターンを前記セカンドパッド近傍で屈曲させて、
座標認識のための基準となる部分を含むように形成した
ことを特徴とする請求項1に記載のボンディング用アラ
イメントマークを備えた集積回路装置。
3. The shape of the specific conductor pattern is obtained by bending the conductor pattern in the vicinity of the second pad,
The integrated circuit device having a bonding alignment mark according to claim 1, wherein the integrated circuit device is formed so as to include a portion serving as a reference for coordinate recognition.
JP2645593U 1993-04-21 1993-04-21 Integrated circuit device with alignment mark for bonding Pending JPH0679147U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2645593U JPH0679147U (en) 1993-04-21 1993-04-21 Integrated circuit device with alignment mark for bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2645593U JPH0679147U (en) 1993-04-21 1993-04-21 Integrated circuit device with alignment mark for bonding

Publications (1)

Publication Number Publication Date
JPH0679147U true JPH0679147U (en) 1994-11-04

Family

ID=12193988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2645593U Pending JPH0679147U (en) 1993-04-21 1993-04-21 Integrated circuit device with alignment mark for bonding

Country Status (1)

Country Link
JP (1) JPH0679147U (en)

Similar Documents

Publication Publication Date Title
JPH0394431A (en) Manufacture of semiconductor device
JPS6038868B2 (en) semiconductor package
US7030508B2 (en) Substrate for semiconductor package and wire bonding method using thereof
JP2003282609A (en) Semiconductor device for fingerprint recognition and manufacturing method thereof
JPH0679147U (en) Integrated circuit device with alignment mark for bonding
JPS63187657A (en) Manufacture of semiconductor device
JP2002299551A (en) Power module and its manufacturing method
JPH07297348A (en) Semiconductor device and lead frame used in manufacture thereof and manufacture of semiconductor device
US9589923B2 (en) Method of manufacturing semiconductor device
CN220821555U (en) QFN packaging transition structure of sensor chip
JPS5840614Y2 (en) semiconductor equipment
JPH05291345A (en) Semiconductor device
KR100379090B1 (en) Lead frame for semiconductor package
JP2511765Y2 (en) Lead frame
JPS5851526A (en) Semiconductor element pellet and semiconductor device with said pellet
JP3119222B2 (en) TCP tape, method of manufacturing the same, and semiconductor device using the TCP tape
JP2723742B2 (en) Semiconductor device
JP3528366B2 (en) Integrated circuit device
JPH09223722A (en) Position recognizing mark, tab tape, semiconductor device and printed circuit board
JPH05206216A (en) Tape carrier, semiconductor device packaging body and packaging method
JP4544407B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
KR19990041909A (en) Semiconductor chip
JPH07297340A (en) Method for arranging lead in semiconductor device
JP2513016Y2 (en) Semiconductor device
JP2001052035A (en) Circuit board made of printed circuit