JPH0678176A - Clipping circuit - Google Patents

Clipping circuit

Info

Publication number
JPH0678176A
JPH0678176A JP24596892A JP24596892A JPH0678176A JP H0678176 A JPH0678176 A JP H0678176A JP 24596892 A JP24596892 A JP 24596892A JP 24596892 A JP24596892 A JP 24596892A JP H0678176 A JPH0678176 A JP H0678176A
Authority
JP
Japan
Prior art keywords
terminal
output
circuit
input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24596892A
Other languages
Japanese (ja)
Inventor
Yoshizo Mori
吉造 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP24596892A priority Critical patent/JPH0678176A/en
Publication of JPH0678176A publication Critical patent/JPH0678176A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PURPOSE:To obtain a fine image suppressing the generation of black blur by feeding back an output signal from an output terminal to the input terminal of a clipping circuit using an emitter terminal as an output terminal. CONSTITUTION:Out of a pair of transistors(TRs) 1, 2, the base terminal of the TR 1 is connected to the collector terminal of a TR 8 whose emitter is connected to an input Vi through a resistor 14 and optional reference voltage is impressed from a voltage source to the base terminal of the TR 2. The emitter terminals of the TRs 1, 2 are connected to the base terminal of the TR 8 through a resistor 13 to feed back an output V0 to the input V1 of the TR 1 through the TR 8. In this constitution, output voltage close to the reference voltage is linearly changed from input voltage and a fine image suppressing the generation of black blur can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ビデオカメラ等からの
映像信号の波形変換(クリッピング)を行うクリップ回
路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clipping circuit for performing waveform conversion (clipping) of a video signal from a video camera or the like.

【0002】[0002]

【従来の技術】従来、ビデオカメラ等からの映像信号の
クリッピングを行うクリップ回路として、図8に示すよ
うなトランジスタ素子を用いたクリップ回路があった。
図示のように、かかる従来のクリップ回路は、映像信号
を入力する入力端としてのベース端子を有する第1のト
ランジスタと、基準電圧源に接続されたベース端子を有
する第2のトランジスタとを含み、前記第1のトランジ
スタ及び第2のトランジスタのコレクタ端子を共に正の
定電圧源に接続し、これらのトランジスタのエミッタ端
子を共に負の定電圧源に接続すると共に、該エミッタ端
子を出力端としたものである。
2. Description of the Related Art Conventionally, as a clipping circuit for clipping a video signal from a video camera or the like, there is a clipping circuit using a transistor element as shown in FIG.
As shown, such a conventional clip circuit includes a first transistor having a base terminal as an input terminal for inputting a video signal and a second transistor having a base terminal connected to a reference voltage source, The collector terminals of the first transistor and the second transistor are both connected to a positive constant voltage source, the emitter terminals of these transistors are both connected to a negative constant voltage source, and the emitter terminal serves as an output terminal. It is a thing.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のクリップ回路は、前記のように、単に一対の
トランジスタのみから構成されているため、該トランジ
スタのVBE特性により基準電圧付近の出力電圧が図9に
示すように入力電圧に線形的に追従せず、図10に示す
ように線形な入力電圧に対し出力電圧には非線形成分が
混入された波形となり、このため画像信号をクリップす
る際に該信号の低レベル域に相当する画像が黒っぽくな
ってしまうとの問題があり、解決が望まれていた。
However, since the conventional clip circuit as described above is composed of only a pair of transistors as described above, the output voltage near the reference voltage depends on the V BE characteristics of the transistors. Does not follow the input voltage linearly as shown in FIG. 9, but has a waveform in which a nonlinear component is mixed in the output voltage with respect to the linear input voltage as shown in FIG. 10. Therefore, when clipping the image signal, In addition, there is a problem that the image corresponding to the low level region of the signal becomes blackish, and a solution has been desired.

【0004】本発明は、かかる従来のクリップ回路にお
ける問題点を解決すべくなされたもので、基準電圧付近
の出力電圧が入力電圧に対し線形に変化するような、所
謂黒つぶれのない良好な画像が得られるクリップ回路を
提供することを目的とする。
The present invention has been made in order to solve the problem in the conventional clip circuit, and a good image without so-called black underexposure in which the output voltage near the reference voltage changes linearly with respect to the input voltage. It is an object of the present invention to provide a clip circuit capable of obtaining

【0005】[0005]

【課題を解決するための手段】前記目的を達成すべく、
本願の第1の発明は、映像信号を入力する入力端として
のベース端子を有する第1のトランジスタと、基準電圧
源に接続されたベース端子を有する第2のトランジスタ
とを含み、前記第1のトランジスタ及び第2のトランジ
スタのコレクタ端子を共に正の定電圧源に接続し、これ
らのトランジスタのエミッタ端子を共に負の定電圧源に
接続すると共に、該エミッタ端子を出力端としたクリッ
プ回路において、前記入力端に前記出力端からの出力信
号を帰還させる帰還回路を設けたことを特徴とする。
[Means for Solving the Problems] To achieve the above object,
A first invention of the present application includes a first transistor having a base terminal as an input terminal for inputting a video signal, and a second transistor having a base terminal connected to a reference voltage source, and the first invention. A clip circuit in which the collector terminals of the transistor and the second transistor are both connected to a positive constant voltage source, the emitter terminals of these transistors are both connected to a negative constant voltage source, and the emitter terminal is an output terminal, A feedback circuit for feeding back an output signal from the output end is provided at the input end.

【0006】また、本願の第2の発明は、前記第1の発
明において、前記帰還回路が、減算器、該減算器の後段
に設けられる増幅器、及び帰還路上に設けられる減衰器
とからなり、前記減算器の正端子を映像信号の入力端と
し、該減算器の出力端を前記増幅器を介して前記第1の
トランジスタのベース端子に接続すると共に、前記エミ
ッタ端子からの出力信号を前記減算器の負端子に帰還さ
せるようにしたことを特徴とするものである。
A second invention of the present application is the same as the first invention, wherein the feedback circuit includes a subtractor, an amplifier provided at a stage subsequent to the subtractor, and an attenuator provided on a feedback path. The positive terminal of the subtractor is used as an input terminal of the video signal, the output terminal of the subtractor is connected to the base terminal of the first transistor through the amplifier, and the output signal from the emitter terminal is connected to the subtractor. It is characterized by being fed back to the negative terminal of.

【0007】[0007]

【作用】本発明においては、前記第1及び第2のトラン
ジスタのエミッタ端子からの出力信号が、前記帰還回路
により、前記第1のトランジスタのベース端子に接続さ
れる入力端に帰還される。
In the present invention, the output signals from the emitter terminals of the first and second transistors are fed back to the input terminal connected to the base terminal of the first transistor by the feedback circuit.

【0008】また、本願の第2の発明においては、前述
のように、前記帰還回路が、減算器、該減算器の後段に
設けられる増幅器、及び帰還路上に設けられる減衰器と
から構成されるが、同発明の作用を図面に基き説明す
る。図5は、前記従来のクリップ回路における非線形成
分をσとして、本願の第2の発明の構成を示したブロッ
ク図であるが、同図において、3は減算器、4は増幅
器、5は減衰器である。
Further, in the second invention of the present application, as described above, the feedback circuit is composed of a subtractor, an amplifier provided at a stage subsequent to the subtractor, and an attenuator provided on the feedback path. The operation of the invention will be described with reference to the drawings. FIG. 5 is a block diagram showing the configuration of the second invention of the present application, where σ is the non-linear component in the conventional clip circuit. In FIG. 5, 3 is a subtractor, 4 is an amplifier, and 5 is an attenuator. Is.

【0009】図示のように、本発明では、出力信号vO
の一部が減衰率βの割合で入力側に負帰還される。すな
わち、減算器3の正端子から入力される入力信号vi
は、減算器3において前記帰還信号が減ぜられた後、増
幅器4で増幅され、前記第1のトランジスタのベース端
子に入力される。
As shown, in the present invention, the output signal v O
Is partially fed back to the input side at the rate of the attenuation rate β. That is, the input signal v i input from the positive terminal of the subtractor 3
Is amplified by the amplifier 4 after the feedback signal is subtracted in the subtractor 3 and input to the base terminal of the first transistor.

【0010】このような本発明に係るクリップ回路にお
ける出力電圧vO は、入力電圧をvi 、増幅器4の増幅
率をA、減衰器5の減衰率をβとすれば、次式により表
される。
The output voltage v O in the clipping circuit according to the present invention is expressed by the following equation, where v i is the input voltage, A is the amplification factor of the amplifier 4, and β is the attenuation factor of the attenuator 5. It

【0011】 vO ={σ/(1+A・β)}+{A・vi /(1+A・β)}…(式1)V O = {σ / (1 + A · β)} + {A · v i / (1 + A · β)} (Equation 1)

【0012】したがって、前記式1からも明らかなよう
に、本発明のクリップ回路では、従来のクリップ回路に
おいて問題となっていた前記非線形成分σは、1/(1
+A・β)に低減されることとなる。
Therefore, as is clear from the equation (1), in the clip circuit of the present invention, the nonlinear component σ which has been a problem in the conventional clip circuit is 1 / (1
+ A · β).

【0013】[0013]

【実施例】本発明の実施例を図面に基き説明する。図1
は本発明の一実施例の構成を示すブロック図であり、図
2は該実施例の具体的な構成を示す回路図である。
Embodiments of the present invention will be described with reference to the drawings. Figure 1
Is a block diagram showing a configuration of an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a specific configuration of the embodiment.

【0014】図2に示すように、本実施例のクリップ回
路は、コレクタ端子が共に正の定電圧源に接続された一
対のトランジスタ1、2を含み、これらのトランジスタ
のエミッタ端子を共に抵抗7を介して負の定電圧源に接
続するとともに、前記エミッタ端子を出力端としてい
る。前記一対のトランジスタのうち一方のトランジスタ
2のベース端には電圧源6により任意の基準電圧が与え
られる。
As shown in FIG. 2, the clip circuit of this embodiment includes a pair of transistors 1 and 2 whose collector terminals are both connected to a positive constant voltage source, and the emitter terminals of these transistors are both connected to a resistor 7. Is connected to a negative constant voltage source via the, and the emitter terminal serves as an output terminal. An arbitrary reference voltage is applied by the voltage source 6 to the base end of one of the pair of transistors 2.

【0015】前記一対のトランジスタのうち他方のトラ
ンジスタ1のベース端は、帰還回路を構成するトランジ
スタ8のコレクタ端子に抵抗14を介して接続され、こ
のコレクタ端子は抵抗10を介して正の定電圧源に接続
されている。また、トランジスタ8のエミッタ端は、抵
抗9を介して映像信号を入力する入力端とされるととも
に、抵抗11を介して負の定電圧源に接続されている。
The base end of the other transistor 1 of the pair of transistors is connected to the collector terminal of a transistor 8 forming a feedback circuit via a resistor 14, and the collector terminal is connected to a positive constant voltage via a resistor 10. Connected to the source. The emitter terminal of the transistor 8 is an input terminal for inputting a video signal via the resistor 9 and is connected to a negative constant voltage source via the resistor 11.

【0016】さらに、トランジスタ8のベース端は、抵
抗12を介して接地されるとともに、抵抗13を介して
前記一対のトランジスタ1、2のエミッタ端に接続され
ている。
Further, the base end of the transistor 8 is grounded via the resistor 12 and is connected to the emitter ends of the pair of transistors 1 and 2 via the resistor 13.

【0017】以上のように構成された本実施例に係るク
リップ回路の動作を図3及び図4に基き説明する。図2
に示す前記本実施例のクリップ回路において、トランジ
スタ8と抵抗9乃至13とからなる回路は、図3(a)
に示すベース接地回路と、図4に示すエミッタ接地回路
とに分離して考えられる。
The operation of the clip circuit according to this embodiment having the above-mentioned structure will be described with reference to FIGS. 3 and 4. Figure 2
In the clip circuit of the present embodiment shown in FIG. 3, the circuit composed of the transistor 8 and the resistors 9 to 13 is shown in FIG.
The grounded base circuit shown in FIG. 4 and the grounded emitter circuit shown in FIG. 4 can be considered separately.

【0018】図3において((b)は(a)の等価回路
である。)、トランジスタ8のコレクタ電圧v1aと入力
電圧vi は、次式で表される(以下、抵抗7及び抵抗9
乃至14の抵抗値を夫々R7 、R9 乃至R14とす
る。)。
In FIG. 3 ((b) is an equivalent circuit of (a)), the collector voltage v 1a of the transistor 8 and the input voltage v i are expressed by the following equations (hereinafter, resistor 7 and resistor 9).
The resistance values of Nos. 14 to 14 are R 7 and R 9 to R 14 , respectively. ).

【0019】v1a=−R10c …(式2)V 1a = -R 10 ic (Equation 2)

【0020】vi =−(h1b+R9 )ie …(式3)[0020] v i = - (h 1b + R 9) i e ... ( Equation 3)

【0021】また、ic ≒ie であるから、前記式2及
び式3より、次式が得られる。
Since i c ≈i e , the following equation is obtained from the equations 2 and 3.

【0022】 v1a/vi =R10/(h1b+R9 )…(式4)V 1a / v i = R 10 / (h 1b + R 9 ) ... (Formula 4)

【0023】また、R9 >>hibであるから、式4は次
式のようになる。
Since R 9 >> h ib , the equation 4 becomes the following equation.

【0024】v1a/vi ≒R10/R9 …(式5)V 1a / v i ≈R 10 / R 9 (Equation 5)

【0025】したがって、次式が得られる。Therefore, the following equation is obtained.

【0026】v1a≒(R10/R9 )vi …(式6)V 1a ≈ (R 10 / R 9 ) v i (Equation 6)

【0027】一方、図4に示すエミッタ接地回路におい
ては、次式が成立する。
On the other hand, in the grounded-emitter circuit shown in FIG. 4, the following equation holds.

【0028】 vO ´={R12/(R12+R13)}vO …(式7)V O ′ = {R 12 / (R 12 + R 13 )} v O (Equation 7)

【0029】 v1b´={R911/(R9 +R11)}ie …(式8)[0029] v 1b '= {R 9 R 11 / (R 9 + R 11)} i e ... ( Equation 8)

【0030】ここで、R9 <<R11、ic ≒ie である
から、式8は次式のようになる。
Since R 9 << R 11 and i c ≈i e , the equation 8 is as follows.

【0031】v1b´≒R9c …(式9)V 1b ′ ≈R 9 ic (Equation 9)

【0032】また、交流的に、vO ´=v1b´であるか
ら、次式が成立する。
Further, since AC is v O ′ = v 1b ′, the following equation holds.

【0033】v1b´≒R9c =vO ´…(式10)V 1b ′ ≈R 9 ic = v O ′ (Equation 10)

【0034】ところで、v1b=−R10c であるから、
これと式10より次式が成立する。
By the way, since v 1b = −R 10 ic ,
From this and Expression 10, the following expression is established.

【0035】 v1b/vO ´=−R10/R9 …(式11)V 1b / v O ′ = −R 10 / R 9 (Equation 11)

【0036】したがって、図4のエミッタ接地回路のコ
レクタ電圧v1bは、前記式11と式7により次式のよう
になる。
Therefore, the collector voltage v 1b of the grounded-emitter circuit of FIG. 4 is given by the following equation by the equations 11 and 7.

【0037】 v1b=(−R10/R9 )vO ´=(−R10/R9 )・{R12/(R12+R13) }vO …(式12)V 1b = (− R 10 / R 9 ) v O ′ = (− R 10 / R 9 ) · {R 12 / (R 12 + R 13 )} v O (Equation 12)

【0038】重ねの理により、v1aとv1bとから、本ク
リップ回路のトランジスタ8のコレクタ電圧v1 を求め
ると次式のようになる。
By calculating the collector voltage v 1 of the transistor 8 of this clip circuit from v 1a and v 1b by the superposition theory, the following equation is obtained.

【0039】 v1 =vi (R10/R9 )−vO (R10/R9 ){R12/(R12+R13)}… (式13)V 1 = v i (R 10 / R 9 ) −v O (R 10 / R 9 ) {R 12 / (R 12 + R 13 )} (Equation 13)

【0040】また、トランジスタ1、2より生じる非線
形成分をσ、該トランジスタ1、2の出力をvO とする
と、vO =v1 +σとなるから、これを変形して、v1
=vO −σを得る。そして、この式と式13とから、本
回路の出力電圧vO は次式のようになる。
Further, the nonlinear components generated from the transistors 1, 2 sigma, and the output of the transistors 1 and 2 and v O, because the v O = v 1 + σ, by transforming it, v 1
= V O −σ is obtained. Then, from this equation and the equation 13, the output voltage v O of this circuit is as follows.

【0041】 vO =σ/[1+(R10/R9 ){R12/(R12+R13)}]+vi (R10/ R9 )/[1+(R10/R9 ){R12/(R12+R13)}]…(式14)V O = σ / [1+ (R 10 / R 9 ) {R 12 / (R 12 + R 13 )}] + v i (R 10 / R 9 ) / [1+ (R 10 / R 9 ) {R 12 / (R 12 + R 13 )}] ... (Equation 14)

【0042】さらに、R10/R9 =A、R12/(R12
13)=βと置けば、式14は、前記式1と同様に、次
式のようになる。
Further, R 10 / R 9 = A, R 12 / (R 12 +
If R 13 ) = β is set, then Expression 14 becomes the following Expression, as in Expression 1 above.

【0043】 vO ={σ/(1+A・β)}+{A・vi /(1+A・β)}…(式15)V O = {σ / (1 + A · β)} + {A · v i / (1 + A · β)} ... (Equation 15)

【0044】したがって、この式15からも明らかなよ
うに、本実施例のクリップ回路では従来のクリップ回路
において問題となっていた前記非線形成分σは、1/
(1+A・β)に低減されることとなる。
Therefore, as is clear from the equation (15), the nonlinear component σ, which has been a problem in the conventional clip circuit in the clip circuit of this embodiment, is 1 /
It will be reduced to (1 + A · β).

【0045】さらに、図6及び図7に本実施例に係るク
リップ回路の入出力特性を示すが、同図から明らかなよ
うに本回路では出力が入力に対し極めて良く線形的に追
従しており、本クリップ回路によれば基準電圧付近で黒
つぶれのない良好な画像が得られる。
Further, FIGS. 6 and 7 show the input / output characteristics of the clip circuit according to this embodiment. As is clear from the figures, the output of this circuit follows the input very well linearly. According to this clipping circuit, a good image without blackout can be obtained near the reference voltage.

【0046】[0046]

【発明の効果】以上詳述したとおり、本発明によれば、
基準電圧付近の出力電圧が入力電圧に対し線形に変化す
るため、所謂黒つぶれのない良好な画像が得られる。
As described in detail above, according to the present invention,
Since the output voltage near the reference voltage changes linearly with respect to the input voltage, a good image without so-called black crushing can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】本発明の一実施例の具体的な構成を示す回路図
である。
FIG. 2 is a circuit diagram showing a specific configuration of an embodiment of the present invention.

【図3】(a)は、本発明の一実施例を説明する回路
図、(b)は、(a)に示した回路の等価回路を示す図
である。
3A is a circuit diagram for explaining an embodiment of the present invention, and FIG. 3B is a diagram showing an equivalent circuit of the circuit shown in FIG.

【図4】同じく本発明の一実施例を説明する回路図であ
る。
FIG. 4 is a circuit diagram illustrating an embodiment of the present invention.

【図5】本願の第2の発明の構成を示すブロック図であ
る。
FIG. 5 is a block diagram showing a configuration of a second invention of the present application.

【図6】本発明の一実施例に係るクリップ回路の入出力
特性を示す線図である。
FIG. 6 is a diagram showing input / output characteristics of a clip circuit according to an embodiment of the present invention.

【図7】同じく本発明の一実施例に係るクリップ回路の
入出力特性を示す線図である。
FIG. 7 is a diagram showing input / output characteristics of the clip circuit according to the embodiment of the present invention.

【図8】従来のクリップ回路の構成を示す回路図であ
る。
FIG. 8 is a circuit diagram showing a configuration of a conventional clip circuit.

【図9】従来のクリップ回路の入出力特性を示す線図で
ある。
FIG. 9 is a diagram showing input / output characteristics of a conventional clip circuit.

【図10】同じく従来のクリップ回路の入出力特性を示
す線図である。
FIG. 10 is a diagram showing input / output characteristics of a conventional clip circuit.

【符号の説明】[Explanation of symbols]

1,2,8 トランジスタ 3 減算器 4 増幅器 5 減衰器 6 電圧源 7,9〜14 抵抗 尚、各図中同一符号は同一又は相当部分を示す。 1, 2, 8 Transistors 3 Subtractors 4 Amplifiers 5 Attenuators 6 Voltage Sources 7, 9-14 Resistances In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 映像信号を入力する入力端としてのベー
ス端子を有する第1のトランジスタと、基準電圧源に接
続されたベース端子を有する第2のトランジスタとを含
み、前記第1のトランジスタ及び第2のトランジスタの
コレクタ端子を共に正の定電圧源に接続し、これらのト
ランジスタのエミッタ端子を共に負の定電圧源に接続す
ると共に、該エミッタ端子を出力端としたクリップ回路
において、前記入力端に前記出力端からの出力信号を帰
還させる帰還回路を設けたことを特徴とするクリップ回
路。
1. A first transistor having a base terminal as an input terminal for inputting a video signal, and a second transistor having a base terminal connected to a reference voltage source. In the clip circuit, the collector terminals of the two transistors are both connected to a positive constant voltage source, the emitter terminals of these transistors are both connected to a negative constant voltage source, and the emitter terminals are output terminals. A clipping circuit, wherein a feedback circuit for feeding back an output signal from the output end is provided in the clip circuit.
【請求項2】 前記帰還回路は、減算器、該減算器の後
段に設けられる増幅器、及び帰還路上に設けられる減衰
器とからなり、前記減算器の正端子を映像信号の入力端
とし、該減算器の出力端を前記増幅器を介して前記第1
のトランジスタのベース端子に接続すると共に、前記エ
ミッタ端子からの出力信号を前記減算器の負端子に帰還
させるようにしたことを特徴とする請求項1に記載のク
リップ回路。
2. The feedback circuit comprises a subtractor, an amplifier provided at a stage subsequent to the subtractor, and an attenuator provided on a feedback path, and the positive terminal of the subtractor is used as an input end of a video signal, The output terminal of the subtracter is connected to the first terminal via the amplifier.
2. The clip circuit according to claim 1, wherein the clip circuit is connected to the base terminal of the transistor and the output signal from the emitter terminal is fed back to the negative terminal of the subtractor.
JP24596892A 1992-08-24 1992-08-24 Clipping circuit Pending JPH0678176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24596892A JPH0678176A (en) 1992-08-24 1992-08-24 Clipping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24596892A JPH0678176A (en) 1992-08-24 1992-08-24 Clipping circuit

Publications (1)

Publication Number Publication Date
JPH0678176A true JPH0678176A (en) 1994-03-18

Family

ID=17141516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24596892A Pending JPH0678176A (en) 1992-08-24 1992-08-24 Clipping circuit

Country Status (1)

Country Link
JP (1) JPH0678176A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2472658A1 (en) * 2010-12-30 2012-07-04 Delphi Technologies, Inc. A solid oxide fuel cell having a glass composite seal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2472658A1 (en) * 2010-12-30 2012-07-04 Delphi Technologies, Inc. A solid oxide fuel cell having a glass composite seal

Similar Documents

Publication Publication Date Title
JPH05167358A (en) Amplifier circuit for ecm
US4575760A (en) Noise reduction circuit for a video signal
JPS5846084B2 (en) signal relay stage
JPS5843606A (en) Device for controlling gain of differential amplifier
US4234804A (en) Signal correction for electrical gain control systems
JPH0678176A (en) Clipping circuit
US4237426A (en) Transistor amplifier
KR920008785B1 (en) Circuit for transforming direct-current signals
GB2081037A (en) Gain control circuit
GB2029666A (en) Gamma correction in a television signal
JPS60132469A (en) Method and circuit for correcting halftone of television signal
JPH0732261B2 (en) Semiconductor light receiving device
US3614644A (en) Amplifier apparatus with distortion compensation
US4568980A (en) Video clamping correction circuit
US4178555A (en) Method of reducing distortion in electronic networks
JP2562500B2 (en) Noise reduction circuit for video contour enhancement signal
JP2651865B2 (en) Nonlinear signal compression circuit
JPS62161204A (en) Amplifier
JPH0336096Y2 (en)
JPH0564036A (en) Gamma offset adjustment circuit
KR100492984B1 (en) High Frequency Enhancement Control of Video Signal
JPH06253178A (en) Gamma correction circuit
JPH069327B2 (en) Gain control circuit
KR0135461B1 (en) Amplifying circuit with high input impedance
JPH0629796A (en) Waveform shaping circuit