JPH0670264A - Television receiver - Google Patents

Television receiver

Info

Publication number
JPH0670264A
JPH0670264A JP4221523A JP22152392A JPH0670264A JP H0670264 A JPH0670264 A JP H0670264A JP 4221523 A JP4221523 A JP 4221523A JP 22152392 A JP22152392 A JP 22152392A JP H0670264 A JPH0670264 A JP H0670264A
Authority
JP
Japan
Prior art keywords
television signal
circuit
signal processing
signal
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4221523A
Other languages
Japanese (ja)
Inventor
Kiyoyuki Kohiyama
清之 小檜山
Takahiko Tahira
孝彦 田平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4221523A priority Critical patent/JPH0670264A/en
Publication of JPH0670264A publication Critical patent/JPH0670264A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

PURPOSE:To reduce the operating time of a part or the whole of a digital circuit constructing a TV signal processing circuit and to reduce the power consumption together with improvement of reliability for a TV receiver which contains the TV signal processing circuit constituted with the digital circuit. CONSTITUTION:A horizontal synchronizing signal is not inputted to a counter 25 as a reset signal for a prescribed period, that is, no TV signal is not inputted for a prescribed period. Under such conditions, the counter 25 continuously output the overflow signals until the horizontal synchronizing signal is supplied, in other words, until the input of the TV signal is restarted. Thus a relay 27 is kept off. In such a constitution, the supply of the power voltage VCC is cut to TV signal processing circuit 6 and this circuit is turned off.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビ信号処理回路を
デジタル回路で構成してなるテレビ受像機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver having a television signal processing circuit composed of a digital circuit.

【0002】[0002]

【従来の技術】テレビ受像機は、その誕生以来、主要部
品を真空管、トランジスタ、ICと変遷させ、ブラウン
管の高輝度化、高解像度化も進み、信頼性の高い家電製
品として発展してきた。これをデジタル技術の面から眺
めてみると、いわゆる第0世代〜第3世代の4世代に分
けることができる。
2. Description of the Related Art Since its birth, television receivers have evolved as vacuum tubes, transistors, and ICs as their main components, and have progressed toward higher brightness and higher resolution in cathode ray tubes, and have developed into highly reliable home appliances. From a digital technology perspective, this can be divided into four generations, so-called 0th generation to 3rd generation.

【0003】第0世代のテレビジョン受像機は、走査と
いうプロセスでの時空間の標本化のためのデジタル回路
や、同期信号の分離、再生のためのデジタル回路等を除
けば、その大半の回路をアナログ回路で構成していた。
Most of the 0th generation television receivers except the digital circuit for sampling the space-time in the process of scanning and the digital circuit for separating and reproducing the synchronizing signal. Was composed of analog circuits.

【0004】第1世代のテレビジョン受像機において
は、選局制御等の制御系のデジタル化が進み、ワイヤレ
スリモコンが普及すると共に、テレビ信号制御系のほと
んどの回路がデジタル回路で置き代えられた。
In first-generation television receivers, digitalization of control systems such as channel selection control has progressed, wireless remote controllers have become widespread, and most circuits of the television signal control system have been replaced by digital circuits. .

【0005】第2世代のテレビ受像機においては、デジ
タル技術の特徴を生かして、アナログ技術では実現でき
ない機能、例えば、2画面表示、静止画像表示、マルチ
画面表示、コマ落とし表示等の機能が達成された。
In the second-generation television receiver, by utilizing the characteristics of digital technology, functions which cannot be realized by analog technology, for example, functions such as two-screen display, still image display, multi-screen display and time-lapse display are achieved. Was done.

【0006】第3世代のテレビ受像機は、大容量のフレ
ームメモリや、フィールドメモリを駆使して、現行のテ
レビの画質の限界を極めようとするものであり、テレビ
信号処理系のほとんどの回路がデジタル回路で置き換え
られ、現在、この第3世代のテレビ受像機の開発が進め
られている。
[0006] The third-generation television receiver attempts to maximize the image quality of the current television by making full use of a large-capacity frame memory and field memory, and most circuits of the television signal processing system. Has been replaced by a digital circuit, and the development of this third generation television receiver is currently in progress.

【0007】[0007]

【発明が解決しようとする課題】ここに、テレビ信号処
理回路をデジタル回路で構成する場合には、多機能化、
高画質化を図ることが可能であるが、多機能化、高画質
化を図る場合には、デジタル回路におけるゲート数が多
くなると共に、高速な信号処理を必要とする。
In the case where the television signal processing circuit is composed of a digital circuit, it has a multi-function.
Although it is possible to achieve high image quality, in order to achieve high functionality and high image quality, the number of gates in a digital circuit increases and high-speed signal processing is required.

【0008】このため、消費電力が余りに大きくなるの
で、消費電力の無駄をなくす意味、発熱を極力抑える意
味で、なんらかの方法で消費電力の低減化を図ることが
必要とされる。
Therefore, since the power consumption becomes too large, it is necessary to reduce the power consumption by some method in order to eliminate the waste of the power consumption and to suppress the heat generation as much as possible.

【0009】また、一般に、回路は、発熱すると、消耗
し、寿命が短くなり、信頼性が低下する。そこで、テレ
ビ信号処理回路を構成するデジタル回路の信頼性を向上
させるためにも、消費電力を低減化することにより、発
熱を抑える必要がある。
[0009] In general, when heat is generated in a circuit, it is consumed, its life is shortened, and reliability is lowered. Therefore, it is necessary to suppress heat generation by reducing power consumption in order to improve the reliability of the digital circuit included in the television signal processing circuit.

【0010】本発明は、かかる点に鑑み、テレビ信号処
理回路を構成するデジタル回路の全部又は一部の動作時
間を減らし、消費電力の低減化と、テレビ信号処理回路
を構成するデジタル回路の信頼性の向上化とを図ること
ができるようにしたテレビ受像機を提供することを目的
とする。
In view of the above points, the present invention reduces the operating time of all or part of the digital circuit which constitutes the television signal processing circuit, reduces power consumption, and reliability of the digital circuit which constitutes the television signal processing circuit. It is an object of the present invention to provide a television receiver capable of improving the performance.

【0011】[0011]

【課題を解決するための手段】図1は本発明の原理説明
図であり、本発明によるテレビ受像機は、テレビ信号の
入力の有無を検出し、テレビ信号の入力がない場合に
は、テレビ信号処理回路を構成するデジタル回路1の全
部又は一部を動作停止状態、いわゆるオフ状態とするテ
レビ信号有無検出回路2を備えて構成される。
FIG. 1 is a diagram for explaining the principle of the present invention. A television receiver according to the present invention detects the presence / absence of a television signal input, and if there is no television signal input, the television It is configured to include a television signal presence / absence detection circuit 2 that puts all or part of the digital circuit 1 forming the signal processing circuit into an operation stop state, so-called off state.

【0012】なお、3は画像を映し出すモニタ、4はテ
レビ信号処理回路以外の回路、例えば、制御回路や、テ
レビ信号の入力がない場合にモニタ3の画面を「青画
面」にするための回路である。
Reference numeral 3 is a monitor for displaying an image, and 4 is a circuit other than a television signal processing circuit, for example, a control circuit or a circuit for making the screen of the monitor 3 a "blue screen" when there is no television signal input. Is.

【0013】[0013]

【作用】本発明においては、テレビ信号の入力がない場
合、例えば、チューナの電源を入れていない場合や、放
送のないチャンネルにチューナを合わせた場合には、テ
レビ信号処理回路を構成するデジタル回路1の全部又は
一部は、テレビ信号有無検出回路2により、オフ状態に
制御される。
In the present invention, when there is no television signal input, for example, when the power of the tuner is not turned on, or when the tuner is set to a channel without broadcasting, a digital circuit which constitutes a television signal processing circuit. All or part of 1 is controlled to be in an off state by the television signal presence / absence detection circuit 2.

【0014】したがって、本発明によれば、テレビ信号
処理回路を構成するデジタル回路1の全部又は一部の動
作時間を減らし、消費電力の低減化と、テレビ信号処理
回路を構成するデジタル回路1の信頼性の向上化とを図
ることができる。
Therefore, according to the present invention, the operating time of all or a part of the digital circuit 1 constituting the television signal processing circuit is reduced, the power consumption is reduced, and the digital circuit 1 constituting the television signal processing circuit is reduced. It is possible to improve reliability.

【0015】[0015]

【実施例】以下、図2〜図6を参照して、本発明の第1
実施例〜第4実施例について、本発明をIDTV(impr
oved definition television)に適用した場合を例にし
て説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The first embodiment of the present invention will be described below with reference to FIGS.
The present invention is applied to the IDTV (impr.
oved definition television).

【0016】第1実施例・・図2 図1は本発明の第1実施例の要部を示すブロック図であ
り、図中、5はテレビ信号(NTSC信号)が入力され
るテレビ信号入力端子、6はテレビ信号処理回路、7は
テレビ信号処理回路以外の回路、8はモニタである。
First Embodiment FIG. 2 FIG. 1 is a block diagram showing an essential part of the first embodiment of the present invention, in which 5 is a television signal input terminal to which a television signal (NTSC signal) is input. , 6 is a television signal processing circuit, 7 is a circuit other than the television signal processing circuit, and 8 is a monitor.

【0017】なお、テレビ信号処理回路以外の回路7
は、モニタ8と直接に接続されており、テレビ信号処理
回路6の出力であるRGB信号を中継してモニタ8に出
力するという主機能の他に、受信テレビ信号のチャンネ
ル表示等のためのRGB信号を生成し、これをモニタ8
に出力するという付加機能や、テレビ信号がない場合、
後述するオーバーフロー信号の制御を受け、モニタ8に
「黒画面」や「青画面」等、違和感のない画面を表示す
るという付加機能等を有している。
The circuit 7 other than the television signal processing circuit
Is directly connected to the monitor 8 and has the main function of relaying the RGB signal output from the television signal processing circuit 6 and outputting the RGB signal to the monitor 8; Generate a signal and monitor it
If there is no additional function of outputting to
It has an additional function of displaying an uncomfortable screen such as a “black screen” or a “blue screen” on the monitor 8 under the control of an overflow signal described later.

【0018】また、9はテレビ信号の入力の有無を検出
するテレビ信号有無検出回路、10はテレビ信号処理回
路6に対する電源電圧の供給を遮断するための電源電圧
遮断回路である。
Reference numeral 9 is a television signal presence / absence detection circuit for detecting the presence / absence of input of a television signal, and 10 is a power supply voltage cutoff circuit for cutting off the supply of the power supply voltage to the television signal processing circuit 6.

【0019】ここに、テレビ信号処理回路6において、
11はカラーバースト信号(fSC)に位相同期したサン
プリング・クロック(4fSC)が供給されるA/Dコン
バータ、12は動き適応形YC分離回路、13はフレー
ムメモリである。
Here, in the television signal processing circuit 6,
Reference numeral 11 is an A / D converter to which a sampling clock (4f SC ) synchronized in phase with the color burst signal (f SC ) is supplied, 12 is a motion adaptive YC separation circuit, and 13 is a frame memory.

【0020】また、14は動き検出回路、15、16は
フィールドメモリ、17、18は色復調回路、19、2
0はマトリクス回路、21は動き適応形走査線補間回
路、22は2倍速回路、23はD/Aコンバータであ
る。
Further, 14 is a motion detection circuit, 15 and 16 are field memories, 17 and 18 are color demodulation circuits, 19 and 2
Reference numeral 0 is a matrix circuit, 21 is a motion adaptive scanning line interpolation circuit, 22 is a double speed circuit, and 23 is a D / A converter.

【0021】また、テレビ信号有無検出回路9におい
て、24はテレビ信号から水平同期信号を分離する水平
同期分離回路、25は水平同期信号をリセット信号とす
る自走式のカウンタである。
Further, in the television signal presence / absence detection circuit 9, 24 is a horizontal synchronization separation circuit for separating the horizontal synchronization signal from the television signal, and 25 is a self-propelled counter which uses the horizontal synchronization signal as a reset signal.

【0022】このカウンタ25は、水平同期信号がリセ
ット信号として入力しない限り、自走してカウント・ア
ップを繰り返し、カウント値が所定値以上になった場
合、即ち、所定期間にわたってテレビ信号が入力され
ず、所定期間にわたって水平同期信号がリセット信号と
して入力されないと、カウント・アップを禁止し、それ
以降、水平同期信号が入力されてリセットされるまでの
間、オーバーフロー信号を出力し続けるように構成され
ている。
Unless the horizontal synchronizing signal is input as the reset signal, the counter 25 is self-propelled and repeats counting up, and when the count value becomes a predetermined value or more, that is, the television signal is input for a predetermined period. If the horizontal sync signal is not input as the reset signal for a predetermined period, counting up is prohibited, and thereafter, the overflow signal is continuously output until the horizontal sync signal is input and reset. ing.

【0023】また、電源遮断回路10において、26は
テレビ信号処理回路6に対して電源電圧VCCを供給す
るVCC電源線、27はリレー(継電器)であり、オー
バーフロー信号が出力されない場合はオン状態、オーバ
ーフロー信号が出力されている間はオフ状態とされる。
Further, in the power cutoff circuit 10, 26 is a VCC power supply line for supplying a power supply voltage VCC to the television signal processing circuit 6, 27 is a relay (relay), which is in an ON state when an overflow signal is not output, It is turned off while the overflow signal is output.

【0024】このように構成された本実施例において
は、所定期間にわたって水平同期信号がカウンタ25に
入力されないと、即ち、テレビ信号が所定期間にわたっ
て入力されないと、カウンタ25は、それ以降、水平同
期信号が供給されるまでの間、即ち、テレビ信号が再び
入力されるまでの間、オーバーフロー信号を出力し続
け、リレー27をオフ状態とし、テレビ信号処理回路6
に対する電源電圧VCCの供給を遮断し、テレビ信号処
理回路6をオフ状態に制御する。
In the present embodiment having such a configuration, if the horizontal synchronizing signal is not input to the counter 25 for a predetermined period, that is, if the television signal is not input for a predetermined period, the counter 25 causes the horizontal synchronization thereafter. Until the signal is supplied, that is, until the television signal is input again, the overflow signal is continuously output, the relay 27 is turned off, and the television signal processing circuit 6
The supply of the power supply voltage VCC to the circuit is cut off, and the television signal processing circuit 6 is controlled to the off state.

【0025】このように、テレビ信号処理回路6がオフ
状態になると、テレビ信号処理回路以外の回路7は、オ
ーバーフロー信号の制御を受けて、モニタ8に「黒画
面」や「青画面」等、違和感のない画面を表示するよう
に動作する。
As described above, when the television signal processing circuit 6 is turned off, the circuits 7 other than the television signal processing circuit receive the control of the overflow signal and the monitor 8 displays a "black screen", a "blue screen", or the like. Operates to display a comfortable screen.

【0026】その後、テレビ信号の入力が再開される
と、水平同期分離回路24により水平同期信号が分離さ
れ、これがリセット信号としてカウンタ25に供給さ
れ、カウンタ25はリセットされ、オーバーフロー信号
は出力されなくなるので、リレー27はオン状態とな
り、テレビ信号処理回路6への電源電圧VCCの供給が
再開され、テレビ信号処理回路6は動作を再開する。
After that, when the input of the television signal is restarted, the horizontal synchronizing signal is separated by the horizontal synchronizing separating circuit 24, which is supplied to the counter 25 as a reset signal, the counter 25 is reset, and the overflow signal is not output. Therefore, the relay 27 is turned on, the supply of the power supply voltage VCC to the television signal processing circuit 6 is restarted, and the television signal processing circuit 6 restarts its operation.

【0027】以上のように、この第1実施例によれば、
テレビ信号の入力がない場合には、テレビ信号処理回路
6はオフ状態とされるので、テレビ信号処理回路6の動
作時間を減らして、消費電力の低減化と、テレビ信号処
理回路6の信頼性の向上化とを図ることができる。
As described above, according to the first embodiment,
When no TV signal is input, the TV signal processing circuit 6 is turned off. Therefore, the operating time of the TV signal processing circuit 6 is reduced to reduce power consumption and reliability of the TV signal processing circuit 6. Can be improved.

【0028】なお、この第1実施例では、水平同期信号
を分離し、これをカウンタ25のリセット信号としてい
るが、この代わりに、垂直同期信号を分離し、これをカ
ウンタ25のリセット信号とするようにしても良いし、
また、MUSE伝送方式の場合は、フレーム・パルスを
分離し、これをカウンタ25のリセット信号とすること
ができる。
In the first embodiment, the horizontal synchronizing signal is separated and used as the reset signal for the counter 25. Instead, however, the vertical synchronizing signal is separated and used as the reset signal for the counter 25. You can do it,
In the case of the MUSE transmission system, the frame pulse can be separated and used as a reset signal for the counter 25.

【0029】第2実施例・・図3 図3は本発明の第2実施例の要部を示すブロック図であ
り、この第2実施例においては、図2に示す電源遮断回
路10の代わりに、ゲート回路28が設けられており、
その他については、第1実施例と同様に構成されてい
る。
Second Embodiment FIG. 3 FIG. 3 is a block diagram showing an essential part of the second embodiment of the present invention. In this second embodiment, instead of the power cutoff circuit 10 shown in FIG. , A gate circuit 28 is provided,
Others are the same as those in the first embodiment.

【0030】ここに、ゲート回路28は、一方の入力端
子にテレビ信号処理回路6に供給すべきシステム・クロ
ックが入力され、他方の入力端子にカウンタ25から出
力されるオーバーフロー信号がシステム・クロックの通
過禁止信号として入力され、テレビ信号がない場合、テ
レビ信号処理回路6に対するシステム・クロックの供給
を遮断することにより、テレビ信号処理回路6をオフ状
態に制御するものである。
Here, in the gate circuit 28, the system clock to be supplied to the television signal processing circuit 6 is input to one input terminal, and the overflow signal output from the counter 25 is input to the other input terminal of the system clock. When there is no television signal input as the passage prohibition signal, the supply of the system clock to the television signal processing circuit 6 is cut off to control the television signal processing circuit 6 in the off state.

【0031】この第2実施例においても、第1実施例と
同様に、テレビ信号の入力がない場合には、テレビ信号
処理回路6はオフ状態とされるので、テレビ信号処理回
路6の動作時間を減らして、消費電力の低減化と、テレ
ビ信号処理回路6の信頼性の向上化とを図ることができ
る。
Also in the second embodiment, as in the first embodiment, when the television signal is not input, the television signal processing circuit 6 is turned off, so that the operating time of the television signal processing circuit 6 is increased. Can be reduced to reduce power consumption and improve the reliability of the television signal processing circuit 6.

【0032】なお、この第2実施例は、CMOS回路の
ように、定常状態で電流が流れず、スイッチング動作が
行われないと殆ど電力を消費しない回路でテレビ信号処
理回路6が構成されている場合に特に有効である。
In the second embodiment, the television signal processing circuit 6 is composed of a circuit, such as a CMOS circuit, which consumes almost no power unless a current flows in a steady state and a switching operation is not performed. This is especially effective in the case.

【0033】第3実施例・・図4、図5 図4は本発明の第3実施例の要部を示すブロック図であ
り、図2に対応する部分には、同一符号を付している。
したがって、重複説明は省略する。
Third Embodiment ... FIG. 4 and FIG. 5 FIG. 4 is a block diagram showing the essential parts of a third embodiment of the present invention. The parts corresponding to those in FIG. 2 are designated by the same reference numerals. .
Therefore, duplicate description will be omitted.

【0034】この第3実施例のテレビ受像機は、テレビ
信号の入力がない場合、テレビ信号処理回路6のうち、
A/Dコンバータ11を除く部分のテレビ信号処理回路
29に対する電源電圧VCCの供給を遮断しようとする
ものである。
In the television receiver of the third embodiment, when the television signal is not input, one of the television signal processing circuits 6 is
It is intended to cut off the supply of the power supply voltage VCC to the television signal processing circuit 29 except for the A / D converter 11.

【0035】図中、30はA/Dコンバータ11に供給
するサンプリング・クロックを生成する位相同期ループ
回路(以下、PLL回路という)、31は図2に示すテ
レビ信号有無検出回路9とは回路構成の異なるテレビ信
号有無検出回路である。
In the figure, 30 is a phase locked loop circuit (hereinafter referred to as PLL circuit) for generating a sampling clock to be supplied to the A / D converter 11, 31 is a circuit configuration with the television signal presence / absence detection circuit 9 shown in FIG. Of different TV signal presence detection circuits.

【0036】ここに、PLL回路30において、32は
テレビ信号から水平同期信号を分離してカラーバースト
信号とタイミングの取れたタイミング信号を生成する水
平同期分離・タイミング信号生成回路である。
In the PLL circuit 30, reference numeral 32 is a horizontal sync separation / timing signal generation circuit for separating the horizontal sync signal from the television signal and generating a timing signal in timing with the color burst signal.

【0037】また、33は水平同期分離・タイミング信
号生成回路32から出力されるタイミング信号に基づい
てカラーバースト期間にサンプルされたデジタル情報を
読み取ることにより、カラーバースト信号とサンプリン
グ・クロックの位相誤差を検出する位相誤差検出回路で
ある。
Further, 33 reads the digital information sampled in the color burst period on the basis of the timing signal output from the horizontal sync separation / timing signal generation circuit 32 to detect the phase error between the color burst signal and the sampling clock. It is a phase error detection circuit for detecting.

【0038】また、34は位相誤差の誤検出を避けるた
めに検出された位相誤差を平均化するためのローパスフ
ィルタ(LF)、35はローパスフィルタ34から出力
される電圧により制御された周波数のサンプリング・ク
ロックを出力する電圧制御発振器(VCO)である。
Further, 34 is a low-pass filter (LF) for averaging the detected phase errors in order to avoid erroneous detection of the phase error, and 35 is a sampling of a frequency controlled by the voltage output from the low-pass filter 34. A voltage controlled oscillator (VCO) that outputs a clock.

【0039】ここに、図5はカラーバースト信号を示す
波形図である。カラーバースト信号は周波数固定のサイ
ン波であり、テレビ信号中、カラーバースト期間に伝送
されるが、サンプリング・クロックとカラーバースト信
号の位相が一致している場合には、サンプリングのタイ
ミングは、A時点となり、位相誤差検出回路33から出
力される位相誤差値は「0」となる。
FIG. 5 is a waveform diagram showing a color burst signal. The color burst signal is a sine wave with a fixed frequency and is transmitted during the color burst period in the television signal. However, when the sampling clock and the color burst signal are in phase, the sampling timing is at time A. Therefore, the phase error value output from the phase error detection circuit 33 becomes “0”.

【0040】しかし、例えば、X時点がサンプリングの
タイミングである場合のように、サンプリングのタイミ
ングが早すぎる場合には、位相誤差検出回路33から出
力される位相誤差値はマイナスとなる。
However, when the sampling timing is too early, for example, when the time point X is the sampling timing, the phase error value output from the phase error detection circuit 33 becomes negative.

【0041】これに対して、Y時点がサンプリングのタ
イミングである場合のように、サンプリングのタイミン
グが遅い場合には、位相誤差検出回路33から出力され
る位相誤差値はプラスになる。
On the other hand, when the sampling timing is late, such as when the time point Y is the sampling timing, the phase error value output from the phase error detection circuit 33 becomes positive.

【0042】ここに、位相誤差値がマイナスの場合は、
電圧制御発振器35の出力、即ち、サンプリング・クロ
ックの周波数は高くなるように制御され、位相誤差値が
プラスの場合は、サンプリング・クロックの周波数は低
くなるように制御され、最終的には、サンプリングがA
時点で行われるようにされ、PLL回路30はロック状
態とされる。
Here, when the phase error value is negative,
The output of the voltage controlled oscillator 35, that is, the frequency of the sampling clock is controlled to be high, and when the phase error value is positive, the frequency of the sampling clock is controlled to be low, and finally the sampling Is A
At this time, the PLL circuit 30 is locked.

【0043】そこで、この第3実施例においては、テレ
ビ信号有無検出回路31は、位相誤差検出回路33から
出力される位相誤差値を何回か平均することにより、テ
レビ信号の入力の有無を検出し、テレビ信号の入力がな
いと判断する場合に、動作禁止信号を出力するように構
成されている。
Therefore, in the third embodiment, the television signal presence / absence detection circuit 31 detects the presence / absence of the television signal input by averaging the phase error values output from the phase error detection circuit 33 several times. However, when it is determined that the TV signal is not input, the operation prohibition signal is output.

【0044】即ち、このテレビ信号有無検出回路31
は、テレビ信号の入力がなくなると、PLL回路30の
ロックがはずれて、アンロック状態になり、位相誤差検
出回路33から出力される位相誤差値が「0」以外の値
となるので、この位相誤差検出回路33から出力される
位相誤差値を何回か平均し、これが所定値以上になった
場合に、テレビ信号の入力がないと判断するというもの
である。なお、位相誤差値を何回か平均するとしている
のは、ノイズによる誤検出を避けるためである。
That is, this television signal presence / absence detection circuit 31
When the input of the television signal is stopped, the PLL circuit 30 is unlocked and is in the unlocked state, and the phase error value output from the phase error detection circuit 33 becomes a value other than “0”. The phase error value output from the error detection circuit 33 is averaged several times, and when it exceeds a predetermined value, it is determined that the television signal is not input. The reason why the phase error values are averaged several times is to avoid erroneous detection due to noise.

【0045】そこで、また、この第3実施例において
は、テレビ信号有無検出回路31から動作禁止信号が出
力されると、リレー27はオフ状態となり、A/Dコン
バータ11を除く部分のテレビ信号処理回路29に対す
る電源電圧VCCの供給を遮断し、A/Dコンバータ1
1を除く部分のテレビ信号処理回路29をオン状態とす
るようにされている。
Therefore, in the third embodiment, when the operation prohibition signal is output from the television signal presence / absence detection circuit 31, the relay 27 is turned off and the television signal processing of the portion excluding the A / D converter 11 is performed. The supply of the power supply voltage VCC to the circuit 29 is cut off, and the A / D converter 1
The television signal processing circuit 29 except for 1 is turned on.

【0046】これに対して、テレビ信号有無検出回路3
1から動作禁止信号が出力されないと、リレー27はオ
ン状態を維持し、A/Dコンバータ11を除く部分のテ
レビ信号処理回路29に対して電源電圧VCCを供給
し、A/Dコンバータ11を除く部分のテレビ信号処理
回路29をオン状態とするようにされている。
On the other hand, the television signal presence / absence detection circuit 3
When the operation prohibition signal is not output from 1, the relay 27 maintains the ON state, supplies the power supply voltage VCC to the TV signal processing circuit 29 in the part excluding the A / D converter 11, and excludes the A / D converter 11. A part of the television signal processing circuit 29 is turned on.

【0047】なお、この第3実施例においては、テレビ
信号がない場合、テレビ信号処理回路以外の回路7は、
第1実施例の場合におけるオーバーフロー信号の代わり
に、動作禁止信号の制御を受けて、モニタ8に「黒画
面」や「青画面」等、違和感のない画面を表示するとい
う動作を行うようにされている。
In the third embodiment, when there is no television signal, the circuits 7 other than the television signal processing circuit are
Instead of the overflow signal in the case of the first embodiment, under the control of the operation prohibition signal, an operation of displaying a screen such as a "black screen" or a "blue screen" without a feeling of strangeness on the monitor 8 is performed. ing.

【0048】このように構成された第3実施例において
は、位相誤差検出回路33から出力される位相誤差値の
何回かの平均値が所定値以上となった場合、即ち、テレ
ビ信号の入力がなくなると、テレビ信号有無検出回路3
1から動作禁止信号が出力され、リレー27がオフ状態
とされ、A/Dコンバータ11を除く部分のテレビ信号
処理回路29に対する電源電圧VCCの供給が遮断さ
れ、A/Dコンバータ11を除く部分のテレビ信号処理
回路29はオフ状態とされる。
In the third embodiment thus constructed, when the average value of the phase error values output from the phase error detection circuit 33 becomes equal to or more than a predetermined value, that is, the input of the television signal. When the signal disappears, the television signal presence / absence detection circuit 3
1, the operation prohibition signal is output, the relay 27 is turned off, the supply of the power supply voltage VCC to the television signal processing circuit 29 of the portion excluding the A / D converter 11 is cut off, and the portion of the portion excluding the A / D converter 11 is shut off. The television signal processing circuit 29 is turned off.

【0049】このように、A/Dコンバータ11を除く
部分のテレビ信号処理回路29がオフ状態になると、テ
レビ信号処理回路以外の回路7は、動作禁止信号の制御
を受け、モニタ8に「黒画面」や「青画面」等、違和感
のない画面を表示するように動作する。
In this way, when the television signal processing circuit 29 of the portion excluding the A / D converter 11 is turned off, the circuits 7 other than the television signal processing circuit are controlled by the operation prohibition signal and the monitor 8 displays "black". It operates so as to display a screen that does not look uncomfortable, such as "screen" or "blue screen".

【0050】その後、テレビ信号の入力が再開される
と、位相誤差検出回路33の位相誤差値は「0」とな
り、テレビ信号有無検出回路31から動作禁止信号は出
力されなくなるので、リレー27はオン状態となり、A
/Dコンバータ11を除く部分のテレビ信号処理回路2
9への電源電圧VCCの供給が再開され、A/Dコンバ
ータ11を除く部分のテレビ信号処理回路29は動作を
再開する。
After that, when the input of the television signal is restarted, the phase error value of the phase error detection circuit 33 becomes "0" and the operation prohibition signal is not output from the television signal presence / absence detection circuit 31, so the relay 27 is turned on. State, A
TV signal processing circuit 2 of the portion excluding the / D converter 11
The supply of the power supply voltage VCC to 9 is restarted, and the television signal processing circuit 29 of the part excluding the A / D converter 11 restarts its operation.

【0051】以上のように、この第3実施例によれば、
テレビ信号の入力がない場合には、A/Dコンバータ1
1を除く部分のテレビ信号処理回路29はオフ状態とさ
れるので、A/Dコンバータ11を除く部分のテレビ信
号処理回路29の動作時間を減らして、消費電力の低減
化と、テレビ信号処理回路6の信頼性の向上化とを図る
ことができる。
As described above, according to the third embodiment,
If there is no TV signal input, A / D converter 1
Since the television signal processing circuit 29 of the portion other than 1 is turned off, the operating time of the television signal processing circuit 29 of the portion other than the A / D converter 11 is reduced to reduce the power consumption and the television signal processing circuit. 6 can be improved in reliability.

【0052】第4実施例・・図6 図6は本発明の第4実施例の要部を示すブロック図であ
り、この第4実施例においては、図4に示す電源遮断回
路10の代わりに、ゲート回路28が設けられており、
その他については、第3実施例と同様に構成されてい
る。
Fourth Embodiment FIG. 6 FIG. 6 is a block diagram showing an essential part of a fourth embodiment of the present invention. In this fourth embodiment, instead of the power cutoff circuit 10 shown in FIG. , A gate circuit 28 is provided,
Others are the same as those in the third embodiment.

【0053】ここに、ゲート回路28は、一方の入力端
子にA/Dコンバータ11を除く部分のテレビ信号処理
回路29に供給すべきシステム・クロックが入力され、
他方の入力端子にテレビ信号有無検出回路31から出力
される動作禁止信号がシステム・クロックの通過禁止信
号として入力され、テレビ信号がない場合、A/Dコン
バータ11を除く部分のテレビ信号処理回路29に対す
るシステム・クロックの供給を遮断することにより、A
/Dコンバータ11を除く部分のテレビ信号処理回路2
9をオフ状態に制御するものである。
Here, in the gate circuit 28, the system clock to be supplied to the television signal processing circuit 29 of the portion excluding the A / D converter 11 is input to one input terminal,
When the operation prohibition signal output from the television signal presence / absence detection circuit 31 is input to the other input terminal as the passage prohibition signal of the system clock and there is no television signal, the television signal processing circuit 29 of the portion excluding the A / D converter 11 By cutting off the system clock supply to
TV signal processing circuit 2 of the portion excluding the / D converter 11
9 is controlled to an off state.

【0054】この第4実施例においても、第3実施例と
同様に、テレビ信号の入力がない場合には、A/Dコン
バータ11を除く部分のテレビ信号処理回路29はオフ
状態とされるので、A/Dコンバータ11を除く部分の
テレビ信号処理回路29の動作時間を減らして、消費電
力の低減化と、テレビ信号処理回路6の信頼性の向上化
とを図ることができる。
Also in the fourth embodiment, as in the third embodiment, when no television signal is input, the television signal processing circuit 29 except the A / D converter 11 is turned off. , The operation time of the television signal processing circuit 29 other than the A / D converter 11 can be reduced to reduce the power consumption and improve the reliability of the television signal processing circuit 6.

【0055】[0055]

【発明の効果】以上のように、本発明によれば、テレビ
信号の入力がない場合、テレビ信号処理回路を構成する
デジタル回路の全部又は一部はオフ状態とされるので、
テレビ信号処理回路を構成するデジタル回路の全部又は
一部の動作時間を減らし、消費電力の低減化と、テレビ
信号処理回路を構成するデジタル回路の信頼性の向上化
とを図ることができる。
As described above, according to the present invention, when no television signal is input, all or part of the digital circuits forming the television signal processing circuit is turned off.
The operating time of all or part of a digital circuit included in the television signal processing circuit can be reduced, power consumption can be reduced, and reliability of the digital circuit included in the television signal processing circuit can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の第1実施例を示すブロック図である。FIG. 2 is a block diagram showing a first embodiment of the present invention.

【図3】本発明の第2実施例を示すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】本発明の第3実施例を示すブロック図である。FIG. 4 is a block diagram showing a third embodiment of the present invention.

【図5】カラーバースト信号を示す波形図である。FIG. 5 is a waveform diagram showing a color burst signal.

【図6】本発明の第4実施例を示すブロック図である。FIG. 6 is a block diagram showing a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 テレビ信号処理回路を構成するデジタル回路 2 テレビ信号有無検出回路 3 モニタ 4 テレビ信号処理回路以外の回路 1 Digital circuit that composes TV signal processing circuit 2 TV signal presence / absence detection circuit 3 Monitor 4 Circuit other than TV signal processing circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】テレビ信号の入力の有無を検出し、テレビ
信号の入力がない場合には、テレビ信号処理回路を構成
するデジタル回路(1)の全部又は一部をオフ状態に制
御するテレビ信号有無検出回路(2)を備えて構成され
ていることを特徴とするテレビ受像機。
1. A television signal for detecting the presence or absence of a television signal input, and controlling the whole or a part of a digital circuit (1) constituting a television signal processing circuit to an off state when the television signal is not input. A television receiver comprising a presence detection circuit (2).
【請求項2】前記テレビ信号有無検出回路(2)は、テ
レビ信号に含まれている同期信号を検出することによ
り、テレビ信号の入力の有無を検出するように構成され
ていることを特徴とする請求項1記載のテレビ受像機。
2. The television signal presence / absence detection circuit (2) is configured to detect the presence / absence of an input of a television signal by detecting a synchronization signal included in the television signal. The television receiver according to claim 1.
【請求項3】前記テレビ信号有無検出回路(2)は、テ
レビ信号をサンプリングするためのサンプリング・クロ
ックを生成する位相同期ループ回路のロック・アンロッ
ク状態を検出することにより、テレビ信号の入力の有無
を検出するように構成されていることを特徴とする請求
項1記載のテレビ受像機。
3. The television signal presence / absence detection circuit (2) detects a lock / unlock state of a phase locked loop circuit for generating a sampling clock for sampling a television signal, thereby detecting the input of the television signal. The television receiver according to claim 1, wherein the television receiver is configured to detect the presence or absence.
【請求項4】前記テレビ信号有無検出回路(2)は、電
源電圧の供給を遮断することにより、前記テレビ信号処
理回路を構成するデジタル回路(1)の全部又は一部を
オフ状態に制御することを特徴とする請求項1、2又は
3記載のテレビ受像機。
4. The television signal presence / absence detection circuit (2) controls all or part of a digital circuit (1) constituting the television signal processing circuit to an off state by cutting off the supply of power supply voltage. The television receiver according to claim 1, 2 or 3, characterized in that.
【請求項5】前記テレビ信号有無検出回路(2)は、シ
ステム・クロックの供給を遮断することにより、前記テ
レビ信号処理回路を構成するデジタル回路(1)の全部
又は一部をオフ状態に制御することを特徴とする請求項
1、2又は3記載のテレビ受像機。
5. The television signal presence / absence detection circuit (2) controls all or part of a digital circuit (1) constituting the television signal processing circuit to an off state by cutting off supply of a system clock. The television receiver according to claim 1, 2 or 3, characterized in that.
JP4221523A 1992-08-20 1992-08-20 Television receiver Withdrawn JPH0670264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4221523A JPH0670264A (en) 1992-08-20 1992-08-20 Television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4221523A JPH0670264A (en) 1992-08-20 1992-08-20 Television receiver

Publications (1)

Publication Number Publication Date
JPH0670264A true JPH0670264A (en) 1994-03-11

Family

ID=16768052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4221523A Withdrawn JPH0670264A (en) 1992-08-20 1992-08-20 Television receiver

Country Status (1)

Country Link
JP (1) JPH0670264A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005117451A1 (en) * 2004-05-26 2008-04-03 松下電器産業株式会社 Digital signal receiving apparatus and control method thereof
USRE40327E1 (en) 1997-10-16 2008-05-20 Toshiro Obitsu Video signal processing circuit and computer system
JP2008199681A (en) * 2008-05-22 2008-08-28 Dosa Advances Llc Video image signal processing circuit, and computer system
JP2009177705A (en) * 2008-01-28 2009-08-06 Maspro Denkoh Corp Signal level measuring circuit, and signal level measuring apparatus
JP2013098918A (en) * 2011-11-04 2013-05-20 Lapis Semiconductor Co Ltd Signal processor, semiconductor device, and graphic display device
KR20240036465A (en) 2022-09-12 2024-03-20 신에쓰 가가꾸 고교 가부시끼가이샤 Polymer, resist composition, and patterning process

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40327E1 (en) 1997-10-16 2008-05-20 Toshiro Obitsu Video signal processing circuit and computer system
USRE42296E1 (en) 1997-10-16 2011-04-19 Dosa Advances Llc Video signal processing circuit and computer system
JPWO2005117451A1 (en) * 2004-05-26 2008-04-03 松下電器産業株式会社 Digital signal receiving apparatus and control method thereof
JP4512591B2 (en) * 2004-05-26 2010-07-28 パナソニック株式会社 Digital signal receiving apparatus and control method thereof
US8089565B2 (en) 2004-05-26 2012-01-03 Panasonic Corporation Digital signal receiver and method for controlling the same
JP2009177705A (en) * 2008-01-28 2009-08-06 Maspro Denkoh Corp Signal level measuring circuit, and signal level measuring apparatus
JP2008199681A (en) * 2008-05-22 2008-08-28 Dosa Advances Llc Video image signal processing circuit, and computer system
JP2013098918A (en) * 2011-11-04 2013-05-20 Lapis Semiconductor Co Ltd Signal processor, semiconductor device, and graphic display device
KR20240036465A (en) 2022-09-12 2024-03-20 신에쓰 가가꾸 고교 가부시끼가이샤 Polymer, resist composition, and patterning process

Similar Documents

Publication Publication Date Title
EP0945004B1 (en) Video signal processing apparatus providing independent image modification in a multi-image display
EP0766467B1 (en) A system providing standby operation of an auxiliary data decoder in a television receiver
KR19990087869A (en) Synchronous control circuit
JPH0670264A (en) Television receiver
US6177959B1 (en) Circuit and method for generating a clock signal synchronized with time reference signals associated with television signals
US5469220A (en) Vertical synchronizing circuit
US6674482B1 (en) Apparatus for generating sync of digital television
EP0584824B1 (en) Oscillator circuit suitable for picture-in-picture system
JPH01218274A (en) Television receiver
EP0899717A2 (en) Phase-locked loop circuit
JP2667599B2 (en) Television receiver with multi-screen display function
JP3396996B2 (en) Television receiver
JP3350925B2 (en) Television receiver with blue-back display function
JPH08223499A (en) Television signal receiver
KR0145891B1 (en) The integrated circuit for color signal process with system director
JP2714193B2 (en) Digital television receiver
JP3544198B2 (en) Video display device
JPH0516787Y2 (en)
JPH03110981A (en) Television receiver
JPH0523018Y2 (en)
JP2689918B2 (en) MUSE decoder
JPH08130691A (en) Television signal receiver
JPH08251445A (en) Weak electric field detection circuit
JPH01302975A (en) High definition television receiver
JPS6118268A (en) Circuit for detecting asynchronizing state of television receiver

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102