JPH0667883A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】分岐命令が近接して出現した場合に生ずるパイ
プライン処理処理の停滞を抑えることのできるデータ処
理装置を提供する。 【構成】バッファ２から取り出す命令を順次複数段の処
理手段３に渡してパイプライン処理を行なう装置で、無
条件分岐命令を検出したとき無条件分岐命令以降の命令
を継続して実行する手段を処理手段３に備え、各処理手
段３毎に無条件分岐命令の分岐先アドレスを保持すると
共に各分岐先アドレスを処理手段３の処理に伴って順次
シフトするシフト保持手段８、処理手段３で実行する命
令のアドレスとシフト保持手段８の各分岐先アドレスと
を比較する比較手段１２を有し、分岐先アドレスの命令
が処理手段３で実行されている場合に無条件分岐命令後
でかつ分岐先アドレスの命令前の命令を取り消す取消手
段１６を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パイプライン処理を行
なうデータ処理装置に関し、特に、分岐命令の処理時に
発生するパイプライン処理の停滞を減少させるための構
成を備えたデータ処理装置に関する。

【０００２】現在、パイプライン処理により大部分の命
令を１サイクルで実行するＣＰＵ（中央処理装置）が商
品化され種々のデータ処理装置において実用化されてい
る。しかし、分岐命令の実行においてはパイプライン処
理が停滞するので、このような場合のパイプライン処理
の効率低下を抑える方法が要求されている。この要求を
満たすためには、分岐命令を検出してもパイプライン処
理を継続することによりパイプライン処理の効率を高め
る必要がある。

【０００３】

【従来の技術】従来のデータ処理装置は、条件分岐命令
を検出すると、分岐条件の成立、不成立が判明する前に
分岐する確率が高いかあるいは分岐しない確率が高いか
を予め予測しておき、確率が高い方の命令からパイプラ
イン処理を行っていた。

【０００４】これは、一般的にはプログラムのループ処
理においては、分岐条件が成立する確率の高い方をルー
プを構成するために使用し、分岐条件が成立する確率の
低い方法をループから抜けるために使用すれば、分岐か
非分岐かの予測が当たる確率を高められるからである。

【０００５】図７は従来のパイプライン処理を説明する
図である。図７において、パイプライン処理の処理手段
の段数を”５”とし、第１段目”ＤＣ”で命令のデコー
ドを行い、第２段目”ＡＣ”でオペランドアドレスの計
算を行う。第３段目”ＯＦ”でオペランドアドレスフェ
ッチを行い、第４段目”ＯＥ”で演算を行い、第５段
目”ＯＷ”で書き込みを行なう。

【０００６】データ処理装置は、図７（ａ）〜（ｃ）の
左欄に掲げられる”命令１”〜”命令５”を実行するも
のとし、その中の”命令１”は分岐命令である。それぞ
れの分岐命令、すなわち”命令１”に対する分岐先命令
は図７（ａ）（ｂ）では”命令３”に、図７（ｃ）で
は”命令４”になっている。

【０００７】また、前記”ＤＣ”〜”ＯＷ”の略称に続
く数字符は、左欄にある命令を識別するためにそれぞれ
の命令の後ろに付した番号と対応している。例えば”Ｄ
Ｃ１”は”命令１”に係る処理であり、”ＤＣ３”は”
命令３”に係る処理である。図中、これらの処理の略称
を区切る縦線は、時間をステージ毎に区切るものであ
り、図の右方向に時間は流れているものとする。

【０００８】図７（ａ）は、”命令１”が無条件分岐
で、分岐先が”命令３”の場合の処理について示す。無
条件分岐命令からその分岐先命令の実行に移動するまで
の間に２ステージ分の停滞が生じている。

【０００９】図７（ｂ）は、”命令１”が条件分岐命令
で、分岐条件が成立した時の分岐先命令が”命令３”の
場合の処理について示す。分岐条件が成立した場合には
条件分岐命令からその分岐先命令の実行に移動するまで
の間に３ステージ分の停滞が生じている。なお、分岐条
件の成立、不成立については、条件分岐命令の演算処理
を行なうステージ、すなわち”ＯＥ１”のところで判明
するものとする。

【００１０】図７（ｃ）は、図７（ｂ）と同じく”命令
１”が条件命令で、異なるところは、分岐条件が成立し
たときの分岐先命令が”命令３”ではなく”命令４”で
ある。図７（ｃ）においても（ｂ）と同様に”ＯＥ”の
ステージで分岐条件の成立が判明し、条件分岐命令から
その分岐先命令の実行に移動するまでの間に３ステージ
の停滞が生ずる。

【００１１】このように従来のデータ処理装置は、プロ
グラムの処理選択における無条件分岐あるいは条件分岐
を検出して分岐する場合、分岐命令からその分岐先命令
の実行に移動するまでにパイプライン処理処理がある時
間だけ停滞するという問題があった。

【００１２】そこで、この問題を解決する一つのデータ
処理装置として、例えば本出願人が既に平成３年６月２
１日に出願済みの未公知の特願平３−１５０２６４に記
載された処理装置がある。このデータ処理装置は、プロ
グラムの処理選択における分岐の場合には、近接した前
方アドレスへ分岐する場合が多いことに着目し、条件分
岐命令を検出しても、条件分岐以降の命令を継続して先
行処理する。

【００１３】そして、分岐条件が成立しない時には、そ
のまま処理を継続し、分岐条件が成立した時には、パイ
プライン処理装置内の分岐命令を検出する。分岐先命令
が先行処理されている時には、条件分岐命令の次の命令
から分岐先命令以前の不要な命令のみを取り消し、分岐
先命令からは取り消さずに継続して処理を行うものであ
る。図８に前記未公知のデータ処理装置によるパイプラ
イン処理の原理説明図を示す。図８（ａ）〜（ｃ）の条
件は、図８（ａ）〜（ｃ）に対応しており、図８（ａ）
（ｂ）では１ステージ分の停滞が生じ、図８（ｃ）は、
２ステージ分の停滞が生じいる。図８からもわかるよう
に、図７に示すパイプライン処理よりも処理の停滞が小
さくなっている。

【００１４】

【発明が解決しようとする課題】しかしながら、図８に
示す未公知のデータ処理装置にあっても次のような問題
があった。すなわち、通常、パイプライン処理装置内に
おいて処理できる分岐命令は１つであり、パイプライン
処理装置に分岐命令が２つ以上入力された場合には分岐
命令が１つの場合と同様にパイプライン処理できないた
め、このような場合に処理が停滞してしまう。

【００１５】例えば図９において、図９（ａ）に示す例
では条件分岐命令が不成立であり、１命令先分岐命令の
場合であって、２ステージ分の処理の停滞が生じてい
る。図９（ｂ）に示す例では条件分岐不成立であり、２
命令先分岐命令の場合であって、処理の停滞は生じない
が、図９（ｃ）に示す例では条件分岐成立であり、２命
令先分岐命令の場合であって、３ステージ分の処理の停
滞が生じている。図９（ｄ）に示す例では条件分岐成立
であり、３命令先分岐命令の場合であって、３ステージ
分の処理の停滞が生じている。

【００１６】このように、プログラムの複数の処理選択
において、条件分岐命令、無条件分岐命令が近接して出
現した場合には、分岐命令を連続的に処理できず、パイ
プライン処理が遅延していた。

【００１７】本発明は、このような点に鑑みてなされた
もので、その目的とするところは、分岐命令が近接して
出現した場合に生ずるパイプライン処理処理の停滞を抑
えることのできるデータ処理装置を提供することにあ
る。

【００１８】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は第
１の発明の原理図である。本発明は、パイプライン処理
を行なう各処理手段毎に、その処理手段が分岐命令の場
合に備えて、後続の処理手段に対する命令アドレス情報
（分岐先アドレス）を保持しこの情報をパイプライン処
理に伴って後方にシフトさせる構成を設けることによ
り、分岐命令が近接して現れた場合に発生するパイプラ
イン処理の停滞を抑えるようにしている。

【００１９】即ち、第１の発明は、記憶部１から先取り
した命令を蓄えるバッファ２を有し、このバッファ２か
ら取り出す命令を順次複数段の処理手段３に渡してパイ
プライン処理を行なうデータ処理装置において、前記無
条件分岐命令を検出したときにその無条件分岐命令以降
の命令を継続して実行する手段を前記処理手段３に備え
るとともに、前記各処理手段３毎に前記無条件分岐命令
の分岐先アドレスを保持するとともに保持されている各
分岐先アドレスを前記処理手段３の処理に伴って順次シ
フトするシフト保持手段８を有している。

【００２０】前記処理手段３で実行する命令のアドレス
と前記シフト保持手段８に保持されている各分岐先アド
レスとを比較する比較手段１２、前記分岐先アドレスの
命令が、前記処理手段３で実行されている場合には、前
記比較手段１２の出力に従って前記無条件分岐命令後で
あってかつ前記分岐先アドレスの命令前の命令を取り消
す取消手段１６を備える構成とした。

【００２１】第２の発明は、記憶部１から先取りした命
令を蓄えるバッファ２を有し、このバッファ２から取り
出す命令を順次複数段の処理手段３に渡してパイプライ
ン処理を行なうデータ処理装置において、条件分岐命令
を検出したときにその条件分岐命令以降の命令を継続し
て実行する手段を前記処理手段３に備えるとともに、前
記各処理手段３毎に前記条件分岐命令の条件によって決
定される分岐先アドレスを保持するとともに保持されて
いる各分岐先アドレスを前記処理手段３の処理に伴って
順次シフトするシフト保持手段８を有している。

【００２２】前記処理手段３で実行する命令のアドレス
と前記シフト保持手段８に保持されている各分岐先アド
レスとを比較する比較手段１２、前記条件分岐命令の条
件が分岐する条件であってかつ前記分岐先アドレスの命
令が前記処理手段３で実行されている場合には前記比較
手段１２の出力に従って前記条件分岐命令後でかつ前記
分岐先アドレスの命令前の命令を取り消す取消手段１６
を備える構成とした。

【００２３】第３の発明は、複数段ある処理手段３の各
段毎に命令アドレスレジスタ３０を設けるとともに、各
段の処理手段３で実行している命令のアドレスを各段の
前記命令アドレスレジスタ３０に格納させる制御手段３
５とを備えている。

【００２４】前記比較手段１２は、前記制御手段３５に
より前記命令アドレスレジスタ３０に格納された命令の
アドレスと前記シフト保持手段８の分岐先アドレスとを
比較し、前記取消手段１６は、前記比較手段１２の出力
に従って命令を取り消すよう構成した。

【００２５】第４の発明は、複数段ある処理手段３の各
段毎に、各処理手段３で実行している命令のアドレスが
前記複数の分岐先アドレス以降か否かを示すフラグを保
持するフラグ保持部２０を設けると共に、前記シフト保
持手段８の複数の分岐先アドレスと処理手段３が実行し
ている命令のアドレスとを前記比較手段１２により比較
した結果として前記フラグを前記フラグ保持部２０に格
納させる制御手段３５を有している。

【００２６】前記各フラグ保持部２０のフラグを前記処
理手段３の処理に伴って順次シフトさせるシフト手段３
４を備え、前記取消手段１６は、前記制御手段３５とシ
フト手段３４との制御の下に前記フラグ保持部２０に格
納された前記フラグに従って命令を取り消すよう構成す
る。

【００２７】

【作用】本発明は、プログラムの処理選択における分岐
の場合には近接した前方アドレスへ分岐する場合が多い
ことに着目し、分岐命令を検出してもその分岐命令以降
の命令を継続して先行処理する。そして、アドレス計算
の完了した分岐命令の分岐先アドレスを各実行している
パイプラインステージにおいて保持しているので、分岐
命令が連続してパイプライン処理装置内に入力されて
も、前の分岐命令の完了を待たずに処理を進めることが
できる。

【００２８】図２は本発明における原理説明図である。
図２において、横方向が分岐命令処理ステージを示し、
縦方向が後続命令処理ステージを示し、分岐命令の各パ
イプラインステージが、後続命令に対する命令アドレス
情報を保持していることを示す。なお、図中で”ＤＣ”
は第１段目の命令デコード処理を、”ＡＣ”は第２段目
のアドレス計算処理を、”ＯＦ”は第３段目のオペラン
ドフェッチ処理を、”ＯＥ”は第４段目の演算処理
を、”ＯＷ”は第５段目の書き込み処理をそれぞれ示し
ている。例えばＯＥステージの分岐命令に対しては、Ｄ
Ｃ、ＡＣ、ＯＦステージの３つの命令アドレス情報を保
持していることがわかる。

【００２９】このような複数の命令アドレス情報の保持
は、各処理手段３毎に設けられたシフト保持手段８によ
り処理手段３の処理に伴って順次シフトすることによっ
て行われる。

【００３０】図３は２命令先の分岐命令処理の動作説明
図である。図３においては、分岐命令がＯＥステージに
おいて分岐条件が成立し、後続の先行処理しているＡＣ
ステージの命令に分岐する場合に先行処理している後続
命令に対する命令アドレス情報が、ＤＣとＡＣステージ
の命令は、分岐側命令であることを示し、ＯＦステージ
の命令は、非分岐命令のため命令の実行を取り消すこと
を示している。

【００３１】すなわち、非分岐命令の実行の取り消し
は、比較手段１２の出力に従って取消手段１６により、
条件分岐命令後でかつ分岐先アドレスの命令前の命令を
取り消すことで行われる。

【００３２】図４は本発明により実現されるパイプライ
ン処理のフロー図である。図４に示すパイプライン処理
フロー図においては、いずれの場合も複数の分岐命令が
近接しており、分岐命令の分岐先アドレスが前方であ
り、分岐先アドレスが分岐命令のアドレスと近接してい
る場合のパイプライン処理フローを示している。

【００３３】図４（ａ）〜（ｄ）のいずれの場合にも命
令のデコードを行なう第１段目の処理手段は、命令１〜
命令５までのデコードを分岐する命令である命令１を検
出した後も処理を継続し、第２〜５段目の処理手段も同
様に分岐命令を検出していないかの如く分岐命令以降の
命令を継続して行っている。

【００３４】分岐命令によって分岐した場合には、図４
（ａ）〜（ｄ）のそれぞれについてのパイプライン処理
の停滞をみると、図４（ａ）と（ｂ）とでは停滞がなく
なり、図４（ｃ）で１ステージ分の停滞が生じており、
図４（ｄ）で２ステージ分の停滞が生じている。なお、
分岐する場合において、図４（ｃ）の命令２と図４
（ｄ）の命令２及び命令３とは不要な命令として取り消
される。

【００３５】次に、図９に示す例と図４に示す本発明と
を比較する。図９（ａ）と図４（ａ）との比較では、条
件分岐命令が３命令連続しかつ３命令ともが分岐条件不
成立の場合であって、本発明が処理速度を２ステージ分
向上できる。

【００３６】図９（ｃ）と図４（ｃ）との比較では、条
件分岐命令と無条件分岐命令又は条件分岐命令が連続し
先の条件分岐命令の分岐条件成立の場合であって、本発
明が処理速度を２ステージ分だけ向上できる。

【００３７】図９（ｄ）と図４（ｄ）との比較では、条
件分岐命令と無条件分岐命令又は条件分岐命令が１命令
おきに連続し先の条件分岐命令又は条件分岐命令が１命
令おきに連続し先の条件分岐命令の分岐条件の場合であ
って、本発明が１ステージ分の処理速度を向上できる。

【００３８】

【実施例】以下、本発明の具体的な実施例を説明する。 ＜実施例１＞図５は本発明に係るデータ処理装置の実施
例１の構成ブロック図である。このデータ処理装置はパ
イプライン処理を行なうようになっている。パイプライ
ン処理の各ステージの処理は図５に示す各処理手段３〜
７が処理を行なう。

【００３９】前記処理手段３〜７は、無条件分岐命令を
検出したときにその無条件分岐命令以降の命令、または
条件分岐命令を検出したときにその条件分岐命令以降の
命令を継続して実行するようになっている。

【００４０】分岐アドレスレジスタ８〜１１は、各処理
手段３毎に無条件分岐命令の分岐先アドレス又は前記条
件分岐命令の条件によって決定される分岐先アドレスを
保持するとともに保持されている各分岐先アドレスを処
理手段３〜７の処理に伴って順次シフトするようになっ
ている。

【００４１】アドレス比較部１２〜１５は、前記処理手
段３〜７で実行する命令のアドレスと分岐アドレスレジ
スタ８〜１１に保持されている各分岐先アドレスとを比
較するようになっている。

【００４２】取消制御部１６〜１９は、前記分岐先アド
レスの命令が、前記処理手段３〜７で実行されている場
合には、前記アドレス比較部１２〜１５の出力に従って
前記無条件分岐命令後であってかつ前記分岐先アドレス
の命令前の命令、を取り消すようになっている。

【００４３】また、取消制御部１６〜１９は、条件分岐
命令の条件が分岐する条件であってかつ分岐先アドレス
の命令が前記処理手段３で実行されている場合には前記
比較手段１２の出力に従って前記条件分岐命令後でかつ
前記分岐先アドレスの命令前の命令を取り消すようにな
っている。

【００４４】複数段ある処理手段３〜６の各段毎に命令
アドレスレジスタ３０〜３３が設けられている。記憶部
１から取り出された命令は命令バッファ２に蓄えられ、
命令デコードを行なう第１の処理手段３に供給される。

【００４５】この第１の処理手段３でデコードされた命
令は、オペランドアドレスの計算を行なう第２の処理手
段４、オペランドフェッチを行なう第３の処理手段５、
演算実行を行なう第４の処理手段６、演算結果を書き込
む第５の処理手段７により順次処理される。そして、パ
イプライン制御部３５により各処理手段３〜７のパイプ
ライン制御が行われる。

【００４６】命令デコードを行なう第１の処理手段３に
より分岐命令が検出され、オペランドアドレスの計算を
行なう第２の処理手段４によりその分岐命令の分岐先ア
ドレスが計算され、分岐先アドレスは分岐アドレスレジ
スタ８に格納される。

【００４７】オペランドアドレスの計算を行なう第２の
処理手段４に対応する分岐アドレスレジスタ８の内容
は、パイプライン処理の流れと共に分岐アドレスレジス
タ８に接続される分岐アドレスレジスタに順次シフトさ
れて、各処理手段５〜７に対応する各分岐アドレスレジ
スタ９〜１１に格納されていく。

【００４８】各分岐アドレスレジスタ８〜１１は、対応
する各処理手段４〜７において、例えば無条件分岐命令
では第２の処理手段４において、条件分岐命令では第４
の処理手段６において、分岐先アドレスに分岐すること
が確定すれば、その処理手段に対応する分岐アドレスレ
ジスタ８又は１０が、分岐判定部３４により選択され
る。

【００４９】そして、命令バッファ２から第１の処理手
段３に入力される命令のアドレスは、命令アドレスレジ
スタ３０に格納される。この第１の処理手段３に対応す
る命令アドレスレジスタ３０の内容は、パイプライン処
理の流れと共に命令アドレスレジスタ３０に接続される
命令アドレスレジスタに順次シフトされて、前述の各処
理手段４〜６に対応する命令アドレスレジスタ３１〜３
４に格納されていく。

【００５０】一方、アドレス比較部１２〜１５は、分岐
判定部３４により選択された分岐アドレスレジスタ８〜
１１のいずれかの内容と各命令アドレスレジスタ３０〜
３３の内容とを比較し、対応する処理手段３〜６が非分
岐側の命令を実行しているのか、あるいは分岐側の命令
を実行しているのかを対応する取消制御部１６〜１９に
通知する。

【００５１】そして、分岐命令が、第２の処理手段４〜
第５の処理手段７のいずれかにおいて、分岐先アドレス
に分岐することが確定すれば、分岐判定部３４は、その
分岐を検出して、各ステージの取消制御部１６〜１９に
対して不要な命令であることが判明した非分岐側命令を
取り消すことを指示する。

【００５２】取消制御部１６〜１９は、第１の処理手段
３〜第４の処理手段６の不要な命令である非分岐側命令
を取り消す。そして、分岐先命令以降の分岐側命令は、
取り消されることなく継続してパイプライン処理され
る。一方、分岐先アドレスに分岐しないことが確定すれ
ば、非分岐側命令は取り消されることなくそのまま継続
してパイプライン処理を進めていく。

【００５３】このように実施例１によれば、プログラム
処理の二分岐選択処理及び多分岐選択処理において発生
する前方近接アドレスへの分岐命令が複数個近接して存
在した場合であっても、分岐命令を検出してその分岐命
令以降の命令を継続して先行処理する。そして、アドレ
ス計算の完了した分岐命令の分岐先アドレスを各実行し
ているパイプラインステージにおいて保持しているの
で、分岐命令が連続してパイプライン処理装置内に入力
されても、前の分岐命令の完了を待たずに処理を進める
ことができる。

【００５４】従って、無条件分岐命令及び条件分岐命令
において、パイプライン処理の中断時間を減少させるこ
とができ、これによってデータ処理装置の処理速度を向
上することができる。 ＜実施例２＞図６は本発明の実施例２の構成ブロック図
である。図６において、処理手段の各段毎に、各処理手
段で実行している命令のアドレスが複数の分岐先アドレ
ス以降か否かを示すフラグを保持するフラグ保持部２０
〜２９が設けられている。

【００５５】次に、フラグのグループについて説明す
る。例えば第５の処理手段７が分岐命令処理の場合に後
続の命令（４命令）が分岐側命令であることを示すフラ
グは、第４の処理手段６が分岐側命令であることを示す
フラグＦ２９、第３の処理手段５が分岐側命令であるこ
とを示すフラグＦ２８、第２の処理手段４が分岐側命令
であることを示すフラグＦ２７、第１の処理手段３が分
岐側命令であることを示すフラグＦ２６の４つである。

【００５６】第４の処理手段６が分岐命令処理の場合に
後続の命令（３命令）が分岐側命令であることを示すフ
ラグは、第３の処理手段５が分岐側命令であることを示
すフラグＦ２５、第２の処理手段４が分岐側命令である
ことを示すフラグＦ２４、第１の処理手段３が分岐側命
令であることを示すフラグＦ２３の３つである。

【００５７】第３の処理手段５が分岐命令処理の場合に
後続の命令（２命令）が分岐側命令であることを示すフ
ラグは、第２の処理手段４が分岐側命令であることを示
すフラグＦ２２、第１の処理手段３が分岐側命令である
ことを示すフラグＦ２１の２つである。

【００５８】第２の処理手段４が分岐命令処理の場合に
後続の命令（１命令）が分岐側命令であることを示すフ
ラグは、第１の処理手段３が分岐側命令であることを示
すフラグＦ２０の１つである。

【００５９】また、分岐アドレスレジスタ８〜１１の複
数の分岐先アドレスと処理手段３〜６が実行している命
令のアドレスとをアドレス比較部１２〜１５により比較
した結果として前記フラグを前記フラグ保持部２０〜２
９に格納させるパイプライン制御部３５を有している。

【００６０】前記各フラグ保持部２０のフラグを処理手
段の処理に伴って順次シフトさせる分岐判定部３４を備
えている。次に、図６を参照して実施例２を説明する。
パイプライン処理の各ステージの処理は、図６に示す各
処理手段が処理するものとする。

【００６１】記憶部１から取り出される命令は、命令バ
ッファ２に蓄えられ、命令デコードを行なう第１の処理
手段３に供給される。命令デコードを行なう第１の処理
手段３により分岐命令が検出され、オペランドアドレス
の計算を行なう第２の処理手段４によりその分岐命令の
分岐先アドレスが計算されると、その分岐先アドレスは
分岐アドレスレジスタ８〜１１に順次シフトされて格納
される。

【００６２】そして、命令バッファ２から第１の処理手
段３に入力された命令のアドレスと分岐アドレスレジス
タ８〜１１の分岐先アドレスとを各アドレス比較部１２
〜１５により比較し、命令アドレスが分岐先アドレス以
上であるときには分岐側命令であることを示すフラグを
フラグ保持部２０、２１、２３、２６にセットする。

【００６３】このフラグはパイプライン処理の流れと共
に後方にシフトされて格納される。即ち、フラグ保持部
２０のフラグは、フラグ保持部２２、フラグ保持部２
５、フラグ保持部２９にセットされる。フラグ保持部２
１のフラグは、フラグ保持部２４、フラグ保持部２８に
セットされる。フラグ保持部２３のフラグは、フラグ保
持部２７にセットされる。

【００６４】次に、分岐命令が第２の処理手段４〜第５
の処理手段７のいずれかにおいて、例えば無条件分岐命
令では第２の処理手段４において、条件分岐命令では第
４の処理手段６において、分岐先アドレスに分岐するこ
とが確定すれば、分岐判定部３４において分岐を検出し
て、対応するフラグのグループを選択する。例えば無条
件分岐命令ではフラグ保持部２０が選択され、条件分岐
命令ではフラグ保持部２３〜２５のグループが選択さ
れ、フラグの内容が各処理手段３〜６の取消制御部１６
〜１９に非分岐命令を取り消すことを指示する。

【００６５】分岐先命令以降の分岐側命令は、取り消さ
れることなく継続してパイプライン処理される。一方、
分岐先アドレスに分岐しないことが確定すれば、非分岐
側命令は取り消されることなく、そのまま継続してパイ
プライン処理を進めていく。

【００６６】このように実施例２によっても、実施例１
と同様の効果が得られる。

【００６７】

【発明の効果】本発明によれば、プログラム処理の二分
岐選択処理及び多分岐選択処理において発生する前方近
接アドレスへの分岐命令が、複数個近接して存在した場
合であっても、連続的にパイプライン処理を先行させる
ので、無条件分岐命令及び条件分岐命令において、パイ
プライン処理の中断時間を減少させることができ、これ
によってデータ処理装置の処理速度を向上することがで
きる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の原理説明図である。

【図３】本発明の分岐命令処理の動作説明図である。

【図４】本発明の分岐命令のパイプライン処理を示すフ
ロー図である。

【図５】本発明による実施例１の構成ブロック図であ
る。

【図６】本発明による実施例２の構成ブロック図であ
る。

【図７】従来の分岐命令のパイプライン処理の例１を示
すフローである。

【図８】従来の分岐命令のパイプライン処理の例２を示
すフローである。

【図９】分岐命令が近接して発生した場合の例２のパイ
プライン処理を示すフロー図である。

【符号の説明】

１・・記憶部 ２・・命令バッファ ３・・第１の処理手段 ４・・第２の処理手段 ５・・第３の処理手段 ６・・第４の処理手段 ７・・第５の処理手段 ８〜１１・・分岐アドレスレジスタ １２〜１５・・アドレス比較部 １６〜１９・・処理取消制御部 ２０〜２９・・フラグ保持部 ３０〜３３・・命令アドレスレジスタ ３４・・分岐判定部 ３５・・パイプライン制御部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 記憶部（１）から先取りした命令を蓄え
   るバッファ（２）を有し、このバッファ（２）から取り
   出す命令を順次複数段の処理手段（３）に渡してパイプ
   ライン処理を行なうデータ処理装置において、 前記無条件分岐命令を検出したときにその無条件分岐命
   令以降の命令を継続して実行する手段を前記処理手段
   （３）に備えるとともに、 前記各処理手段（３）毎に前記無条件分岐命令の分岐先
   アドレスを保持するとともに保持されている各分岐先ア
   ドレスを前記処理手段（３）の処理に伴って順次シフト
   するシフト保持手段（８）と、 前記処理手段（３）で実行する命令のアドレスと前記シ
   フト保持手段（８）に保持されている各分岐先アドレス
   とを比較する比較手段（１２）と、 前記分岐先アドレスの命令が、前記処理手段（３）で実
   行されている場合には、前記比較手段（１２）の出力に
   従って前記無条件分岐命令後であってかつ前記分岐先ア
   ドレスの命令前の命令を取り消す取消手段（１６）とを
   備えたことを特徴とするデータ処理装置。
2. 【請求項２】 記憶部（１）から先取りした命令を蓄え
   るバッファ（２）を有し、このバッファ（２）から取り
   出す命令を順次複数段の処理手段（３）に渡してパイプ
   ライン処理を行なうデータ処理装置において、 条件分岐命令を検出したときにその条件分岐命令以降の
   命令を継続して実行する手段を前記処理手段（３）に備
   えるとともに、 前記各処理手段（３）毎に前記条件分岐命令の条件によ
   って決定される分岐先アドレスを保持するとともに保持
   されている各分岐先アドレスを前記処理手段（３）の処
   理に伴って順次シフトするシフト保持手段（８）と、 前記処理手段（３）で実行する命令のアドレスと前記シ
   フト保持手段（８）に保持されている各分岐先アドレス
   とを比較する比較手段（１２）と、 前記条件分岐命令の条件が分岐する条件であってかつ前
   記分岐先アドレスの命令が前記処理手段（３）で実行さ
   れている場合には、前記比較手段（１２）の出力に従っ
   て前記条件分岐命令後でかつ前記分岐先アドレスの命令
   前の命令を取り消す取消手段（１６）とを備えたことを
   特徴とするデータ処理装置。
3. 【請求項３】 複数段ある処理手段（３）の各段毎に命
   令アドレスレジスタ（３０）を設けるとともに、 各段の処理手段（３）で実行している命令のアドレスを
   各段の前記命令アドレスレジスタ（３０）に格納させる
   制御手段（３５）とを備え、 前記比較手段（１２）は、前記制御手段（３５）により
   前記命令アドレスレジスタ（３０）に格納された命令の
   アドレスと前記シフト保持手段（８）の分岐先アドレス
   とを比較し、 前記取消手段（１６）は、前記比較手段（１２）の出力
   に従って命令を取り消すことを特徴とする請求項１又は
   請求項２記載のデータ処理装置。
4. 【請求項４】 複数段ある処理手段（３）の各段毎に、
   各処理手段（３）で実行している命令のアドレスが前記
   複数の分岐先アドレス以降か否かを示すフラグを保持す
   るフラグ保持部（２０）を設けると共に、 前記シフト保持手段（８）の複数の分岐先アドレスと処
   理手段（３）が実行している命令のアドレスとを前記比
   較手段（１２）により比較した結果として前記フラグを
   前記フラグ保持部（２０）に格納させる制御手段（３
   ５）と、 前記各フラグ保持部（２０）のフラグを前記処理手段
   （３）の処理に伴って順次シフトさせるシフト手段（３
   ４）とを備え、 前記取消手段（１６）は、前記制御手段（３５）とシフ
   ト手段（３４）との制御の下に前記フラグ保持部（２
   ０）に格納された前記フラグに従って命令を取り消すこ
   とを特徴とする請求項１又は請求項２記載のデータ処理
   装置。