JPH0662467A - Multiplex transmission control system - Google Patents
Multiplex transmission control systemInfo
- Publication number
- JPH0662467A JPH0662467A JP4215909A JP21590992A JPH0662467A JP H0662467 A JPH0662467 A JP H0662467A JP 4215909 A JP4215909 A JP 4215909A JP 21590992 A JP21590992 A JP 21590992A JP H0662467 A JPH0662467 A JP H0662467A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- data
- terminal
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、屋内外等に設置されて
いる多数の照明等の負荷を親機でオン／オフや連続制御
（調光制御等）を行ったり、負荷の状態等を監視するよ
うな多重伝送制御システムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention performs on / off and continuous control (dimming control, etc.) of a large number of loads such as lights installed indoors and outdoors by the master unit, and controls the state of the loads. It relates to a multiplex transmission control system for monitoring.
【０００２】[0002]
【従来の技術】図５は屋内外等に設置されている多数の
照明等の負荷を親機でオン／オフや連続制御（調光制御
等）を行ったり、負荷の状態等を監視するような多重伝
送制御システムの構成図を示している。１台の親機１
に、１本の伝送線路２を介して複数の端末機３が直列的
に接続されており、各端末機３には照明等の負荷４が接
続されている。親機１からアドレスやデータを伝送して
端末機３の制御を行うものであり、図６に従来の端末機
３のブロック図を示す。2. Description of the Related Art FIG. 5 shows that a master unit performs on / off and continuous control (dimming control, etc.) of loads such as many lights installed indoors and outdoors, and monitors the state of the loads. The block diagram of the multiplex transmission control system is shown. One base unit 1
In addition, a plurality of terminals 3 are connected in series via one transmission line 2, and a load 4 such as lighting is connected to each terminal 3. An address and data are transmitted from the master unit 1 to control the terminal unit 3. FIG. 6 shows a block diagram of the conventional terminal unit 3.
【０００３】図６において、伝送信号送受信部３１は、
親機１あるいは他の端末機３からのアドレスやデータ等
の伝送信号を受け取り、又は次の端末機３等へ信号を送
信するものである。タイミング信号発生部３２は、伝送
されてきた信号を１，０の信号に変換するためのラッチ
のタイミング信号を発生するものである。データ信号変
換部３３は、上記タイミング信号発生部３２の信号に基
づいて、伝送信号を１，０の信号に変換する。シフトレ
ジスタ部３４は、データ信号変換部３３から１，０に変
換された信号を、タイミング信号発生部３２からのラッ
チ信号でもって順番にシフトし、全部シフトし終わった
時点での各ビットの組み合わせをアドレスとして出力す
る。In FIG. 6, the transmission signal transmitting / receiving unit 31 is
It receives a transmission signal such as an address or data from the master device 1 or another terminal device 3 or transmits a signal to the next terminal device 3 or the like. The timing signal generator 32 generates a latch timing signal for converting the transmitted signal into a 1,0 signal. The data signal converter 33 converts the transmission signal into a signal of 1 and 0 based on the signal of the timing signal generator 32. The shift register section 34 sequentially shifts the signal converted from the data signal conversion section 33 into 1,0 by the latch signal from the timing signal generation section 32, and combines each bit at the time when all the shifts are completed. Is output as an address.
【０００４】データラッチ信号発生部３５は、上記タイ
ミング信号発生部３２からのラッチ信号をカウントする
ことでシフトレジスタ部３４に全データがシフトされた
かを検知して、アドレスを比較部３６にて比較するタイ
ミングとデータを読み込み、負荷４をオン／オフするタ
イミングを発生するものである。比較部３６では、自己
のアドレスが設定でき、そのアドレスとシフトレジスタ
部３４で検出したアドレスを、データラッチ信号発生部
３５からのタイミング信号で比較し、同一アドレスの
時、制御部３７へイネーブル信号を出力するようになっ
ている。The data latch signal generator 35 counts the latch signals from the timing signal generator 32 to detect whether all the data has been shifted to the shift register 34, and the addresses are compared by the comparator 36. The timing for turning on and off the load 4 is generated by reading the timing and the data. The comparison unit 36 can set its own address, compares the address with the address detected by the shift register unit 34 with the timing signal from the data latch signal generation unit 35, and when the same address, sends an enable signal to the control unit 37. Is output.
【０００５】上記制御部３７は、比較部３４からのイネ
ーブル信号がきている場合で、データラッチ信号発生部
３５からのタイミングでデータ信号変換部３３から出て
いるデータをラッチし、出力（オン／オフ制御）するも
のである。そして、負荷４は、上記制御部３７からの信
号でオン、オフされる。図７は端末機３の具体回路図を
示し、タイミング信号発生部３２は、単安定マルチのＩ
Ｃ1 で構成され、また、データ信号変換部３３はＤフリ
ップフロップ形のＩＣ2 で構成されている。シフトレジ
スタ部３４はシフトレジスタのＩＣ3 で構成され、デー
タラッチ信号発生部３５は、カウンタからなるＩＣ4 で
構成されている。When the enable signal from the comparison unit 34 is received, the control unit 37 latches the data output from the data signal conversion unit 33 at the timing from the data latch signal generation unit 35 and outputs (ON / ON). OFF control). Then, the load 4 is turned on / off by a signal from the control unit 37. FIG. 7 shows a specific circuit diagram of the terminal device 3, in which the timing signal generator 32 is a monostable multi-type I.
It consists of C 1, also the data signal converter 33 is composed of a D flip-flop type IC 2. The shift register unit 34 is composed of the shift register IC 3 , and the data latch signal generation unit 35 is composed of the counter IC 4 .
【０００６】更に、比較部３６は、自己のアドレスを設
定するアドレス設定部３６ａと、コンパレータのＩＣ5
で構成され、制御部３７はＤフリップフロップＩＣ6 で
構成されている。尚、負荷４として便宜上、発光ダイオ
ードＬＥＤが用いられている。次に、図７及び図８を参
照して従来の動作を説明する。伝送信号送受信部３１で
は、図８（ａ）に示すような伝送信号を親機１或いは他
の端末機３から受信する。伝送信号の最初の８ビットが
端末機３のアドレスを示し、９ビット目が負荷４をオ
ン、オフするオン／オフデータを示している。Further, the comparing section 36 has an address setting section 36a for setting its own address and the IC 5 of the comparator.
The control unit 37 is composed of a D flip-flop IC 6 . A light emitting diode LED is used as the load 4 for convenience. Next, a conventional operation will be described with reference to FIGS. The transmission signal transmitting / receiving unit 31 receives a transmission signal as shown in FIG. 8A from the master device 1 or another terminal device 3. The first 8 bits of the transmission signal indicate the address of the terminal 3, and the 9th bit indicates on / off data for turning the load 4 on and off.
【０００７】タイミング信号発生部３２のＩＣ1 では、
図８（ｂ）に示すように、（ａ）の伝送信号の立ち上が
りでワンショットのパルスを一定時間作り、ＱＢ（Ｂは
Ｂａｒの意味）出力からパルスを出力する。尚、伝送信
号の各ビットの真中位で立ち上がりるようにＩＣ1 のＱ
Ｂ出力からパルスが出力される。上記ＩＣ1 のＱＢ出力
から信号を受けたデータ信号変換部３３のＩＣ2 では、
伝送信号に対応したＨレベル、Ｌレベルの信号に変換す
る（図８（ｃ）参照）。このＩＣ2 のＨレベル，Ｌレベ
ルのＱＢ出力はシフトレジスタ部３４のＩＣ3 に入力さ
れていき、ＩＣ1 のＱＢ出力を反転した図８（ｄ）に示
すクロックで順番にシフトしていくと、図８（ｅ）に示
すように格納されていく。In the IC 1 of the timing signal generator 32,
As shown in FIG. 8B, a one-shot pulse is generated for a certain period of time at the rising edge of the transmission signal shown in FIG. 8A, and the pulse is output from the QB (B means Bar) output. It should be noted that the Q of IC 1 is set so that it rises in the middle of each bit of the transmission signal.
A pulse is output from the B output. In IC 2 of the data signal conversion unit 33 which receives a signal from the QB output of the above IC 1 ,
The signal is converted into H level and L level signals corresponding to the transmission signal (see FIG. 8C). H level of the IC 2, QB output of L level will be inputted to the IC 3 of the shift register unit 34, the shifts in the order with the clock shown in FIG. 8 (d) obtained by inverting the QB output IC 1 ' , As shown in FIG. 8 (e).
【０００８】このシフトレジスタ部３４のＩＣ3 で８ビ
ットをシフトし終わったら、伝送信号のビット数をカウ
ントしているデータラッチ信号発生部３５のＩＣ4 から
図８（ｆ）に示すように比較部３６のＩＣ5 にアドレス
数のビット数カウント終了のパルスを出力する。そし
て、このＩＣ5 でシフトレジスタ部３４からのデータ
と、アドレス設定部３６ａで設定した自己のアドレスデ
ータとを比較する。When 8 bits have been shifted by the IC 3 of the shift register section 34, the comparison is made from the IC 4 of the data latch signal generating section 35 counting the number of bits of the transmission signal as shown in FIG. 8 (f). A pulse for ending the bit number counting of the address number is output to IC 5 of the unit 36. Then, the IC 5 compares the data from the shift register section 34 with its own address data set by the address setting section 36a.
【０００９】ＩＣ5 で比較して、受信したアドレスデー
タと自己のアドレスデータとが一致した場合は、図８
（ｇ）に示すように、ＩＣ5 の出力がインバータゲート
Ｇ1 で反転した信号が制御部３７のＩＣ6 のクロック端
子に入力され、その時のＩＣ6のＤ入力に入力されるデ
ータ（この場合、ＩＣ2 のＱ出力からの制御データのＨ
レベルの信号）がＩＣ6 のＱ端子から出力される。If the received address data and its own address data match when compared by IC 5 ,
As shown in (g), a signal obtained by inverting the output of IC 5 by the inverter gate G 1 is input to the clock terminal of IC 6 of the control unit 37, and the data input to the D input of IC 6 at that time (in this case, , H of control data from Q output of IC 2
Level signal) is output from the Q terminal of IC 6 .
【００１０】ＩＣ6 のＱ端子からのＨレベルの信号によ
りトランジスタＱ1 がオンし、負荷４としての発光ダイ
オードＬＥＤが点灯することになる。このようにして、
負荷がオン／オフ制御される。The H level signal from the Q terminal of IC 6 turns on the transistor Q 1 and turns on the light emitting diode LED as the load 4. In this way
The load is on / off controlled.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、かかる
従来例においては、伝送信号を１，０のクロックに変換
する部分や、アドレスやデータのビット数をカウントし
て、ラッチするための信号を出力する部分が必要であっ
た。本発明は上述の点に鑑みて提供したものであって、
端末機の構成の簡略化を図り、安価に構成することを目
的とした多重伝送制御システムを提供するものである。However, in such a conventional example, a portion for converting a transmission signal into a clock of 1,0 and the number of bits of an address and data are counted and a signal for latching is output. Parts needed. The present invention is provided in view of the above points,
An object of the present invention is to provide a multiplex transmission control system aiming at simplification of the configuration of a terminal and inexpensive construction.
【００１２】[0012]
【課題を解決するための手段】本発明は、１台の親機か
ら１つの伝送経路を介して多数の端末機が接続され、端
末機が親機からの伝送信号を受信し、受信したアドレス
と自己のアドレスとが一致した場合、アドレスの次のオ
ン／オフデータにより端末機に接続されている負荷のオ
ン、オフの制御を行う多重伝送制御システムにおいて、
端末機の設置数に応じて１番目からＮ番目まで割り当て
て、Ｉ番目の端末機のアドレスをＩとし、Ｉ個のパルス
数のアドレスと、このアドレスに続くオン／オフデータ
とで上記伝送信号を構成し、Ｉ番目の端末機では伝送信
号のパルスをカウントしてＩ個であれば自己への伝送信
号と判断して、アドレスに続くオン／オフデータによ
り、負荷をオン又はオフ制御するようにしたものであ
る。SUMMARY OF THE INVENTION According to the present invention, a number of terminals are connected from one master unit through one transmission path, and the terminals receive the transmission signal from the master unit and receive the received address. In the multiplex transmission control system that controls ON / OFF of the load connected to the terminal by the next ON / OFF data of the address when
According to the number of installed terminals, the first to Nth terminals are allocated, the address of the I-th terminal is set to I, and the transmission signal is composed of the address of the number of I pulses and ON / OFF data following this address. In the I-th terminal, the number of pulses of the transmission signal is counted, and if it is I, it is determined that it is the transmission signal to itself, and the load is turned on or off by the on / off data following the address. It is the one.
【００１３】[0013]
【作用】而して、端末機側では、単に自己のアドレスを
判定する場合には、予め割り当てられた順番目の数のパ
ルス数をカウントするだけで、自己のアドレスを判定す
ることができる。従って、従来のように、アドレスやデ
ータのビット数をカウントして、ラッチするための信号
を出力する部分が不要となり、カウンタ等を用いればよ
く、端末機の構成を簡略化することができ、特に、多数
の負荷を制御する場合には、コストの面で有利となる。In the terminal side, when the own address is simply determined, the own address can be determined only by counting the number of pulses of the number of pre-assigned turns. Therefore, unlike the conventional case, a part for counting the number of bits of an address or data and outputting a signal for latching is unnecessary, a counter or the like may be used, and the configuration of the terminal can be simplified. In particular, when controlling a large number of loads, it is advantageous in terms of cost.
【００１４】[0014]
【実施例】以下、本発明の実施例を図面を参照して説明
する。尚、システム全体の構成は従来と同様であり、本
発明は端末機の構成を簡素化したことに特徴があるた
め、要旨の部分について詳述する。図１は、端末機３の
ブロック図を示し、親機１からアドレスやデータ信号を
受信して、データの内容に基づいて負荷を制御するもの
である。伝送信号送受信部３１は、親機１や他の端末機
からの伝送信号（アドレスやデータ）を受け取り、次の
端末機等で信号を送信するものである。Embodiments of the present invention will be described below with reference to the drawings. Since the configuration of the entire system is the same as the conventional one, and the present invention is characterized in that the configuration of the terminal is simplified, the gist portion will be described in detail. FIG. 1 is a block diagram of the terminal device 3, which receives an address and a data signal from the master device 1 and controls the load based on the content of the data. The transmission signal transmitting / receiving unit 31 receives a transmission signal (address or data) from the master device 1 or another terminal device and transmits the signal to the next terminal device or the like.
【００１５】タイミング信号発生部３２は、伝送信号に
よりアドレスを読み込むタイミング，データを読み込
み、負荷４のオン／オフをするタイミングを発生させる
ものである。また、カウンタ部３８は、伝送信号送受信
部３１からの信号によりアドレスを読み込むものであ
る。比較部３６は、自己のアドレスを設定でき、そのア
ドレスとカウンタ部３８からのアドレスをタイミング信
号発生部３２からのタイミング信号で比較し、同一アド
レスの時、制御部３７へイネーブル信号を出力するもの
である。The timing signal generator 32 is for generating an address reading timing and a data reading timing by a transmission signal to turn on / off the load 4. Further, the counter section 38 reads an address by a signal from the transmission signal transmitting / receiving section 31. The comparison unit 36 can set its own address, compares the address with the address from the counter unit 38 with the timing signal from the timing signal generation unit 32, and outputs an enable signal to the control unit 37 when the addresses are the same. Is.
【００１６】また、制御部３７は、比較部３６からのイ
ネーブル信号でデータをラッチ出力（オン／オフ制御）
する。そして、制御部３７からの信号で負荷４がオン、
オフされる。親機１からは伝送線路２の１伝送経路でオ
ン／オフデータ信号にアドレスを多重化して端末機３へ
伝送している。図２は端末機３の具体回路図を示し、伝
送信号送受信部３１、タイミング信号発生部３２、比較
部３６、制御部３７、負荷４は従来と同様の構成となっ
ており、カウンタ部３８は、バイナリーカウンタからな
るＩＣ7 で構成されている。また、タイミング信号発生
部３２のＩＣ1 のＱ出力は比較部３６のＩＣ5 のＧＢ端
子に入力され、ＩＣ1 のＱＢ出力はカウンタ部３８のＩ
Ｃ7 のリセット端子ＲＥＳに入力されている。Further, the control unit 37 latches and outputs the data by the enable signal from the comparison unit 36 (ON / OFF control).
To do. Then, the load 4 is turned on by the signal from the control unit 37,
Turned off. An address is multiplexed on the ON / OFF data signal from the master unit 1 through one transmission path of the transmission line 2 and transmitted to the terminal unit 3. FIG. 2 shows a specific circuit diagram of the terminal device 3. The transmission signal transmission / reception unit 31, the timing signal generation unit 32, the comparison unit 36, the control unit 37, and the load 4 have the same configuration as the conventional one, and the counter unit 38 , IC 7 consisting of a binary counter. The Q output of IC 1 of the timing signal generator 32 is input to the GB terminal of IC 5 of the comparator 36, and the QB output of IC 1 is I of the counter 38.
It is input to the reset terminal RES of C 7 .
【００１７】次に、本発明の動作を図２〜図４に基づい
て説明する。図３（ａ）は伝送信号の波形を示し、
（ｂ）は拡大波形を示している。図３（ａ）に示すよう
に、アドレスが伝送信号の最初に設けられ、このアドレ
スを示すのに、パルスの数だけ必要である。例えば、１
００番目を示す場合、１００サイクル（１００パルス）
が必要である。このアドレスの１００を比較部３６のア
ドレス設定部３６ａで１００と設定する。また、自己の
端末機が３番目であれば、アドレスを３と設定し、ま
た、１５０番目であれば、アドレスを１５０と設定す
る。これに応じて伝送信号のアドレスとしてパルス数を
３個、１５０個等を用いれば良い。Next, the operation of the present invention will be described with reference to FIGS. FIG. 3A shows the waveform of the transmission signal,
(B) shows the enlarged waveform. As shown in FIG. 3 (a), an address is provided at the beginning of the transmission signal, and the number of pulses is necessary to indicate this address. For example, 1
When indicating the 00th, 100 cycles (100 pulses)
is necessary. The address setting unit 36a of the comparison unit 36 sets 100 of this address to 100. If its own terminal is the third, the address is set to 3, and if it is the 150th, the address is set to 150. Accordingly, the number of pulses may be 3, 150, or the like as the address of the transmission signal.
【００１８】次に、負荷４をオンオフするオン／オフデ
ータは、従来例の伝送信号と同じように、ある一定時間
以上Ｈレベルであれば、Ｈレベルとし、ある一定時間以
下Ｈレベルであるものを、Ｌレベルとしている。図３
（ａ）に示す波形で、最初の波形がＨレベルで、２番目
の波形がＬレベルである。つまり、１番目はオン信号、
２番目はオフ信号である。Next, the ON / OFF data for turning on / off the load 4 is H level if it is at H level for a certain period of time or less, and is at H level for a certain period of time or less, as in the conventional transmission signal. Is the L level. Figure 3
In the waveform shown in (a), the first waveform is at the H level and the second waveform is at the L level. In other words, the first is the ON signal,
The second is an off signal.
【００１９】図４（ａ）に示す伝送信号を受信した場
合、この波形の立ち上がりでタイミング信号発生部３２
のＩＣ1 が動作し、ＩＣ1 のＱ出力、ＱＢ出力から図４
（ｂ），（ｃ）に示すような波形が発生する。カウンタ
部３８のＩＣ7 では、伝送信号のパルス（図４（ａ））
によりリセットが解除（図４（ｄ）参照）された後、カ
ウントを開始する。ＩＣ7 が伝送信号のパルスの数（ア
ドレス）だけカウントした後、一定時間後、ＩＣ1 のＱ
出力（図４（ｂ）参照）がＬレベルになったその信号が
比較部３６のＩＣ5 のＧＢ端子に入力される。例えば、
端末機３が１００番目であれば、１００のパルスをカウ
ントした場合には、伝送されてきた伝送信号は自己への
信号と判断する。When the transmission signal shown in FIG. 4 (a) is received, the timing signal generator 32 rises at the rising edge of this waveform.
IC 1 operates and the Q output and QB output of IC 1
Waveforms as shown in (b) and (c) are generated. In the IC 7 of the counter unit 38, the pulse of the transmission signal (Fig. 4 (a))
After the reset is released by (see FIG. 4D), the counting is started. After the IC 7 counts the number of pulses (address) of the transmission signal, and after a fixed time, the Q of IC 1
The signal whose output (see FIG. 4B) has become L level is input to the GB terminal of IC 5 of the comparison unit 36. For example,
If the terminal device 3 is the 100th, and if 100 pulses are counted, it is determined that the transmitted transmission signal is a signal to itself.
【００２０】そして、ＩＣ5 のＧＢ端子がＬレベルにな
った時、自己のアドレスと受信したアドレスとが一致し
ている場合、ＩＣ5 の（Ａ＝Ｂ）Ｂ端子の出力がＬレベ
ルになる（図４（ｅ）参照）。このＬレベルに下がるの
をきっかけに、伝送信号のオン／オフデータが制御部３
７のＩＣ6 のＤ端子に入力されて、オン／オフデータが
ラッチされる。そして、このラッチされたデータがＩＣ
6 のＱ出力からＨレベルの信号が出力され（図４
（ｆ））、トランジスタＱ1 をオンして、負荷（発光ダ
イオードＬＥＤ）を点灯させる。Then, when the GB terminal of IC 5 becomes L level and the own address and the received address match, the output of the (A = B) B terminal of IC 5 becomes L level. (See FIG. 4 (e)). As a result of the L level being lowered, the ON / OFF data of the transmission signal is changed to the control unit 3.
7 is input to the D terminal of IC 6 and the on / off data is latched. Then, this latched data is the IC
An H level signal is output from the Q output of 6 (see FIG.
(F)), the transistor Q 1 is turned on to light the load (light emitting diode LED).
【００２１】以降、カウンタ部３８のＩＣ7 が図４
（ｄ）に示す波形のタイミングでリセットが解除される
まで、出力はＬレベルになる。そのため、比較部３６の
ＩＣ5 の（Ａ＝Ｂ）Ｂ端子への入力波形は、図４（ｅ）
のようになる。以上のように、多数灯の負荷４を簡単に
制御することができるものである。Thereafter, the IC 7 of the counter unit 38 is shown in FIG.
The output becomes L level until the reset is released at the timing of the waveform shown in (d). Therefore, the input waveform to the (A = B) B terminal of IC 5 of the comparison unit 36 is as shown in FIG.
become that way. As described above, the load 4 of multiple lights can be easily controlled.
【００２２】[0022]
【発明の効果】本発明は上述のように、１台の親機から
１つの伝送経路を介して多数の端末機が接続され、端末
機が親機からの伝送信号を受信し、受信したアドレスと
自己のアドレスとが一致した場合、アドレスの次のオン
／オフデータにより端末機に接続されている負荷のオ
ン、オフの制御を行う多重伝送制御システムにおいて、
端末機の設置数に応じて１番目からＮ番目まで割り当て
て、Ｉ番目の端末機のアドレスをＩとし、Ｉ個のパルス
数のアドレスと、このアドレスに続くオン／オフデータ
とで上記伝送信号を構成し、Ｉ番目の端末機では伝送信
号のパルスをカウントしてＩ個であれば自己への伝送信
号と判断して、アドレスに続くオン／オフデータによ
り、負荷をオン又はオフ制御するようにしたものである
から、端末機側では、単に自己のアドレスを判定する場
合には、予め割り当てられた順番目の数のパルス数をカ
ウントするだけで、自己のアドレスを判定することがで
きる。従って、従来のように、アドレスやデータのビッ
ト数をカウントして、ラッチするための信号を出力する
部分が不要となり、カウンタ等を用いればよく、端末機
の構成を簡略化することができ、特に、多数の負荷を制
御する場合には、コストの面で有利となる効果を奏する
ものである。As described above, according to the present invention, a number of terminals are connected from one base unit through one transmission path, the terminal receives the transmission signal from the base unit, and the received address is received. In the multiplex transmission control system that controls ON / OFF of the load connected to the terminal by the next ON / OFF data of the address when
According to the number of installed terminals, the first to Nth terminals are allocated, the address of the I-th terminal is set to I, and the transmission signal is composed of the address of the number of I pulses and ON / OFF data following this address. In the I-th terminal, the number of pulses of the transmission signal is counted, and if it is I, it is determined that it is the transmission signal to itself, and the load is turned on or off by the on / off data following the address. Therefore, the terminal side can determine its own address by simply counting the number of pulses of the number assigned in advance when determining its own address. Therefore, unlike the conventional case, a part for counting the number of bits of an address or data and outputting a signal for latching is unnecessary, a counter or the like may be used, and the configuration of the terminal can be simplified. In particular, when controlling a large number of loads, there is an advantage in terms of cost.
【図１】本発明の実施例の端末機のブロック図である。FIG. 1 is a block diagram of a terminal according to an embodiment of the present invention.
【図２】同上の端末機の具体回路図である。FIG. 2 is a detailed circuit diagram of the above terminal.
【図３】同上の伝送信号の波形図である。FIG. 3 is a waveform diagram of the transmission signal of the above.
【図４】同上のタイミングチャートを示す図である。FIG. 4 is a diagram showing a timing chart of the above.
【図５】本システムの構成図である。FIG. 5 is a configuration diagram of the present system.
【図６】従来例の端末機のブロック図である。FIG. 6 is a block diagram of a conventional terminal.
【図７】従来例の端末機の具体回路図である。FIG. 7 is a specific circuit diagram of a conventional terminal device.
【図８】従来例のタイミングチャートを示す図である。FIG. 8 is a diagram showing a timing chart of a conventional example.
１ 親機 ２ 伝送線路 ３ 端末機 ４ 負荷 ３１ 伝送信号送受信部 ３２ タイミング信号発生部 ３６ 比較部 ３７ 制御部 ３８ カウンタ部 1 parent device 2 transmission line 3 terminal device 4 load 31 transmission signal transmitting / receiving unit 32 timing signal generating unit 36 comparing unit 37 control unit 38 counter unit
Claims (1)
多数の端末機が接続され、端末機が親機からの伝送信号
を受信し、受信したアドレスと自己のアドレスとが一致
した場合、アドレスの次のオン／オフデータにより端末
機に接続されている負荷のオン、オフの制御を行う多重
伝送制御システムにおいて、端末機の設置数に応じて１
番目からＮ番目まで割り当てて、Ｉ番目の端末機のアド
レスをＩとし、Ｉ個のパルス数のアドレスと、このアド
レスに続くオン／オフデータとで上記伝送信号を構成
し、Ｉ番目の端末機では伝送信号のパルスをカウントし
てＩ個であれば自己への伝送信号と判断して、アドレス
に続くオン／オフデータにより、負荷をオン又はオフ制
御するようにしたことを特徴とする多重伝送制御システ
ム。1. A plurality of terminals are connected from one master unit through one transmission path, the terminals receive a transmission signal from the master unit, and the received address matches its own address. In this case, in the multiplex transmission control system that controls the on / off of the load connected to the terminal by the on / off data next to the address, 1 depending on the number of installed terminals.
The first to Nth addresses are assigned, the address of the I-th terminal is set to I, and the transmission signal is composed of the address of the number of I pulses and the on / off data following this address. Then, the number of pulses of the transmission signal is counted, and if it is I, it is determined that it is a transmission signal to itself, and the load is controlled to be turned on or off by on / off data following the address. Control system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215909A JPH0662467A (en) | 1992-08-13 | 1992-08-13 | Multiplex transmission control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215909A JPH0662467A (en) | 1992-08-13 | 1992-08-13 | Multiplex transmission control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662467A true JPH0662467A (en) | 1994-03-04 |
Family
ID=16680263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4215909A Withdrawn JPH0662467A (en) | 1992-08-13 | 1992-08-13 | Multiplex transmission control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662467A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015879A (en) * | 2008-07-04 | 2010-01-21 | Rohm Co Ltd | Method of setting brightness of light emitting element, and interface circuit |
-
1992
- 1992-08-13 JP JP4215909A patent/JPH0662467A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015879A (en) * | 2008-07-04 | 2010-01-21 | Rohm Co Ltd | Method of setting brightness of light emitting element, and interface circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115236A (en) | Remote control system using a wake up signal | |
| US4586040A (en) | Interruption handling system in time division multiplex remote control system | |
| KR100785941B1 (en) | Method of interleaving a plurality of voltage regulators and power supply system using the same | |
| JPS59230348A (en) | Network system | |
| JP2753915B2 (en) | Communication control device | |
| US6304600B1 (en) | Modulation/demodulation method and apparatus | |
| KR100343404B1 (en) | Timer assembly for generating a pwm signal | |
| US20100052757A1 (en) | Cooperation circuit | |
| JPH0662467A (en) | Multiplex transmission control system | |
| US4583091A (en) | Serial signal transmission system | |
| JPS60165143A (en) | Data transmitting method and station | |
| EP1965608A1 (en) | Control circuit for automatically generating latch signal to control LED device according to input data signal and clock signal | |
| JPH0662468A (en) | Multiplex transmission control system | |
| US4799218A (en) | Network system | |
| JP3160331B2 (en) | Pulse width modulator | |
| KR100197375B1 (en) | Remote control receiver for a/v apparatus | |
| JPH0265547A (en) | Signal transmission system | |
| JPS61224534A (en) | Multiplex transmitter | |
| KR0152344B1 (en) | Pwm signal generating circuit | |
| US20030215008A1 (en) | Circuit configuration and method for transmitting digital signals | |
| KR920010336B1 (en) | Serial data interface circuit between high speed computer and low speed computer | |
| JP2709017B2 (en) | Photoelectric switch | |
| SU1487167A1 (en) | Digital pulse-width modulator | |
| KR940001726B1 (en) | Audible audio signal discriminated circuit for adpcm | |
| SU1561212A2 (en) | Device for protection of telegraph equipment with decision feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |