JPH066234A - Decoder - Google Patents

Decoder

Info

Publication number
JPH066234A
JPH066234A JP18453092A JP18453092A JPH066234A JP H066234 A JPH066234 A JP H066234A JP 18453092 A JP18453092 A JP 18453092A JP 18453092 A JP18453092 A JP 18453092A JP H066234 A JPH066234 A JP H066234A
Authority
JP
Japan
Prior art keywords
decoding
circuit
oscillator
control circuit
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18453092A
Other languages
Japanese (ja)
Inventor
Tatsu Sukigara
竜 鋤柄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18453092A priority Critical patent/JPH066234A/en
Publication of JPH066234A publication Critical patent/JPH066234A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

PURPOSE:To make it unnecessary to manually perform the mode switching operation of a decoding method at a reception side at the time of a data transmission between remote places. CONSTITUTION:A decoding device which receives plural different coded signals, and operates a decoding corresponding to the signals, is equipped with a decoding circuit 5, control circuit 6 which controls the decoding circuit 5, and oscillator 7. The control circuit 6 controls the decoding of the decoding circuit 5 by applying a composite control flag CF to the decoding circuit 5 in response to an error flag EF outputted from the decoding circuit 5 when the decoding which doesn't correspond to the coding is operated. and a clock signal CL from the oscillator 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、復号化装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a decoding device.

【0002】[0002]

【従来の技術】遠隔地間でデータ伝送を行う場合に、送
信側でデータを符号化する方法が複数種類設定されてい
る場合がある。
2. Description of the Related Art When data is transmitted between remote places, there are cases in which a plurality of types of data encoding methods are set on the transmitting side.

【0003】[0003]

【発明が解決しようとする課題】たとえばある種類の符
号化方法でデータを受信側へ伝送しても、受信側でその
ままでは復号化できない場合がある。その場合には、受
信側で他の復号方法をオペレータが手動でモード切換操
作をして選択して、送信側の符号化方法にデータの復号
方法を対応させてデータを復号化する必要がある。
For example, even if data is transmitted to the receiving side by a certain type of encoding method, the receiving side may not be able to decode the data as it is. In that case, it is necessary for the operator to manually select another decoding method on the receiving side by mode switching operation and to decode the data by making the decoding method of the data correspond to the coding method of the transmitting side. .

【0004】このように、送信側から送られてくるデー
タの符号化方法の種類に合せて受信側のオペレータが手
動でモード切換操作をするのは大変煩雑であるという問
題があった。
As described above, there is a problem that it is very complicated for the operator on the receiving side to manually perform the mode switching operation according to the type of encoding method of the data sent from the transmitting side.

【0005】本発明は、受信側での復号方法のモード切
り換え操作をオペレータが行う必要がなく、データの伝
送が簡単に自動的に行える復号化装置を提供することを
目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a decoding device capable of easily and automatically transmitting data without requiring an operator to perform a mode switching operation of the decoding method on the receiving side.

【0006】[0006]

【課題を解決するための手段】上述の目的は、本発明に
あっては、複数の異なる符号化がなされた信号を受け
て、この信号に対応する復号化が可能な復号化装置にお
いて、この復号化装置は、復号回路と、この復号回路を
制御する制御回路と、発振器とを有し、上記制御回路は
符号化に対応しない復号が行われたときに上記復号回路
から出力されるエラーフラグと上記発振器からのクロッ
ク信号とに応答して復号制御フラグを上記復号回路に与
えて上記復号回路の復号を制御するようにした復号化装
置により、達成される。
According to the present invention, there is provided a decoding device capable of receiving a plurality of differently encoded signals and performing decoding corresponding to the signals. The decoding device includes a decoding circuit, a control circuit that controls the decoding circuit, and an oscillator, and the control circuit outputs an error flag output from the decoding circuit when decoding that does not correspond to encoding is performed. And a clock signal from the oscillator to provide a decoding control flag to the decoding circuit to control the decoding of the decoding circuit.

【0007】また、前記制御回路は前期エラーフラグに
よってリセットされるとともに前期クロック信号をカウ
ントするカウンタと、このカウンタの出力をラッチする
ラッチ回路とを有するように構成できる。
The control circuit may be configured to have a counter which is reset by the previous error flag and counts the previous clock signal, and a latch circuit which latches the output of this counter.

【0008】好ましくは、前記発振器のクロック信号の
発信周波数を制御可能に構成することができる。
Preferably, the oscillation frequency of the clock signal of the oscillator can be controlled.

【0009】また、前記ラッチ回路を少なくとも2つ備
えるように構成することができる。
The latch circuit may be provided with at least two.

【0010】[0010]

【作用】複数の異なる符号化がなされた信号またはデー
タを受けて、信号に対応する復号化を行うために、符号
化に対応していない復号処理が行われたときに、復号制
御フラグを復号回路に与えて復号回路の信号を自動的に
制御する。
The decoding control flag is decoded when a decoding process which is not compatible with the encoding is performed in order to receive a plurality of differently encoded signals or data and perform the decoding corresponding to the signal. It is given to the circuit to automatically control the signal of the decoding circuit.

【0011】[0011]

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。尚、以下に述べる実施例は、本
発明の好適な具体例であるから、技術的に好ましい種々
の限定が付されているが、本発明の範囲は、以下の説明
において特に本発明を限定する旨の記載がない限り、こ
れらの態様に限られるものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings. It should be noted that the examples described below are suitable specific examples of the present invention, and therefore, various technically preferable limitations are given, but the scope of the present invention particularly limits the present invention in the following description. Unless otherwise stated, the present invention is not limited to these modes.

【0012】図1はこの発明の復号化装置の好適な実施
例を備えたデータ伝送システムを示している。データ伝
送システムの送信側装置と受信側装置2の間には信号も
しくはデータの伝送路3が形成される。伝送路3は、例
えば光ファイバや無線伝送路などが採用できる。送信側
装置1のエンコーダ4によりデータは複数の異なる符号
化がなされ、伝送路3を介して受信側装置2のデコーダ
5でその符号化方法に合せて複合化する。
FIG. 1 shows a data transmission system having a preferred embodiment of the decoding device of the present invention. A signal or data transmission path 3 is formed between the transmission side device and the reception side device 2 of the data transmission system. As the transmission line 3, for example, an optical fiber or a wireless transmission line can be adopted. The encoder 4 of the transmission side apparatus 1 encodes the data in a plurality of different ways, and the decoder 5 of the reception side apparatus 2 passes through the transmission path 3 to combine the data according to the encoding method.

【0013】送信側装置1での複数の異なる種類の符号
化方法の中の選択は、伝送路3の状態などにより行い、
エンコーダ4によりデータを選択した符号化方法で符号
化処理をする。デコーダ5はエンコーダ4で選択した符
号化処理,すなわち所定の符号化方法に対応する復号化
処理,すなわち所定の復号化方法を、受信信号または受
信データに対して実施する。
The selection among a plurality of different types of coding methods in the transmission side device 1 is made according to the state of the transmission path 3, etc.
Encoding processing is performed by the encoding method in which the data is selected by the encoder 4. The decoder 5 performs the encoding process selected by the encoder 4, that is, the decoding process corresponding to the predetermined encoding method, that is, the predetermined decoding method, on the reception signal or the reception data.

【0014】図2は受信側装置2の好適な構成を示すブ
ロック図である。受信側装置2は、復号回路としてのデ
コーダ5、デコーダ制御回路6、発振器7を有する。発
振器7はデコーダ制御回路6に接続されている。また、
デコーダ5はデコーダ制御回路6に接続されている。こ
のデコーダ5には伝送路3を通った入力データIDが入
力できる。この入力データIDはデコード処理後デコー
ダ5から出力データODが出力できる。そしてデコーダ
5からデコーダ制御回路6に対して、エラーフラグEF
を送ることができる。デコーダ制御回路6からはデコー
ダ5に対してデコーダ制御フラグCF(フラグCF1、
フラグCF2)を送ることができる。
FIG. 2 is a block diagram showing a preferred configuration of the receiving side device 2. The reception side device 2 has a decoder 5 as a decoding circuit, a decoder control circuit 6, and an oscillator 7. The oscillator 7 is connected to the decoder control circuit 6. Also,
The decoder 5 is connected to the decoder control circuit 6. The input data ID passed through the transmission path 3 can be input to the decoder 5. This input data ID can be output as output data OD from the decoder 5 after decoding processing. Then, the error flag EF is sent from the decoder 5 to the decoder control circuit 6.
Can be sent. From the decoder control circuit 6 to the decoder 5, a decoder control flag CF (flag CF1,
Flag CF2) can be sent.

【0015】デコーダ5は、デコーダ制御フラグCFの
指示により選択したデコード方法(復号化方法)により
入力データIDをデコードし、出力データODを出力す
る。このとき、伝送路3の状態により図1の送信側装置
1のエンコーダ4におけるエンコード方法を変更したと
き、あるいはエンコード方法に合っている正しいデコー
ダ5のデコーダ方法を選択していないときには、図4の
タイミングAで示すようにエラーフラグEFを立てる。
The decoder 5 decodes the input data ID by the decoding method (decoding method) selected by the instruction of the decoder control flag CF, and outputs the output data OD. At this time, when the encoding method in the encoder 4 of the transmission side apparatus 1 of FIG. 1 is changed depending on the state of the transmission path 3 or when the correct decoding method of the decoder 5 which is suitable for the encoding method is not selected, As indicated by the timing A, the error flag EF is set.

【0016】デコーダ制御回路6は、エラーフラグEF
が立っている間、発振器7のクロック信号CLのパルス
に応じてデコーダ制御フラグCFを変化させる。クロッ
ク信号CLの発信周波数は制御可能である。デコーダ制
御回路6は、デコーダ制御部ともいい、その回路側を図
3に示す。デコーダ制御回路6はカウンタ10と、D−
フリップフロップ11、12を有する。カウンタ10は
エラーフラグEFがCLR端子に入るとリセットされ
る。カウンタ10は、エラーフラグEFが上がるかもし
くは入ると、発振器7のクロック信号CLのパルスに応
じてカウントを始める。このエラーフラグEFが下がる
か入力しなくなると、カウンタ10の出力は0に固定さ
れる。D−フリップフロップ11、12は、エラーフラ
グEFが上がりカウンタ10がカウントアップしている
間出力を変化させ、エラーフラグEFが下がると出力を
直前の値に固定する。
The decoder control circuit 6 uses the error flag EF.
While is on, the decoder control flag CF is changed according to the pulse of the clock signal CL of the oscillator 7. The oscillation frequency of the clock signal CL can be controlled. The decoder control circuit 6 is also called a decoder control unit, and its circuit side is shown in FIG. The decoder control circuit 6 includes a counter 10 and a D-
It has flip-flops 11 and 12. The counter 10 is reset when the error flag EF enters the CLR terminal. The counter 10 starts counting in response to the pulse of the clock signal CL of the oscillator 7 when the error flag EF rises or enters. When the error flag EF goes down or is no longer input, the output of the counter 10 is fixed at 0. The D-flip-flops 11 and 12 change the output while the error flag EF is increasing and the counter 10 is counting up, and when the error flag EF is decreasing, the output is fixed to the previous value.

【0017】図2のデコーダ5は、デコード制御フラグ
CF(CF1、CF2)の変化によって異なる複数のデ
コード方法の中でデコード方法を変更する(図4のタイ
ミングB、Cと波形CF1、CF2を参照)。正しいデ
コード方法を選択した一定時間後に(図4の期間E、
F)、エラーフラグEFが下がりシステムは安定する。
The decoder 5 of FIG. 2 changes the decoding method among a plurality of different decoding methods depending on the change of the decoding control flag CF (CF1, CF2) (see timings B and C and waveforms CF1 and CF2 of FIG. 4). ). After a certain time after selecting the correct decoding method (period E in FIG. 4,
F), the error flag EF goes down and the system stabilizes.

【0018】図4の期間Eは、図2のデコーダ5が正し
いデコード方法を選択してから正しい出力データODを
出すまでの遅延時間を示す。図4の期間Fはデコーダ5
がエラーフラグEFを下げる為の遅延時間を示す。ま
た、期間EはタイミングCからタイミングDまでであ
り、そして、期間FはタイミングDから始まる。発振器
7の発振周波数f0は、図4の期間Eの遅延時間をT0
とし、図4の期間Fの期間下の遅延時間をT1とすると
数1になる。
A period E of FIG. 4 shows a delay time from when the decoder 5 of FIG. 2 selects a correct decoding method to when it outputs correct output data OD. The period F in FIG.
Indicates the delay time for lowering the error flag EF. Also, the period E is from timing C to timing D, and the period F starts from timing D. The oscillation frequency f0 of the oscillator 7 is equal to the delay time of the period E of FIG.
Then, if the delay time under the period F in FIG.

【0019】[0019]

【数1】 [Equation 1]

【0020】図1の伝送路3のエラーレートが高い場合
には、発振器7の発振周波数を下げる。あるいは、図3
のカウンタ10の出力を上位ビットにシフトする。つま
り、シフトすることで、これにより、図4のタイミング
AとBの区間が長くなり、誤動作を防ぐことができる。
When the error rate of the transmission line 3 in FIG. 1 is high, the oscillation frequency of the oscillator 7 is lowered. Alternatively, FIG.
The output of the counter 10 is shifted to the upper bits. That is, by shifting, the interval between timings A and B in FIG. 4 becomes longer, and malfunction can be prevented.

【0021】ところでこの発明は上述の実施例に限定さ
れない。また図3のD−フリップフロップ11、12に
限らず、D−フリップフロップの設定数を増やすことに
より、デコード方法の種類の増加に対応することが可能
である。つまりD−フリップフロップの数はデコード方
法が3つ以上であれば3つ以上にする。
The present invention is not limited to the above embodiment. Further, not only the D-flip-flops 11 and 12 of FIG. 3 but also the number of D-flip-flops set can be increased to cope with an increase in the types of decoding methods. That is, the number of D-flip-flops is 3 or more if the decoding method is 3 or more.

【0022】[0022]

【発明の効果】この発明によれば、送信側で用いたデー
タのエンコード方式(符号化方式)の種類に合わせて、
受信側で自動的にデータを復号化できる。つまり従来必
要であったオペレータによる手動式のモード変換操作が
不要であり、デジタルSNGシステムにおいての運用や
セットアップが簡略化できる。送信側で符号化方式を変
更したときに、受信側で自動的に追従して復号化するの
で、デジタルSNG運用中にモード切換が可能である。
According to the present invention, according to the type of data encoding method (encoding method) used on the transmitting side,
The receiving side can automatically decrypt the data. In other words, a manual mode conversion operation by an operator, which is conventionally required, is unnecessary, and operation and setup in a digital SNG system can be simplified. When the encoding system is changed on the transmitting side, the receiving side automatically follows and decodes, so that mode switching is possible during digital SNG operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の復号化装置の好ましい実施例を有す
るデータ伝送システムを示す図。
FIG. 1 is a diagram showing a data transmission system having a preferred embodiment of a decoding device of the present invention.

【図2】この発明の復号化装置の構成の一例を示すブロ
ック図。
FIG. 2 is a block diagram showing an example of the configuration of a decoding device according to the present invention.

【図3】この発明の復号化装置のデコーダ制御回路の構
成の一例を示す図。
FIG. 3 is a diagram showing an example of a configuration of a decoder control circuit of the decoding device of the present invention.

【図4】この発明における復号化装置の動作例を示すタ
イミング図。
FIG. 4 is a timing chart showing an operation example of the decoding device according to the present invention.

【符号の説明】[Explanation of symbols]

1 送信側装置 2 受信側装置 3 伝送路 4 エンコーダ 5 デコーダ(復号回路) 6 デコーダ制御回路(制御回路) 7 発振器 10 カウンタ 11、12 D−フリップフロップ(ラッチ回路) 1 Transmitting Side Device 2 Receiving Side Device 3 Transmission Line 4 Encoder 5 Decoder (Decoding Circuit) 6 Decoder Control Circuit (Control Circuit) 7 Oscillator 10 Counters 11 and 12 D-Flip-Flop (Latch Circuit)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の異なる符号化がなされた信号を受
けて、この信号に対応する復号化が可能な復号化装置に
おいて、 この復号化装置は、復号回路と、 この復号回路を制御する制御回路と、 発振器とを有し、 上記制御回路は符号化に対応しない復号が行われたとき
に上記復号回路から出力されるエラーフラグと上記発振
器からのクロック信号とに応答して復号制御フラグを上
記復号回路に与えて上記復号回路の復号を制御するよう
にしたことを特徴とする、復号化装置。
1. A decoding device capable of receiving a plurality of differently encoded signals and performing decoding corresponding to the signals, the decoding device including a decoding circuit and a control for controlling the decoding circuit. The control circuit has a circuit and an oscillator, and the control circuit sets a decoding control flag in response to an error flag output from the decoding circuit and a clock signal from the oscillator when decoding not corresponding to encoding is performed. A decoding device, characterized in that the decoding device is provided to control the decoding of the decoding circuit.
【請求項2】 前記制御回路は前期エラーフラグによっ
てリセットされるとともに前期クロック信号をカウント
するカウンタと、このカウンタの出力をラッチするラッ
チ回路とを有することを特徴とする、請求項1に記載し
た復号化装置。
2. The control circuit according to claim 1, wherein the control circuit includes a counter that is reset by the previous error flag and counts the previous clock signal, and a latch circuit that latches the output of the counter. Decoding device.
【請求項3】 前記発振器のクロック信号の発信周波数
が制御可能とされたことを特徴とする、請求項2に記載
の復号化装置。
3. The decoding device according to claim 2, wherein the oscillation frequency of the clock signal of the oscillator is controllable.
【請求項4】 前記ラッチ回路を少なくとも2つ備える
ことを特徴とする、請求項2に記載の復号化装置。
4. The decoding device according to claim 2, further comprising at least two latch circuits.
JP18453092A 1992-06-18 1992-06-18 Decoder Pending JPH066234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18453092A JPH066234A (en) 1992-06-18 1992-06-18 Decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18453092A JPH066234A (en) 1992-06-18 1992-06-18 Decoder

Publications (1)

Publication Number Publication Date
JPH066234A true JPH066234A (en) 1994-01-14

Family

ID=16154816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18453092A Pending JPH066234A (en) 1992-06-18 1992-06-18 Decoder

Country Status (1)

Country Link
JP (1) JPH066234A (en)

Similar Documents

Publication Publication Date Title
CA2016523A1 (en) Moving image signal encoding apparatus and decoding apparatus
JPS5926152B2 (en) Facsimile communication system and its equipment
EP0279799A2 (en) Method and means for variable length coding
CN108235097A (en) It is a kind of that there is the display of audio/video encoding/decoding
CA1316256C (en) Switching circuitry
JPH066234A (en) Decoder
JPH02128583A (en) Still picture transmitting and displaying device
JP2766083B2 (en) Codec
JPH07193514A (en) Transmission line code selecting data transmission system
US4827337A (en) Inter-frame decoding system with frame memories for uninterrupted clear video signals
JPS6097777A (en) Facsimile equipment
JPH0799689A (en) Remote controller
JP2000341691A (en) Transcoder device
JP4357286B2 (en) Control signal transmission system using digital radio equipment
JPH0214830B2 (en)
JPS60162382A (en) Modified huffman encoding-decoding device
KR19990070930A (en) Video data and voice data transceiver
JP2604640B2 (en) Data transmission method and data transmission device
KR100351800B1 (en) Rs decoding apparatus
JP3108243B2 (en) Encoding and decoding device
JPH08223582A (en) Compressed image data selection system and image processing system
JPS59215139A (en) Voice decoder
JPH06276163A (en) Digital audio transmitting device and receiving device
JPS62278850A (en) Data transmission equipment
JPS6054539A (en) Transmission system of difference-encoded signal