JPH0661899A - 自動利得制御方式 - Google Patents

自動利得制御方式

Info

Publication number
JPH0661899A
JPH0661899A JP21612692A JP21612692A JPH0661899A JP H0661899 A JPH0661899 A JP H0661899A JP 21612692 A JP21612692 A JP 21612692A JP 21612692 A JP21612692 A JP 21612692A JP H0661899 A JPH0661899 A JP H0661899A
Authority
JP
Japan
Prior art keywords
signal
gain control
automatic gain
output
type automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21612692A
Other languages
English (en)
Other versions
JP3173881B2 (ja
Inventor
Tokihiro Mishiro
時博 御代
Tatsuro Shomura
達郎 正村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP21612692A priority Critical patent/JP3173881B2/ja
Publication of JPH0661899A publication Critical patent/JPH0661899A/ja
Application granted granted Critical
Publication of JP3173881B2 publication Critical patent/JP3173881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 自動利得制御方式に関し、受信バースト毎に
レベルが異なる受信信号に対しても復調ベースバンド信
号の出力レベルが一定となるようにすることにより、安
定な復調を可能にすることを目的とする。 【構成】 時分割多重アクセス通信方式の復調装置にお
いて、バースト状に受信される復調ベースバンド信号を
ディジタル信号に変換するアナログ/ディジタル変換手
段と、ディジタル信号のうちの復調同期用前置信号部分
を累積保持する累積保持手段と、累積保持手段の出力信
号とアナログ/ディジタル変換手段の出力信号との積演
算を出力する積演算手段とを具備し、積演算手段の出力
に、一定の出力振幅を得るように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、時分割多重アクセス(T
ime Division Multiple Access) 通信方式(以下、TD
MA通信方式と称する。)による受信信号の復調の為の
自動利得制御方式に関する。静止衛星等の人工衛星を中
継器として利用する衛星通信では、通信可能なサービス
エリアが非常に広く、このサービスエリア内にある多数
の局間をメッシュ状に通信接続することが容易に行え
る。この様に多数局間をメッシュ状に接続する通信方式
として、TDMA通信方式が優れている。TDMA通信
方式では、各送信局から時分割的に信号が送信されるよ
うに送信タイミングを制御することにより、衛星上で異
なる局からの信号同士が重ならない様になっている。一
方、受信側では、各局から送られてくる信号がバースト
状に時系列的に受信される。
【0002】これらの送信信号のレベルはすべての送信
局で同一とはかぎらないので、バースト状の受信信号の
レベルはバースト毎に異なってくる。また、各送信局か
らの送信信号のレベルが同一であっても、降雨等により
伝播損失が、各送信局と受信局の間の経路により異なれ
ば、受信信号のレベルはやはり受信経路によりバースト
毎に異なることになる。
【0003】この様に、バースト毎にレベルが異なる受
信信号に対しても、安定な復調が望まれる。符号誤り訂
正を導入した装置ではレベル変動による性能劣化が生
じ、特に軟判定復号法で問題が大きい。受信データの判
定手法としては、いわゆる硬判定と、軟判定とが知られ
ており硬判定では、復調ベースバンド信号があるスレッ
ショルド値を越えるかどうかで論理の“1”と“0”と
を判定する。
【0004】一方近年、復調データの符号誤り率を飛躍
的に改善する目的で軟判定ビタビ復号法が導入されてい
る(特開昭60−145713号公報および特開昭62
−72227号公報参照)。この軟判定ビタビ復号法で
は、“1”または“0”と判定された論理の確からしさ
を、符号誤り訂正の情報として利用する。この「確から
しさ」の判断の精度は、受信信号のレベルの変動に応じ
て変動する。従って、復調ベースバンド信号のレベルが
変化しない自動利得制御が必要である。
【0005】
【従来の技術】TDMA通信方式では、受信信号はバー
スト状に受信され、バースト状の信号の間は無信号区間
である。従って、通常の帰還制御による自動利得制御方
式(AGC)では、無信号区間の直後のバーストの先頭
部分の利得を非常に大きくしてしまい、復調信号に波形
歪を生ずる。即ち、AGC引き込みの過渡応答により復
調性能が悪化することになる。この問題を解決するため
に、従来はピーク保持形のAGCを用いている。この従
来例を図5に示す。
【0006】図5において、従来のピーク保持形の自動
利得制御装置は、入力中間周波信号を増幅する電圧可変
利得増幅器51と、その出力中間周波信号のピーク電圧
を保持するコンデンサCと、出力中間周波信号ののうち
コンデンサCに保持されている電圧より高い電圧の信号
のみ通過させるダイオードD1,D2と、高抵抗Rと、
保持電圧と基準電圧との差をとる演算増幅器52とを備
えている。
【0007】図6は図5の装置の動作説明用タイムチャ
ートである。同図(1) に示すように、入力中間周波信号
は、振幅レベルの異なるバースト状の信号A,B,C,
A,……である。図示例では、バースト信号Aのレベル
が最も高く、このレベルが図6(2) に示すようにピーク
検波電圧(e) としてコンデンサCに保持され、この保持
された電圧より低いバースト信号B,Cを受信しても保
持電圧は更新されない。但し、バーストB,Cの受信時
には、高抵抗Rを介して保持電圧が放電するので、図に
示す如く、ピーク保持電圧は次のバーストAを受信する
までに若干低下する。この放電による保持電圧の低下は
無視できるので、図5の自動利得制御装置では、バース
ト状に到来する信号振幅のうち最大の振幅が常に一定と
なる様に制御される。この従来方式によれば、AGCの
引き込みがバースト毎には行われず、ピークバーストレ
ベルを一定化するように動作するので、無信号区間から
バースト状の信号に変化する際の過渡応答による波形
歪、ひいては復調性能の悪化を防止することができる。
【0008】
【発明が解決しようとする課題】上記の従来方式によれ
ば、保持されているピーク電圧以下の電圧のバースト信
号はそのまま出力されるので、送信局の違いによるバー
スト信号間のレベル差が依然として残っている。衛星通
信では、サービスエリアを非常に広くすることができ、
この結果各地球局の天候条件にはほとんど相関がなく、
降雨域はランダムとなり、衛星への着信電力が局毎に変
化することになる。従って、自動利得制御がバースト毎
に追尾しないという図5の従来方式では、軟判定ビタビ
誤り訂正の能力を充分に引き出せないという問題があ
る。
【0009】本発明の目的は、上記従来技術における問
題に鑑み、受信バースト毎にレベルが異なる受信信号に
対しても復調ベースバンド信号の出力レベルが一定とな
るようにすることにより、安定な復調を可能にすること
にある。
【0010】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。同図において、時分割多重アクセス通信
方式の復調装置が示されており、4はバースト状の受信
信号を増幅する可変利得増幅手段、5は可変利得増幅手
段4の出力を復調基準搬送波で同期検波する同期検波手
段、1は同期検波手段5の出力に得られる復調ベースバ
ンド信号をディジタル信号に変換するアナログ/ディジ
タル変換手段、2はディジタル信号のうちの復調同期用
前置信号部分を累積保持する累積保持手段、3は累積保
持手段2の出力信号とアナログ/ディジタル変換手段1
の出力信号との積演算を出力する積演算手段、6は累積
保持手段2の出力に得られる振幅情報と基準振幅との差
に応じて該可変利得増幅手段4の利得を制御する帰還型
自動利得制御手段である。
【0011】アナログ/ディジタル変換手段1、累積保
持手段2、及び積演算手段3はフィードフォワード型自
動利得制御手段を構成し、受信変動のうち共通的に変動
する成分は該帰還型自動利得制御手段6により補正し、
個別バースト変動をフィードフォワード型自動利得制御
手段により補正するようにした。
【0012】
【作用】バースト状に受信される復調ベースバンド信号
をディジタル信号に変換し、このディジタル信号のうち
の復調同期用前置信号部分を累積保持し、累積保持手段
2の出力信号とアナログ/ディジタル変換手段1の出力
信号との積演算を出力することにより、フィードフォワ
ード型自動利得制御方式が構成される。この積演算によ
り、積演算手段3の出力に、一定の出力振幅が得られ
る。さらに帰還型自動利得制御手段6を付加し、受信変
動のうち共通的に変動する成分は帰還型自動利得制御手
段6により補正し、個別バースト変動はフィードフォワ
ード型自動利得制御手段により補正するようにした。
【0013】
【実施例】図2は本発明に含まれるフィードフォワード
の自動利得制御の部分を詳細に示すブロック図である。
同図において、受信信号の変調方式は、例えば、BPS
K,QPSK等の位相変調方式とする。この様な位相変
調波を復調する有効な手段として、受信信号に同期した
基準搬送波を参照信号とする同期検波がある。21はこ
の同期検波を行うもので、同期検波器21により受信信
号は復調され、低域ろ波器22により不要波成分が取り
除かれる。低域ろ波器22の出力信号はアナログ/ディ
ジタル変換器(A/D変換器)23により、例えば8ビ
ットのディジタル信号に変換される。このディジタル信
号の最上位ビットMSBが通常の再生ディジタルデータ
となる。軟判定信号を使う符号誤り訂正方式では、この
MSB以下のビットを利用する。即ち、復調ベースバン
ド信号の振幅が変化しても出力されるビットの振幅が変
化しないように、累積器24の出力に得られる振幅情報
とA/D変換器23の出力との積演算を積演算器25に
て行い、これにより、A/D変換器23の出力である出
力振幅を示すディジタルコードを累積器24の出力に得
られる振幅情報に応じて変換し、積演算器25の出力に
3ビットの一定振幅の軟判定用の出力を得る。
【0014】積演算器25としては、通常のディジタル
積演算器や、リードオンリメモリ(ROM)による参照
方式等が利用できる。振幅情報を得る累積器24は、本
実施例では、全加算器(フルアダー)241とラッチ回
路242とで構成されており、累積すべき時間の信号の
みをゲーティングして累積を行う。
【0015】図3は図2に示したフィードフォワードA
GC部の動作を説明するタイムチャートである。上記累
積動作を図3によって説明する。TDMA通信方式で
は、各局から信号がバースト状に送信されるので、この
バースト信号に対して高速に追尾し復調する必要があ
る。この復調装置を高速に動作させる為にトレーニング
信号としてバーストの先頭に信号が付加されている。こ
のトレーニング信号には図3(1) に示すように、以下の
信号が含まれる。
【0016】 無変調信号である復調基準搬送波再生
回路同期信号CR、 1と0との交番信号であるビッ
トタイミング再生回路同期用信号BTR、及び デー
タの始まりを示す特定符号であるユニックワード信号U
W。これらのトレーニング信号の期間内に復調装置は同
期を完了させる必要がある。本実施例では、の復調基
準搬送波再生回路同期信号CRを利用し、この部分の信
号レベルを計測保持し、この保持信号の大きさにより復
調出力レベルがの信号以降一定となるようにする。
【0017】説明を簡単にするために、受信変調波はB
PSK変調波(ディジタルの1、0に応じて搬送波の位
相が0°,180°と割り当てられる変調波)とする。
この信号を、同期検波器21で復調基準搬送波で復調す
ると、低域ろ波器22の出力には図3(2) に示す信号が
得られる。図に示すように、CR部は無変調波であり、
一定振幅となる。また、BTR部は1、0の交番信号で
あり、位相が0°,180°と変化するので図示の如き
繰り返し波形となる。これらのベースバンド信号を図3
(3) に示すクロック信号に応じてA/D変換する。ラッ
チ回路242は、CR信号の立ち上がりに応じて発生す
る、図3(6) に示すリセット信号によりリセットされ、
次いで、全加算器241及びラッチ回路242により、
A/D変換出力のうち、CR信号に相当する部分を図3
(3) のクロック信号及び図3(4)のCRゲート信号のA
NDにより得られる累積制御信号に応じて累積し、図3
(7) に示す信号を得る。累積制御信号は、図3(5) に示
すように、CR信号が存在する部分のクロック信号であ
る。
【0018】累積器24は、完全積分器として動作し、
CR部を積分した信号はCR信号の期間での平均のベー
スバンド振幅に比例したベースバンド振幅情報となる。
このベースバンド振幅情報と、A/D変換器23の出力
であるベースバンド信号の瞬時振幅との積を、積演算器
25にて積出力の振幅が一定となる様に演算する。これ
により、バースト毎にレベルが異なっても積出力のレベ
ルは一定化されることになる。
【0019】図3(4) のCR部を示すゲート信号は、例
えばTDMAコントローラ(図示せず)から得られる。
即ち、ユニークワード信号を利用し、フレーム同期をと
ることによって、受信される信号の時間を予め予測する
ことができ、これによりCR部を示すゲート信号が得ら
れる。同期検波器21で用いられる復調基準搬送波は、
基準搬送波再生回路より得られる。
【0020】また、図3(3) のクロック信号は、ビット
タイミング再生回路の出力信号を利用することが可能で
ある。図4は本発明の実施例による自動利得制御装置を
示すブロック図である。同図において、図2と同一部分
には同一の参照番号を付してあり、図2と異なるところ
は、図2のフィードフォワード型のAGCに、帰還型の
AGCを追加したことである。帰還型のAGCは、累積
器24の出力を基準コード41と比較するマグニチュー
ドコンパレータ42と、その出力に応じて制御されるア
ップダウンカウンタ43と、このカウンタの出力をディ
ジタル/アナログ変換し、入力側の可変利得増幅器45
の利得を制御するD/A変換器44とを備えている。
【0021】受信信号のレベルは送信局の違いにより発
生するバースト間レベル差(個別バースト変動)の他
に、受信局近傍の降雨等により信号レベルが平均的にも
変動する(共通バースト変動)。図4の実施例は、この
個別バースト変動を図2の実施例で説明したフィードフ
ォワード型のAGCで補正し、共通バースト変動につい
ては帰還型のAGCで補正するように構成したものであ
る。
【0022】帰還型のAGCの動作は次の通りである。
累積器24からの累積出力と基準コードとして与えられ
るレベルとをマグニチュードコンパレータ42で比較
し、マグニチュードコンパレータ42の出力でアップダ
ウンカウンタ43を制御する。即ち、累積出力が基準コ
ードより大であれば、アップダウンカウンタ43を、ダ
ウンカウンタとして動作させ、累積出力が基準コードよ
り小であれば、アップダウンカウンタ43を、アップカ
ウンタとして動作させる。また、基準局からのバースト
信号であることを示す基準局信号ゲートにより、基準局
バースト以外に対しアップダウンカウンタの動作を禁止
する。これによって帰還型AGCは、基準局バースト信
号を一定レベルにする様動作する。このカウンタの出力
をD/A変換し、得られたアナログ信号で入力側の可変
利得増幅器45の利得を制御する。これにより、帰還型
のAGCが実現される。
【0023】図4に示した帰還型AGCはディジタル信
号処理によるものであるが、アナログ的な処理によって
も実現可能である。また、図4の例では、帰還型AGC
の制御を基準局の送信バースト信号に対し行う様になっ
ているが、他の局、例えば自局送信の折り返し信号でも
可能である。さらに、局を識別することなくピークバー
ストレベルを一定化する様に動作させてもよい。
【0024】
【発明の効果】以上の説明から明らかなように、本発明
によれば、バースト間レベル差のある信号に対してAG
C動作を安定に行えるので、軟判定情報を利用する符号
誤り訂正器の導入が可能となる。また、バースト毎にレ
ベルを一定化できるが、AGC引き込み時の過渡応答に
よる波形歪が生じないので、バースト信号の先頭データ
部から正しいデータの復調が可能となる。
【0025】さらに、帰還型AGCとフィードフォワー
ド型AGCとの組合わせにより、非常に広い入力レベル
変動の範囲に亙って上記の効果が得られる。さらに、デ
ィジタル信号処理で実現されるので、無調整で安定な動
作が可能となり、且つ、LSI化が容易になる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明のフィードフォワードAGCのブロック
図である。
【図3】図2の装置の動作を説明するタイムチャートで
ある。
【図4】本発明の他の実施例による自動利得制御装置を
示すブロック図である。
【図5】従来の自動利得制御装置を示すブロック図であ
る。
【図6】図5の従来例の動作を説明するタイムチャート
である。
【符号の説明】 1…アナログ/ディジタル変換手段 2…累積保持手段 3…積演算手段 4…可変利得増幅手段 5…同期検波手段 6…帰還型自動利得制御手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 時分割多重アクセス通信方式の復調装置
    において、 バースト状の受信信号を増幅する可変利得増幅手段
    (4)と、 該可変利得増幅手段(4)の出力を復調基準搬送波で同
    期検波する同期検波手段(5)と、 該同期検波手段(5)の出力に得られる復調ベースバン
    ド信号をディジタル信号に変換するアナログ/ディジタ
    ル変換手段(1)と、 該ディジタル信号のうちの復調同期用前置信号部分を累
    積保持する累積保持手段(2)と、 該累積保持手段(2)の出力信号と該アナログ/ディジ
    タル変換手段(1)の出力信号との積演算を出力する積
    演算手段(3)と、 該累積保持手段(2)の出力に得られる振幅情報と基準
    振幅との差に応じて該可変利得増幅手段(4)の利得を
    制御する帰還型自動利得制御手段(6)とを具備し、 該アナログ/ディジタル変換手段(1)、該累積保持手
    段(2)、及び該積演算手段(3)はフィードフォワー
    ド型自動利得制御手段を構成し、 受信変動のうち共通的に変動する成分は該帰還型自動利
    得制御手段(6)により補正し、個別バースト変動をフ
    ィードフォワード型自動利得制御手段により補正するよ
    うにしたことを特徴とする自動利得制御方式。
JP21612692A 1992-08-13 1992-08-13 自動利得制御方式 Expired - Fee Related JP3173881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21612692A JP3173881B2 (ja) 1992-08-13 1992-08-13 自動利得制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21612692A JP3173881B2 (ja) 1992-08-13 1992-08-13 自動利得制御方式

Publications (2)

Publication Number Publication Date
JPH0661899A true JPH0661899A (ja) 1994-03-04
JP3173881B2 JP3173881B2 (ja) 2001-06-04

Family

ID=16683670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21612692A Expired - Fee Related JP3173881B2 (ja) 1992-08-13 1992-08-13 自動利得制御方式

Country Status (1)

Country Link
JP (1) JP3173881B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737033A (en) * 1995-09-27 1998-04-07 Sharp Kabushiki Kaisha AGC apparatus concurrently satisfying sufficient impedance matching characteristic and linear AGC characteristic

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548097B1 (ko) * 2020-12-31 2023-06-27 주식회사 태영컨트롤러 산업용 조이스틱 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737033A (en) * 1995-09-27 1998-04-07 Sharp Kabushiki Kaisha AGC apparatus concurrently satisfying sufficient impedance matching characteristic and linear AGC characteristic

Also Published As

Publication number Publication date
JP3173881B2 (ja) 2001-06-04

Similar Documents

Publication Publication Date Title
US5050192A (en) Automatic gain control
EP0355587B1 (en) Timing and carrier recovery in TDMA without preamble sequence
US5896391A (en) Forward error correction assisted receiver optimization
US7426234B2 (en) Synchronization signal detector and method
US6337855B1 (en) Method, transmitter and receiver for transmitting training signals in a TDMA transmission system
US4718073A (en) Demodulator for facsimile equipment
CA2425464A1 (en) Automatic gain control for a time division duplex receiver
JPH06261031A (ja) Tdmaシステムにおける記号とフレームの同期装置およびその方法
JPH061908B2 (ja) 伝送路歪補償方式
JP3220144B2 (ja) シリアル・データ・システムでの時間変動する信号を回復するための装置及び方法
KR100255726B1 (ko) 자동 주파수 제어방법 및 장치
EP1427102A1 (en) Apparatus and method for compensating gain of automatic gain controller
US6625231B1 (en) Adaptive phase demodulation
US5719907A (en) Phase jitter extraction circuit and phase jitter cancellation circuit
JP3153869B2 (ja) フェージング歪補償方式及びその回路
US4301417A (en) Quadriphase differential demodulator
US5677934A (en) Multipath propagation compensation in a TDMA system
US4831637A (en) Apparatus and technique for timing jitter cancellation in a data receiver
JP3412448B2 (ja) データ信号受信同期追従方法及び装置
JP3173881B2 (ja) 自動利得制御方式
EP1009123A2 (en) Reed-solomon receiving ciruit
JP4139814B2 (ja) 周波数誤差検出方法、受信方法、及び送受信方法
US7050389B2 (en) DC-offset eliminating method and receiving circuit
JP3393874B2 (ja) 自動利得制御方式および自動利得制御回路
JP3075222B2 (ja) 通信システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees