JPH066143A - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JPH066143A JPH066143A JP4181916A JP18191692A JPH066143A JP H066143 A JPH066143 A JP H066143A JP 4181916 A JP4181916 A JP 4181916A JP 18191692 A JP18191692 A JP 18191692A JP H066143 A JPH066143 A JP H066143A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- source
- fet
- gate
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】 比較的高い周波数の信号を扱う光受信回路に
おいて、低消費電力と、高速動作を両立させながら、Ｆ
ＥＴに起因する歪みを低減する。 【構成】 受光素子ＰＤと、受光素子ＰＤの出力をゲー
トに受ける第１のＦＥＴＱ−１を含むソース接地回路Ａ
と、ソース接地回路Ａの出力をゲートに受け、ソースを
ＦＥＴＱ−１のゲートに帰還されたＦＥＴＱ−２を含む
ソースホロワ回路Ｂとを備え、ソース接地回路において
発生する２次歪み成分の振幅と、ソースホロワ回路にお
いて発生する２次歪み成分の振幅とが絶対値において互
いに等しくなるように、受光素子ＰＤに印加するバイア
ス電圧、ＦＥＴＱ−１〜Ｑ−３に印加する電圧およびＦ
ＥＴＱ−１のゲート・ソース間電圧をそれぞれ調整可能
に構成されている。
おいて、低消費電力と、高速動作を両立させながら、Ｆ
ＥＴに起因する歪みを低減する。 【構成】 受光素子ＰＤと、受光素子ＰＤの出力をゲー
トに受ける第１のＦＥＴＱ−１を含むソース接地回路Ａ
と、ソース接地回路Ａの出力をゲートに受け、ソースを
ＦＥＴＱ−１のゲートに帰還されたＦＥＴＱ−２を含む
ソースホロワ回路Ｂとを備え、ソース接地回路において
発生する２次歪み成分の振幅と、ソースホロワ回路にお
いて発生する２次歪み成分の振幅とが絶対値において互
いに等しくなるように、受光素子ＰＤに印加するバイア
ス電圧、ＦＥＴＱ−１〜Ｑ−３に印加する電圧およびＦ
ＥＴＱ−１のゲート・ソース間電圧をそれぞれ調整可能
に構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、光受信回路に関する。
より詳細には、本発明は、光ＣＡＴＶ等のアナログ伝送
方式の光通信システムにおいて受信信号を処理するため
の回路の新規な構成に関する。
より詳細には、本発明は、光ＣＡＴＶ等のアナログ伝送
方式の光通信システムにおいて受信信号を処理するため
の回路の新規な構成に関する。
【０００２】
【従来の技術】ＦＥＴ回路においては、その回路を構成
するために使用しているＦＥＴ自体で発生する歪みを低
減することにより出力信号の歪みを低減することができ
る。
するために使用しているＦＥＴ自体で発生する歪みを低
減することにより出力信号の歪みを低減することができ
る。
【０００３】ＦＥＴで発生する歪みを低減する方法とし
ては、信学技報ＭＷ91-127等に記載されているように、
単位ゲート幅当たりに入力される信号を減少させる方法
等が提案されている。しかしながら、ＦＥＴのゲート幅
を拡大すると、そのＦＥＴにおける消費電力が増加す
る。また、ＦＥＴのゲート幅を拡大するとゲート・ソー
ス間およびゲート・ドレイン間の浮遊容量もそれぞれ増
加する。従って、周波数が比較的高い信号を取り扱う光
受信回路のように低消費電力と高速動作とを両立させな
ければならない回路で、歪み低減のために上述のような
方法を採用することは好ましくない。
ては、信学技報ＭＷ91-127等に記載されているように、
単位ゲート幅当たりに入力される信号を減少させる方法
等が提案されている。しかしながら、ＦＥＴのゲート幅
を拡大すると、そのＦＥＴにおける消費電力が増加す
る。また、ＦＥＴのゲート幅を拡大するとゲート・ソー
ス間およびゲート・ドレイン間の浮遊容量もそれぞれ増
加する。従って、周波数が比較的高い信号を取り扱う光
受信回路のように低消費電力と高速動作とを両立させな
ければならない回路で、歪み低減のために上述のような
方法を採用することは好ましくない。
【０００４】また、単位ゲート幅当たりに入力される信
号を減少させるためには、回路中で複数のＦＥＴを並列
に使用する方法もある。しかしながら、この場合も、回
路規模が大きくなると共に、前述の方法と同様に消費電
力の増加等の問題点を有している。
号を減少させるためには、回路中で複数のＦＥＴを並列
に使用する方法もある。しかしながら、この場合も、回
路規模が大きくなると共に、前述の方法と同様に消費電
力の増加等の問題点を有している。
【０００５】
【発明が解決しようとする課題】そこで、本発明は、上
記従来技術の問題点を解決し、電力消費や高速性を犠牲
にすることなく、出力信号の歪みを効果的に抑圧するこ
とができる新規な光受信回路を提供することをその目的
としている。
記従来技術の問題点を解決し、電力消費や高速性を犠牲
にすることなく、出力信号の歪みを効果的に抑圧するこ
とができる新規な光受信回路を提供することをその目的
としている。
【０００６】
【課題を解決するための手段】本発明に従い、受光素子
と、該受光素子の出力をゲートに受ける第１ＦＥＴを含
むソース接地回路と、該ソース接地回路の出力をゲート
に受け且つそのソースを該第１ＦＥＴのゲートに帰還さ
れた第２ＦＥＴを含むソースホロワ回路とを備え、該ソ
ース接地回路において発生する２次歪み成分の振幅と、
該ソースホロワ回路において発生する２次歪み成分の振
幅とが絶対値において互いに等しくなるように、該受光
素子に印加するバイアス電圧、該ＦＥＴに印加するドレ
イン電圧および該第１ＦＥＴのゲート・ソース間電圧を
それぞれ個別に調整可能に構成されていることを特徴と
する光受信回路が提供される。
と、該受光素子の出力をゲートに受ける第１ＦＥＴを含
むソース接地回路と、該ソース接地回路の出力をゲート
に受け且つそのソースを該第１ＦＥＴのゲートに帰還さ
れた第２ＦＥＴを含むソースホロワ回路とを備え、該ソ
ース接地回路において発生する２次歪み成分の振幅と、
該ソースホロワ回路において発生する２次歪み成分の振
幅とが絶対値において互いに等しくなるように、該受光
素子に印加するバイアス電圧、該ＦＥＴに印加するドレ
イン電圧および該第１ＦＥＴのゲート・ソース間電圧を
それぞれ個別に調整可能に構成されていることを特徴と
する光受信回路が提供される。
【０００７】
【作用】本発明に係る光受信器は、ソース接地回路とし
て構成された増幅器とインピーダンス整合のための１段
以上のソースホロワ回路とを備えたトランスインピーダ
ンス型の回路として構成されていることをその主要な特
徴としている。
て構成された増幅器とインピーダンス整合のための１段
以上のソースホロワ回路とを備えたトランスインピーダ
ンス型の回路として構成されていることをその主要な特
徴としている。
【０００８】即ち、理想状態におけるＦＥＴの入出力特
性には、具体的に後述するように、不可避に２次歪みが
発生するが３次以上の歪みは殆ど発生しない。ここで、
本発明に係る光受信回路を構成するソース接地回路は、
その入出力特性により入力信号波形と出力信号波形とが
逆相になる。一方、ソースホロワ回路は、その入出力特
性により入出信号波形と出力信号波形とが同相になる。
従って、それぞれの回路で生じる２次歪み成分の絶対値
が等しくなるように、換言すれば、ソース接地回路で発
生する２次歪み成分の振幅とソースホロワ回路で発生す
る２次歪み成分の振幅とが等しくなるように回路を設定
することにより、最終的に回路から出力される信号にお
いて２次歪みを効果的に抑圧することができる。
性には、具体的に後述するように、不可避に２次歪みが
発生するが３次以上の歪みは殆ど発生しない。ここで、
本発明に係る光受信回路を構成するソース接地回路は、
その入出力特性により入力信号波形と出力信号波形とが
逆相になる。一方、ソースホロワ回路は、その入出力特
性により入出信号波形と出力信号波形とが同相になる。
従って、それぞれの回路で生じる２次歪み成分の絶対値
が等しくなるように、換言すれば、ソース接地回路で発
生する２次歪み成分の振幅とソースホロワ回路で発生す
る２次歪み成分の振幅とが等しくなるように回路を設定
することにより、最終的に回路から出力される信号にお
いて２次歪みを効果的に抑圧することができる。
【０００９】以下、図面を参照して本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
【００１０】
【実施例】図１は、本発明に係る光受信回路の具体的な
構成例を示す図である。
構成例を示す図である。
【００１１】同図に示すように、この光受信回路は、光
信号を受信するＰＩＮ型のフォトダイオードＰＤと、Ｆ
ＥＴＱ−１により構成されたソース接地回路Ａと、ＦＥ
ＴＱ−２およびＦＥＴＱ−３を含んで構成されたソース
ホロワ回路Ｂとから主に構成されている。
信号を受信するＰＩＮ型のフォトダイオードＰＤと、Ｆ
ＥＴＱ−１により構成されたソース接地回路Ａと、ＦＥ
ＴＱ−２およびＦＥＴＱ−３を含んで構成されたソース
ホロワ回路Ｂとから主に構成されている。
【００１２】ここで、フォトダイオードＰＤのカソード
は、バイアス電流を供給するための端子Ｔ−１に接続さ
れている。また、フォトダイオードＰＤのアノードは、
抵抗Ｒ−１を介して接地に接続されている。
は、バイアス電流を供給するための端子Ｔ−１に接続さ
れている。また、フォトダイオードＰＤのアノードは、
抵抗Ｒ−１を介して接地に接続されている。
【００１３】ソース接地回路Ａを構成するＦＥＴＱ−１
は、そのゲートをコンデンサＣ−１を介してフォトダイ
オードＰＤのアノードに接続されている。ドレインは抵
抗Ｒ−７を介してバイアス電圧を印加するための端子Ｔ
−２に接続されている。さらに、ソースは接地に直接接
続されている。
は、そのゲートをコンデンサＣ−１を介してフォトダイ
オードＰＤのアノードに接続されている。ドレインは抵
抗Ｒ−７を介してバイアス電圧を印加するための端子Ｔ
−２に接続されている。さらに、ソースは接地に直接接
続されている。
【００１４】ソースホロワ回路Ｂを構成するＦＥＴＱ−
２およびＦＥＴＱ−３は、そのドレインをバイアス電圧
印加用端子Ｔ−２に共通に接続され、ソースをそれぞれ
抵抗Ｒ−４、Ｒ−５を介して接地に接続されている。ま
た、ＦＥＴＱ−２のゲートはＦＥＴＱ−１のドレイン
に、ＦＥＴＱ−３のゲートはＦＥＴＱ−２のソースにそ
れぞれ接続されている。さらに、ＦＥＴＱ−１のゲート
とＦＥＴＱ−２のソースとの間は、コンデンサＣ−２お
よび抵抗Ｒ−３を含む帰還路により結合されている。
２およびＦＥＴＱ−３は、そのドレインをバイアス電圧
印加用端子Ｔ−２に共通に接続され、ソースをそれぞれ
抵抗Ｒ−４、Ｒ−５を介して接地に接続されている。ま
た、ＦＥＴＱ−２のゲートはＦＥＴＱ−１のドレイン
に、ＦＥＴＱ−３のゲートはＦＥＴＱ−２のソースにそ
れぞれ接続されている。さらに、ＦＥＴＱ−１のゲート
とＦＥＴＱ−２のソースとの間は、コンデンサＣ−２お
よび抵抗Ｒ−３を含む帰還路により結合されている。
【００１５】なお、接地に抵抗Ｒ−６を介して接続され
たこの光受信回路の出力端子ＯＵＴは、ＦＥＴＱ−３の
ソースから取り出されている。また、コンデンサＣ−１
とＦＥＴＱ−１のゲートとの間には、ＦＥＴＱ−１のゲ
ート・ソース間電圧を調整するための端子Ｔ−３が、抵
抗Ｒ−２を介して接続されている。
たこの光受信回路の出力端子ＯＵＴは、ＦＥＴＱ−３の
ソースから取り出されている。また、コンデンサＣ−１
とＦＥＴＱ−１のゲートとの間には、ＦＥＴＱ−１のゲ
ート・ソース間電圧を調整するための端子Ｔ−３が、抵
抗Ｒ−２を介して接続されている。
【００１６】ところで、ＦＥＴにおいて、ゲート・ソー
ス間電圧Ｖ(GS)、閾値Ｖ(th)およびＫ値Ｋとドレイン電
流Ｉ(DS)との理想状態における関係は下記の式１のよう
に表すことができる。
ス間電圧Ｖ(GS)、閾値Ｖ(th)およびＫ値Ｋとドレイン電
流Ｉ(DS)との理想状態における関係は下記の式１のよう
に表すことができる。
【００１７】Ｉ(DS)＝Ｋ（Ｖ(GS)−Ｖ(th)）2 ・・・式
１
１
【００１８】式１から判るように、ＦＥＴにおいては、
２次歪みが不可避に発生するのに対して、３次以上の歪
みは原理的に発生しない。
２次歪みが不可避に発生するのに対して、３次以上の歪
みは原理的に発生しない。
【００１９】ここで、図２に示すように、ソース接地回
路Ａにおいては、その入出力特性により、入力信号波形
と出力信号波形とが逆相になる。これに対して、図３に
示すように、ソースホロワ回路Ｂにおいては、その入出
力特性により、入力信号波形と出力信号波形とが同相に
なる。従って、ソース接地回路Ａにおいて発生する２次
歪み成分の振幅と、ソースホロワ回路Ｂにおいて発生す
る２次歪み成分の振幅とが絶対値において等しくなるよ
うに回路が調整されていれば、最終的にこの光受信回路
から出力される信号において２次歪みは相殺される。
路Ａにおいては、その入出力特性により、入力信号波形
と出力信号波形とが逆相になる。これに対して、図３に
示すように、ソースホロワ回路Ｂにおいては、その入出
力特性により、入力信号波形と出力信号波形とが同相に
なる。従って、ソース接地回路Ａにおいて発生する２次
歪み成分の振幅と、ソースホロワ回路Ｂにおいて発生す
る２次歪み成分の振幅とが絶対値において等しくなるよ
うに回路が調整されていれば、最終的にこの光受信回路
から出力される信号において２次歪みは相殺される。
【００２０】そこで、ＦＥＴＱ−１で生じる二次歪み
と、ＦＥＴＱ−２およびＱ−２で生じる二次歪みが相殺
されるような状態を実現するバイアスレベルと、各ＦＥ
ＴＱ−１〜Ｑ−３において、それぞれ式１が成立するよ
うな動作状態が得られるバイアスレベルとを一致させる
ような調整手段が必要になる。
と、ＦＥＴＱ−２およびＱ−２で生じる二次歪みが相殺
されるような状態を実現するバイアスレベルと、各ＦＥ
ＴＱ−１〜Ｑ−３において、それぞれ式１が成立するよ
うな動作状態が得られるバイアスレベルとを一致させる
ような調整手段が必要になる。
【００２１】これに対して、図１に示した回路では、初
段のＦＥＴＱ−１のゲート・ソース間電圧が調整出来る
ように、ＦＥＴＱ−１のゲートに接続された調整端子Ｔ
−３が設けられている。また、ここで印加された所定の
バイアス電圧が、任意に変化する入力信号に対して変動
しないように、フォトダイオードＰＤと調整端子Ｔ−３
との間およびＦＥＴＱ−２のソースと調整端子Ｔ−３と
の間にそれぞれ直流を遮断するコンデンサＣ−１、Ｃ−
２が挿入されている。
段のＦＥＴＱ−１のゲート・ソース間電圧が調整出来る
ように、ＦＥＴＱ−１のゲートに接続された調整端子Ｔ
−３が設けられている。また、ここで印加された所定の
バイアス電圧が、任意に変化する入力信号に対して変動
しないように、フォトダイオードＰＤと調整端子Ｔ−３
との間およびＦＥＴＱ−２のソースと調整端子Ｔ−３と
の間にそれぞれ直流を遮断するコンデンサＣ−１、Ｃ−
２が挿入されている。
【００２２】図１に示した回路において、抵抗Ｒ−１〜
Ｒ−６およびコンデンサＣ−１、Ｃ−２として、下記の
表１に示すような素子を使用して実際に回路を作製し
た。
Ｒ−６およびコンデンサＣ−１、Ｃ−２として、下記の
表１に示すような素子を使用して実際に回路を作製し
た。
【００２３】
【表１】
【００２４】また、ＦＥＴＱ−１〜Ｑ−３としては、下
記の表２に示すような特性のものを使用した。
記の表２に示すような特性のものを使用した。
【００２５】
【表２】
【００２６】更に、端子Ｔ−１およびＴ−２に印加する
バイアス電圧は、下記の表３に示す通りとした。
バイアス電圧は、下記の表３に示す通りとした。
【００２７】
【表３】
【００２８】以上のような条件で構成された光受信回路
において、信号の基本波と二次高周波との比ＣＳＯ〔dB
ｃ〕は、表２に示した数値を用いて下記の式２のように
表わすことができる。
において、信号の基本波と二次高周波との比ＣＳＯ〔dB
ｃ〕は、表２に示した数値を用いて下記の式２のように
表わすことができる。
【００２９】 〔但し、Ｖ(in)はＦＥＴＱ−１への入力信号電圧の振
幅、Ｖ(GS)とＦＥＴＱ−１のゲート・ソース電圧をそれ
ぞれ表す。〕
幅、Ｖ(GS)とＦＥＴＱ−１のゲート・ソース電圧をそれ
ぞれ表す。〕
【００３０】図１に示した回路において、ＦＥＴＱ−１
に対する入力信号電圧Ｖ(in)の振幅を６〔ｍＶ〕とした
ときに上記式２から求めることができるＣＯＳの値を図
４にグラフとして示す。この場合、Ｖ(GS)が約0.05Ｖの
ときに、図１に示した回路から生ずる二次歪みは極小と
なる。
に対する入力信号電圧Ｖ(in)の振幅を６〔ｍＶ〕とした
ときに上記式２から求めることができるＣＯＳの値を図
４にグラフとして示す。この場合、Ｖ(GS)が約0.05Ｖの
ときに、図１に示した回路から生ずる二次歪みは極小と
なる。
【００３１】
【発明の効果】以上説明したように、本発明に係る光受
信回路は、簡素な構成でありながら、消費電力や浮遊容
量の増大なしに２次歪みを原理的に抑圧することができ
る。従って、歪みの低減と同時に、低消費電力、高速動
作等が要求される光アナログ信号によるＣＡＴＶシステ
ム等において、好ましい受信回路として使用することが
できる。
信回路は、簡素な構成でありながら、消費電力や浮遊容
量の増大なしに２次歪みを原理的に抑圧することができ
る。従って、歪みの低減と同時に、低消費電力、高速動
作等が要求される光アナログ信号によるＣＡＴＶシステ
ム等において、好ましい受信回路として使用することが
できる。
【図１】本発明に従って構成された光受信回路の具体例
を示す図である。
を示す図である。
【図２】ソース接地回路の入力信号と出力信号との関係
を示すグラフである。
を示すグラフである。
【図３】ソースホロワ回路の入力信号と出力信号との関
係を示すグラフである。
係を示すグラフである。
【図４】図１に示す回路の出力におけるＣＳＯの計算値
を示すグラフである。
を示すグラフである。
Ｃ−１、Ｃ−２・・・コンデンサ、 ＰＤ・・・フォトダイオード、 Ｑ−１〜Ｑ−３・・・ＦＥＴ、 Ｒ−１−Ｒ−７・・・抵抗、 Ｔ−１〜Ｔ−３・・・端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/06 Ｈ０４Ｎ 7/22 8943−5Ｃ
Claims (2)
- 【請求項１】受光素子と、該受光素子の出力をゲートに
受ける第１ＦＥＴを含むソース接地回路と、該ソース接
地回路の出力をゲートに受け且つそのソースを該第１Ｆ
ＥＴのゲートに帰還された第２ＦＥＴを含むソースホロ
ワ回路とを備え、該ソース接地回路において発生する２
次歪み成分の振幅と、該ソースホロワ回路において発生
する２次歪み成分の振幅とが絶対値において互いに等し
くなるように、該受光素子に印加するバイアス電圧、該
ＦＥＴのドレインに印加する電圧および該第１ＦＥＴの
ゲート・ソース間電圧をそれぞれ個別に調整可能に構成
されていることを特徴とする光受信回路。 - 【請求項２】請求項１に記載された光受信回路におい
て、前記第１ＦＥＴのゲートと前記受光素子との間に接
続され、該第１ＦＥＴのゲート・ソース間電圧を調整す
るための電圧を印加できる調整用端子と、該調整用端子
の接続点と該受光素子との間に挿入された第１コンデン
サと、該第１ＦＥＴのゲートと前記第２ＦＥＴのソース
との間の帰還路に挿入された第２コンデンサとを備える
ことを特徴とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4181916A JPH066143A (ja) | 1992-06-16 | 1992-06-16 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4181916A JPH066143A (ja) | 1992-06-16 | 1992-06-16 | 光受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066143A true JPH066143A (ja) | 1994-01-14 |
Family
ID=16109151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4181916A Withdrawn JPH066143A (ja) | 1992-06-16 | 1992-06-16 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7407187B2 (en) | 2003-01-17 | 2008-08-05 | Toyota Jidosha Kabushiki Kaisha | Two-wheeled vehicle and chassis braking system |
| US8676148B2 (en) | 2009-12-02 | 2014-03-18 | Kabushiki Kaisha Toshiba | Differential amplifier circuit and wireless receiving apparatus |
-
1992
- 1992-06-16 JP JP4181916A patent/JPH066143A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7407187B2 (en) | 2003-01-17 | 2008-08-05 | Toyota Jidosha Kabushiki Kaisha | Two-wheeled vehicle and chassis braking system |
| US8676148B2 (en) | 2009-12-02 | 2014-03-18 | Kabushiki Kaisha Toshiba | Differential amplifier circuit and wireless receiving apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900779A (en) | Differential transimpedance amplifier | |
| US8217719B2 (en) | Variable gain RF amplifier | |
| US6784749B1 (en) | Limiting amplifier with active inductor | |
| JPH1188064A (ja) | 広帯域増幅器 | |
| US7355471B2 (en) | Circuit for DC offset cancellation | |
| US6034568A (en) | Broadband dc amplifier technique with very low offset voltage | |
| US6972624B1 (en) | Low-voltage high dynamic range variable-gain amplifier | |
| EP0185199B1 (en) | Optical receiver with negative feedback | |
| US5412335A (en) | Area-efficient current-input filter, virtual ground circuit used in same, and method therefor | |
| CN100448168C (zh) | 跨导电容滤波器和抑制该滤波器引入的有害信号的方法 | |
| EP0732807B1 (en) | Controllable filter arrangement | |
| US4600847A (en) | Predistortion equalizing circuit | |
| JPH066143A (ja) | 光受信回路 | |
| US6542018B1 (en) | Current mode step attenuation control circuit with digital technology | |
| US7652509B2 (en) | Differential input and output transconductance circuit | |
| US4575650A (en) | Signal translating circuit with compensated transient response | |
| JP2809994B2 (ja) | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ | |
| KR20020077393A (ko) | 집적 필터용 저 왜곡 구동 증폭기 | |
| CN117439549B (zh) | 增益可调的线性低噪声放大器 | |
| JPS5830787B2 (ja) | 信号処理回路 | |
| US20020008590A1 (en) | Quadrature HF oscillator with isolating amplifier | |
| JP2639808B2 (ja) | アクテイブフイルタ | |
| CN219068166U (zh) | 放大器和射频接收器 | |
| Van de Gevel et al. | Low-power MOS integrated filter with transconductors with spoilt current sources | |
| JPH0653761A (ja) | 高周波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |