JPH0661150A - Compound semiconductor device and plasma doping - Google Patents

Compound semiconductor device and plasma doping

Info

Publication number
JPH0661150A
JPH0661150A JP22655192A JP22655192A JPH0661150A JP H0661150 A JPH0661150 A JP H0661150A JP 22655192 A JP22655192 A JP 22655192A JP 22655192 A JP22655192 A JP 22655192A JP H0661150 A JPH0661150 A JP H0661150A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
gas
group
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22655192A
Other languages
Japanese (ja)
Other versions
JP3128977B2 (en
Inventor
Hideto Ishikawa
秀人 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04226551A priority Critical patent/JP3128977B2/en
Publication of JPH0661150A publication Critical patent/JPH0661150A/en
Application granted granted Critical
Publication of JP3128977B2 publication Critical patent/JP3128977B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a compound semiconductor device having a sheet carrier concentration of a saturation point higher than a conventional saturation point by a method wherein second gas containing a group V element, which is different from that of a compound semiconductor layer, as its main component is supplied on the compound semiconductor layer consisting of a III-V compound semiconductor. CONSTITUTION:First, TMA and TMI, which are the raw material for a group III element, are supplied on a semi-insulative InP substrate 10A heated in a reactor simultaneously with the raw material for a group V element, such as an arsine, to grow an undoped AlInAs layer 16A. Then, the supply of the TMA and the TMI is stopped to interrupt the growth fo the layer 16A and in this state, disilane, for example, is introduced in the reactor for forming an Si planar doped layer 18 consisting of Si. At this time, the arsine is continued to introduce in the reactor. Moreover, second gas, such as phosphine gas, containing a group V element, which is different from that of a compound semiconductor layer, as its main component is supplied. After this, the growth of the layer 16A is again started to form an undoped AlInAs layer 20A.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体装置及び
プレーナドーピング法、更に詳しくは、高いシートキャ
リア濃度を有する化合物半導体装置及びプレーナドーピ
ング法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device and a planar doping method, and more particularly to a compound semiconductor device having a high sheet carrier concentration and a planar doping method.

【0002】[0002]

【従来の技術】プレーナドーピング法(デルタドーピン
グ法あるいは原子層ドーピング法とも呼ばれる)は、高
電子移動度トランジスタ(HEMT)に代表されるヘテ
ロ界面電界効果型トランジスタ(HIFET)に選択ド
ーピングを行う場合などに応用されている。MOCVD
法等の気相成長法を用いて、化合物半導体層上にプレー
ナドーピングを施してプレーナドーピング層を形成し、
更にプレーナドーピング層上に化合物半導体層を形成す
ることによって得られる3層構造層のシートキャリア濃
度は、ドーピングガスの供給量が多くなると飽和する。
この飽和値は、プレーナドーピングに用いられる不純物
元素、及び化合物半導体層を構成する元素に依存すると
考えられている。例えば、GaAsから成るIII−V
族化合物半導体層と、Siから成るプレーナドーピング
層との組み合わせの場合、シートキャリア濃度は約1.
5×1013cm-2で飽和する(例えば、文献 "DONOR SU
BBANDS FOR THE δ-DOPING LAYER IN GaAs-CENTRAL CEL
L AND VALLEY-ORBIT EFFECTIN TWO DIMENSIONS", A. Zr
enner, et al., 18th International Conference onthe
Physics of Semiconductors (World Scientific, Sing
apore, 1987), pp 1523 、あるいは、文献 "Efficient
Si Planar Doping in GaAs by Flow-Rate Modulation E
pitaxy", N. Kobayashi, et al., Japanese Journal of
Applied Physics, 25, L746, 1986 参照)。
2. Description of the Related Art A planar doping method (also called a delta doping method or an atomic layer doping method) is used for selective doping of a hetero interface field effect transistor (HIFET) represented by a high electron mobility transistor (HEMT). Has been applied to. MOCVD
A planar doping layer is formed by performing planar doping on the compound semiconductor layer using a vapor deposition method such as
Further, the sheet carrier concentration of the three-layer structure layer obtained by forming the compound semiconductor layer on the planar doping layer becomes saturated when the doping gas supply amount increases.
It is considered that this saturation value depends on the impurity element used for planar doping and the element forming the compound semiconductor layer. For example, III-V made of GaAs
When the group compound semiconductor layer and the planar doping layer made of Si are combined, the sheet carrier concentration is about 1.
Saturates at 5 × 10 13 cm -2 (for example, refer to the document "DONOR SU
BBANDS FOR THE δ-DOPING LAYER IN GaAs-CENTRAL CEL
L AND VALLEY-ORBIT EFFECTIN TWO DIMENSIONS ", A. Zr
enner, et al., 18th International Conference onthe
Physics of Semiconductors (World Scientific, Sing
apore, 1987), pp 1523, or the document "Efficient
Si Planar Doping in GaAs by Flow-Rate Modulation E
pitaxy ", N. Kobayashi, et al., Japanese Journal of
Applied Physics, 25, L746, 1986).

【0003】本出願人は、先に、AlInAsから成る
化合物半導体層/Siから成るプレーナドーピング層/
AlInAsから成る化合物半導体層の3層構造層を形
成するとき、ドーピングガスの供給量を或る値以上に設
定すると、シートキャリア濃度が飽和する現象を利用し
た化合物半導体の成長方法を提案した(特開平3−21
8008号公報(特願平2−13125号))。この方
法によれば、シートキャリア濃度が飽和する供給流量で
ドーピングガスを供給してプレーナドーピングを行うこ
とにより、キャリア濃度が層内で非常に均一であるドー
ピング特性を得ることができ、HIFET等においては
層内における閾値電圧に不均一が生じることを防止し得
る。
The present applicant has previously proposed that a compound semiconductor layer made of AlInAs / a planar doping layer made of Si /
When a three-layer structure layer of a compound semiconductor layer made of AlInAs is formed, a method of growing a compound semiconductor is proposed which utilizes a phenomenon in which the sheet carrier concentration is saturated when the supply amount of a doping gas is set to a certain value or more. Kaihei 3-21
No. 8008 (Japanese Patent Application No. 2-13125). According to this method, a doping gas having a uniform carrier concentration can be obtained by supplying a doping gas at a supply flow rate at which the sheet carrier concentration is saturated to perform planar doping. Can prevent non-uniformity of the threshold voltage in the layer.

【0004】以下、MOCVD法を用いた従来のプレー
ナドーピング法を説明する。尚、化合物半導体層はAl
InAsから成り、プレーナドーピング層はSiから成
る。より具体的には、図1に示すように、アンドープA
lInAs層16A,20Bの間にSiから成るプレー
ナドーピング層18がサンドイッチされた構造となって
いる。尚、アンドープAlInAs層16Aは、半絶縁
性InP基板10A上に形成されている。
The conventional planar doping method using the MOCVD method will be described below. The compound semiconductor layer is made of Al
It is made of InAs and the planar doping layer is made of Si. More specifically, as shown in FIG. 1, undoped A
A planar doping layer 18 made of Si is sandwiched between the lInAs layers 16A and 20B. The undoped AlInAs layer 16A is formed on the semi-insulating InP substrate 10A.

【0005】このような層構成を得るために、先ず、反
応器内に配置され、加熱された半絶縁性基板10Aに、
III族元素の原料である例えばトリメチルアルミニウ
ム(TMA)、トリメチルインジウム(TMI)をV族
元素の原料である例えばアルシン(AsH3)と同時に
供給する。これによって、半絶縁性基板10A上に、ア
ンドープAlInAs層16Aを成長させることができ
る。
In order to obtain such a layer structure, first, a semi-insulating substrate 10A which is placed in a reactor and heated is
A group III element material such as trimethylaluminum (TMA) and trimethylindium (TMI) are supplied simultaneously with a group V element material such as arsine (AsH 3 ). Thereby, the undoped AlInAs layer 16A can be grown on the semi-insulating substrate 10A.

【0006】次に、III族元素の原料である例えばT
MA及びTMIの反応器への供給を停止して、アンドー
プAlInAs層16Aの成長を中断させる。そして、
この状態で、Siから成るプレーナドーピング層18を
形成するために、例えばジシラン(Si26)を反応器
内に導入する。このとき、化合物半導体層のV族元素で
あるAsを主成分としたガス、例えばAsH3を反応器
内に導入し続ける。その理由は、化合物半導体層(Al
InAs層16A)から、蒸気圧の高いAsが熱的に解
離することを避けるためである。プレーナドーピング層
18の形成が終了したならば、プレーナドーピング層の
原料である例えばSi26の供給を止め、再度、アンド
ープAlInAs層20Aの成長を開始させる。これに
よって、図1に示す構造を得ることができる。
Next, for example, T, which is a raw material of the group III element,
The supply of MA and TMI to the reactor is stopped to interrupt the growth of the undoped AlInAs layer 16A. And
In this state, for example, disilane (Si 2 H 6 ) is introduced into the reactor in order to form the planar doping layer 18 made of Si. At this time, a gas containing As which is the group V element of the compound semiconductor layer as a main component, such as AsH 3, is continuously introduced into the reactor. The reason is that the compound semiconductor layer (Al
This is to prevent As having a high vapor pressure from being thermally dissociated from the InAs layer 16A). When the formation of the planar doping layer 18 is completed, the supply of the raw material of the planar doping layer, for example, Si 2 H 6 is stopped and the growth of the undoped AlInAs layer 20A is started again. As a result, the structure shown in FIG. 1 can be obtained.

【0007】この場合の、各種ガスの供給状態を図2に
示す。尚、各種ガスの供給状態は、一般に成長シーケン
スと呼ばれる。図2の”ON”は、反応器内に原料ガス
が導入されている状態を示す。図2の場合、t1及びt
5はAlInAs層16A,20Aの成長期間、t3は
プレーナドーピング層18の形成期間に対応する。t2
及びt4はパージ期間であり、t2において、III族
元素の原料である例えばTMA及びTMIがパージさ
れ、t4において、プレーナドーピング層の原料である
例えばSi26がパージされる。パージ期間t2、t4
は無くてもよい。
FIG. 2 shows a supply state of various gases in this case. The supply state of various gases is generally called a growth sequence. “ON” in FIG. 2 indicates a state where the raw material gas is introduced into the reactor. In the case of FIG. 2, t1 and t
Reference numeral 5 corresponds to the growth period of the AlInAs layers 16A and 20A, and t3 corresponds to the formation period of the planar doping layer 18. t2
And t4 are purge periods. At t2, the raw materials of the group III element, such as TMA and TMI, are purged, and at t4, the raw materials of the planar doping layer, such as Si 2 H 6, are purged. Purge period t2, t4
May be omitted.

【0008】プレーナドーピング法によって得られるシ
ートキャリア濃度は、Siから成るプレーナドーピング
層の原料ガスである例えばSi26の供給流量比(フロ
ーレート:sccm)とSi26の供給時間(プレーナ
ドーピング層形成期間t3)との積の関数になってい
る。この積の値を総供給量(トータルマスフロー)とす
れば、図3に示すように、この積の値が一定値以上にな
ると、シートキャリア濃度の値が一定の値に飽和する。
AlInAsから成る化合物半導体層とSiから成るプ
レーナドーピング層の場合、図3に示すように、シート
キャリア濃度は約1.5×1013cm-2で飽和してい
る。
The sheet carrier concentration obtained by the planar doping method is the flow rate ratio (flow rate: sccm) of the source gas of the planar doping layer made of Si such as Si 2 H 6 and the supply time of the Si 2 H 6 (planar). It is a function of the product of the doping layer formation period t3). Assuming that the value of this product is the total supply amount (total mass flow), as shown in FIG. 3, when the value of this product exceeds a certain value, the value of the sheet carrier concentration is saturated to a certain value.
In the case of the compound semiconductor layer made of AlInAs and the planar doping layer made of Si, the sheet carrier concentration is saturated at about 1.5 × 10 13 cm -2 , as shown in FIG.

【0009】[0009]

【発明が解決しようとする課題】以上のように、AlI
nAsあるいはGaAsから成る化合物半導体層とSi
から成るプレーナドーピング層の場合、シートキャリア
濃度は概ね1.5×1013cm-2で飽和する。
As described above, AlI
Compound semiconductor layer made of nAs or GaAs and Si
In the case of a planar doping layer consisting of, the sheet carrier concentration saturates at approximately 1.5 × 10 13 cm -2 .

【0010】HIFET等においては、シートキャリア
濃度を出来る限り高くすることが望ましい。図4に模式
的な断面図を示すHEMTでその理由を以下説明する。
このHEMTは、半絶縁性基板100上に形成されたチ
ャネル層102、チャネル層102上に形成されたスペ
ーサ層106、スペーサ層106上に形成されたバリア
層108から成る。2次元電子チャネル104は、スペ
ーサ層106との界面近傍のチャネル層102内に形成
される。
In HIFET and the like, it is desirable to make the sheet carrier concentration as high as possible. The reason for this will be described below with the HEMT whose schematic cross-sectional view is shown in FIG.
The HEMT includes a channel layer 102 formed on the semi-insulating substrate 100, a spacer layer 106 formed on the channel layer 102, and a barrier layer 108 formed on the spacer layer 106. The two-dimensional electron channel 104 is formed in the channel layer 102 near the interface with the spacer layer 106.

【0011】以下の材料から構成されたHEMTにおけ
る、バリア層108のドーピング濃度(Nd)と、2次
元電子チャネル層104に蓄積することができる2次元
電子ガス密度の最大値との関係を、スペーサ層106の
厚さをパラメータとして、図5の(A)及び図5の
(B)に示す。 図5の(A); バリア層 (108):n−型AlGaAs スペーサ層 (106):アンドープAlGaAs チャネル層 (102):アンドープGaAs 半絶縁性基板(100):GaAs 図5の(B); バリア層 (108):n−型AlInAs スペーサ層 (106):アンドープAlInAs チャネル層 (102):アンドープGaInAs 半絶縁性基板(100):InP
The relationship between the doping concentration (Nd) of the barrier layer 108 and the maximum value of the two-dimensional electron gas density that can be accumulated in the two-dimensional electron channel layer 104 in the HEMT made of the following materials is shown in FIG. The thickness of the layer 106 is shown as a parameter in FIGS. 5A and 5B. 5A; Barrier layer (108): n-type AlGaAs spacer layer (106): Undoped AlGaAs channel layer (102): Undoped GaAs Semi-insulating substrate (100): GaAs FIG. 5B; Barrier Layer (108): n-type AlInAs spacer layer (106): undoped AlInAs channel layer (102): undoped GaInAs semi-insulating substrate (100): InP

【0012】2次元電子ガス密度の上限は、バリア層1
08にキャリアが発生すること(所謂、パラレルコンダ
クション)によって規定される。バリア層108でイオ
ン化したドナーは、その空間電荷によりポアソン方程式
に従いバリア層の伝導帯のエネルギーを持ち上げてフェ
ルミエネルギーから遠ざける働きをする。従って、バリ
ア層のドーピング濃度が高い程、また、スペーサ層10
6が薄い程パラレルコンダクションは出現し難くなり、
2次元電子ガス密度の最大値を高くすることができる。
The upper limit of the two-dimensional electron gas density is the barrier layer 1.
This is defined by the generation of carriers at 08 (so-called parallel conduction). The donor ionized in the barrier layer 108 functions to lift the energy of the conduction band of the barrier layer away from the Fermi energy according to the Poisson equation due to the space charge. Therefore, the higher the doping concentration of the barrier layer, the more the spacer layer 10
The thinner 6 is, the harder it is for parallel conduction to appear,
The maximum value of the two-dimensional electron gas density can be increased.

【0013】ところが、スペーサ層を薄くすると不都合
が生じる。図5の(B)で示した試料に基づき、スペー
サ層106の厚さをパラメータとして、2次元電子ガス
密度の最大値と300゜Kにおける電子移動度との関係
を図6に示す。電子移動度はホール測定にて求めてい
る。電子移動度は上に凸のカーブを描いている。2次元
電子ガス密度の最大値の低い側における電子移動度の増
加は、スクリーニングの効果、又は、フェルミエネルギ
ーの増大に基づくクーロン散乱の減少によるものと考え
られる。2次元電子ガス密度の最大値の高い側における
電子移動度の減少は、バリア層中のパラレルコンダクシ
ョンによるものと考えられる。
However, if the spacer layer is made thin, inconvenience occurs. Based on the sample shown in FIG. 5B, the relationship between the maximum value of the two-dimensional electron gas density and the electron mobility at 300 ° K is shown in FIG. 6 with the thickness of the spacer layer 106 as a parameter. The electron mobility is obtained by Hall measurement. The electron mobility has a convex curve. The increase in electron mobility on the side of the lower maximum of the two-dimensional electron gas density is considered to be due to the effect of screening or the decrease in Coulomb scattering due to the increase in Fermi energy. The decrease in electron mobility on the side where the maximum value of the two-dimensional electron gas density is high is considered to be due to parallel conduction in the barrier layer.

【0014】今、パラレルコンダクションの無い2次元
電子ガス密度の最大値の低い側だけを考えると、スペー
サ層の厚さが厚い程、電子移動度が大きくなる傾向にあ
る。これは、スぺーサ層の厚さが厚い程、バリア層中の
イオン化されたドナーと2次元電子ガスとの間の距離が
大きくなり、クーロン散乱が減少したためと考えられ
る。
Now, considering only the side where the maximum value of the two-dimensional electron gas density without parallel conduction is low, the thicker the spacer layer, the higher the electron mobility tends to be. It is considered that this is because the thicker the spacer layer, the larger the distance between the ionized donor and the two-dimensional electron gas in the barrier layer and the smaller Coulomb scattering.

【0015】以上のように、より多量の2次元電子ガス
を生成させるためには、スペーサ層の厚さを薄くする
か、バリア層のドーピング濃度を高くする必要がある
が、電子移動度の観点からはスペーサ層の厚さを薄くす
ることは望ましくない。従って、高ドーピング濃度のバ
リア層を形成し、しかもスペーサ層を厚くできれば、よ
り高速且つより多量の2次元電子ガスを生成させること
ができ、高特性を有するHEMTを作製することができ
る。
As described above, in order to generate a larger amount of two-dimensional electron gas, it is necessary to reduce the thickness of the spacer layer or increase the doping concentration of the barrier layer, but from the viewpoint of electron mobility. Therefore, it is not desirable to reduce the thickness of the spacer layer. Therefore, if a barrier layer having a high doping concentration can be formed and the spacer layer can be made thicker, a larger amount of two-dimensional electron gas can be generated at a higher speed, and a HEMT having high characteristics can be manufactured.

【0016】ところが、AlInAsあるいはGaAs
から成る化合物半導体層を用いた場合、上述のように、
シートキャリア濃度は概ね1.5×1013cm-2で飽和
してしまい、シートキャリア濃度の最大値が充分高いと
はいい難く、例えばHIFETの設計条件を制限する1
つの要因となっている。
However, AlInAs or GaAs
When a compound semiconductor layer made of is used, as described above,
The sheet carrier concentration is saturated at about 1.5 × 10 13 cm -2 , and it is hard to say that the maximum value of the sheet carrier concentration is sufficiently high. For example, the design condition of HIFET is limited 1
It is one of the factors.

【0017】従って、本発明の目的は、プレーナドーピ
ング法で得られる、化合物半導体層/プレーナドーピン
グ層/化合物半導体層の3層構造層において、従来の飽
和値よりも高いシートキャリア濃度を有する化合物半導
体装置を提供することにある。また、本発明の目的は、
かかる化合物半導体装置の製造に適したプレーナドーピ
ング法を提供することにある。
Therefore, an object of the present invention is to provide a compound semiconductor having a sheet carrier concentration higher than the conventional saturation value in a three-layer structure layer of compound semiconductor layer / planar doping layer / compound semiconductor layer obtained by a planar doping method. To provide a device. Further, the object of the present invention is to
It is an object of the present invention to provide a planar doping method suitable for manufacturing such a compound semiconductor device.

【0018】[0018]

【課題を解決するための手段】上記の目的は、III−
V族化合物半導体から成る化合物半導体層、及び、化合
物半導体層中に形成され、ドーピングガス、化合物半導
体層のV族元素を主成分とする第1のガス、及び化合物
半導体層のV族元素とは異なるV族元素を主成分とする
第2のガスに基づき形成された、ドーピングガスの主成
分元素から成るプレーナドーピング層、を備えた化合物
半導体装置であって、ドーピングガスの主成分元素と第
2のガスのV族元素のボンディングエネルギーが、ドー
ピングガスの主成分元素と化合物半導体層を構成するV
族元素のボンディングエネルギーと等しいかあるいは大
きいことを特徴とする本発明の化合物半導体装置により
達成することができる。
The above-mentioned objects are III-
A compound semiconductor layer made of a group V compound semiconductor, a doping gas formed in the compound semiconductor layer, a first gas containing a group V element of the compound semiconductor layer as a main component, and a group V element of the compound semiconductor layer What is claimed is: 1. A compound semiconductor device comprising: a planar doping layer made of a main component element of a doping gas, which is formed on the basis of a second gas whose main component is a different V group element. The bonding energy of the group V element of the gas of the above-mentioned V constitutes the compound semiconductor layer with the main element of the doping gas.
This can be achieved by the compound semiconductor device of the present invention, which is equal to or larger than the bonding energy of the group element.

【0019】本発明の化合物半導体装置の好ましい態様
においては、ドーピングガスの主成分元素はSiであ
り、第2のガスのV族元素はPであり、化合物半導体層
を構成するV族元素は、As、又はAsとPとの組み合
わせである。
In a preferred embodiment of the compound semiconductor device of the present invention, the main component element of the doping gas is Si, the V group element of the second gas is P, and the V group element constituting the compound semiconductor layer is As, or a combination of As and P.

【0020】上記の目的は、更に、III−V族化合物
半導体から成る化合物半導体層上に、ドーピングガス、
化合物半導体層のV族元素を主成分とする第1のガス、
及び化合物半導体層のV族元素とは異なるV族元素を主
成分とする第2のガスを供給し、ドーピングガスの主成
分元素から成るプレーナドーピング層を化合物半導体層
上に形成することを特徴とする本発明のプレーナドーピ
ング法により達成することができる。
The above object is further obtained by adding a doping gas on a compound semiconductor layer made of a III-V group compound semiconductor.
A first gas containing a group V element of the compound semiconductor layer as a main component,
And supplying a second gas containing a group V element different from the group V element of the compound semiconductor layer as a main component to form a planar doping layer made of the main component element of the doping gas on the compound semiconductor layer. Can be achieved by the planar doping method of the present invention.

【0021】ドーピングガスの主成分元素と第2のガス
のV族元素のボンディングエネルギーが、ドーピングガ
スの主成分元素と化合物半導体層を構成するV族元素の
ボンディングエネルギーと等しいかあるいは大きいとい
う条件を満足する第1のガス及び第2のガスを選択す
る。本発明のプレーナドーピング法の好ましい態様にお
いては、ドーピングガスの主成分元素はSiであり、第
1のガスのV族元素は、As、又はAsとPとの組み合
わせであり、第2のガスのV族元素はPである。
The bonding energy of the main element of the doping gas and the group V element of the second gas is equal to or larger than the bonding energy of the main element of the doping gas and the group V element of the compound semiconductor layer. A satisfactory first gas and second gas are selected. In a preferred embodiment of the planar doping method of the present invention, the main element of the doping gas is Si, the group V element of the first gas is As, or a combination of As and P, and the second gas is Group V element is P.

【0022】III−V族化合物半導体から成る化合物
半導体層は、例えば、AlInAs、GaAs、AlG
aAs、GaInAs、AlGaInAs、InAs、
GaInAsP、InAsPから構成することができ
る。
The compound semiconductor layer made of a III-V group compound semiconductor is, for example, AlInAs, GaAs, AlG.
aAs, GaInAs, AlGaInAs, InAs,
It can be composed of GaInAsP and InAsP.

【0023】[0023]

【作用】従来のプレーナドーピング法は、III−V族
化合物半導体層上に、ドーピングガス、及びこの化合物
半導体層のV族元素を主成分とするガスを供給し、ドー
ピングガスの主成分元素から成るプレーナドーピング層
を化合物半導体層上に形成する。化合物半導体層のV族
元素を主成分とするガスを供給する理由は、プレーナド
ーピング層をその上に形成すべき化合物半導体層(例え
ばAlInAs層)から、蒸気圧の高いV族元素(例え
ばAs)が熱的に解離することを避けるためである。こ
れに対して、本発明のプレーナドーピング法において
は、更に、化合物半導体層のV族元素とは異なるV族元
素を主成分とする第2のガスを供給することを特徴とす
る。
According to the conventional planar doping method, a doping gas and a gas containing a group V element of the compound semiconductor layer as a main component are supplied onto the III-V group compound semiconductor layer to form the main component element of the doping gas. A planar doping layer is formed on the compound semiconductor layer. The reason why the gas containing the group V element of the compound semiconductor layer as the main component is supplied is that the group V element (eg, As) having a high vapor pressure is applied from the compound semiconductor layer (eg, AlInAs layer) on which the planar doping layer is to be formed. This is for avoiding thermal dissociation of. On the other hand, the planar doping method of the present invention is further characterized by supplying a second gas containing a V group element different from the V group element of the compound semiconductor layer as a main component.

【0024】ドーピングガスの主成分元素がSiであ
り、第1のガスのV族元素がAsであり、第2のガスの
V族元素がPである場合を想定する。また、化合物半導
体層は、AlInAsから構成されているとする。各元
素のボンドエネルギーは以下のとおりである(文献 "Im
purity effect on grown-in dislocation density of I
nP and GaAs crystals", Y. Seki, et al., Journal of
Applied Physics, 49 (1978), pp 822 参照)。
It is assumed that the main component element of the doping gas is Si, the group V element of the first gas is As, and the group V element of the second gas is P. The compound semiconductor layer is assumed to be made of AlInAs. The bond energies of each element are as follows (Reference "Im
purity effect on grown-in dislocation density of I
nP and GaAs crystals ", Y. Seki, et al., Journal of
Applied Physics, 49 (1978), pp 822).

【0025】AlInAsから成る化合物半導体層には
As空孔が存在する。この化合物半導体層上にプレーナ
ドーピングを施すと、第1のガスのV族元素であるAs
及び第2のガスのV族元素であるPが、このAs空孔を
埋める。ドーピングガスの主成分元素であるSiが化合
物半導体層の表面に吸着するとき、化合物半導体層の表
面にはPが存在する。Si−Pのボンドエネルギー
(2.06keV)は、Si−Asのボンドエネルギー
(1.65keV)よりも高い。それ故、化合物半導体
層の表面にAsのみが存在する場合と比較して、化合物
半導体層の表面にPが存在する場合、化合物半導体表面
に吸着するSi原子数が増え、その結果、従来よりも高
いシートキャリア濃度が得られると考えられる。
As vacancy exists in the compound semiconductor layer made of AlInAs. When planar doping is applied to this compound semiconductor layer, As which is a group V element of the first gas
And P, which is the group V element of the second gas, fills the As vacancy. When Si, which is the main element of the doping gas, is adsorbed on the surface of the compound semiconductor layer, P exists on the surface of the compound semiconductor layer. The bond energy of Si-P (2.06 keV) is higher than the bond energy of Si-As (1.65 keV). Therefore, when P is present on the surface of the compound semiconductor layer, the number of Si atoms adsorbed on the compound semiconductor surface is increased as compared with the case where only As is present on the surface of the compound semiconductor layer. It is considered that a high sheet carrier concentration can be obtained.

【0026】以上のように、通常のプレーナドーピング
法では、化合物半導体層からのV族元素の解離を抑制す
るために、化合物半導体のV族元素を主成分とするガス
を化合物半導体層上に供給するだけであるが、本発明に
おいては、それに加えて、意図的にプレーナドーピング
層を構成する原子との結合が強いと考えられるV族元素
を主成分とする第2のガスを更に供給し、化合物半導体
層のV族元素の脱離作用を極力抑え、各ガスの供給流量
比を制御することによって、従来のプレーナドーピング
法におけるシートキャリア濃度の飽和値より高いシート
キャリア濃度を得ることができる。
As described above, in the ordinary planar doping method, in order to suppress the dissociation of the group V element from the compound semiconductor layer, the gas containing the group V element of the compound semiconductor as the main component is supplied onto the compound semiconductor layer. However, in the present invention, in addition to that, a second gas containing a group V element, which is considered to have a strong bond with the atoms constituting the planar doping layer, as a main component is further supplied, By suppressing the desorption action of the group V element of the compound semiconductor layer as much as possible and controlling the supply flow rate ratio of each gas, it is possible to obtain a sheet carrier concentration higher than the saturation value of the sheet carrier concentration in the conventional planar doping method.

【0027】[0027]

【実施例】以下、本発明のプレーナドーピング法を説明
する。尚、III−V族化合物半導体から成る化合物半
導体層はAlInAsから成り、プレーナドーピング層
はSiから成るものとする。より具体的には、図1に示
すように、アンドープAlInAs層16A,20A
(III−V族化合物半導体から成る化合物半導体層)
の間にSiから成るプレーナドーピング層18がサンド
イッチされた構造となっている。
EXAMPLES The planar doping method of the present invention will be described below. The compound semiconductor layer made of a III-V group compound semiconductor is made of AlInAs, and the planar doping layer is made of Si. More specifically, as shown in FIG. 1, undoped AlInAs layers 16A and 20A.
(Compound semiconductor layer made of III-V group compound semiconductor)
A planar doping layer 18 made of Si is sandwiched between them.

【0028】このような層を得るために、従来と同様
に、先ず、反応器内に配置され、加熱された半絶縁性基
板10Aに、III族元素の原料である例えばトリメチ
ルアルミニウム(TMA)及びトリメチルインジウム
(TMI)をV族元素の原料である例えばアルシン(A
sH3)と同時に供給する。これによって、半絶縁性基
板10A上に、例えば厚さ200nmのアンドープAl
InAs層16Aを成長させることができる。
In order to obtain such a layer, first, as in the conventional case, first, a semi-insulating substrate 10A placed in a reactor and heated, a raw material of a group III element such as trimethyl aluminum (TMA) and Trimethylindium (TMI) is a raw material for Group V elements, such as arsine (A
sH 3 ) and supplied at the same time. As a result, on the semi-insulating substrate 10A, for example, 200 nm thick undoped Al is formed.
The InAs layer 16A can be grown.

【0029】次に、III族元素の原料である例えばT
MA及びTMIの反応器への供給を停止して、アンドー
プAlInAs層16Aの成長を中断させる。そして、
この状態で、Siから成るプレーナドーピング層18を
形成するために、例えばジシラン(Si2650ppm/
2)を反応器内に導入する。このとき、化合物半導体
層のV族元素であるAsを主成分としたガス、例えばA
sH3(10%/H2)を反応器内に導入し続ける。その
理由は、プレーナドーピング層が形成される化合物半導
体層(AlInAs層)から、蒸気圧の高いAsが熱的
に解離することを避けるためである。
Next, for example, T, which is a raw material of the group III element,
The supply of MA and TMI to the reactor is stopped to interrupt the growth of the undoped AlInAs layer 16A. And
In this state, in order to form the planar doping layer 18 made of Si, for example, disilane (Si 2 H 6 50 ppm /
H 2 ) is introduced into the reactor. At this time, a gas whose main component is As which is a group V element of the compound semiconductor layer, for example, A
Continue to introduce sH 3 (10% / H 2 ) into the reactor. The reason is to avoid thermal dissociation of As having a high vapor pressure from the compound semiconductor layer (AlInAs layer) in which the planar doping layer is formed.

【0030】これに加えて、更に、化合物半導体層のV
族元素とは異なるV族元素を主成分とする第2のガス
(例えばフォスフィン、PH320%/H2)を供給す
る。
In addition to this, V of the compound semiconductor layer is further added.
A second gas (for example, phosphine, PH 3 20% / H 2 ) containing a group V element different from the group element as a main component is supplied.

【0031】プレーナドーピング層18の形成が終了し
たならば、プレーナドーピング層の原料である例えばS
26の供給を止め、再度、アンドープAlInAs層
20Aの成長を開始して、例えば厚さ200nmのアン
ドープAlInAs層20Aを形成する。これによっ
て、図1に示す構造を得ることができる。
When the formation of the planar doping layer 18 is completed, the source material of the planar doping layer is, for example, S.
The supply of i 2 H 6 is stopped and the growth of the undoped AlInAs layer 20A is started again to form the undoped AlInAs layer 20A having a thickness of 200 nm, for example. As a result, the structure shown in FIG. 1 can be obtained.

【0032】この場合の成長シーケンスを図7に示す。
t1は、III−V族化合物半導体から成る第1の化合
物半導体層の形成期間であり、t5は、III−V族化
合物半導体から成る第2の化合物半導体層の形成期間で
ある。またt2及びt4はパージ期間である。t2、t
4は無くてもよい。図7においては、t3のプレーナド
ーピング層形成期間中に、第2のガスである例えばフォ
スフィンが導入されている。また、第1のガスである例
えばAsH3は、化合物半導体から成る第1の層の成長
期間(t1)中のAsH3供給量よりも少ない供給流量
である。
The growth sequence in this case is shown in FIG.
t1 is the formation period of the first compound semiconductor layer made of the III-V group compound semiconductor, and t5 is the formation period of the second compound semiconductor layer made of the III-V group compound semiconductor. Further, t2 and t4 are purge periods. t2, t
4 may be omitted. In FIG. 7, a second gas, for example, phosphine is introduced during the planar doping layer formation period of t3. Further, the first gas, for example AsH 3, has a supply flow rate that is smaller than the AsH 3 supply amount during the growth period (t1) of the first layer made of the compound semiconductor.

【0033】AlInAsに吸着しているSi原子は、
AsH3雰囲気中で加熱されることによって、AlIn
Asから脱離することが知られている。この脱離の効果
はAsH3供給流量依存性があり、高いAsH3供給流量
比においては多くのSiがAlInAsから脱離するた
めに、シートキャリア濃度が減少する。従って、プレー
ナドーピング層の形成中に、AsH3の供給流量を減少
させてSiの脱離を抑える必要がある。
The Si atom adsorbed on AlInAs is
By heating in an AsH 3 atmosphere, AlIn
It is known to desorb from As. The effect of elimination has third supply flow rate dependency AsH, at high AsH 3 supplied flow rate for many Si desorbed from AlInAs, the sheet carrier concentration is reduced. Therefore, it is necessary to suppress the desorption of Si by reducing the supply flow rate of AsH 3 during the formation of the planar doping layer.

【0034】こうして、本発明の化合物半導体装置を作
製することができる。上記の実施例によって作製される
化合物半導体装置は、(イ)AlInAsから成る化合
物半導体層、及び、(ロ)化合物半導体層中に形成さ
れ、ドーピングガス(Si26)、化合物半導体層のV
族元素(As)を主成分とする第1のガス(As
3)、及び化合物半導体層のV族元素(As)とは異
なるV族元素(P)を主成分とする第2のガス(P
3)に基づき形成された、ドーピングガスの主成分元
素(Si)から成るプレーナドーピング層、を備えてお
り、ドーピングガスの主成分元素(Si)と第2のガス
のV族元素(P)のボンディングエネルギーが、ドーピ
ングガスの主成分元素(Si)と化合物半導体層を構成
するV族元素(As)のボンディングエネルギーより大
きい。
Thus, the compound semiconductor device of the present invention can be manufactured. The compound semiconductor device manufactured by the above-mentioned embodiment is formed in (a) the compound semiconductor layer made of AlInAs and (b) the compound semiconductor layer, and the doping gas (Si 2 H 6 ) and V of the compound semiconductor layer are formed.
A first gas (As) containing a group element (As) as a main component
H 3 ), and a second gas (P) mainly containing a group V element (P) different from the group V element (As) of the compound semiconductor layer.
H 3 ), a planar doping layer made of a main component element (Si) of the doping gas, and a main component element (Si) of the doping gas and a group V element (P) of the second gas. Is larger than the bonding energies of the main component element (Si) of the doping gas and the group V element (As) forming the compound semiconductor layer.

【0035】以上説明した本発明の方法を用いて得られ
た化合物半導体層/プレーナドーピング層/化合物半導
体層のシートキャリア濃度の値を図8に示す。III−
V族化合物半導体から成る第1及び第2の化合物半導体
層の形成及びプレーナドーピング層の形成は減圧MOC
VD法を用い、圧力を200Torr、温度を640゜
Cとした。図8の縦軸は、ホール測定により得られたシ
ートキャリア濃度であり、横軸は第1のガス(As
3)と同時に導入された第2のガス(PH3)の供給流
量比である。なおプレーナドーピングの際の第1のガス
(AsH3)の供給流量比は一定とした。Si26の供
給流量比を、220sccm、440sccm及び660sccmと
した。
FIG. 8 shows the values of the sheet carrier concentration of compound semiconductor layer / planar doping layer / compound semiconductor layer obtained by using the method of the present invention described above. III-
The formation of the first and second compound semiconductor layers made of a Group V compound semiconductor and the formation of the planar doping layer are performed under reduced pressure MOC.
Using the VD method, the pressure was 200 Torr and the temperature was 640 ° C. The vertical axis of FIG. 8 is the sheet carrier concentration obtained by Hall measurement, and the horizontal axis is the first gas (As
It is the supply flow rate ratio of the second gas (PH 3 ) introduced at the same time as H 3 ). The supply flow rate ratio of the first gas (AsH 3 ) during the planar doping was constant. The supply flow rate ratio of Si 2 H 6 was set to 220 sccm, 440 sccm and 660 sccm.

【0036】図8から明らかなように、Si26の供給
量比が増加すると、シートキャリア濃度は増加する。第
2のガスを供給しない場合のシートキャリア濃度が約
1.3×1013cm-2であるのに対して、第2のガスを
供給した場合、シートキャリア濃度は約2.4×1013
cm-2まで増加した。
As is clear from FIG. 8, the sheet carrier concentration increases as the Si 2 H 6 supply amount ratio increases. When the second gas is not supplied, the sheet carrier concentration is about 1.3 × 10 13 cm −2 , whereas when the second gas is supplied, the sheet carrier concentration is about 2.4 × 10 13 cm 2.
It increased to cm -2 .

【0037】二次イオン質量分析(SIMS分析)法に
よって求めたこれらの試料のSiの面密度と、第2のガ
ス(PH3)の供給量比との関係を図9に示す。図9か
ら明らかなように、第2のガスを供給するとSiの面密
度が高くなり、また、Si26の供給量比が高くなる
程、Siの面密度が高くなる。従って、Siの面密度が
高くなったことにより、シートキャリア濃度が高くなっ
たと考えられる。
FIG. 9 shows the relationship between the surface density of Si of these samples obtained by the secondary ion mass spectrometry (SIMS analysis) method and the supply ratio of the second gas (PH 3 ). As is apparent from FIG. 9, when the second gas is supplied, the surface density of Si increases, and the higher the ratio of Si 2 H 6 supply, the higher the surface density of Si. Therefore, it is considered that the sheet carrier concentration increased due to the increase in the surface density of Si.

【0038】本発明のプレーナドーピング法によって作
製したHEMTの模式的断面図を、図10の(A)に示
す。図10の(A)中、10は半絶縁性GaAs基板、
12はバッファ層、14はアンドープGaAs層、16
はアンドープAlGaAsから成る第1の化合物半導体
層、破線で示す18はSiから成るプレーナドーピング
層、20はアンドープAlGaAsから成る第2の化合
物半導体層、22はキャッピング層である。バリア層
(電子供給層)は第1の化合物半導体層16、プレーナ
ドーピング層18及び第2の化合物半導体層20から成
り、第1の化合物半導体層16とアンドープGaAs層
14との界面近傍のアンドープGaAs層14中に2次
元電子チャネルが形成される。
A schematic sectional view of a HEMT produced by the planar doping method of the present invention is shown in FIG. In FIG. 10A, 10 is a semi-insulating GaAs substrate,
12 is a buffer layer, 14 is an undoped GaAs layer, 16
Is a first compound semiconductor layer made of undoped AlGaAs, 18 shown by a broken line is a planar doping layer made of Si, 20 is a second compound semiconductor layer made of undoped AlGaAs, and 22 is a capping layer. The barrier layer (electron supply layer) is composed of the first compound semiconductor layer 16, the planar doping layer 18, and the second compound semiconductor layer 20, and is composed of undoped GaAs near the interface between the first compound semiconductor layer 16 and the undoped GaAs layer 14. Two-dimensional electron channels are formed in layer 14.

【0039】本発明のプレーナドーピング法によって作
製した別のHEMTの模式的断面図を、図10の(B)
に示す。図10の(B)中、10Aは半絶縁性InP基
板、12Aはバッファ層、14AはアンドープGaIn
As層、16AはアンドープAlInAsから成る第1
の化合物半導体層、破線で示す18はSiから成るプレ
ーナドーピング層、20AはアンドープAlInAsか
ら成る第2の化合物半導体層、22Aはキャッピング層
である。バリア層(電子供給層)は第1の化合物半導体
層16A、プレーナドーピング層18及び第2の化合物
半導体層20Aから成り、第1の化合物半導体層16A
とアンドープGaInAs層14Aとの界面近傍のアン
ドープGaInAs層14A中に2次元電子チャネルが
形成される。尚、図10に示したHEMTにおいては、
プレーナドーピング層は1層であるが、化合物半導体層
中に複数のプレーナドーピング層を形成することによっ
て、一層シートキャリア濃度を高めることができる。
FIG. 10B is a schematic sectional view of another HEMT manufactured by the planar doping method of the present invention.
Shown in. In FIG. 10B, 10A is a semi-insulating InP substrate, 12A is a buffer layer, and 14A is undoped GaIn.
As layer, 16A is a first layer made of undoped AlInAs
Is a planar doping layer made of Si, 20A is a second compound semiconductor layer made of undoped AlInAs, and 22A is a capping layer. The barrier layer (electron supply layer) includes the first compound semiconductor layer 16A, the planar doping layer 18 and the second compound semiconductor layer 20A, and the first compound semiconductor layer 16A.
A two-dimensional electron channel is formed in the undoped GaInAs layer 14A near the interface between the undoped GaInAs layer 14A and the undoped GaInAs layer 14A. In the HEMT shown in FIG. 10,
Although the planar doping layer is one layer, the sheet carrier concentration can be further increased by forming a plurality of planar doping layers in the compound semiconductor layer.

【0040】本発明のプレーナドーピング法によって作
製したヘテロ接合バイポーラトランジスタ(HBT)の
基本的な構造を、図11の(A)の模式的断面図に示
す。HBTには、高濃度でしかも薄いベース層が要求さ
れる。通常、HBTはp型のベース層を有するn−p−
n構造から成るが、ベース層をn型とするp−n−p構
造も考えられる。GaAs系HBTの場合、一様ドーピ
ングによってn型よりもp型の方が高いシートキャリア
濃度を得ることができるので、n−p−n構造の形成は
容易であるが、p−n−p構造の形成には困難を伴う。
ところが、本発明のプレーナドーピング法では、n型に
おいても高いシートキャリア濃度を得ることができ、し
かも、容易にベース層の薄層化を実現することができ
る。例えば、GaAsから成る化合物半導体層にSiか
ら成るプレーナドーピング層を形成する場合、1.5×
1013cm-2程度のn型のシートキャリア濃度を得るこ
とができる。ベース層の厚さを5nmとした場合、ベー
ス層1cm3当たりのキャリア濃度は3.0×1019
なる。このキャリア濃度値は、一様ドーピングでは得る
ことができない値である。
The basic structure of the heterojunction bipolar transistor (HBT) manufactured by the planar doping method of the present invention is shown in the schematic sectional view of FIG. The HBT requires a high concentration and thin base layer. HBTs typically have an np-type with a p-type base layer.
Although it has an n structure, a p-n-p structure having an n-type base layer is also conceivable. In the case of a GaAs-based HBT, it is possible to obtain a sheet carrier concentration higher in the p-type than in the n-type by uniform doping, so that it is easy to form the n-pn structure, but the p-n-p structure is easy. Is difficult to form.
However, according to the planar doping method of the present invention, a high sheet carrier concentration can be obtained even in the n-type, and further, the base layer can be easily thinned. For example, when a planar doping layer made of Si is formed on a compound semiconductor layer made of GaAs, 1.5 ×
It is possible to obtain an n-type sheet carrier concentration of about 10 13 cm -2 . When the thickness of the base layer is 5 nm, the carrier concentration per cm 3 of the base layer is 3.0 × 10 19 . This carrier concentration value is a value that cannot be obtained by uniform doping.

【0041】図11の(A)に示したHBTは、p型G
aAs基板30上に形成された、p−GaAsから成る
コレクタ層32、n−GaAsから成るベース層34、
p−AlGaAsから成るエミッタ層38から構成され
る。ベース層34中には、Siから成るプレーナドーピ
ング層36が形成されている。この例では、4層のプレ
ーナドーピング層が形成されている。尚、図11中、各
種電極やキャッピング層は省略した。
The HBT shown in FIG. 11A is a p-type GBT.
a collector layer 32 made of p-GaAs, a base layer 34 made of n-GaAs, formed on the aAs substrate 30;
The emitter layer 38 is made of p-AlGaAs. A planar doping layer 36 made of Si is formed in the base layer 34. In this example, four planar doping layers are formed. Incidentally, various electrodes and capping layers are omitted in FIG.

【0042】図11の(B)に示したHBTは、p型I
nP基板30A上に形成された、p−GaInAsから
成るコレクタ層32A、n−GaInAsから成るベー
ス層34A、p−AlInAsから成るエミッタ層38
Aから構成される。ベース層34A中には、Siから成
るプレーナドーピング層36が形成されている。この例
では、3層のプレーナドーピング層が形成されている。
The HBT shown in FIG. 11B is a p-type I.
A collector layer 32A made of p-GaInAs, a base layer 34A made of n-GaInAs, and an emitter layer 38 made of p-AlInAs are formed on the nP substrate 30A.
Composed of A. A planar doping layer 36 made of Si is formed in the base layer 34A. In this example, three planar doping layers are formed.

【0043】図11の(C)に示したHBTは、p型I
nP基板30B上に形成された、p−GaInAsから
成るコレクタ層32B、n−GaInAsから成るベー
ス層34B、p−InPから成るエミッタ層38Bから
構成される。ベース層34B中には、Siから成るプレ
ーナドーピング層36Bが形成されている。この例で
は、4層のプレーナドーピング層が形成されている。
The HBT shown in FIG. 11C is a p-type I.
The collector layer 32B made of p-GaInAs, the base layer 34B made of n-GaInAs, and the emitter layer 38B made of p-InP are formed on the nP substrate 30B. A planar doping layer 36B made of Si is formed in the base layer 34B. In this example, four planar doping layers are formed.

【0044】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。ドーピングガスとして、Si26の代わりに、
SiH4、Si38を用いることができる。また、ドー
ピングガスの主成分元素として、GeあるいはSnを用
いることもできる。プレーナドーピング層の形成、化合
物半導体層の形成は、MOCVD法の他、MBE法にて
行うことも可能である。
Although the present invention has been described based on the preferred embodiments, the present invention is not limited to these embodiments. Instead of Si 2 H 6 as a doping gas,
SiH 4 and Si 3 H 8 can be used. Further, Ge or Sn can be used as the main element of the doping gas. The planar doping layer and the compound semiconductor layer can be formed by the MBE method as well as the MOCVD method.

【0045】III−V族化合物半導体から成る化合物
半導体層の形成のために、公知の各種ガス、例えば、ト
リエチルインジウム等を用いることができる。また、例
えば、化合物半導体層がGaInAsPあるいはInA
sPの場合、化合物半導体層のV族元素(As及びP)
を主成分とする第1のガス(例えば、AsH3及びP
3)、及び化合物半導体層のV族元素(As及びP)
とは異なるV族元素(P)を主成分とする第2のガス
(例えばPH3)を供給するが、このとき、第1のガス
のPH3と第2のガスのPH3の供給量を適切に調整すれ
ばよい。
Various known gases such as triethylindium can be used for forming the compound semiconductor layer made of a III-V group compound semiconductor. Further, for example, the compound semiconductor layer is GaInAsP or InA.
In the case of sP, Group V elements (As and P) of the compound semiconductor layer
A first gas containing as a main component (for example, AsH 3 and P
H 3 ), and group V elements (As and P) of the compound semiconductor layer
A second gas (for example, PH 3 ) containing a group V element (P) different from that as a main component is supplied. At this time, the supply amounts of the first gas PH 3 and the second gas PH 3 are changed. It should be adjusted appropriately.

【0046】[0046]

【発明の効果】以上説明してきたように、従来のプレー
ナドーピング法では化合物半導体層のV族元素を主成分
とする第1のガスのみが化合物半導体層上に供給される
のに対して、本発明においては、プレーナドーピング層
を構成する原子との結合が強いと考えられる、化合物半
導体層のV族元素とは異なるV族元素を主成分とする第
2のガスを更に供給し、脱離作用があると考えられる第
1のガスの供給量を極力抑えるなど、かくしガスの供給
流量比を制御することにより、従来の飽和濃度より高い
シートキャリア濃度を得ることができる。従って、チャ
ネル層からドーピング層を離れた位置に設定することが
でき、図4に示したスペーサ層を厚く設定することがで
きる。その結果、2次元電子の不純物による散乱を減少
させることができ、より高性能の化合物半導体装置を作
製することができる。
As described above, in the conventional planar doping method, only the first gas containing the group V element of the compound semiconductor layer as the main component is supplied onto the compound semiconductor layer. In the invention, the second gas containing a group V element different from the group V element of the compound semiconductor layer, which is considered to have a strong bond with the atoms constituting the planar doping layer, as a main component is further supplied to perform the desorption action. It is possible to obtain a sheet carrier concentration higher than the conventional saturation concentration by controlling the supply flow rate ratio of the hidden gas such as suppressing the supply amount of the first gas which is considered to be present as much as possible. Therefore, the doping layer can be set at a position away from the channel layer, and the spacer layer shown in FIG. 4 can be set thick. As a result, scattering of two-dimensional electrons due to impurities can be reduced, and a higher performance compound semiconductor device can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】HEMTの一部分の層構造を示すための模式的
な断面図である。
FIG. 1 is a schematic cross-sectional view showing a partial layer structure of a HEMT.

【図2】従来のプレーナドーピング法を含む成長シーク
エンスである。
FIG. 2 is a growth sequence including a conventional planar doping method.

【図3】従来の方法により得られた、シートキャリア濃
度と総供給量(トータルマスフロー)との関係を示す図
である。
FIG. 3 is a diagram showing a relationship between a sheet carrier concentration and a total supply amount (total mass flow) obtained by a conventional method.

【図4】シートキャリア濃度を出来る限り高くすること
が望ましいことを説明するための、HEMTの模式的な
断面図である。
FIG. 4 is a schematic cross-sectional view of a HEMT for explaining that it is desirable to make the sheet carrier concentration as high as possible.

【図5】バリア層のドーピング濃度と、2次元電子チャ
ネル層に蓄積することができる最大2次元電子ガス密度
の関係を示す図である。
FIG. 5 is a diagram showing the relationship between the doping concentration of the barrier layer and the maximum two-dimensional electron gas density that can be accumulated in the two-dimensional electron channel layer.

【図6】最大2次元電子ガス密度と電子移動度との関係
を示す図である。
FIG. 6 is a diagram showing a relationship between maximum two-dimensional electron gas density and electron mobility.

【図7】本発明のプレーナドーピング法を含む成長シー
クエンスである。
FIG. 7 is a growth sequence including the planar doping method of the present invention.

【図8】本発明のプレーナドーピング法によって得られ
た3層構造層のシートキャリア濃度と第2のガスの供給
流量比との関係を示す図である。
FIG. 8 is a diagram showing the relationship between the sheet carrier concentration of the three-layer structure layer obtained by the planar doping method of the present invention and the supply flow rate ratio of the second gas.

【図9】Siの面密度と第2のガスの供給量比との関係
を示す図である。
FIG. 9 is a diagram showing a relationship between a surface density of Si and a supply amount ratio of a second gas.

【図10】本発明のプレーナドーピング法によって作製
したHEMTの模式的断面図である。
FIG. 10 is a schematic cross-sectional view of a HEMT manufactured by the planar doping method of the present invention.

【図11】本発明のプレーナドーピング法によって作製
したHBTの模式的断面図である。
FIG. 11 is a schematic cross-sectional view of an HBT manufactured by the planar doping method of the present invention.

【符号の説明】[Explanation of symbols]

10 半絶縁性GaAs基板 12 バッファ層 14 アンドープGaAs層 16,20 アンドープAlGaAsから成る化合物半
導体層 18 Siから成るプレーナドーピング層 22,22A キャッピング層 10A 半絶縁性InP基板 12A バッファ層 14A アンドープGaInAs層 16A,20A アンドープAlInAsから成る化合
物半導体層 30,30A,30B 基板 32,32A,32B コレクタ層 34,34A,34B ベース層 36 プレーナドーピング層 38,38A,38B エミッタ層 100 半絶縁性基板 102 チャネル層 104 2次元電子チャネル 106 スペーサ層 108 バリア層
10 semi-insulating GaAs substrate 12 buffer layer 14 undoped GaAs layer 16,20 compound semiconductor layer made of undoped AlGaAs 18 planar doping layer made of Si 22,22A capping layer 10A semi-insulating InP substrate 12A buffer layer 14A undoped GaInAs layer 16A, 20A Compound semiconductor layer made of undoped AlInAs 30, 30A, 30B Substrate 32, 32A, 32B Collector layer 34, 34A, 34B Base layer 36 Planar doping layer 38, 38A, 38B Emitter layer 100 Semi-insulating substrate 102 Channel layer 104 Two-dimensional Electron channel 106 Spacer layer 108 Barrier layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】III−V族化合物半導体から成る化合物
半導体層、及び、 該化合物半導体層中に形成され、ドーピングガス、該化
合物半導体層のV族元素を主成分とする第1のガス、及
び該化合物半導体層のV族元素とは異なるV族元素を主
成分とする第2のガスに基づき形成された、ドーピング
ガスの主成分元素から成るプレーナドーピング層、 を備えた化合物半導体装置であって、 ドーピングガスの主成分元素と第2のガスのV族元素の
ボンディングエネルギーが、ドーピングガスの主成分元
素と化合物半導体層を構成するV族元素のボンディング
エネルギーと等しいかあるいは大きいことを特徴とする
化合物半導体装置。
1. A compound semiconductor layer composed of a III-V group compound semiconductor, a doping gas formed in the compound semiconductor layer, a first gas containing a group V element of the compound semiconductor layer as a main component, and A compound semiconductor device comprising: a planar doping layer formed of a second gas containing a group V element different from the group V element of the compound semiconductor layer as a main component, the planar doping layer including a main component element of a doping gas. The bonding energy of the main component element of the doping gas and the group V element of the second gas is equal to or greater than the bonding energy of the main component element of the doping gas and the group V element forming the compound semiconductor layer. Compound semiconductor device.
【請求項2】ドーピングガスの主成分元素はSiであ
り、第2のガスのV族元素はPであり、化合物半導体層
を構成するV族元素は、As、又はAsとPとの組み合
わせであることを特徴とする請求項1に記載の化合物半
導体装置。
2. The main component element of the doping gas is Si, the V group element of the second gas is P, and the V group element constituting the compound semiconductor layer is As or a combination of As and P. The compound semiconductor device according to claim 1, wherein the compound semiconductor device is present.
【請求項3】III−V族化合物半導体から成る化合物
半導体層上に、ドーピングガス、該化合物半導体層のV
族元素を主成分とする第1のガス、及び該化合物半導体
層のV族元素とは異なるV族元素を主成分とする第2の
ガスを供給し、ドーピングガスの主成分元素から成るプ
レーナドーピング層をIII−V族化合物半導体層上に
形成することを特徴とするプレーナドーピング法。
3. A doping gas and V of the compound semiconductor layer on the compound semiconductor layer made of a III-V group compound semiconductor.
A first gas containing a group element as a main component and a second gas containing a group V element different from the group V element of the compound semiconductor layer as a main component are supplied, and the planar doping of the main component element of the doping gas is performed. A planar doping method, wherein the layer is formed on a III-V compound semiconductor layer.
【請求項4】ドーピングガスの主成分元素はSiであ
り、第1のガスのV族元素は、As、又はAsとPとの
組み合わせであり、第2のガスのV族元素はPであるこ
とを特徴とする請求項3に記載のプレーナドーピング
法。
4. The main component element of the doping gas is Si, the group V element of the first gas is As, or a combination of As and P, and the group V element of the second gas is P. The planar doping method according to claim 3, wherein:
JP04226551A 1992-08-04 1992-08-04 Compound semiconductor device and planar doping method Expired - Fee Related JP3128977B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04226551A JP3128977B2 (en) 1992-08-04 1992-08-04 Compound semiconductor device and planar doping method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04226551A JP3128977B2 (en) 1992-08-04 1992-08-04 Compound semiconductor device and planar doping method

Publications (2)

Publication Number Publication Date
JPH0661150A true JPH0661150A (en) 1994-03-04
JP3128977B2 JP3128977B2 (en) 2001-01-29

Family

ID=16846932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04226551A Expired - Fee Related JP3128977B2 (en) 1992-08-04 1992-08-04 Compound semiconductor device and planar doping method

Country Status (1)

Country Link
JP (1) JP3128977B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10088642B2 (en) 2016-11-09 2018-10-02 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10088642B2 (en) 2016-11-09 2018-10-02 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture
US10613283B2 (en) 2016-11-09 2020-04-07 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture
US11016255B2 (en) 2016-11-09 2021-05-25 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture
US11092763B2 (en) 2016-11-09 2021-08-17 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture

Also Published As

Publication number Publication date
JP3128977B2 (en) 2001-01-29

Similar Documents

Publication Publication Date Title
US5659188A (en) Capped anneal
GB2192198A (en) Preparing compound semiconductor
JP4912558B2 (en) Semiconductor structure
JP3368452B2 (en) Compound semiconductor device and method of manufacturing the same
EP0840942A1 (en) GaAs SUBSTRATE WITH COMPOSITIONALLY GRADED AlGaAsSb BUFFER FOR FABRICATION OF HIGH-INDIUM FETS
US20110233614A1 (en) Compound semiconductor epitaxial substrate and manufacturing method thereof
US5322808A (en) Method of fabricating inverted modulation-doped heterostructure
US20180342392A1 (en) Reducing Autodoping of III-V Semiconductors By Atomic Layer Epitaxy (ALE)
US5738722A (en) III-V system compound semiconductor device and method for manufacturing the semiconductor device
KR101032010B1 (en) Compound semiconductor epitaxial substrate and method for manufacturing same
JP3128977B2 (en) Compound semiconductor device and planar doping method
Ohori et al. Uniform and abrupt InGaP/GaAs selectively doped heterostructures grown by MOVPE for HEMT ICs
JP3227083B2 (en) Method for manufacturing bipolar transistor
US6744078B2 (en) Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers
JP3189061B2 (en) Method for manufacturing compound semiconductor device
JP2002359249A (en) Compound semiconductor device and manufacturing method therefor
JP2000068497A (en) GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP3156909B2 (en) Vapor growth method of semiconductor laminated structure
JP2808671B2 (en) Field effect transistor
JP3158467B2 (en) InAlAs / InGaAs heterojunction structure field effect transistor
JP2920838B2 (en) Semiconductor device
JPH0260225B2 (en)
JP2761264B2 (en) Method for manufacturing semiconductor device
JP2001244455A (en) Iii-v group compound semiconductor wafer
JP2000133654A (en) Manufacture of bipolar transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees