JP3227083B2 - Method for manufacturing bipolar transistor - Google Patents

Method for manufacturing bipolar transistor

Info

Publication number
JP3227083B2
JP3227083B2 JP01010996A JP1010996A JP3227083B2 JP 3227083 B2 JP3227083 B2 JP 3227083B2 JP 01010996 A JP01010996 A JP 01010996A JP 1010996 A JP1010996 A JP 1010996A JP 3227083 B2 JP3227083 B2 JP 3227083B2
Authority
JP
Japan
Prior art keywords
layer
type
inp
carbon
ingaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01010996A
Other languages
Japanese (ja)
Other versions
JPH09205101A (en
Inventor
弘 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP01010996A priority Critical patent/JP3227083B2/en
Publication of JPH09205101A publication Critical patent/JPH09205101A/en
Application granted granted Critical
Publication of JP3227083B2 publication Critical patent/JP3227083B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、III−V族化合物
半導体を用いた超高速バイポーラトランジスタの成長方
法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for growing an ultra-high-speed bipolar transistor using a III-V compound semiconductor.

【0002】[0002]

【従来の技術】エミッタ層にワイドギャップ半導体を用
いたヘテロ接合バイポーラトランジスタ(HBT)は、
高速、高周波素子としての優れた特徴を有しており、さ
まざまな応用が期待されている。HBTを構成する場
合、GaAsとAlGaAsとの組み合わせやInPと
InGaAsとの組み合わせを基本とする、半導体材料
の構成が実用性の面から最も重要度が高く、かつ広範に
用いられている。
2. Description of the Related Art A heterojunction bipolar transistor (HBT) using a wide gap semiconductor for an emitter layer is disclosed in US Pat.
It has excellent characteristics as a high-speed, high-frequency element, and is expected to be used in various applications. In the case of configuring an HBT, the configuration of a semiconductor material based on a combination of GaAs and AlGaAs or a combination of InP and InGaAs has the highest importance from a practical point of view and is widely used.

【0003】IV族原子である炭素Cは、結晶中での拡散
定数が小さく高濃度ドーピングが可能である等の特徴を
有していることから、近年p型ドーパントとして注目を
集めている。炭素を不純物として添加した半導体層を成
長する手法としては、いくつかの方法が用いられている
が、中でもMOCVDやVPE等の気相成長法は、装置
の大型化や原料補充が容易である等の点でMBEやLP
E等の他の成長法に比べ優れており、工業的にも広く用
いられている。通常、気相成長のキャリアガスとして
は、他のガスに比べ高純度のガスが得られるという特徴
から、水素が多く用いられている。また、III−V族半
導体の気相成長におけるV族原料としては、AsH3
PH3等の水素化物が多く用いられている。したがって
成長室内には解離した活性水素が高濃度に存在してい
る。この状況はV族原料にTMAs、TBAs、TM
P、TBP等の有機金属材料を用いても、解離した水素
が発生するため同様に生じる。水素が炭素不純物に及ぼ
す悪影響の一つとして、ドーパントの水素化による不活
性化という問題が知られている。これは成長雰囲気に高
濃度に存在する水素が、結晶中で炭素不純物と結合する
ことにより炭素の結合手を終端し、炭素からのキャリア
供給を相殺してしまうという現象である。この現象が顕
在化すると、半導体層に高濃度にCを添加しようとした
場合に、不純物炭素の大部分が水素化により不活性化し
てしまい、炭素添加層の低効率が高くなってしまうとい
う問題点があった。
[0003] Carbon C, which is a Group IV atom, has attracted attention as a p-type dopant in recent years because it has characteristics such as a low diffusion constant in a crystal and high-concentration doping. Several methods have been used to grow a semiconductor layer to which carbon is added as an impurity. Among them, a vapor phase growth method such as MOCVD or VPE is easy in that an apparatus can be enlarged and a material can be easily replenished. MBE and LP in terms of
It is superior to other growth methods such as E and is widely used industrially. Generally, hydrogen is often used as a carrier gas for vapor phase growth because of its characteristic that a gas having a higher purity than other gases can be obtained. In addition, hydrides such as AsH 3 and PH 3 are often used as group V raw materials in vapor phase growth of III-V semiconductors. Therefore, dissociated active hydrogen exists in a high concentration in the growth chamber. This situation is due to TMAs, TBAs, TM
Even when an organometallic material such as P or TBP is used, dissociated hydrogen is generated, which is also generated. As one of the adverse effects of hydrogen on carbon impurities, the problem of inactivation by dopant hydrogenation is known. This is a phenomenon in which hydrogen existing in a high concentration in the growth atmosphere bonds with carbon impurities in the crystal to terminate the carbon bond, thereby offsetting the supply of carriers from carbon. When this phenomenon becomes apparent, most of the impurity carbon is inactivated by hydrogenation when a high concentration of C is added to the semiconductor layer, and the low efficiency of the carbon-added layer increases. There was a point.

【0004】[0004]

【発明が解決しようとする課題】水素化により不活性化
した炭素を再度活性化する手法としては、窒素中での熱
処理が有効であることが知られている。しかし、HBT
構造を成長した後にアニールを行っても、高濃度ドープ
されたn型エミッタおよびn型キャップ層がp−InG
aAs上に存在するため、n型層中の正に帯電した空間
電荷の影響で水素の結晶外への脱離が阻害されてしま
い、効果的に脱水素化できないという問題点があった。
また、成長をベース層までで中断して窒素中で熱処理を
行う手法と考えられるが、窒素雰囲気中で脱水素化を行
った後にエミッタ層の成長を再開した場合は、各種成長
原料から活性水素が発生するため、再び炭素添加層(ベ
ース層)の水素化が生じ、結果として炭素添加層の抵抗
率を下げられないことが問題であった。
It is known that heat treatment in nitrogen is effective as a method for reactivating carbon inactivated by hydrogenation. However, HBT
Even after annealing after growing the structure, the highly doped n-type emitter and n-type cap layer remain
Since it is present on aAs, the elimination of hydrogen out of the crystal is hindered by the influence of positively charged space charges in the n-type layer, and there has been a problem that dehydrogenation cannot be performed effectively.
Also, it is considered that the heat treatment is performed in nitrogen while the growth is interrupted up to the base layer. , Hydrogenation of the carbon-added layer (base layer) occurs again, resulting in a problem that the resistivity of the carbon-added layer cannot be lowered.

【0005】本発明は上記問題点を解決するために、炭
素を不純物として含むベース層を有するヘテロ接合バイ
ポーラトランジスタの成長法において、炭素不純物の水
素化率を低減させる技術を得ることを目的とする。
An object of the present invention is to provide a method for growing a heterojunction bipolar transistor having a base layer containing carbon as an impurity in order to solve the above-mentioned problems, and to obtain a technique for reducing the hydrogenation rate of carbon impurities. .

【0006】[0006]

【課題を解決するための手段】上記目的は、半導体基板
上にコレクタ層、炭素が不純物として添加されているp
型のベース層およびn型の第1のエミッタ層を、気相成
長法により順次堆積するバイポーラトランジスタの作製
方法において、上記炭素を添加したベース層を成長した
のち、n型のエミッタ層、およびn型またはi型の第1
キャップ層を順次堆積し、上記半導体層構造を不活性ガ
ス雰囲気中で炭素不純物の活性化熱処理を行ったのち、
n型の第2のエミッタ層およびn型の第2のキャップ層
を、順次再成長することにより達成できる。
SUMMARY OF THE INVENTION The object of the present invention is to provide a collector layer on a semiconductor substrate and a p-type semiconductor having carbon added as an impurity.
In the method of manufacturing a bipolar transistor in which a base layer of n-type and a first emitter layer of n-type are sequentially deposited by a vapor deposition method, after growing the base layer to which the carbon is added, an n-type emitter layer and n Type or i-type first
After sequentially depositing a cap layer, the semiconductor layer structure is subjected to a carbon impurity activation heat treatment in an inert gas atmosphere,
This can be achieved by sequentially regrowing the n-type second emitter layer and the n-type second cap layer.

【0007】[0007]

【発明の実施の形態】本発明は、図1(a)に示すよう
に、基板6上にn−InGaAsコレクタ電極層5、i
−InGaAsコレクタ層4、Cドープp−InGaA
sベース層3、第1のn−InPエミッタ層2、第1の
i−InGaAsキャップ層1を順次MOCVD法によ
り成長した層構造を、窒素雰囲気中で550℃5分間の
熱処理を行うが、この不活性ガス中の熱処理で、炭素を
添加したInGaAsに残留した水素が上記第1のn−
InPエミッタ層2および第1のi−InGaAsキャ
ップ層1を通して結晶から離脱し、炭素の活性化率は1
00%近くまで向上する。つぎに第1のi−InGaA
sのキャップ層1をエッチングで除去したのち、このウ
ェハを再び成長装置に入れ、第2のn−InPエミッタ
層7および第2のn−InGaAsキャップ層8を図1
(c)のように成長するが、このとき成長温度を480
℃以下にすることにより、n−InP層の水素透過率を
低く抑え、炭素がドープされたベース層の水素化を防ぐ
ことができる。すなわち、この工程では脱水素化工程よ
りも一定温度以上低い温度で再成長を行うことにより、
第1のエミッタ層2を水素に対するバリアとして働かせ
ている。
DETAILED DESCRIPTION OF THE INVENTION As shown in FIG. 1 (a), an n-InGaAs collector electrode layer 5, i
-InGaAs collector layer 4, C-doped p-InGaAs
The layer structure in which the s base layer 3, the first n-InP emitter layer 2, and the first i-InGaAs cap layer 1 are sequentially grown by MOCVD is subjected to a heat treatment at 550 ° C. for 5 minutes in a nitrogen atmosphere. Hydrogen remaining in carbon-added InGaAs by heat treatment in an inert gas is reduced to the first n-
The crystal is separated from the crystal through the InP emitter layer 2 and the first i-InGaAs cap layer 1, and the activation rate of carbon is 1
Improve to nearly 00%. Next, the first i-InGaAs
After the s cap layer 1 was removed by etching, the wafer was put into the growth apparatus again, and the second n-InP emitter layer 7 and the second n-InGaAs cap layer 8 were removed as shown in FIG.
The growth is performed as shown in FIG.
By setting the temperature to not more than ° C., the hydrogen permeability of the n-InP layer can be kept low, and the hydrogenation of the carbon-doped base layer can be prevented. In other words, in this step, by performing regrowth at a temperature lower than a certain temperature than the dehydrogenation step,
The first emitter layer 2 functions as a barrier against hydrogen.

【0008】発明者は上記熱処理工程で有効に脱水素化
が行える条件、すなわちn−InPエミッタ層7の水素
透過率を高く保つことができる条件が、第1のエミッタ
層厚、第1のキャップ層厚さ、第1のエミッタ層のキャ
リア濃度、熱処理温度および熱処理時間と深い相関関係
にあると考えて、注意深く検討を行った結果は、第1の
エミッタ層2および第1のキャップ層1の合計の膜厚は
1000Å以下であり、かつ第1のエミッタ層2および
第1のキャップ層の合計のシート不純物濃度が5×10
10/cm2から2×1013/cm2までの範囲にあり、熱
処理温度が図2に示すように520℃以上であり、その
工程が1分以上である場合に効果的であることを確認し
た。一方、再成長の条件に関しては、上記第1のキャッ
プ層1を除去した段階で、上記第1のInPエミッタ層
2のシート不純物濃度が5×1010/cm2から2×1
13/cm2までの範囲にあり、その成長温度が480
℃以下であれば結晶中への水素の侵入を防ぐことがで
き、n−InPエミッタ層の水素透過率を低く保つこと
ができることを確認した(図2)。
The inventor has determined that the conditions under which dehydrogenation can be effectively performed in the heat treatment step, that is, the conditions under which the hydrogen permeability of the n-InP emitter layer 7 can be kept high, are the first emitter layer thickness, the first cap Considering that there is a deep correlation with the layer thickness, the carrier concentration of the first emitter layer, the heat treatment temperature and the heat treatment time, the result of careful examination shows that the first emitter layer 2 and the first cap layer 1 The total film thickness is 1000 ° or less, and the total sheet impurity concentration of the first emitter layer 2 and the first cap layer is 5 × 10 5
It is in the range of 10 / cm 2 to 2 × 10 13 / cm 2 , and it is confirmed that the heat treatment is effective when the heat treatment temperature is 520 ° C. or more as shown in FIG. 2 and the process is 1 minute or more. did. On the other hand, regarding the conditions for regrowth, at the stage where the first cap layer 1 was removed, the sheet impurity concentration of the first InP emitter layer 2 was 5 × 10 10 / cm 2 to 2 × 1
0 13 / cm 2 and the growth temperature is 480
It was confirmed that when the temperature was lower than or equal to ° C., intrusion of hydrogen into the crystal could be prevented, and the hydrogen permeability of the n-InP emitter layer could be kept low (FIG. 2).

【0009】[0009]

【実施例】本発明をInP/InGaAs・HBTの成
長工程に適用した実施例を、図1に基づいて説明する。
図1(a)に示すような層構造をMOCVD法により成
長する。図において、1は第1のi−InGaAsキャ
ップ層、2は第1のn−InPエミッタ層、3はCドー
プp−InGaAsベース層、4はi−InGaAsコ
レクタ層、5はn−InGaAsコレクタ電極層、6は
InP基板である。ここで、上記n−InPエミッタ層
2の膜厚およびキャリア濃度はそれぞれ200Åおよび
3×1017/cm3(シートキャリア濃度6×1011
cm2)、i−InGaAsキャップ層1の厚さは50
Åとした。つぎに、このウェハを成長装置から取り出
し、窒素雰囲気中において550℃5分間の熱処理を行
う。この条件で熱処理を行うことにより、炭素を添加し
たInGaAs中に残留した水素がi−InPエミッタ
層2およびi−InGaAs層1を通して結晶中から脱
離し、アクセプタとしての炭素の活性化率はほぼ100
%まで向上する。ここで用いた試料では成長直後のキャ
リア濃度は1×1019/cm3程度であったが、550
℃5分間の熱処理を行うことにより、キャリア濃度4×
1019/cm3程度にまで図2に示すように向上した。
つぎに、上記第1のi−InGaAsキャップ層1を図
1(b)に示すようにエッチングにより除去する。この
とき、適当な溶液(例えば、硫酸、過酸化水素、及び水
の混合液)を用いることによりInGaAsのみを選択
的にエッチングすることができ、InGaAs/InP
界面においてエッチングを制御性良く停止することがで
きる。このi−InGaAs層は熱処理による結晶表面
の劣化を抑制するために設けてあり、この層をエッチン
グにより除去することで品質のよい結晶表面を露出させ
ることができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a growth process of InP / InGaAs.HBT will be described with reference to FIG.
A layer structure as shown in FIG. 1A is grown by MOCVD. In the figure, 1 is a first i-InGaAs cap layer, 2 is a first n-InP emitter layer, 3 is a C-doped p-InGaAs base layer, 4 is an i-InGaAs collector layer, and 5 is an n-InGaAs collector electrode. Layer 6 is an InP substrate. Here, the film thickness and carrier concentration of the n-InP emitter layer 2 are 200 ° and 3 × 10 17 / cm 3 (sheet carrier concentration of 6 × 10 11 / cm 3 ).
cm 2 ), and the thickness of the i-InGaAs cap layer 1 is 50
Å Next, the wafer is taken out of the growth apparatus and heat-treated at 550 ° C. for 5 minutes in a nitrogen atmosphere. By performing heat treatment under these conditions, hydrogen remaining in the InGaAs to which carbon is added is desorbed from the crystal through the i-InP emitter layer 2 and the i-InGaAs layer 1, and the activation rate of carbon as an acceptor is almost 100%.
%. In the sample used here, the carrier concentration immediately after the growth was about 1 × 10 19 / cm 3 , but 550
Carrier concentration of 4 ×
It improved to about 10 19 / cm 3 as shown in FIG.
Next, the first i-InGaAs cap layer 1 is removed by etching as shown in FIG. At this time, by using an appropriate solution (for example, a mixed solution of sulfuric acid, hydrogen peroxide, and water), only InGaAs can be selectively etched, and InGaAs / InP
Etching can be stopped at the interface with good controllability. This i-InGaAs layer is provided in order to suppress the deterioration of the crystal surface due to the heat treatment. By removing this layer by etching, a high-quality crystal surface can be exposed.

【0010】つぎにウェハを再度成長装置に導入し、第
2のn−InPエミッタ層7および第2のn−InGa
Asキャップ層8を図1(c)のように再成長する。こ
のとき、成長温度を480℃以下にすることにより、n
−InP層の水素透過率を低く抑えることができ(図
2)、炭素がドープされたベース層3の水素化を防ぐこ
とができる。すなわちこの工程では、脱水素化工程より
も一定温度以上低い温度で再成長を行うことにより、第
1のエミッタ層2を水素に対するバリアとして働かせて
いる。
Next, the wafer is again introduced into the growth apparatus, and the second n-InP emitter layer 7 and the second n-InGa
The As cap layer 8 is regrown as shown in FIG. At this time, by setting the growth temperature to 480 ° C. or less, n
-The hydrogen permeability of the InP layer can be kept low (FIG. 2), and the hydrogenation of the carbon-doped base layer 3 can be prevented. That is, in this step, the first emitter layer 2 acts as a barrier against hydrogen by performing regrowth at a temperature lower than a certain temperature in the dehydrogenation step.

【0011】本実施例ではウェハを一旦成長装置の外へ
出し熱処理およびエッチングを行ったのち、再度成長装
置へ導入し再成長を行ったが、その一部もしくは全部の
工程を成長室内で連続して行うこともできる。すなわ
ち、成長室内に窒素ガス等を導入することによる窒素雰
囲気中アニールおよび塩素系ガス等を用いたInGaA
s層およびInP層のドライエッチングを行うことが可
能である。また、本実施例では表面保護層として第1の
InGaAsキャップ層1を用いたが、最初の工程で成
長する層構造を第1のInPエミッタ層2までとし、ア
ニール後上記第1のエミッタ層の一部をエッチングで除
去する工程で代用することもできる。さらにアニール条
件や固体燐ソースの併用等によりアニール中の結晶表面
品質の劣化を低く抑えることも可能であり、その場合は
上記第1のInPエミッタ層の一部をエッチングで除去
する工程を省略することもある。コレクタ層にはInP
を用いることがあり、第2のキャップ層がInPで構成
されることもある。一方、材料系に関してはInP/I
nGaAs・HBTの場合について述べたが、InAl
(Ga)As/InGaAs、AlGaAs/(Al)
GaAs、InGaP/GaAs、InAlAs/Ga
AsSb、InP/GaAsSb等の他の材料を用いた
HBTに対しても広く用いることができる。また、熱処
理に用いる雰囲気ガスとして窒素の場合について述べた
が、アルゴンやヘリウム等の他の不活性ガスを用いるこ
とによっても、同様の効果が得られる。
In this embodiment, the wafer is once taken out of the growth apparatus, subjected to heat treatment and etching, and then introduced into the growth apparatus again for regrowth. However, a part or all of the steps are continuously performed in the growth chamber. You can also do it. That is, annealing in a nitrogen atmosphere by introducing a nitrogen gas or the like into the growth chamber and InGaAs using a chlorine-based gas or the like.
Dry etching of the s layer and the InP layer can be performed. In this embodiment, the first InGaAs cap layer 1 is used as the surface protection layer. However, the layer structure to be grown in the first step is up to the first InP emitter layer 2, and after annealing, the first emitter layer 2 is formed. A process of removing a part by etching can be used instead. Furthermore, it is also possible to suppress the deterioration of the crystal surface quality during annealing by annealing conditions, the combined use of a solid phosphorus source, and the like. In this case, the step of removing a part of the first InP emitter layer by etching is omitted. Sometimes. InP for the collector layer
May be used, and the second cap layer may be composed of InP. On the other hand, regarding material systems, InP / I
The case of nGaAs-HBT was described, but InAl
(Ga) As / InGaAs, AlGaAs / (Al)
GaAs, InGaP / GaAs, InAlAs / Ga
It can be widely used for HBTs using other materials such as AsSb and InP / GaAsSb. Although the case where nitrogen is used as the atmosphere gas used for the heat treatment has been described, the same effect can be obtained by using another inert gas such as argon or helium.

【0012】[0012]

【発明の効果】上記のように本発明によるバイポーラト
ランジスタの作製方法は、半導体基板上にコレクタ層、
炭素が不純物として添加されているp型のベース層およ
びn型の第1エミッタ層を、気相成長法により順次堆積
するバイポーラトランジスタの作製方法において、上記
炭素を添加したベース層を成長したのち、n型のエミッ
タ層、およびn型またはi型の第1キャップ層を順次堆
積し、上記半導体層構造を不活性ガス雰囲気中で炭素不
純物の活性化熱処理を行ったのち、n型の第2のエミッ
タ層およびn型の第2のキャップ層を、順次再成長する
ことにより、上記ベース層に炭素を不純物として添加し
た化合物半導体を用いたHBTを成長する場合に、ベー
ス層中の炭素の活性化率の向上を図ることができ、より
高いベース層キャリア濃度の実現による素子特性の向上
を図ることができる。
As described above, the method for fabricating a bipolar transistor according to the present invention comprises the steps of: providing a collector layer on a semiconductor substrate;
In a method for manufacturing a bipolar transistor in which a p-type base layer to which carbon is added as an impurity and an n-type first emitter layer are sequentially deposited by a vapor deposition method, after growing the base layer to which the carbon is added, After sequentially depositing an n-type emitter layer and an n-type or i-type first cap layer, the semiconductor layer structure is subjected to a carbon impurity activation heat treatment in an inert gas atmosphere, and then an n-type second The emitter layer and the n-type second cap layer are sequentially re-grown to activate the carbon in the base layer when growing an HBT using a compound semiconductor in which carbon is added as an impurity to the base layer. Therefore, the device characteristics can be improved by realizing a higher base layer carrier concentration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明をInP/InGaAs・HBTに適用
した実施例で、(a)〜(c)はその製作工程を示す図
である。
FIGS. 1A to 1C show an embodiment in which the present invention is applied to an InP / InGaAs.HBT, and FIGS.

【図2】CドープInGaAs層中のキャリア濃度の熱
処理温度依存性を示す図である。
FIG. 2 is a diagram showing a heat treatment temperature dependency of a carrier concentration in a C-doped InGaAs layer.

【符号の説明】[Explanation of symbols]

1 第1キャップ層 2 第1エミッタ層 3 ベース層 4 コレクタ層 6 半導体基板 7 第2エミッタ層 8 第2キャップ層 DESCRIPTION OF SYMBOLS 1 1st cap layer 2 1st emitter layer 3 Base layer 4 Collector layer 6 Semiconductor substrate 7 2nd emitter layer 8 2nd cap layer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/331 H01L 21/205 H01L 21/324 H01L 29/205 H01L 29/73 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/331 H01L 21/205 H01L 21/324 H01L 29/205 H01L 29/73

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上にコレクタ層、炭素が不純物
として添加されているp型のベース層およびn型第1の
エミッタ層を、気相成長法により順次堆積するバイポー
ラトランジスタの作製方法において、上記炭素を添加し
たベース層を成長したのち、n型のエミッタ層、および
n型またはi型の第1キャップ層を順次堆積し、上記半
導体層構造を不活性ガス雰囲気中で炭素不純物の活性化
熱処理を行ったのち、n型の第2のエミッタ層およびn
型の第2のキャップ層を、順次再成長することを特徴と
したバイポーラトランジスタの作製方法。
1. A method for manufacturing a bipolar transistor, comprising: sequentially depositing a collector layer, a p-type base layer doped with carbon as an impurity, and an n-type first emitter layer on a semiconductor substrate by a vapor deposition method. After growing the carbon-added base layer, an n-type emitter layer and an n-type or i-type first cap layer are sequentially deposited, and the semiconductor layer structure is activated with carbon impurities in an inert gas atmosphere. After the heat treatment, the n-type second emitter layer and n-type
A method for manufacturing a bipolar transistor, comprising sequentially regrowing a second cap layer of a mold.
【請求項2】上記第1のエミッタ層と第1のキャップ層
の合計の膜厚が1000Å以下で、かつ合計のシート不
純物濃度が5×1010から2×1013cm-2の範囲にあ
り、また、上記活性化熱処理が520℃以上でかつ1分
間以上行われ、さらに上記再成長が480℃以下で行わ
れることを特徴とする請求項1記載のバイポーラトラン
ジスタの作製方法。
2. A following total thickness 1000Å of said first emitter layer and the first cap layer, and the sheet impurity concentration of the total has from 5 × 10 10 in the range of 2 × 10 13 cm -2 2. The method according to claim 1, wherein the activation heat treatment is performed at 520 ° C. or more for 1 minute or more, and the regrowth is performed at 480 ° C. or less.
【請求項3】上記半導体基板がInP、ベース層がIn
GaAs、コレクタ層がInGaAsまたはInP、第
1および第2のエミッタ層がInP、第1および第2の
キャップ層がInGaAsで構成されることを特徴とす
る請求項1記載のバイポーラトランジスタの作製方法。
3. The method according to claim 1, wherein the semiconductor substrate is InP, and the base layer is InP.
2. The method according to claim 1, wherein the collector layer is made of InGaAs or InP, the first and second emitter layers are made of InP, and the first and second cap layers are made of InGaAs.
JP01010996A 1996-01-24 1996-01-24 Method for manufacturing bipolar transistor Expired - Lifetime JP3227083B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01010996A JP3227083B2 (en) 1996-01-24 1996-01-24 Method for manufacturing bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01010996A JP3227083B2 (en) 1996-01-24 1996-01-24 Method for manufacturing bipolar transistor

Publications (2)

Publication Number Publication Date
JPH09205101A JPH09205101A (en) 1997-08-05
JP3227083B2 true JP3227083B2 (en) 2001-11-12

Family

ID=11741156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01010996A Expired - Lifetime JP3227083B2 (en) 1996-01-24 1996-01-24 Method for manufacturing bipolar transistor

Country Status (1)

Country Link
JP (1) JP3227083B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068284A (en) 1998-08-19 2000-03-03 Sharp Corp Manufacture of heterojunction bipolar transistor, and power amplifier
US6316795B1 (en) * 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
WO2002021599A2 (en) * 2000-09-08 2002-03-14 Showa Denko K.K. Compound semiconductor multilayer structure and bipolar transistor using the same
JP3843884B2 (en) 2002-04-23 2006-11-08 住友電気工業株式会社 Bipolar transistor manufacturing method
JP4725443B2 (en) * 2006-07-10 2011-07-13 住友電気工業株式会社 Bipolar transistor manufacturing method

Also Published As

Publication number Publication date
JPH09205101A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
JP2791138B2 (en) Method and integrated circuit for forming heteroepitaxial structure
EP1488460B1 (en) Delta doped group III-V nitride HEMT
JP2817995B2 (en) III-V compound semiconductor heterostructure substrate and III-V compound heterostructure semiconductor device
JP3368452B2 (en) Compound semiconductor device and method of manufacturing the same
US6258685B1 (en) Method of manufacturing hetero-junction bipolar transistor
JP3227083B2 (en) Method for manufacturing bipolar transistor
JP3158651B2 (en) Compound semiconductor and method of manufacturing the same
JP3326704B2 (en) Method of manufacturing III / V compound semiconductor device
JP3843884B2 (en) Bipolar transistor manufacturing method
JP3156909B2 (en) Vapor growth method of semiconductor laminated structure
US7550786B2 (en) Compound semiconductor epitaxial substrate
JP3277809B2 (en) Compound semiconductor crystal growth method and heterojunction bipolar transistor
JPH0964054A (en) Manufacture of bipolar transistor
JP2000133654A (en) Manufacture of bipolar transistor
JP3592922B2 (en) Compound semiconductor substrate
JP3502267B2 (en) Manufacturing method of bipolar transistor
US7397062B2 (en) Heterojunction bipolar transistor with improved current gain
JP2000223498A (en) Fabrication of semiconductor device and heterojunction bipolar transistor, and amplifier
JP4725443B2 (en) Bipolar transistor manufacturing method
JPH07211729A (en) Hetero-junction bipolar transistor (hbt) and its manufacture
JP2002025922A (en) Method for manufacturing iii-v compound semiconductor
JPH02152239A (en) Manufacture of semiconductor device
JP2000174033A (en) Heterojunction bipolar transistor and its manufacture
JPH05152219A (en) Manufacture of compound semiconductor device
JP2004134548A (en) Method for manufacturing heterojunction bipolar transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term