JPH0659910U - Overcurrent protection circuit - Google Patents

Overcurrent protection circuit

Info

Publication number
JPH0659910U
JPH0659910U JP569293U JP569293U JPH0659910U JP H0659910 U JPH0659910 U JP H0659910U JP 569293 U JP569293 U JP 569293U JP 569293 U JP569293 U JP 569293U JP H0659910 U JPH0659910 U JP H0659910U
Authority
JP
Japan
Prior art keywords
output
transistor
overcurrent
output transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP569293U
Other languages
Japanese (ja)
Inventor
正三 落合
賢一 上岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP569293U priority Critical patent/JPH0659910U/en
Publication of JPH0659910U publication Critical patent/JPH0659910U/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 過電流による保護動作後の復帰時に再度大電
流が流れることなく通常状態に戻ることができるように
なる。 【構成】 第一の出力トランジスタと並列に第二の出力
トランジスタと第一第二の過電流を検出する過電流検出
手段を設け、過電流時には第一の出力トランジスタを停
止させ第二の出力トランジスタにより保護電流を負荷に
供給させるようにした。
(57) [Abstract] [Purpose] It becomes possible to return to the normal state without a large current again when returning after protection operation due to overcurrent. A second output transistor and an overcurrent detection means for detecting the first and second overcurrents are provided in parallel with the first output transistor, and the first output transistor is stopped when the overcurrent is detected. Therefore, the protection current is supplied to the load.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は安定化電源回路に用いられる過電流保護回路に関する。 The present invention relates to an overcurrent protection circuit used in a stabilized power supply circuit.

【0002】[0002]

【従来の技術】[Prior art]

図4は従来の過電流保護回路の一実施例を示す。 図において、1は基準電圧源、2は差動増幅器、3は過電流検出回路、4は入 力端子、5は出力端子、6は接地端子、Q1は第一の出力トランジスタ、Q3、 Q8はP型MOSトランジスタ、Q7はN型MOSトランジスタ、R1、R2、 R3、R4、は抵抗である。 第一の出力トランジスタQ1はドレインが入力端子4に接続され、ゲートが差 動増幅器2の出力と、トランジスタQ3のソースと、Q8のゲートに接続されて いる。さらに、ソースには出力端子5が接続されており、出力端子5には抵抗R 1、R2が直列に接続され、他端は接地されている。その中間点が差動増幅器2 の非反転入力に接続されている。また、入力端子4にはトランジスタQ3、Q8 のドレインと、抵抗R4を介してトランジスタQ7のドレインとQ3のゲートに 接続されトランジスタQ7のソースは出力端子5と抵抗R3を介してトランジス タQ7のゲートとQ8のソースに接続されている。一方、差動増幅器2の反転入 力には基準電圧源1が接続されている。トランジスタQ7、Q8と抵抗R3によ り過電流検出回路3が構成されている。 FIG. 4 shows an embodiment of a conventional overcurrent protection circuit. In the figure, 1 is a reference voltage source, 2 is a differential amplifier, 3 is an overcurrent detection circuit, 4 is an input terminal, 5 is an output terminal, 6 is a ground terminal, Q1 is a first output transistor, Q3 and Q8 are A P-type MOS transistor, Q7 is an N-type MOS transistor, and R1, R2, R3, and R4 are resistors. The drain of the first output transistor Q1 is connected to the input terminal 4, and the gate is connected to the output of the differential amplifier 2, the source of the transistor Q3, and the gate of Q8. Further, the output terminal 5 is connected to the source, the resistors R 1 and R 2 are connected in series to the output terminal 5, and the other end is grounded. Its midpoint is connected to the non-inverting input of the differential amplifier 2. Further, the input terminal 4 is connected to the drains of the transistors Q3 and Q8, the drain of the transistor Q7 via the resistor R4 and the gate of Q3, and the source of the transistor Q7 is connected to the output terminal 5 and the gate of the transistor Q7 via the resistor R3. And connected to the source of Q8. On the other hand, the reference voltage source 1 is connected to the inverting input of the differential amplifier 2. The transistors Q7 and Q8 and the resistor R3 form an overcurrent detection circuit 3.

【0003】 このような構成なので、入力電圧に対して出力される出力電圧を抵抗R1、R 2による分圧比で分圧し、差動増幅器2に帰還させ、基準電圧源1の電圧と比較 して、第一の出力トランジスタQ1のゲート電圧を制御して電圧の安定を行なっ ている。 出力端子5に大きな負荷が加わると、出力電流の上昇により、第一の出力トラ ンジスタQ1に大きな電流が流れ、同時にトランジスタQ8、抵抗R3に流れる 電流も増加し、抵抗R3の両端の電圧がトランジスタQ7のしきい値電圧以上と なり、トランジスタQ7はONする。その結果、トランジスタQ3がONするの で第一の出力トランジスタQ1のゲート電圧が「H」となり、OFFすることに なり、電流が遮断され回路を保護する。With such a configuration, the output voltage output with respect to the input voltage is divided by the voltage dividing ratio of the resistors R1 and R2, fed back to the differential amplifier 2, and compared with the voltage of the reference voltage source 1. The gate voltage of the first output transistor Q1 is controlled to stabilize the voltage. When a large load is applied to the output terminal 5, a large current flows through the first output transistor Q1 due to the increase in the output current, and at the same time, the current flowing through the transistor Q8 and the resistor R3 also increases, and the voltage across the resistor R3 changes. When the voltage exceeds the threshold voltage of Q7, the transistor Q7 turns on. As a result, since the transistor Q3 is turned on, the gate voltage of the first output transistor Q1 becomes "H" and turned off, and the current is cut off to protect the circuit.

【0004】[0004]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかし、上記のような特性をもたせた回路では、過電流による保護動作後の復 帰時に、再度出力に大電流が流れてしまうという問題があった。本考案は上記の 問題を解消し、復帰時にも大電流が流れずに通常状態に戻ることのできる過電流 保護回路を提供することを目的とする。 However, the circuit having the above characteristics has a problem that a large current flows again to the output when returning after the protection operation due to the overcurrent. An object of the present invention is to solve the above problems and to provide an overcurrent protection circuit that can return to a normal state without a large current flowing even when returning.

【0005】[0005]

【課題を解決するための手段】[Means for Solving the Problems]

本考案の過電流保護回路は第一の出力トランジスタと並列に第2の出力トラン ジスタと、第一、第二の出力トランジスタの過電流を検出する過電流検出手段を 設け、過電流検出時は第一の出力トランジスタを停止させ、第二の出力トランジ スタにより保護回路を負荷に供給させるように構成した。 The overcurrent protection circuit of the present invention is provided with a second output transistor in parallel with the first output transistor and an overcurrent detection means for detecting an overcurrent of the first and second output transistors. The first output transistor is stopped, and the protection circuit is supplied to the load by the second output transistor.

【0006】[0006]

【作用】[Action]

このように構成することにより、過電流時には第一の出力トランジスタは瞬時 に停止され、出力電流値が急速に低下し、電源回路は保護される。過電流検出後 は第二の出力トランジスタによって保護電流を負荷に流し続けているので、復帰 時には大電流を流すことなく通常状態に戻ることができる。 With this configuration, the first output transistor is instantaneously stopped at the time of overcurrent, the output current value is rapidly reduced, and the power supply circuit is protected. After the overcurrent is detected, the protection current continues to flow to the load by the second output transistor, so it is possible to return to the normal state without supplying a large current when returning.

【0007】[0007]

【実施例】【Example】

図1に本考案における説明図を示す。図において、図4と同一符合は同一また は相当するものを示し、Q2は第二の出力トランジスタである。第一の出力トラ ンジスタと第二の出力トランジスタのドレインを入力端子に、ソースを出力端子 にそれぞれ並列に接続し、ゲートを過電流検出回路に接続し、第一、第二の出力 トランジスタのゲート電圧を制御するように構成した。 この回路の動作は、通常状態では第一第二の出力トランジスタQ1、Q2に流 れる出力電流を過電流検出回路3により検出しており、過電流を検出するとトラ ンジスタQ3がONし、第一の出力トランジスタQ1はOFFする。これにより 、瞬時に出力電圧の降下と出力電流の減少を行なっている。 しかし、第2の出力トランジスタQ2はONしたままであり、保護電流を負荷 に供給させており、復帰動作時は第二の出力トランジスタQ2に流れる出力電流 を過電流検出回路3で検出しているので、過電流検出時とは異なる特性を示し、 過電流値に戻らず、通常状態に復帰する。この動作状態を図3に示す。 FIG. 1 shows an explanatory view of the present invention. In the figure, the same reference numerals as those in FIG. 4 indicate the same or corresponding ones, and Q2 is a second output transistor. Connect the drains of the first and second output transistors to the input terminal and the sources to the output terminal in parallel, connect the gates to the overcurrent detection circuit, and connect the gates of the first and second output transistors. It was configured to control the voltage. In the operation of this circuit, the output current flowing in the first and second output transistors Q1 and Q2 is detected by the overcurrent detection circuit 3 in the normal state, and when the overcurrent is detected, the transistor Q3 is turned on, Output transistor Q1 is turned off. As a result, the output voltage and output current are instantaneously reduced. However, the second output transistor Q2 remains ON, the protection current is supplied to the load, and the output current flowing through the second output transistor Q2 is detected by the overcurrent detection circuit 3 during the recovery operation. Therefore, it shows a different characteristic from that at the time of overcurrent detection, and returns to the normal state without returning to the overcurrent value. This operating state is shown in FIG.

【0008】 図2は本考案の過電流保護回路を具体的に示した一実施例である。 図において、図1、図4と同一符合は同一または相当するものを示し、Q4は N型MOSトランジスタ、Q5、Q6、Q9はP型MOSトランジスタ、Q10 、Q11、Q12はインバータ、R5は抵抗である。第一の出力トランジスタと 並列に第二の出力トランジスタを設け、第一、第二の出力トランジスタQ1、Q 2のドレインを入力端子4に、ソースを出力端子5に接続し、第一の出力トラン ジスタQ1のゲートがトランジスタQ4、Q5からなるトランスミッションゲー トを介して差動増幅器2の出力と、トランジスタQ3のソースとQ9のゲートに 接続されている。第二の出力トランジスタQ2のゲートは差動増幅器2の出力と 、トランジスタQ8のゲートに接続されている。さらに、第一、第二の出力トラ ンジスタQ1、Q2のソースは出力端子5に接続されており、出力端子5には抵 抗R1、R2が直列に接続され、他端は接地されている。その中間点が差動増幅 器2の非反転入力に接続されている。また入力端子4にはトランジスタQ6、Q 8、Q9のドレインと、抵抗R4を介してトランジスタQ7のドレインとQ6の ゲートに接続され、トランジスタQ7のソースは出力端子5と、抵抗R3を介し てトランジスタQ7のゲートと、Q8、Q9のソースに接続されている。トラン ジスタQ6のソースにはインバータQ10、Q11、Q12が直列に接続され、 抵抗R5を介して接地されている。また、インバータQ10の出力はトランジス タQ3のゲートに接続されている。一方、差動増幅器2の反転入力には基準電圧 源1が接続されている。 トランジスタQ4、Q5、Q6、Q7、Q8、とインバータQ10、Q11、 Q12、抵抗R3、R4、R5により過電流検出回路3が構成されている。FIG. 2 shows an embodiment of the overcurrent protection circuit of the present invention. In the figure, the same reference numerals as those in FIGS. 1 and 4 denote the same or corresponding parts. Q4 is an N-type MOS transistor, Q5, Q6 and Q9 are P-type MOS transistors, Q10, Q11 and Q12 are inverters, and R5 is a resistor. is there. A second output transistor is provided in parallel with the first output transistor. The drains of the first and second output transistors Q1 and Q2 are connected to the input terminal 4 and the sources are connected to the output terminal 5, and the first output transistor is connected. The gate of the transistor Q1 is connected to the output of the differential amplifier 2, the source of the transistor Q3 and the gate of Q9 via a transmission gate composed of transistors Q4 and Q5. The gate of the second output transistor Q2 is connected to the output of the differential amplifier 2 and the gate of the transistor Q8. Further, the sources of the first and second output transistors Q1 and Q2 are connected to the output terminal 5, the resistors R1 and R2 are connected in series to the output terminal 5, and the other end is grounded. The intermediate point is connected to the non-inverting input of the differential amplifier 2. The input terminal 4 is connected to the drains of the transistors Q6, Q8, Q9 and the drain of the transistor Q7 and the gate of Q6 via the resistor R4. The source of the transistor Q7 is connected to the output terminal 5 and the transistor via the resistor R3. It is connected to the gate of Q7 and the sources of Q8 and Q9. Inverters Q10, Q11, Q12 are connected in series to the source of the transistor Q6, and are grounded via a resistor R5. The output of the inverter Q10 is connected to the gate of the transistor Q3. On the other hand, the reference voltage source 1 is connected to the inverting input of the differential amplifier 2. The transistors Q4, Q5, Q6, Q7, Q8, the inverters Q10, Q11, Q12, and the resistors R3, R4, R5 constitute the overcurrent detection circuit 3.

【0009】 この回路の動作は、トランジスタQ8、Q9と抵抗R3により、第一、第二の 出力トランジスタQ1、Q2の流す出力電流を検出しており、通常状態ではトラ ンジスタQ8、Q9はともにONとなっている。出力端子の負荷の変動によって 第一、第二の出力トランジスタQ1、Q2の出力電流が増加すると、トランジス タQ8、Q9、抵抗R3に流れる電流も増加する。抵抗R3の両端の電圧が上昇 し、過電流値になると、トランジスタQ7がONとなる。これに続いて抵抗R4 の電位が低下し、トランジスタQ6のしきい値電圧以上になり、トランジスタQ 6がONする。トランジスタQ6がONすると抵抗R5の電位が接地電圧Vss から入力電圧Vinとなり、インバータQ12の入力が「L」から「H」となり 、インバータQ11、Q10は順次反転する。インバータQ11の出力は「H」 、Q10の出力は「L」となりトランジスタQ4、Q5からなるトランスミッシ ョンゲートはOFFし、反転増幅器2の出力は第一の出力トランジスタQ1のゲ ートに加えられない。同時にトランジスタQ3はONするので第一の出力トラン ジスタQ1とトランジスタQ9は完全にOFFし、出力電流が低下することによ り回路の保護動作を行なう。 この保護状態では、第二の出力トランジスタQ2の出力電流をトランジスタQ 8、抵抗R3により検出しているので、復帰時には保護電流が最大値となり、大 電流が流れることはない。復帰動作は抵抗R3の電位がトランジスタQ7のしき い値電圧以下となることにより、トランジスタQ7がOFFし、Q6がON、イ ンバータQ10、Q11、Q12が反転し、Q4、Q5がON、Q3OFFとな り再び通常状態の動作に戻り、第一、第二の出力トランジスタQ1、Q2により 出力を供給することになる。In the operation of this circuit, the output currents of the first and second output transistors Q1 and Q2 are detected by the transistors Q8 and Q9 and the resistor R3, and both transistors Q8 and Q9 are turned on in the normal state. Has become. When the output currents of the first and second output transistors Q1 and Q2 increase due to the fluctuation of the load at the output terminal, the currents flowing through the transistors Q8 and Q9 and the resistor R3 also increase. When the voltage across the resistor R3 rises and reaches an overcurrent value, the transistor Q7 turns on. Following this, the potential of the resistor R4 decreases and becomes equal to or higher than the threshold voltage of the transistor Q6, and the transistor Q6 is turned on. When the transistor Q6 is turned on, the potential of the resistor R5 changes from the ground voltage Vss to the input voltage Vin, the input of the inverter Q12 changes from "L" to "H", and the inverters Q11 and Q10 are sequentially inverted. The output of the inverter Q11 becomes "H", the output of Q10 becomes "L", the transmission gate composed of the transistors Q4 and Q5 is turned off, and the output of the inverting amplifier 2 is not added to the gate of the first output transistor Q1. . At the same time, the transistor Q3 is turned on, so that the first output transistor Q1 and the transistor Q9 are completely turned off, and the output current is reduced to protect the circuit. In this protection state, since the output current of the second output transistor Q2 is detected by the transistor Q8 and the resistor R3, the protection current becomes the maximum value at the time of restoration, and a large current does not flow. In the reset operation, when the potential of the resistor R3 becomes less than the threshold voltage of the transistor Q7, the transistor Q7 turns off, Q6 turns on, the inverters Q10, Q11, Q12 invert, and Q4, Q5 turn on, Q3 OFF. Then, the operation returns to the normal state again, and the output is supplied by the first and second output transistors Q1 and Q2.

【0010】[0010]

【考案の効果】[Effect of device]

以上説明したように、第一の出力トランジスタに並列に第二の出力トランジス タを設けて過電流を検出することにより、過電流値と、復帰時の復帰電流を容易 に区別することができ、出力側に大電流を流すことなく、回路を通常状態に戻す ことができる。また、出力トランジスタの組み合わせにより過負荷状態の時の出 力電流値を容易に設定することができる。 As explained above, by providing the second output transistor in parallel with the first output transistor and detecting the overcurrent, it is possible to easily distinguish the overcurrent value and the return current at the time of recovery. The circuit can be returned to the normal state without sending a large current to the output side. Further, the output current value in the overloaded state can be easily set by combining the output transistors.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案における回路の説明図である。FIG. 1 is an explanatory diagram of a circuit according to the present invention.

【図2】本考案の回路の一実施例である。FIG. 2 is an embodiment of the circuit of the present invention.

【図3】図1における回路の動作を表わすグラフ図であ
る。
FIG. 3 is a graph showing the operation of the circuit in FIG.

【図4】従来の過電流保護回路である。FIG. 4 is a conventional overcurrent protection circuit.

【符合の説明】[Explanation of sign]

1 基準電圧源 2 差動増幅器 3 過電流検出回路 4 入力端子 5 出力端子 Q1 第一の出力トランジスタ Q2 第二の出力トランジスタ 1 Reference voltage source 2 Differential amplifier 3 Overcurrent detection circuit 4 Input terminal 5 Output terminal Q1 First output transistor Q2 Second output transistor

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 入力電圧を制御する第一の出力トランジ
スタと、負帰還させた出力電圧を一定の基準電圧と等し
くなるように第一の出力トランジスタのゲート電圧を制
御する制御手段とからなる安定化電源回路の過電流時に
回路を保護する過電流検出手段を備えた過電流保護回路
において、該第一の出力トランジスタと並列に第二の出
力トランジスタを設け、第一、第二の出力トランジスタ
の過電流を検出する過電流検出手段を設け、過電流検出
時には、第一の出力トランジスタを停止させ、第二の出
力トランジスタにより保護電流を負荷に供給することを
特徴とする過電流保護回路。
1. A stable device comprising a first output transistor for controlling an input voltage, and a control means for controlling a gate voltage of the first output transistor so that the negatively fed back output voltage becomes equal to a constant reference voltage. In an overcurrent protection circuit provided with an overcurrent detection means for protecting the circuit when the overcurrent of the integrated power supply circuit, a second output transistor is provided in parallel with the first output transistor, and An overcurrent protection circuit comprising: an overcurrent detection means for detecting an overcurrent; when detecting an overcurrent, the first output transistor is stopped, and a protection current is supplied to a load by the second output transistor.
JP569293U 1993-01-28 1993-01-28 Overcurrent protection circuit Pending JPH0659910U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP569293U JPH0659910U (en) 1993-01-28 1993-01-28 Overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP569293U JPH0659910U (en) 1993-01-28 1993-01-28 Overcurrent protection circuit

Publications (1)

Publication Number Publication Date
JPH0659910U true JPH0659910U (en) 1994-08-19

Family

ID=11618160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP569293U Pending JPH0659910U (en) 1993-01-28 1993-01-28 Overcurrent protection circuit

Country Status (1)

Country Link
JP (1) JPH0659910U (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537133B1 (en) * 2010-03-19 2015-07-15 세이코 인스트루 가부시키가이샤 Battery state monitoring circuit and battery device
US9141120B2 (en) 2012-11-01 2015-09-22 Kabushiki Kaisha Toshiba Voltage regulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537133B1 (en) * 2010-03-19 2015-07-15 세이코 인스트루 가부시키가이샤 Battery state monitoring circuit and battery device
US9141120B2 (en) 2012-11-01 2015-09-22 Kabushiki Kaisha Toshiba Voltage regulator
US9645592B2 (en) 2012-11-01 2017-05-09 Kabushiki Kaisha Toshiba Voltage regulator
US9886046B2 (en) 2012-11-01 2018-02-06 Toshiba Memory Corporation Voltage regulator

Similar Documents

Publication Publication Date Title
US5739712A (en) Power amplifying circuit having an over-current protective function
JP3461563B2 (en) Voltage monitor circuit
JPH0683042B2 (en) Output driver circuit
US4581551A (en) Input/output circuit for use with various voltages
JPH05327455A (en) Intermediate potential generating circuit
JPH0659910U (en) Overcurrent protection circuit
JP3225887B2 (en) Semiconductor integrated circuit device
US4933648A (en) Current mirror employing controlled bypass circuit
US5077490A (en) Schottky-diode emulator for BiCMOS logic circuit
JP3834673B2 (en) Power regulator circuit
JP2679582B2 (en) Semiconductor device
JP3192437B2 (en) Short circuit protection circuit for power supply IC
JPH0774976B2 (en) Voltage control circuit
US6160387A (en) Power transistor current sensing and limiting apparatus
US4445160A (en) Fault-powered low-level voltage clamp circuit
JPH03164027A (en) Overcurrent protective circuit
JPH08289458A (en) Overcurrent protective circuit
JPH11308055A (en) Push-pull amplifier circuit
JP3421717B2 (en) Current limit circuit
JPH0525945U (en) Current limit circuit
JPS5941620Y2 (en) Overload detection circuit
JP3552931B2 (en) Output circuit
JPH0546097Y2 (en)
JPS63184074A (en) Voltage detecting circuit
JPH01154620A (en) Semiconductor integrated circuit