JPH065862A - Production of thin film transistor - Google Patents
Production of thin film transistorInfo
- Publication number
- JPH065862A JPH065862A JP18566492A JP18566492A JPH065862A JP H065862 A JPH065862 A JP H065862A JP 18566492 A JP18566492 A JP 18566492A JP 18566492 A JP18566492 A JP 18566492A JP H065862 A JPH065862 A JP H065862A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- channel
- thin
- oxide film
- oxygen ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor.
【0002】[0002]
【従来の技術】薄膜トランジスタにおいては、電界強度
を大きくして移動度を向上させる一手法として、チャン
ネル領域をソース・ドレイン領域よりも薄く形成するこ
とが行われている。その場合、従来の製造方法として
は、まず基板上に所定の厚さに第1の半導体層を形成し
た後、この第1の半導体層の中央部のチャンネル形成領
域に相当する部分をすべてエッチングで除去し、その
後、このエッチング除去部とその両側の残存第1の半導
体層の表面に薄い第2の半導体層を形成し、さらに第1
の半導体層と第2の半導体層の界面を良好な状態にする
ためのアニールを行うようにしている。このような方法
によれば、チャンネル領域は第2の半導体層のみで薄く
形成され、その両側のソース・ドレイン領域は第1と第
2の半導体層で厚く形成される。2. Description of the Related Art In a thin film transistor, a channel region is formed thinner than a source / drain region as one method for increasing the electric field strength to improve the mobility. In that case, as a conventional manufacturing method, first, a first semiconductor layer having a predetermined thickness is formed on a substrate, and then a portion corresponding to a channel formation region in a central portion of the first semiconductor layer is entirely etched. After that, a thin second semiconductor layer is formed on the surface of the etching-removed portion and the remaining first semiconductor layer on both sides of the removed portion.
Annealing is performed to bring the interface between the semiconductor layer and the second semiconductor layer into a good state. According to this method, the channel region is thinly formed only by the second semiconductor layer, and the source / drain regions on both sides thereof are thickly formed by the first and second semiconductor layers.
【0003】[0003]
【発明が解決しようとする課題】しかるに、上記のよう
な従来の製造方法では、第1の半導体層のエッチング除
去部と残存第1の半導体層上に2の半導体層を形成する
際にステップカバレッジの問題があり、さらに第1の半
導体層と第2の半導体層が連続成長でないため、半導体
層の膜質の均一性に問題があった。さらに、アニールを
行っても第1の半導体層のエッチング面においては第1
の半導体層と第2の半導体層の界面が必ずしも良好な状
態にならないという問題があった。そして、これらの問
題点から局在準位が発生する確率が増えるので、上記従
来の方法はトランジスタの特性低下に影響を及ぼしかね
ないという問題点があった。さらに、上記従来の方法
は、同一基板上の複数の個所で同時にチャンネル領域を
薄く形成する場合に均一性があまり良くないという問題
点もあった。However, in the conventional manufacturing method as described above, the step coverage is formed when the second semiconductor layer is formed on the etching-removed portion of the first semiconductor layer and the remaining first semiconductor layer. In addition, since the first semiconductor layer and the second semiconductor layer are not continuously grown, there is a problem in uniformity of film quality of the semiconductor layer. Furthermore, even if annealing is performed, the first surface of the first semiconductor layer is not
There is a problem that the interface between the semiconductor layer and the second semiconductor layer is not always in a good state. Since the probability of the occurrence of localized levels increases from these problems, the above conventional method has a problem that it may affect the deterioration of the characteristics of the transistor. Further, the above conventional method has a problem that the uniformity is not so good when the channel region is formed thin at a plurality of locations on the same substrate at the same time.
【0004】この発明の目的は、単一の半導体層だけで
制御性および均一性良くチャンネル領域を薄く形成する
ことができる薄膜トランジスタの製造方法を提供するこ
とにある。An object of the present invention is to provide a method of manufacturing a thin film transistor in which a channel region can be formed thin with good controllability and uniformity using only a single semiconductor layer.
【0005】[0005]
【課題を解決するための手段】この発明は、半導体層の
チャンネル形成領域の膜厚方向の所定部分に酸素イオン
を注入し、その後アニール処理して前記酸素イオン注入
部分を酸化膜に変換することにより、前記チャンネル形
成領域のうち前記酸化膜を除く部分でチャンネル領域を
形成するようにしたものである。According to the present invention, oxygen ions are implanted into a predetermined portion of a channel formation region of a semiconductor layer in a film thickness direction, and then annealing treatment is performed to convert the oxygen ion implanted portion into an oxide film. Thus, the channel region is formed in a portion of the channel forming region excluding the oxide film.
【0006】[0006]
【作用】この発明によれば、酸素イオンの注入とアニー
ルによる酸化膜への変換を利用して、単一の半導体層だ
けでチャンネル領域を薄く形成することができる。そし
て、単一の半導体層しか使用しないので、複数の半導体
層を使用した場合の問題点、すなわち、半導体層のステ
ップカバレッジの問題、半導体層の膜質の均一性の問
題、半導体層の界面の問題を一掃できる。また、酸素イ
オンをイオン注入でチャンネル形成領域中の所定部分に
正確に注入して所望の部分を正確に酸化膜に変換できる
ので、薄いチャンネル領域を制御性および均一性よく形
成することができる。According to the present invention, the channel region can be formed thin with only a single semiconductor layer by utilizing the conversion of the oxide film by the implantation of oxygen ions and the annealing. And, since only a single semiconductor layer is used, there are problems when using multiple semiconductor layers, that is, the problem of step coverage of the semiconductor layer, the problem of uniformity of the film quality of the semiconductor layer, and the problem of the interface of the semiconductor layers. Can be wiped out. Further, since oxygen ions can be accurately injected into a predetermined portion in the channel forming region by ion implantation and a desired portion can be accurately converted into an oxide film, a thin channel region can be formed with good controllability and uniformity.
【0007】[0007]
【実施例】図1ないし図6はこの発明の一実施例を製造
工程順に示す断面図である。これらの図を参照して以下
この発明の一実施例を詳細に説明する。図1に示す基板
1は、シリコン基板を使用してその表面を熱酸化により
酸化膜(絶縁層)に変換したものである。まずその基板
1上にポリシリコン層2をパターン形成する。次に、ポ
リシリコン層2上に図2に示すようにフォトレジスト3
を塗布する。そして、このフォトレジスト3に対して露
光・現像処理を行うことにより、図3に示すようにポリ
シリコン層2の中央部のチャンネル形成領域2a以外の
表面にフォトレジストパターン3aを形成する。次に、
フォトレジストパターン3aをマスクとしてポリシリコ
ン層2のチャンネル形成領域2aに酸素イオン
(16O+)4をイオン注入する。このとき、加速エネル
ギーを制御して酸素イオン4がポリシリコン層2のチャ
ンネル形成領域2aのうち下面側所定の厚さ部分に注入
されるようにする。その後、図4に示すようにフォトレ
ジストパターン3aを除去した上で、窒素雰囲気中で熱
によるアニール処理を施し、酸素イオン4を活性化させ
る。すると、ポリシリコン層2のチャンネル形成領域2
aのうち酸素イオン4が注入された下面側の所定の厚さ
部分は酸素イオン4により酸化されて、図5に示すよう
に酸化膜5に変換される。その結果、チャンネル形成領
域2aは上面側の部分のみがポリシリコン層2で形成さ
れることになり、この上面側の部分で両側のポリシリコ
ン層2より薄いチャンネル領域6が形成される。1 to 6 are sectional views showing an embodiment of the present invention in the order of manufacturing steps. An embodiment of the present invention will be described in detail below with reference to these drawings. A substrate 1 shown in FIG. 1 is a silicon substrate whose surface is converted into an oxide film (insulating layer) by thermal oxidation. First, the polysilicon layer 2 is patterned on the substrate 1. Next, a photoresist 3 is formed on the polysilicon layer 2 as shown in FIG.
Apply. Then, the photoresist 3 is exposed and developed to form a photoresist pattern 3a on the surface of the polysilicon layer 2 other than the channel formation region 2a, as shown in FIG. next,
Oxygen ions ( 16 O + ) 4 are ion-implanted into the channel formation region 2a of the polysilicon layer 2 using the photoresist pattern 3a as a mask. At this time, the acceleration energy is controlled so that the oxygen ions 4 are implanted into the channel forming region 2a of the polysilicon layer 2 at a predetermined thickness on the lower surface side. After that, as shown in FIG. 4, after removing the photoresist pattern 3a, thermal annealing treatment is performed in a nitrogen atmosphere to activate oxygen ions 4. Then, the channel forming region 2 of the polysilicon layer 2 is formed.
A portion of a having a predetermined thickness on the lower surface side into which the oxygen ions 4 are implanted is oxidized by the oxygen ions 4 and converted into an oxide film 5 as shown in FIG. As a result, only the upper surface side portion of the channel forming region 2a is formed of the polysilicon layer 2, and the channel region 6 thinner than the polysilicon layer 2 on both sides is formed in this upper surface side portion.
【0008】しかる後は、図6に示すように、ポリシリ
コン層2の表面および基板1の表面にゲート絶縁膜7を
形成する。さらに、そのゲート絶縁膜7上に、チャンネ
ル領域6に対応してゲート電極8を形成する。そして、
そのゲート電極8をマスクとして不純物のイオン注入を
行うことにより、チャンネル領域6の両側のポリシリコ
ン層2にソース・ドレイン領域9を形成する。さらに、
ゲート電極8を覆って全表面にパッシベーション膜10
を形成する。そのパッシベーション膜10とゲート絶縁
膜7にコンタクトホール11を開ける。そして、そのコ
ンタクトホール11を通してソース・ドレイン領域9に
接続されるソース・ドレイン電極12を形成し、薄膜ト
ランジスタを完成させる。Thereafter, as shown in FIG. 6, a gate insulating film 7 is formed on the surface of the polysilicon layer 2 and the surface of the substrate 1. Further, a gate electrode 8 is formed on the gate insulating film 7 so as to correspond to the channel region 6. And
Impurity ions are implanted using the gate electrode 8 as a mask to form source / drain regions 9 in the polysilicon layer 2 on both sides of the channel region 6. further,
A passivation film 10 covering the gate electrode 8 and covering the entire surface.
To form. A contact hole 11 is opened in the passivation film 10 and the gate insulating film 7. Then, the source / drain electrodes 12 connected to the source / drain regions 9 through the contact holes 11 are formed to complete the thin film transistor.
【0009】以上の一実施例においては、ポリシリコン
層2のチャンネル形成領域2aの下面側所定の厚さ部分
に酸素イオン4を注入してその部分を酸化膜5に変換す
ることにより、この酸化膜5を除くチャンネル形成領域
2aの上面側の部分で薄いチャンネル領域6を形成した
から、単一のポリシリコン層2だけで薄いチャンネル領
域6を形成することができる。したがって、複数の半導
体層を使用した場合の問題点、すなわち半導体層のステ
ップカバレッジの問題、半導体層の膜質の均一性の問
題、半導体層の界面の問題は全くなく、ゆえにこの方法
がトランジスタの特性低下に影響を及ぼすようなことも
全くない。また、酸素イオン4のイオン注入は、加速エ
ネルギーの制御によりチャンネル形成領域2aの所定の
厚み部分に対して正確に行えるので、所望の部分を正確
に酸化膜5に変換して制御性良く薄いチャンネル領域6
を形成できる。さらに、イオン注入はバラツキが少ない
ので、基板1上の複数のポリシリコン層2に対して同時
に上述のようにして薄いチャンネル領域6を形成する場
合に均一性良く形成することができる。さらに、上記一
実施例では、薄いチャンネル領域6の下部に酸化膜5が
設けられるから、下地膜に窒化膜を使用したときなどに
発生するバックゲート効果の低減もしくは消失にも効果
が期待できる。In the above-described embodiment, oxygen ions 4 are implanted into a portion of the polysilicon layer 2 having a predetermined thickness on the lower surface side of the channel forming region 2a and the portion is converted into an oxide film 5. Since the thin channel region 6 is formed in the portion on the upper surface side of the channel forming region 2a excluding the film 5, the thin channel region 6 can be formed only by the single polysilicon layer 2. Therefore, there are no problems when using multiple semiconductor layers, that is, step coverage of semiconductor layers, uniformity of film quality of semiconductor layers, and interface of semiconductor layers. There is no impact on the decline. In addition, since the ion implantation of the oxygen ions 4 can be accurately performed on the predetermined thickness portion of the channel formation region 2a by controlling the acceleration energy, the desired portion can be accurately converted into the oxide film 5 and the thin channel with good controllability can be obtained. Area 6
Can be formed. Further, since there is little variation in the ion implantation, it is possible to form the thin channel regions 6 with good uniformity in the plurality of polysilicon layers 2 on the substrate 1 at the same time as described above. Further, in the above-described embodiment, since the oxide film 5 is provided below the thin channel region 6, it is possible to expect an effect of reducing or eliminating the back gate effect that occurs when a nitride film is used as the base film.
【0010】なお、上記の一実施例は高温プロセスの場
合であるが、低温プロセスとすることもできる。低温プ
ロセスの場合は、基板1としてガラス基板を用い、その
上に形成する半導体層としてはアモルファスシリコン層
を形成する。さらに、酸素イオン注入後のアニールはレ
ーザで行うこととする。また、上記一実施例はトップゲ
ート型の薄膜トランジスタを製造する場合であるが、こ
の発明はボトムゲート型の薄膜トランジスタの製造方法
にも利用できる。その場合は、半導体層のチャンネル形
成領域の上面側所定の厚さ部分に酸素イオンを注入して
その部分を酸化膜に変換することにより、半導体層の下
面側に薄いチャンネル領域を形成するようにする。Although the above embodiment is for a high temperature process, it may be a low temperature process. In the case of the low temperature process, a glass substrate is used as the substrate 1, and an amorphous silicon layer is formed as a semiconductor layer formed on the glass substrate. Further, the annealing after the oxygen ion implantation is performed with a laser. Further, although the above-mentioned one embodiment is a case of manufacturing a top gate type thin film transistor, the present invention can be applied to a method of manufacturing a bottom gate type thin film transistor. In that case, a thin channel region is formed on the lower surface side of the semiconductor layer by implanting oxygen ions into the predetermined thickness portion on the upper surface side of the channel forming area of the semiconductor layer and converting the portion into an oxide film. To do.
【0011】[0011]
【発明の効果】以上説明したように、この発明によれ
ば、酸素イオンの注入とアニールによって半導体層のチ
ャンネル形成領域の膜厚方向の所定部分を選択的に酸化
膜に変換し、この酸化膜以外のチャンネル形成領域部分
で薄いチャンネル領域を形成したので、単一の半導体層
だけで制御性および均一性良くチャンネル領域を薄く形
成することができる。そして、単一の半導体層だけで薄
いチャンネル領域を形成できれば、複数の半導体層を使
用した場合の問題点を一掃でき、トランジスタの特性低
下に影響を及ぼすようなこともなくなる。As described above, according to the present invention, a predetermined portion in the film thickness direction of the channel forming region of the semiconductor layer is selectively converted into an oxide film by implantation of oxygen ions and annealing, and this oxide film is formed. Since the thin channel region is formed in the other channel forming region portion, the channel region can be formed thin with good controllability and uniformity using only a single semiconductor layer. If a thin channel region can be formed with only a single semiconductor layer, the problems in the case of using a plurality of semiconductor layers can be eliminated, and the deterioration of transistor characteristics will not be affected.
【図1】この発明の一実施例において、ポリシリコン層
形成工程までを示す断面図。FIG. 1 is a cross-sectional view showing a step of forming a polysilicon layer in an embodiment of the present invention.
【図2】この発明の一実施例において、図1に続く工程
を示す断面図。FIG. 2 is a cross-sectional view showing a step that follows FIG. 1 in an embodiment of the present invention.
【図3】この発明の一実施例において、図2に続く工程
を示す断面図。FIG. 3 is a cross-sectional view showing a step that follows the step of FIG. 2 in one embodiment of the present invention.
【図4】この発明の一実施例において、図3に続く工程
を示す断面図。FIG. 4 is a cross-sectional view showing a step that follows FIG. 3 in one embodiment of the present invention.
【図5】この発明の一実施例において、図4に続く工程
を示す断面図。FIG. 5 is a cross-sectional view showing a step that follows the step of FIG. 4 in one embodiment of the present invention.
【図6】この発明の一実施例において、図5に続く工程
を示す断面図。FIG. 6 is a cross-sectional view showing a step that follows the step of FIG. 5 in one embodiment of the present invention.
2 ポリシリコン層 2a チャンネル形成領域 4 酸素イオン 5 酸化膜 6 チャンネル領域 2 polysilicon layer 2a channel forming region 4 oxygen ion 5 oxide film 6 channel region
Claims (1)
向の所定部分に酸素イオンを注入し、その後アニール処
理して前記酸素イオン注入部分を酸化膜に変換すること
により、前記チャンネル形成領域のうち前記酸化膜を除
く部分でチャンネル領域を形成するようにしたことを特
徴とする薄膜トランジスタの製造方法。1. A method for implanting oxygen ions into a predetermined portion of a channel formation region of a semiconductor layer in a film thickness direction, and then performing annealing treatment to convert the oxygen ion implanted portion into an oxide film, thereby forming a portion of the channel formation region. A method of manufacturing a thin film transistor, wherein a channel region is formed in a portion excluding the oxide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18566492A JPH065862A (en) | 1992-06-22 | 1992-06-22 | Production of thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18566492A JPH065862A (en) | 1992-06-22 | 1992-06-22 | Production of thin film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH065862A true JPH065862A (en) | 1994-01-14 |
Family
ID=16174713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18566492A Pending JPH065862A (en) | 1992-06-22 | 1992-06-22 | Production of thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH065862A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221318A (en) * | 1994-02-03 | 1995-08-18 | Nec Corp | Thin film transistor and its manufacture |
US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7122409B2 (en) | 1999-12-10 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
US8033278B2 (en) | 2005-12-28 | 2011-10-11 | Toyoda Van Moppes Ltd. | Segmented grinding wheel and manufacturing method therefor |
-
1992
- 1992-06-22 JP JP18566492A patent/JPH065862A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221318A (en) * | 1994-02-03 | 1995-08-18 | Nec Corp | Thin film transistor and its manufacture |
US7122409B2 (en) | 1999-12-10 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US8033278B2 (en) | 2005-12-28 | 2011-10-11 | Toyoda Van Moppes Ltd. | Segmented grinding wheel and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
US5100820A (en) | MOSFET fabrication process with lightly-doped drain using local oxidation step to pattern gate electrode | |
US6844602B2 (en) | Semiconductor device, and method for manufacturing the same | |
JPH09321151A (en) | Manufacture of semiconductor device | |
JPS61145868A (en) | Manufacture of semiconductor device | |
JPH065862A (en) | Production of thin film transistor | |
JPH03152954A (en) | Formation of electric field separation construction and gate construction in integrated misfet device | |
JPH0298143A (en) | Manufacture of ldd structure polysilicon thin film transistor | |
KR100244272B1 (en) | Method for forming isolation hayer in semiconductor device | |
JP3173114B2 (en) | Thin film transistor | |
KR101060697B1 (en) | MOS transistor with increased channel width and manufacturing method thereof | |
KR100390237B1 (en) | Manufacturing method for semiconductor device | |
KR100275111B1 (en) | Method forming gateoxide in semiconductor device | |
KR0131992B1 (en) | Semiconductor device | |
JPH098308A (en) | Transistor of semiconductor element and its manufacture | |
KR100235625B1 (en) | Method of manufacturing semiconductor device | |
KR100317332B1 (en) | Method for fabricating of semiconductor device | |
JPH0567634A (en) | Manufacture of mis type semiconductor device | |
KR0166888B1 (en) | Thin film transistor & its making method | |
KR100567050B1 (en) | Method for forming silicide of semiconductor memory | |
JPH08222736A (en) | Method of manufacturing mos transistor | |
KR0148292B1 (en) | Method of junction forming of semiconductor device | |
KR100374543B1 (en) | Method for manufacturing semiconductor device | |
KR20000050649A (en) | Fabricating method of semiconductor device | |
KR970001349B1 (en) | Transistor manufacturing method |