JPH0658391B2 - 静放電テスト装置 - Google Patents

静放電テスト装置

Info

Publication number
JPH0658391B2
JPH0658391B2 JP1306767A JP30676789A JPH0658391B2 JP H0658391 B2 JPH0658391 B2 JP H0658391B2 JP 1306767 A JP1306767 A JP 1306767A JP 30676789 A JP30676789 A JP 30676789A JP H0658391 B2 JPH0658391 B2 JP H0658391B2
Authority
JP
Japan
Prior art keywords
test
static discharge
control means
user
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1306767A
Other languages
English (en)
Other versions
JPH02187672A (ja
Inventor
ハワード・ハーベツト・ニツク
ブロツク・エステル・オズボーン
チヤング・ユ・ウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02187672A publication Critical patent/JPH02187672A/ja
Publication of JPH0658391B2 publication Critical patent/JPH0658391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Relating To Insulation (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、一般に電子機械、とりわけプログラム記憶式
ディジタル・コンピュータの静電テストに関し、より詳
しくは、テスト結果で指定された信頼度を保証するのに
適当な継続時間及びタイミングの静放電テスト・パター
ンをランダムに生成する装置及び方法を対象とする。
B.従来技術及びその課題 現在の電子回路設計に用いられるデバイスの特性のた
め、複雑な電気システムは、適切に接地されていない人
が機械と物理的に接触する場合に起こるような、静放電
の発生の影響を受けやすい。その結果生じ得る静放電
は、ディジタル・コンピュータなどの機械に誤りや障害
を導入する可能性がある。このような機械が静電効果に
過敏にならないようにするために、出荷前に、機械をテ
ストする。こうしたテストでは、通常の静放電装置を使
って、機械に可能な限り応力をかける。これらの装置
は、典型的には、電圧、放電速度、テスト持続時間に関
して制御可能であるが、それでもまったく確定的な方式
で動作するように制約されている。
確定的静電テストに関連する主要な問題は、被験機械が
複数の個別診断ステップを含む内部記憶式テスト・プロ
グラムを実行することから生じるものである。理想的な
場合には、誘起されたハードウェア誤りが正しく処理で
きるように、それらの各ステップの実行中に機械を「ザ
ップ(プログラム消去)」することが望ましい。この目
的で、診断プログラムの各ステップは、特定のハードウ
ェア誤りの存在を示す誤りトラップ機構を含んでいる。
ただし、当分野における静放電はそれ自体ランダムな事
象なので、放電テスト装置と機械自体が互いに同期する
ように設定されていない。さらに、テスト・プログラム
の長さが異なり、それに含まれるプログラム・ステップ
の数と種類も様々なため、同期化の試みは困難である。
現在、静放電装置は、通常、診断テスト・ルーチンとあ
いまって、動作中のデータ処理装置に雑音を導入するの
に用いられている。これらのテスト中、最小時間で最大
の診断カバー範囲を保証することが重要である。本明細
書では、最大のカバー範囲とは、放電が各診断ステップ
中に発生することを意味する。ただし、上記の状況のた
め、充分に定式化されたテスト終了判定基準が実現され
ていない場合には、コンピュータ時間の上でも人的資源
の上でも多くの時間が浪費されることがあり得る。事
実、本明細書で提案するように、テストにランダム性を
導入しなければ、テスト・プログラムの全体的カバー範
囲を保証することさえ不可能となりかねない。
本明細書で考慮するテスト状況をさらに明確にするた
め、元来反復的である診断テスト・プログラムが1個の
被験データ処理装置で走行していると仮定することがで
きる。このテスト・プログラムは、具体的には、システ
ム誤りトラップ機構を使用する。テスト・プログラムの
何回もの反復を含む走行時間の全長を、本明細書では、
「実験」と呼ぶ。静放電装置(ESD)は、命令列を実
行中のシステム中へ非同期的に静放電を発生させる。こ
の命令列の各サイクルが最小時間で少なくとも1回、静
放電と同時に実行されることを、ある信頼度で保証する
のが、テストの目的である。
このようなテストを必要とする理由は多数ある。これら
の機械の置かれている環境は、いくつかの雑音源に曝さ
れているので、出荷前にコンピュータ装置を雑音の影響
を受けやすいかどうかテストする必要が大きい。特に、
大規模コンピュータ導入システムは、しばしば多数のコ
ンピュータと関連する入出力装置を含んでいる。大型シ
ステムの高い可用性に大きな影響を与える顧客側導入シ
ステムに、多数の非理想的環境状況が存在する。これら
の状況の一つは、1台または複数のコンピュータだけで
なく、他の装置への共通バスとしても働く、顧客側電源
バスである。これらのバスは、雑音を発生し、それがコ
ンピュータ・システムに入ることがある。さらに、しば
しば整然とした長い列になっている、何マイルもの床下
配線は、望ましくない漏話雑音をコンピュータ回路に運
んで行く。電話線及び遠隔データ処理装置ケーブルも、
コンピュータ・システムに雑音を入れる。無停電電源を
確保するために顧客がしばしば利用する装置、ならびに
動作環境で使用されるその他のモータ、発電機、ディー
ゼル機関も、高周波の雑音スペクトルを発生する。一般
に、雑音は、輻射または伝導によって、コンピュータ・
システム中に入る可能性がある。システム動作それ自体
が、発電システムと、それらが結合される送電線または
引込み線に影響を与える可能性のある雑音を発生する。
確かに、システムの接地自体が、実際にコンピュータの
性能に影響を与えることがあり得る。したがって、雑音
に対する感受性は、コンピュータ装置の信頼性、可用
性、保守容易性における重大な要因であることがわか
る。それ故、適切な静電テストが望ましいことは非常に
重要である。さらに、これらのテストを、テストの徹底
性を犠牲にせずに、最小時間で実施できることが望まし
い。しかし、これは、システムの複雑性が増し、かつテ
スト中に用いられる診断テスト・プログラムが長いため
に、ますます困難になってきている。
C.課題を解決するための手段 本発明の好ましい実施例によれば、内部記憶式プログラ
ムを反復して実行する電子機械の静放電を行なう装置
は、放電テストを制御するテスト制御装置、及び制御装
置による制御に応答する静放電手段を含む。放電手段
は、被験機械に静放電を供給する働きをする。具体的に
言うと、テスト制御装置は、静放電と次の静放電との間
の時間間隔をランダムとなるように制御する、ランダム
放電開始時機制御手段を含んでいる。さらにテスト制御
装置は、静放電テストの継続時間を制御するテスト継続
時間制御手段を含んでいる。さらに詳しく述べると、本
発明は、ユーザ(すなわち、静放電テスト技術者)が対
話式で、テストの継続時間、または診断ルーチンの各プ
ログラム・ステップ中に少なくとも1回の静放電が起こ
る確率を指定できる、対話的環境を提供することが好ま
しい。ユーザはまた、「ヒット」するプログラム・ステ
ップの比率を指定できる。
本発明の好ましい実施例では、ユーザが所望の確率(信
頼度)を指定したとき、ユーザはまた、所望の信頼度に
到達する前に必要とされるテスト反復回数(テスト継続
時間)の指示を与えられる。さらに、ユーザがテスト継
続時間をたとえば秒単位で指定した場合、本発明の装置
が、指定したテスト継続時間中に成功する放電適用範囲
の確率を指示することが好ましい。その上、ユーザは、
放電テストでカバーすべきプログラム・ステップ数の比
率を指示することもできる。
本発明の好ましい実施例はまた、ランダムに隔置された
時間間隔で、かつ走行継続時間またはプログラム比率ま
たは信頼度あるいはそれらを組み合わせたユーザ指定の
定数によって対話式に決定される継続時間の間、機械を
静電的に励起することにより、複数のプログラム・ステ
ップを有する内部記憶式ルーチンを反復実行する、機械
の静放電テストを行なう方法も包含している。
したがって、本発明の目的は、ディジタル・コンピュー
タ・システムに静電応力を加えることに関連するテスト
継続時間を削減することにある。
本発明の目的には、破壊的静電テスト放電の同時または
ほぼ同時の発生に関する、個々のプログラム・ステップ
をカバーする範囲を増大させることも含まれる。
本発明の目的には、ユーザまたは検査員がテスト継続時
間を対話的に指定できるようにすることも含まれる。
本発明の目的には、ユーザまたは検査員が選択したテス
ト継続時間に関連する信頼度または確率を確認できるよ
うにすることも含まれる。
本発明の目的には、破壊的静放電の励起に関する、ディ
ジタル・コンピュータ・システムのテストを改善するこ
とも含まれる。
本発明の目的には、静放電がN個のテスト・ルーチン・
ステップのそれぞれで発生する指定された確率から、テ
スト継続時間を決定できるようにすることも含まれる。
本発明の目的には、ユーザがあるテスト継続時間を指定
する場合に、そのテストに適した信頼度を決定できるよ
うにすることも含まれる。
本発明の目的には、ヒットすべきプログラム・ステップ
の比率を指定して、初期設定ステップの大きなブロック
を含む診断プログラムに関する状況で特に有用な機能を
もたらす手段をユーザに提供することも含まれる。
最後に、それだけに限定されるものではないが、本発明
の目的には、確定的静放電テスト方法に伴う諸問題を避
けることも含まれる。
本発明は、その構成と実施の方法に関して、添付の図面
に関連して行なう下記の説明を参照すれば、その他の目
的及び利点と共に、良く理解できるはずである。
D.実施例 第1図は、本発明の好ましい実施例の構成図である。具
体的には、テスト制御装置10が、電圧応力パルスを被
験機械40に供給する静放電装置30を制御する働きを
することがわかる。典型的には、放電装置30と機械4
0の間の接続を行なうには、放電装置30からの導線リ
ードを機械40のすぐ近くに配置する必要がある。実際
の物理的接触は、本発明の実施にとって重要ではない。
ただし、本発明にとって最も重要なことであるが、放電
装置30は、テスト継続時間制御装置12及びランダム
放電開始時機制御装置14を含むテスト制御装置10に
よって制御される。テスト制御装置10のこれら2つの
下位構成要素の動作を記載した流れ図を、第2A図、第
2B図、第2C図に示す。本発明の1つの実施例では、
テスト制御装置10は、IBM PC/ATTMパーソナ
ル・コンピュータを含んでいる。この実施例はまた、イ
ンタフェース・カード16(ヒューレット・パッカード
HPIBインタフェース・カード)を使用し、カード1
6はHPIB IEEE 488バス ケーブルで放電
装置30に接続されている。この実施例の静放電装置
は、ヒューレット・パッカード6824A電源装置/増
幅装置と組み合わせて使用される、ヒューレット・パッ
カード8112Aパルス発生装置を含んでいる。さら
に、「MS−DOS用HPIBコマンド・ライブラリ
(82990A)」もPC/ATTMコンピュータ中で使
用されている。
テスト制御装置10とのユーザ・コミュニケーション
は、表示装置20及び鍵盤機構25を介して確立され
る。具体的には、第2A図の流れ図に示すように、テス
ト継続時間制御装置12は、ユーザに、3つの定数、す
なわち、サイクル・タイム(CT)、機械40で実行す
る反復テスト・プログラム42の長さ(PGM)、カバ
ーすべきプログラムの所望の比率(A)を指定するよう
要求する。これらのパラメータのうち2個は、数秒の単
位で指定できる。第3のパラメータは、0.0ないし
1.0の10進数として指定することが好ましく、カバ
ーすべきプログラム・ステップの比率を示す。パラメー
タCT及びPGMを使って、診断プログラム42におけ
るステップ数Nを決める。したがって、サイクル・タイ
ムCTはプログラム42における個々のステップまたは
副手順の実行時間を表すことがわかる。本発明の目的
は、装置30からの放電がN個のプログラム・ステップ
のうちM個の実行中に機械40に供給されることを、指
定した信頼度で保証することである。これは、ランダム
な、非同期的方式で実施される。それでも、継続時間と
放電開始時間に関するランダム性は制御される。
M=Nの場合(例えば、A=1.0のとき)、各プログ
ラム・ステップが指定される。ただし、A=1.0の場
合、Nステップ全部より少ないステップが目標とされ
る。Aとして1.0未満の値を選ぶのは、プログラム4
2が長い初期設定ルーチンとなっているステップを含
み、ハードウェア・テストがあまり重要でなく不要なこ
とすらある場合に、特に有用である。
操作に際して、ユーザは、テスト継続時間制御装置12
から発生される照会に応答して、サイクル・タイム、比
率、テスト・プログラムの長さという情報を供給する。
テスト継続時間制御装置12は、さらにまた、ユーザが
特定の走行時間に制限された実験を指定したいのか、そ
れともプログラム42における各ステップ中に放電を発
生するある確率の達成を指定したいのかを照会する。ユ
ーザが実験の走行時間を制限することを指定した場合、
所望の完全な放電のカバー範囲を達成する確率Pがユー
ザに示されることが、本発明の好ましい実施例の特徴で
ある。ただし、ユーザが指定する走行時間(RT)で制
限される実験では、Pの値を決定することは、本発明の
適正な動作にとって望ましいことではあるが、不可欠で
はない。
しかし、ユーザがN個のプログラム・ステップ(または
カバーすべきM個のプログラム・ステップ)ごとに完全
な放電のカバー範囲を達成するある確率を指定すること
も可能である。この場合、指定された確率Pを達成する
ために生成すべきランダムな放電の数を決めることが必
要である。確率Pと、指定された成功度を達成するのに
必要な放電反復数dの間の関係は、 として指定されることが、本出願人によって示されてい
る。また、ユーザが1に等しくない比率Aを指定する場
合には、確率Pは、 とされる。ただし、MはA×Nより大きな最小の整数と
して計算される。表記上、Mは、第2A図に見られるよ
うに、[A×N]と書かれる。
ユーザが実験の走行時間を指定するとdの値がただちに
計算できる(第2B図及びステップ105からの任意選
択「A」に関する次の部分参照)ことに留意されたい。
さらに、この場合、d及びNの値が与えられると、Pの
値は上記の式(1)または(2)に従ってただちに計算
できる。ただし、ユーザが完全な放電のカバー範囲を達
成する確率を指定する場合には、上記の式(1)または
(2)を解いて、dを指定された確率Pの関数として求
めなければならない。数値解析の点からは、これは、異
なるいくつかの手段で解けるものの、ずっと難しい問題
である。たとえば、dの値は整数なので、有限数の確率
を調べるだけでよい。さらに、N及びdの値に基づい
て、予め計算し、その結果得られる確率Pを示すテーブ
ル項目を含むテーブルを作成することができる。さら
に、dを求めて解く反復手法は、容易に適用でき利用で
きる。これらの手法はすべて利用可能であるが、本出願
人等はさらに、dに対する近似的な閉じた形の値を、公
式、 または、A<1.0の場合 に従って計算できることを認めた。上記の式(3)及び
(4)で、指定されている対数はどんな数を底とするも
のでもよいが、計算を容易にするため、eを底とする対
数である自然対数を使用することが好ましい。dに対す
るより簡単な(やはり自然対数を用いる)式は、(N−
1)log[N/(1−P)]、または、A=1.0の
場合には(N−1)log[M/(1−P)]で与えら
れる。さらに簡単であるが少し近似的なdの値は、上記
の条件の下で、Nlog[N/(1−P)]またはNl
og[M/(1−P)]で与えられる。これらの式のど
れかを(適当な状況で)使って、テスト継続時間を制御
するdの値を、N、M、ユーザ指定の確率Pの関数とし
て求めることができる。
次に、第2A図ないし第2C図に示す流れ図に注目す
る。上記のように、テスト継続時間制御装置12は、ス
テップ100でユーザからの入力情報を要求する。具体
的には、第2A図で、ユーザが、サイクル・タイム、C
T、テスト・プログラムの長さ(PGM)と比率(A)
のデータを供給するように操作指示(プロンプト)が出
る。次に、制御装置12は、ステップ101で、PGM
をCTで割り、次の整数値に切り上げることにより、N
の値を計算する。特に、(以下で考察する)ステップ1
01及び111で、下付きの“+”符号を有する角括弧
は、「よりも大きな最小の整数」を表す。Mの値も、ス
テップ101で、[A×N]として計算される。ただ
し、Aはユーザが指定した比率である。次に、ステップ
102で、制御装置12が最小放電開始時間(L)を指
定する。このパラメータは、静放電装置自体の仕様に依
存し、特定のハードウェアに関係し、したがって事前設
定されている。ただし、テスト条件の下では、Lは、本
出願人等の行なったテストでは、約8ミリ秒に設定し
た。典型的には、Lは、作動時間や釈放時間など放電開
始リレーの特性に最も強く依存している。さらに、リレ
ー動作で見られる固有のランダム性が、実際に、放電開
始時間における全体的ランダム性にプラスの寄与をす
る。このリレー特性は本発明の動作にとって重要ではな
く、リレー動作が著しく遅延しない限り、十二分に許容
可能である。
次に、制御装置12は、ステップ103で、放電開始突
義の放電開始の間隔の平均時間(AFT)をL+MIN
(PGM、L)/2として計算する。次いで、ステップ
104で、制御装置12は、ユーザに、テスト継続時間
を制御するための定数として、実験での走行時間を指定
したいのか、それともテストカバー範囲の確率を指定し
たいのかを照会する。ステップ105で、制御装置12
は、ユーザの応答を解析する。ユーザーの応答は、表示
装置20及び鍵盤機構25を使って供給することが好ま
しい。
ユーザが継続時間制御のため走行時間を指定する場合
(選択「A」)、ステップ110で、制御装置12は走
行時間値(RT)を要求する(比率変数Aを選択「A」
と混同しないように注意されたい。両者は概念が異な
る)。次に、ステップ111で、反復数で表した継続時
間dの値を、RTとAFTの比よりも大きい最小整数と
して計算する。次いで、N、M、dの値を計算できたあ
と、制御装置12は、上記の式(1)または(2)で指
定されるように、ステップ112で確率Pを計算するこ
とが好ましい。次いで、ステップ130で、制御装置1
2は、RT及びPの値をユーザに表示し、さらに、これ
らの値が満足すべきものかどうかについて照会すること
が好ましい。具体的には、ここで、実験の走行時間がユ
ーザにとって不満足な確率Pをもたらす場合、ステップ
131で、不満足な結果を指示する機会がユーザに与え
られる。その場合は、制御をステップ104に戻して、
サイクルを必要に応じて繰り返す。ステップ112で、
N、M、dの値が与えられれば、解いてPを求めるのに
特別な考慮を払わなくてよいことに留意されたい。
ステップ104で、ユーザが、継続時間を確率パラメー
タで制御することを指定した場合は、ステップ120
(第2B図)で、ユーザは、放電カバー範囲の所望した
確率を指定するよう要求される。ユーザの指定した信頼
度または確率Pに基づいて、制御装置12は、ステップ
121で、そこに指定されている式に従ってdの適切な
値を計算する。上記のように、dの値は、反復数値計
算、テーブル、または上記のいくつかの近似式の1つか
ら求めることができる。求めたdの値に基づいて、ステ
ップ122で、RTをdとAFTの積として計算して、
走行時間のが実行される。上記と同様に、ステップ13
0で、RTとPの値を、その値が満足すべきものかどう
かについての照会と共に、ユーザに表示することが好ま
しい。具体的には、ユーザにとって、指定したテストの
カバー範囲の確率が、長過ぎて実現不可能なテスト継続
時間をもたらす恐れがあると思われることがあり、ある
いは逆に、ユーザに、走行時間が比較的短くて、妥当な
時間で実行できるテストに対してより高い信頼度が指定
できるという指示が与えられることもある。
したがって、テスト継続時間制御装置12が、ユーザの
入力パラメータ、A、CT、PGM及び終了手順の選択
に応じて、テスト継続時間の尺度であるdの値を決定す
ることがわかる。継続時間制御装置12の主要機能は、
dの値を決定することである。ユーザが確率Pを指定し
た場合、制御装置12がdの適当な値を決定することが
必要であり、その場合、制御装置はユーザに指定された
走行時間RTを戻す。実験走行時間をユーザが指定する
という逆の状況では、制御装置12は(ステップ111
で)ただちにdの値を計算し、基本的に便宜上のことで
あるが、ユーザにPの値を供給する。
ステップ131で、ユーザが、走行時間または信頼度あ
るいはその両方が満足なものと指定すると、ランダム放
電開始時機制御装置14に制御が渡される。この機能
は、第3図の流れ図に示すように実施できる。具体的に
は、発生する放電回数を制御するため、ステップ140
で、カウンタを値1に初期設定する。次に、ステップ1
41で、0とPGM及びLの低い方の値との間の乱数を
発生させる。この乱数Rは、この両限界の間の一様な分
布から選択することが好ましい。この乱数Rは、多数の
通常の乱数発生用コンピュータ・ルーチンのうちどれに
よって発生させてもよい。次に、ステップ142で、放
電開始時機制御装置14は、放電開始を起こさせる信号
が静放電装置30に送られるまで、L+R秒の間待つ。
放電開始信号は、たとえば、上記により詳しく説明し
た、インタフェース・カード16によって供給できる。
次に、時機制御装置14が、ステップ140で初期設定
されたカウンタIがdに等しいかどうかを判定する。そ
うである場合には、(ステップ145で)ユーザは、実
験が完了したとの通知を受ける。カウンタIと継続時間
dが等しくない(ステップ143)場合には、(ステッ
プ144で)カウンタが1だけ増分され、その後、やは
り0とmin(PGM、L)の間の乱数Rを発生させる
ステップ141に制御が戻される。
したがって、静放電装置30がランダムに動作するにも
かかわらず、プログラム42におけるプログラム・ステ
ップのより完全なカバー範囲が達成されることがわか
る。具体的には、下記の第1表に、旧式の確定的ザッパ
の使用と、ランダムな放電機能性を利用した本発明のザ
ッパの比較を示す。
これによると、本発明のザッパを使用している大型コン
ピュータ・システムをテストした結果が、確率的ザッパ
と比較して、全領域で顕著な改善をもたらしていること
が見て取れる。
E.発明の効果 上記の説明から、本発明が、特に複雑なディジタル・コ
ンピュータ装置の静電応力テストに関して、従来使用さ
れて来た雑音注入装置すなわちザッパにまさる著しい利
点を提供することが認められるはずである。具体的に言
うと、本発明が、ユーザに、テスト継続時間及び指定可
能な信頼度の点でより大きなフレキシビリティを提供す
ることがわかる。さらに、本発明は特にディジタル・コ
ンピュータ装置のテストに適用可能であるものの、本発
明の放電テスタは、その他の電子機械装置にも適用可能
であることがわかる。さらに、本発明は、ユーザと対話
型であるという利点を有し、他の市販の放電装置では供
給されない情報をユーザに提供することがわかる。さら
に、本出願人等により開発された、ランダムなザップ機
能を具現する手法が、理論上も実際上も、確定的ザップ
装置及び方法よりすぐれていることがわかる。
本明細書では、本発明をそのいくつかの好ましい実施例
に関して詳しく説明したが、当業者はその内容に多くの
修正や変更を加えることができる。
【図面の簡単な説明】
第1図は、本発明の好ましい実施例を示す、概略ブロッ
ク図である。 第2A図及び第2B図は、テスト継続時間制御の好まし
い方法を示す流れ図である。 第3図は、本発明の好ましい実施例によるランダム放電
開始時機制御の好ましい方法を示す流れ図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数のプログラム・ステップを有する内部
    記憶式プログラムを反復して実行する機械の静放電テス
    トを行うための装置において、 上記静放電テストを制御するテスト制御手段と、 上記テスト制御手段に接続されユーザにより選択された
    パラメータを上記テスト制御手段に入力する事を可能な
    らしめる入力手段と、 上記テスト制御手段に接続され上記テスト制御手段から
    のメッセージを上記ユーザに与えるための表示手段と、 静放電を上記機械に供給するため上記テスト制御手段に
    よって制御される静放電手段と、 上記テスト制御手段中にあり、上記入力手段から入力さ
    れた静放電テスト継続時間に基づき上記プログラム・ス
    テップの間で静放電が起こる確率を求め、これを上記表
    示手段に与える計算手段と、 上記テスト制御手段中にあり、上記入力手段から入力さ
    れたテスト継続時間の間上記静放電テストを継続させる
    よう上記静放電手段を制御するテスト継続時間制御手段
    と、 上記テスト制御手段中にあり、上記テスト継続時間の間
    上記静放電をランダムな時間間隔で開始させるよう上記
    静放電手段を制御するランダム放電開始時期制御手段
    と、 を含む静放電テスト装置。
  2. 【請求項2】複数のプログラム・ステップを有する内部
    記憶式プログラムを反復して実行する機械の静放電テス
    トを行うための装置において、 上記静放電テストを制御するテスト制御手段と、 上記テスト制御手段に接続されユーザにより選択された
    パラメータを上記テスト制御手段に入力する事を可能な
    らしめる入力手段と、 上記テスト制御手段に接続され上記テスト制御手段から
    のメッセージを上記ユーザに与えるための表示手段と、 静放電を上記機械に供給するため上記テスト制御手段に
    よって制御される静放電手段と、 上記テスト制御手段中にあり、上記入力手段から入力さ
    れた上記プログラム・ステップの間で静放電が起こる所
    望の確率に基づき静放電テスト継続時間にを求め、これ
    を上記表示手段に与える計算手段と、 上記テスト制御手段中にあり、上記求められたテスト継
    続時間の間上記静放電テストを継続させるよう上記静放
    電手段を制御するテスト継続時間制御手段と、 上記テスト制御手段中にあり、上記テスト継続時間の間
    上記静放電をランダムな時間間隔で開始させるよう上記
    静放電手段を制御するランダム放電開始時期制御手段
    と、 を含む静放電テスト装置。
JP1306767A 1988-11-28 1989-11-28 静放電テスト装置 Expired - Fee Related JPH0658391B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/276,733 US4961157A (en) 1988-11-28 1988-11-28 Method and apparatus for electrostatic discharge testing of machines which repetitively execute a stored program with a plurality of program steps
US276733 1994-07-18

Publications (2)

Publication Number Publication Date
JPH02187672A JPH02187672A (ja) 1990-07-23
JPH0658391B2 true JPH0658391B2 (ja) 1994-08-03

Family

ID=23057867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1306767A Expired - Fee Related JPH0658391B2 (ja) 1988-11-28 1989-11-28 静放電テスト装置

Country Status (4)

Country Link
US (1) US4961157A (ja)
EP (1) EP0371336B1 (ja)
JP (1) JPH0658391B2 (ja)
DE (1) DE68923850T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083117A (en) * 1988-06-07 1992-01-21 Hoigaard Jan C Apparatus for monitoring and controlling electrostatic discharge
US5661657A (en) * 1995-02-08 1997-08-26 International Business Machines Corporation System and method for performing multiple, random, asynchronous electrostatic discharges
US5684726A (en) * 1996-06-24 1997-11-04 International Business Machines Corporation Firing method & apparatus for random ESD testing
US5818235A (en) * 1996-10-24 1998-10-06 Trw Inc. Electrostatic discharge testing
US6078875A (en) * 1997-08-20 2000-06-20 Semtronics Corporation Automated auditing system
US6052053A (en) * 1997-10-22 2000-04-18 Semtronics Corporation Continuous monitoring system
TWI241762B (en) * 2001-09-03 2005-10-11 Gpe Internat Ltd An intelligent fast battery charger
US6809522B2 (en) * 2002-06-20 2004-10-26 Semtronics Automated electrostatic discharge device testing system
US6993439B2 (en) * 2002-09-13 2006-01-31 Innovative Scientific Solutions, Inc. Motor based condition monitoring

Also Published As

Publication number Publication date
JPH02187672A (ja) 1990-07-23
US4961157A (en) 1990-10-02
EP0371336B1 (en) 1995-08-16
EP0371336A2 (en) 1990-06-06
EP0371336A3 (en) 1991-08-21
DE68923850D1 (de) 1995-09-21
DE68923850T2 (de) 1996-05-02

Similar Documents

Publication Publication Date Title
JPH0658391B2 (ja) 静放電テスト装置
US6279154B1 (en) Apparatus and method for an install system for third party applications
CN106294051B (zh) 一种马达测试方法及终端
US5983381A (en) Partitioning and reordering methods for static test sequence compaction of sequential circuits
JP3210602B2 (ja) 静電気放電テストを行う装置および方法
CN108319554A (zh) 应用功能的测试方法、计算机可读存储介质和终端设备
CN110362487A (zh) 一种应用程序的测试方法及装置
CN110232025A (zh) 协议测试方法、装置和系统
JPH05196719A (ja) 無線周波数エミッタのシミュレーション装置及び方法
US5661657A (en) System and method for performing multiple, random, asynchronous electrostatic discharges
Schutz On the testability of distributed real-time systems
EP0339286A2 (en) Test system for acquiring, calculating and displaying representations of data sequences
CN108875368A (zh) 一种安全检测方法、装置及系统
CN110297770A (zh) 应用测试方法及相关装置
CN109729375A (zh) 一种交互数据分发控制方法、装置、设备及存储介质
CN104123132A (zh) 设各波形参数以在awg中生成波形的新单个自定义控件
CN108958790A (zh) 一种软件代码多线程打包方法及装置
US20140039826A1 (en) Measurement System Results Queue For Improved Performance
US20100305933A1 (en) Method and Apparatus for Verifying Logic Circuits Using Vector Emulation with Vector Substitution
CN110262813A (zh) 用于安装应用的方法和装置
CN109767243A (zh) 一种农产品质量安全合格证管理方法及电子设备
US8239436B2 (en) Estimating a signal based on samples derived from dot products and random projections
Mancini et al. System level formal verification as a service
CN115201611B (zh) 一种cpu的vr供电稳定性的测试方法及相关组件
CN111389019B (zh) 游戏中的交互控制方法、装置、电子设备及计算机介质

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees