JPH0653396A - Assembling method for semiconductor device - Google Patents
Assembling method for semiconductor deviceInfo
- Publication number
- JPH0653396A JPH0653396A JP6710791A JP6710791A JPH0653396A JP H0653396 A JPH0653396 A JP H0653396A JP 6710791 A JP6710791 A JP 6710791A JP 6710791 A JP6710791 A JP 6710791A JP H0653396 A JPH0653396 A JP H0653396A
- Authority
- JP
- Japan
- Prior art keywords
- positioning jig
- semiconductor device
- lead
- semiconductor package
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の組立方法
に関し、一層詳細には、半導体装置を構成する半導体パ
ッケージへリードフレームを取り付ける際に、リードフ
レームの取り付け強度を向上させるとともに、導電不良
を阻止することを可能とした半導体装置の組立方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of assembling a semiconductor device. The present invention relates to a method of assembling a semiconductor device capable of preventing the above.
【０００２】[0002]
【従来の技術】例えば、表面実装用のチップキャリア型
の半導体装置を構成する半導体パッケージにリードフレ
ームを固定する際には、基板の縁部に形成されたメタラ
イズされた端子部分に銀ろうを載せ、この銀ろう上にリ
ードフレームを位置決めした後、そのリード部分を加熱
することにより、ろう付け固定している。2. Description of the Related Art For example, when a lead frame is fixed to a semiconductor package which constitutes a chip carrier type semiconductor device for surface mounting, silver solder is placed on a metallized terminal portion formed on an edge of a substrate. After positioning the lead frame on the silver solder, the lead portion is heated and fixed by brazing.
【０００３】そして、前記のメタライズされた端子部分
とリード部分とがろう付け固定される際に、ろう付け固
定部位を堅牢に固着することを目的として、図４に示す
ように、リード部分１が端子部分２に重畳する部分を、
荷重用カーボン治具８を用いて上方より押圧する方法が
採用されている。When the metallized terminal portion and the lead portion are fixed by brazing, the lead portion 1 is fixed as shown in FIG. 4 for the purpose of firmly fixing the brazed fixing portion. The part that overlaps the terminal part 2,
A method of pressing from above by using the load carbon jig 8 is adopted.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、前記方
法では、端子部分２を有する半導体パッケージ４自体
が、位置決め用カーボン治具６と荷重用カーボン治具８
とに囲繞されて熱の放出が妨げられる。一方、前記端子
部分２を有する半導体パッケージ４は放熱作用が小さい
ため、前記銀ろう９の冷却時には、半導体パッケージ４
および治具６、８の蓄熱によって銀ろう９が所定の部位
以外に流出固着する。その結果、ろう付け固定部位の固
着性が低下するばかりか、導電不良を招く不都合が顕在
化している。However, in the above-mentioned method, the semiconductor package 4 itself having the terminal portion 2 has the positioning carbon jig 6 and the loading carbon jig 8.
Surrounded by and to prevent the release of heat. On the other hand, since the semiconductor package 4 having the terminal portion 2 has a small heat radiation effect, when the silver solder 9 is cooled, the semiconductor package 4 is not cooled.
And the silver braze 9 flows out and adheres to a portion other than a predetermined portion by heat storage of the jigs 6 and 8. As a result, not only the adhesiveness of the brazed and fixed portion is lowered, but also the inconvenience resulting in poor conductivity has become apparent.
【０００５】従って、本発明の目的は、銀ろうが所定部
位以外へ流失することを阻止することにより、ろう付け
部位の固着性を向上させて、強度を高めるとともに、導
電不良を阻止することができる半導体装置の組立方法を
提供することにある。Therefore, an object of the present invention is to prevent the silver braze from flowing away to a portion other than a predetermined portion, thereby improving the adhesiveness of the brazing portion, increasing the strength, and preventing defective conduction. It is to provide a method of assembling a semiconductor device which can be performed.
【０００６】[0006]
【課題を解決するための手段】前記の課題を解決するた
めに、本発明は、リードフレームを構成するリード部に
対応する数のメタライズされた端子部を縁部に有する半
導体パッケージにリード部をろう付け固定して得る半導
体装置の組立方法において、第１の位置決め治具上にリ
ード部を位置決めして戴置した状態で、前記第１位置決
め治具に第２の位置決め治具を重畳してリード部を固定
する第１の工程と、前記第２位置決め治具のガイド孔
に、ろう材が融解固着された端子部を有する半導体パッ
ケージを挿入し、半導体パッケージの凹部を第１位置決
め治具の突起部に嵌着して位置決めする第２の工程と、
前記ろう材を加熱して融解し、半導体パッケージをその
自重により沈降させて、リード部と端子部とをろう付け
固定した半導体装置を得る第３の工程と、前記第３の工
程で得た半導体装置を第１位置決め治具並びに第２位置
決め治具から取り出す第４の工程と、からなることを特
徴とする。In order to solve the above-mentioned problems, the present invention provides a semiconductor package having a number of metallized terminal portions corresponding to the lead portions constituting the lead frame at the edges thereof. In a method for assembling a semiconductor device obtained by brazing and fixing, a second positioning jig is superposed on the first positioning jig with the lead portion positioned and placed on the first positioning jig. In the first step of fixing the lead portion, the semiconductor package having the terminal portion to which the brazing material is melted and fixed is inserted into the guide hole of the second positioning jig, and the concave portion of the semiconductor package is set in the first positioning jig. A second step of fitting and positioning the protrusion,
A third step of obtaining a semiconductor device in which the brazing material is heated and melted, the semiconductor package is settled by its own weight, and the lead portion and the terminal portion are fixed by brazing, and the semiconductor obtained in the third step. And a fourth step of taking out the device from the first positioning jig and the second positioning jig.
【０００７】[0007]
【作用】本発明に係る半導体装置の組立方法では、位置
決め用突起部を有する第１位置決め治具上にリード部を
戴置し、次いで第２位置決め治具を用いてメタライズ済
みの端子部に所定量の銀ろうが固着された半導体パッケ
ージを第１位置決め治具の位置決め用突起部に嵌着す
る。そして、銀ろうを加熱し融解して銀ろうの硬度を低
下させることにより、半導体パッケージがそれ自身の自
重で、リード部の存在する鉛直下方へ沈降して、端子部
とリード部とがろう付け固定される。その際、銀ろうが
所定の部位から流出するのが阻止される。In the method of assembling the semiconductor device according to the present invention, the lead portion is placed on the first positioning jig having the positioning protrusion, and then the second positioning jig is used to locate the metallized terminal portion. A semiconductor package to which a fixed amount of silver solder is fixed is fitted to the positioning protrusion of the first positioning jig. Then, by heating and melting the silver solder to lower the hardness of the silver solder, the semiconductor package sinks under the vertical direction where the lead portion exists due to its own weight, and the terminal portion and the lead portion are brazed. Fixed. At that time, the silver wax is prevented from flowing out from a predetermined portion.
【０００８】[0008]
【実施例】次に、本発明に係る半導体装置の組立方法に
ついて好適な実施例を挙げ、添付の図面を参照しながら
以下詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device assembling method according to the present invention will now be described in detail below with reference to the accompanying drawings.
【０００９】図１の縦断面図において、参照符号１０
は、位置決め治具を示し、該位置決め治具１０は基本的
には、第１の位置決め治具１２と、第２の位置決め治具
１４とから構成される。第１位置決め治具１２の中央部
には、フラットタイプの半導体パッケージ１６の凹部１
６ａを嵌着して位置決めする突起部１２ａ、１２ａが突
設されている。第２位置決め治具１４の中央部には、半
導体パッケージ１６の自重による沈降をガイドするガイ
ド孔１８が穿設されている。なお、第１位置決め治具１
２並びに第２位置決め治具１４の保持部１４ａの材料と
しては、銀ろうとの剥離性に優れ、且つSiC 、Si3N4 等
および炭素を高い比率で含有するセラミックス、合金等
が好適に用いられる。In the longitudinal sectional view of FIG. 1, reference numeral 10 is used.
Indicates a positioning jig, and the positioning jig 10 is basically composed of a first positioning jig 12 and a second positioning jig 14. At the center of the first positioning jig 12, the recess 1 of the flat type semiconductor package 16 is provided.
Protrusions 12a, 12a for fitting and positioning 6a are provided in a protruding manner. A guide hole 18 is formed in the center of the second positioning jig 14 to guide the semiconductor package 16 from settling due to its own weight. The first positioning jig 1
As the material of 2 and the holding portion 14a of the second positioning jig 14, ceramics, alloys and the like which are excellent in releasability from silver brazing and contain SiC, Si 3 N 4, etc. and carbon in a high ratio are preferably used. .
【００１０】第２位置決め治具１４は、第１位置決め治
具１２上に載置されるリード部２０に余分に荷重が加わ
り変形が生じることを回避するために、保持部１４ａと
台座部１４ｂとガイドピン１４ｃとから構成されてい
る。従って、保持部１４ａと台座部１４ｂとにより画成
される空間１５により、保持部１４ａとリード部２０と
が当接することは回避される。The second positioning jig 14 includes a holding portion 14a and a pedestal portion 14b in order to prevent the lead portion 20 placed on the first positioning jig 12 from being excessively loaded and deformed. It is composed of a guide pin 14c. Therefore, the holding portion 14a and the lead portion 20 are prevented from contacting each other by the space 15 defined by the holding portion 14a and the pedestal portion 14b.
【００１１】本発明に係る半導体装置の組立方法に用い
られる位置決め治具１０は、基本的には以上のように構
成されるものであり、次に、この位置決め治具１０を用
いて半導体装置を組み立てる方法について説明する。The positioning jig 10 used in the method for assembling a semiconductor device according to the present invention is basically constructed as described above. Next, using this positioning jig 10, a semiconductor device is assembled. A method for assembling will be described.
【００１２】図３は、本発明に係る半導体装置の組立方
法の概略工程図である。図３ａに示すように、第１位置
決め治具１２上の所定位置に所望本数のリードフレーム
を構成するリード部２０を載置する。このとき、リード
部２０の所定位置への戴置を容易にするために、第１位
置決め治具１２上の戴置位置にマスキング、あるいは図
示しない小径のガイド溝等を施すことも可能である。FIG. 3 is a schematic process diagram of a method for assembling a semiconductor device according to the present invention. As shown in FIG. 3A, a desired number of lead parts 20 constituting a lead frame are placed at predetermined positions on the first positioning jig 12. At this time, in order to facilitate the placement of the lead portion 20 at a predetermined position, it is possible to mask the placement position on the first positioning jig 12 or to provide a guide groove (not shown) having a small diameter.
【００１３】次に、図３ｂに示すように、第２位置決め
治具１４を第１位置決め治具１２上の所定位置に配置す
る。Next, as shown in FIG. 3b, the second positioning jig 14 is placed at a predetermined position on the first positioning jig 12.
【００１４】次いで、図３ｃに示すように、半導体パッ
ケージ１６を第２位置決め治具１４のガイド孔１８に挿
入し、さらに、該半導体パッケージ１６の凹部１６ａを
第１位置決め治具１２の突起部１２ａに嵌着して前記リ
ード部２０と半導体パッケージ１６の縁部に位置する端
子部２２とを固定するための位置決めを行う。なお、こ
の時用いる半導体パッケージ１６の端子部２２には、前
記端子部２２とリード部２０とをろう付けするための所
定量の銀ろう２４が、端部２２上に設けたメタライズ層
１７の上に予め融解固着されている。そして、前記図３
ｃに示す状態において、周知の加熱手段により銀ろう２
４を加熱融解する。この時、溶融解された銀ろう２４の
硬度の低下に伴って、第２位置決め治具１４のガイド孔
１８の案内作用下に半導体パッケージ１６はその自重に
よりリード部２０の存在する鉛直下方に均一に沈降し、
ついには、リード部２０と端子部２２との接続がなされ
る。Next, as shown in FIG. 3c, the semiconductor package 16 is inserted into the guide hole 18 of the second positioning jig 14, and the recess 16a of the semiconductor package 16 is further inserted into the projection 12a of the first positioning jig 12. The lead portion 20 and the terminal portion 22 located at the edge portion of the semiconductor package 16 are fixed to each other by being fitted to the terminal portion 22. The terminal portion 22 of the semiconductor package 16 used at this time has a predetermined amount of silver solder 24 for brazing the terminal portion 22 and the lead portion 20 on the metallization layer 17 provided on the end portion 22. It has been melted and fixed in advance. Then, in FIG.
In the state shown in FIG.
Heat and melt 4. At this time, as the hardness of the melted and melted silver brazing material 24 decreases, the semiconductor package 16 is uniformly guided vertically below the lead portion 20 by its own weight under the guiding action of the guide hole 18 of the second positioning jig 14. Settles in
Finally, the lead portion 20 and the terminal portion 22 are connected.
【００１５】前記リード部２０と端子部２２の接続後、
銀ろう２４を冷却固化させて、リード部２０と端子部２
２とのろう付け固定を完了し、半導体装置２６を得る。After connecting the lead portion 20 and the terminal portion 22,
By cooling and solidifying the silver solder 24, the lead portion 20 and the terminal portion 2
The brazing and fixing with 2 is completed, and the semiconductor device 26 is obtained.
【００１６】最後に、半導体装置２６を第１位置決め治
具１２並びに第２位置決め治具１４から離脱させる。す
なわち、取り出す。Finally, the semiconductor device 26 is removed from the first positioning jig 12 and the second positioning jig 14. That is, it is taken out.
【００１７】前記方法によるリード部２０と端子部２２
とのろう付け固定では、半導体パッケージ１６の自重の
みにより押圧作用がなされ、必要以上の荷重がかからな
いために所定部位以外へ銀ろう２４が流出することはな
い。従って、所定量の銀ろうが、ろう付け固定に無駄な
く利用されるために、リード部２０と端子部２２の固着
性が向上し、リード部２０により構成されるリードフレ
ームの取り付け強度を増大させることができる。The lead portion 20 and the terminal portion 22 formed by the above method
In the case of brazing and fixing, the soldering force is exerted only by the weight of the semiconductor package 16 and an unnecessary load is not applied, so that the silver solder 24 does not flow out to a portion other than a predetermined portion. Therefore, a predetermined amount of silver solder is used for brazing and fixing without waste, so that the adhesiveness between the lead portion 20 and the terminal portion 22 is improved, and the attachment strength of the lead frame constituted by the lead portion 20 is increased. be able to.
【００１８】図２に第２の実施例を示す。この実施例で
は、リード部２０と当接する第１位置決め治具１２にお
いて、リード部２０と半導体パッケージ１６の端子部２
２が当接し押圧する部位に溝部２８が穿設されている。
この溝部２８に余剰の銀ろう２４を流出させて取り除く
ことにより、半導体パッケージ１６の所定位置以外へ銀
ろう２４がはみ出して付着することにより導電不良を招
来することを阻止する。FIG. 2 shows a second embodiment. In this embodiment, in the first positioning jig 12 that comes into contact with the lead portion 20, the lead portion 20 and the terminal portion 2 of the semiconductor package 16 are provided.
A groove 28 is formed in a portion where 2 abuts and presses.
The excess silver brazing material 24 is caused to flow out and be removed into the groove portion 28, thereby preventing the silver brazing material 24 from sticking out and adhering to a position other than the predetermined position of the semiconductor package 16 to cause a conductive defect.
【００１９】なお、該第２実施例も前記第１実施例と同
様の工程により半導体装置を得る。The second embodiment also obtains a semiconductor device by the same steps as in the first embodiment.
【００２０】[0020]
【発明の効果】以上のように、本発明に係る半導体装置
の組立方法によれば、半導体装置を構成する半導体パッ
ケージへリードフレームを構成するリード部をろう付け
固定する際に、銀ろうが所定部位以外へ流出することを
阻止することにより、ろう付け部位の固着性を向上させ
て、リードフレームの半導体パッケージへの固定強度を
高めるとともに、導電不良を阻止する効果を奏する。As described above, according to the method of assembling the semiconductor device of the present invention, when the lead portion constituting the lead frame is brazed and fixed to the semiconductor package constituting the semiconductor device, the silver solder is predetermined. By preventing the solder from flowing out to a portion other than the portion, the fixing property of the brazing portion is improved, the fixing strength of the lead frame to the semiconductor package is increased, and the conductive failure is prevented.
【図１】本発明に係る半導体装置の組立方法の好適な実
施例に用いる位置決め治具の縦断面図である。FIG. 1 is a vertical sectional view of a positioning jig used in a preferred embodiment of a method for assembling a semiconductor device according to the present invention.
【図２】第２の実施例に用いる別異の位置決め治具の縦
断面図である。FIG. 2 is a vertical cross-sectional view of another positioning jig used in the second embodiment.
【図３】本発明に係る半導体装置の組立方法の概略工程
図である。FIG. 3 is a schematic process diagram of a method of assembling a semiconductor device according to the present invention.
【図４】従来技術に係る半導体装置の組立方法を示す縦
断面図である。FIG. 4 is a vertical cross-sectional view showing a method for assembling a semiconductor device according to a conventional technique.
１０…位置決め治具 １２…第１位置決め治具 １４…第２位置決め治具 １６…半導体パッケージ １７…メタライズ層 １８…ガイド孔 ２０…リード部 ２２…端子部 ２４…銀ろう ２６…半導体装置 ２８…溝部 10 ... Positioning jig 12 ... 1st positioning jig 14 ... 2nd positioning jig 16 ... Semiconductor package 17 ... Metallization layer 18 ... Guide hole 20 ... Lead part 22 ... Terminal part 24 ... Silver solder 26 ... Semiconductor device 28 ... Groove part
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 隆久 愛知県小牧市二重堀1058番地 日本ガイシ 小牧寮505号 (72)発明者 服部 哲也 岐阜県羽島市上中町沖1917番地 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takahisa Kaneko 1058, Niibebori, Komaki City, Aichi Prefecture 505 Kogaki Dormitory, Gaishi Nippon Gaishi (72) Tetsuya Hattori, 1917 off Kaminakacho, Hashima City, Gifu Prefecture
Claims (1)
する数のメタライズされた端子部を縁部に有する半導体
パッケージにリード部をろう付け固定して得る半導体装
置の組立方法において、 第１の位置決め治具上にリード部を位置決めして戴置し
た状態で、前記第１位置決め治具に第２の位置決め治具
を重畳してリード部を固定する第１の工程と、 前記第２位置決め治具のガイド孔に、ろう材が融解固着
された端子部を有する半導体パッケージを挿入し、半導
体パッケージの凹部を第１位置決め治具の突起部に嵌着
して位置決めする第２の工程と、 前記ろう材を加熱して融解し、半導体パッケージをその
自重により沈降させて、リード部と端子部とをろう付け
固定した半導体装置を得る第３の工程と、 前記第３の工程で得た半導体装置を第１位置決め治具並
びに第２位置決め治具から取り出す第４の工程と、 からなることを特徴とする半導体装置の組立方法。1. A method of assembling a semiconductor device, comprising brazing and fixing a lead portion to a semiconductor package having a number of metallized terminal portions corresponding to the lead portions constituting a lead frame at an edge portion thereof. A first step of fixing the lead portion by superimposing a second positioning jig on the first positioning jig while the lead portion is positioned and placed on the jig; and the second positioning jig. A second step of inserting a semiconductor package having a terminal portion to which a brazing material is melted and fixed into the guide hole of the above, and fitting the concave portion of the semiconductor package to the protruding portion of the first positioning jig for positioning; A third step of obtaining a semiconductor device in which a material is heated and melted, a semiconductor package is settled by its own weight, and a lead portion and a terminal portion are brazed and fixed; and the semiconductor device obtained in the third step. A fourth step of taking out from the first positioning jig and the second positioning jig, and a method of assembling a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6710791A JPH0831558B2 (en) | 1991-03-29 | 1991-03-29 | Method for assembling semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6710791A JPH0831558B2 (en) | 1991-03-29 | 1991-03-29 | Method for assembling semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653396A true JPH0653396A (en) | 1994-02-25 |
| JPH0831558B2 JPH0831558B2 (en) | 1996-03-27 |
Family
ID=13335343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6710791A Expired - Lifetime JPH0831558B2 (en) | 1991-03-29 | 1991-03-29 | Method for assembling semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831558B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101350558B1 (en) * | 2011-01-17 | 2014-01-10 | 이비덴 가부시키가이샤 | Jig for positioning of electronic components |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6874467B2 (en) * | 2017-03-29 | 2021-05-19 | 株式会社デンソー | Semiconductor devices and their manufacturing methods |
-
1991
- 1991-03-29 JP JP6710791A patent/JPH0831558B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101350558B1 (en) * | 2011-01-17 | 2014-01-10 | 이비덴 가부시키가이샤 | Jig for positioning of electronic components |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831558B2 (en) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744759A (en) | Circuit boards that can accept a pluggable tab module that can be attached or removed without solder | |
| US6528346B2 (en) | Bump-forming method using two plates and electronic device | |
| JPH02155242A (en) | Method and device for removing solder | |
| US7511965B2 (en) | Circuit board device and manufacturing method thereof | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| USRE37690E1 (en) | Lead frame and semiconductor device | |
| JPH0653396A (en) | Assembling method for semiconductor device | |
| JPS598471B2 (en) | Manufacturing method of heat absorbing mount | |
| JP3835710B2 (en) | Method for manufacturing composite semiconductor device | |
| JPH07114216B2 (en) | Method of mounting film carrier type semiconductor device | |
| JP2868007B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06140540A (en) | Heat sink and mounting method for semiconductor device using same | |
| JP3001053B2 (en) | Bump forming method and electronic device | |
| JP3270883B2 (en) | Semiconductor device | |
| JP2002359333A (en) | Semiconductor device | |
| JP3336999B2 (en) | Bump sheet, bump forming apparatus and bump forming method using the same | |
| JPS607494Y2 (en) | semiconductor equipment | |
| JPH0625017Y2 (en) | LSI package lead structure | |
| US20030001262A1 (en) | Semiconductor device having solder bumps and method for manufacturing same | |
| JPH0222989Y2 (en) | ||
| JPS606090B2 (en) | Manufacturing method of semiconductor device | |
| JPS6276744A (en) | Vessel for integrated circuit | |
| JPS6259461B2 (en) | ||
| JPH01140751A (en) | Bonding of lead pin to ceramic substrate for semiconductor mounting use | |
| JPH0217949B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |