JPH065286B2 - ゲーテッド・インテグレータ - Google Patents
ゲーテッド・インテグレータInfo
- Publication number
- JPH065286B2 JPH065286B2 JP28370788A JP28370788A JPH065286B2 JP H065286 B2 JPH065286 B2 JP H065286B2 JP 28370788 A JP28370788 A JP 28370788A JP 28370788 A JP28370788 A JP 28370788A JP H065286 B2 JPH065286 B2 JP H065286B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- switch
- operational amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Measurement Of Radiation (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、放射線測定器等に使用するゲーテッド・イン
テグレータに係わり、特に積分を実行しない間は任意の
希望電圧を出力するようにしたゲーテッド・インテグレ
ータに関する。
テグレータに係わり、特に積分を実行しない間は任意の
希望電圧を出力するようにしたゲーテッド・インテグレ
ータに関する。
「従来の技術」 周知のように、放射線の発生状況は、不定期的であり確
率的である。かかる性質を持つ放射線を測定するには、
パルス状に発生する放射線をパルス信号に信号変換し、
更にただ１つのパルス信号を捉えて積分して放射線エネ
ルギを測定する。このようにただ１つのパルス信号を捉
える場合に使用されるのが、ゲーテッド・インテグレー
タである。
率的である。かかる性質を持つ放射線を測定するには、
パルス状に発生する放射線をパルス信号に信号変換し、
更にただ１つのパルス信号を捉えて積分して放射線エネ
ルギを測定する。このようにただ１つのパルス信号を捉
える場合に使用されるのが、ゲーテッド・インテグレー
タである。
第３図に示したのは、従来のゲーテッド・インテグレー
タの一例を示す電気回路図である。すなわち、オペアン
プ１０１の入力端と出力端との間には、積分用のコンデ
ンサ１０２とオンオフ制御用のスイッチ１０３との並列
回路が挿入されている。オペアンプ１０１の入力端には
パルス状の放射線を電流変換したパルス電流ｉinが入力
し、このパルス電流はスイッチ１０３がオフ（開状態）
のときにはコンデンサ１０２に積分される。
タの一例を示す電気回路図である。すなわち、オペアン
プ１０１の入力端と出力端との間には、積分用のコンデ
ンサ１０２とオンオフ制御用のスイッチ１０３との並列
回路が挿入されている。オペアンプ１０１の入力端には
パルス状の放射線を電流変換したパルス電流ｉinが入力
し、このパルス電流はスイッチ１０３がオフ（開状態）
のときにはコンデンサ１０２に積分される。
なお、スイッチ１０３は、例えば放射線測定器のパイル
アップリジェクタ（後続パルスの入力を拒絶するための
回路）等に設けられていて、ゲート化することにより測
定せんとするただ１つのパルス電流を時間ｔで挟み込む
ようにしたものである（第２図ａ参照）。
アップリジェクタ（後続パルスの入力を拒絶するための
回路）等に設けられていて、ゲート化することにより測
定せんとするただ１つのパルス電流を時間ｔで挟み込む
ようにしたものである（第２図ａ参照）。
ところで、第４図に示すように、スイッチ１０３がオン
（閉状態）のときの出力電圧を“任意の出力電圧”とす
るためには、オペアンプ１０１の正入力端（＋）に“任
意の入力電圧ｖr”を与えることにより実現可能である
（イマジナリショート）。また、スイッチ１０３がオフ
のときの出力電圧は入力パルス電流の積分電圧となる。
つまり、この第４図に示した回路構成では、スイッチ１
０３をオンした場合には、出力電圧は任意の出力電圧ｖ
rとすることができる。
（閉状態）のときの出力電圧を“任意の出力電圧”とす
るためには、オペアンプ１０１の正入力端（＋）に“任
意の入力電圧ｖr”を与えることにより実現可能である
（イマジナリショート）。また、スイッチ１０３がオフ
のときの出力電圧は入力パルス電流の積分電圧となる。
つまり、この第４図に示した回路構成では、スイッチ１
０３をオンした場合には、出力電圧は任意の出力電圧ｖ
rとすることができる。
「発明が解決しようとする課題」 しかし、現実のゲーテッド・インテグレータは、第５図
に示すような回路構成で使用されるのが一般的である。
すなわち、前段（図示せず）の出力電圧ｖiを抵抗１０
４によって電流に変換するようにしている。
に示すような回路構成で使用されるのが一般的である。
すなわち、前段（図示せず）の出力電圧ｖiを抵抗１０
４によって電流に変換するようにしている。
ここで、第４図と第５図とを比較する。第４図の場合
は、任意の入力電圧ｖrと入力電流ｉinとは互いに独立
であり、前述のようにイマジナリシヨートにより、スイ
ッチ１０３がオンしているときは出力電圧ｖoは必ず入
力電圧ｖrと一致する。
は、任意の入力電圧ｖrと入力電流ｉinとは互いに独立
であり、前述のようにイマジナリシヨートにより、スイ
ッチ１０３がオンしているときは出力電圧ｖoは必ず入
力電圧ｖrと一致する。
しかるに第５図の場合は、オペアンプ１０１への入力電
流が、入力電圧ｖiと任意の入力電圧ｖrとの差の電圧に
依存するため、積分結果が任意の入力電圧ｖrの値に依
存してしまう。その結果、任意の入力電圧ｖrの値によ
り積分結果（出力電圧ｖo）が変動してしまうという問
題がある。
流が、入力電圧ｖiと任意の入力電圧ｖrとの差の電圧に
依存するため、積分結果が任意の入力電圧ｖrの値に依
存してしまう。その結果、任意の入力電圧ｖrの値によ
り積分結果（出力電圧ｖo）が変動してしまうという問
題がある。
本発明はかかる事情に鑑みてなされたものであり、その
目的はスイッチがオン状態のときの出力電圧を“任意の
電圧”に設定することができ、かつスイッチがオフ状態
のときには、スイッチを開放する瞬間の電位から積分を
開始することができるゲーテッド・インテグレータを提
供することにある。
目的はスイッチがオン状態のときの出力電圧を“任意の
電圧”に設定することができ、かつスイッチがオフ状態
のときには、スイッチを開放する瞬間の電位から積分を
開始することができるゲーテッド・インテグレータを提
供することにある。
「課題を解決するための手段」 本発明は、一方の入力端は放射線等のパルス電流が入力
する端子およびオンオフ制御用スイッチの一端に接続さ
れると共に、積分用コンデンサを介して出力端に接続さ
れ、他方の入力端は接地された第１の演算増幅器と、一
方の入力端は任意の可変電圧が入力する端子に接続さ
れ、他方の入力端は第１の演算増幅器の出力端に接続さ
れていて、出力端はオンオフ制御用のスイッチの他端に
接続された第２の演算増幅器とをゲーテッド・インテグ
レータに具備させたものである。
する端子およびオンオフ制御用スイッチの一端に接続さ
れると共に、積分用コンデンサを介して出力端に接続さ
れ、他方の入力端は接地された第１の演算増幅器と、一
方の入力端は任意の可変電圧が入力する端子に接続さ
れ、他方の入力端は第１の演算増幅器の出力端に接続さ
れていて、出力端はオンオフ制御用のスイッチの他端に
接続された第２の演算増幅器とをゲーテッド・インテグ
レータに具備させたものである。
このようにすると、スイッチが“オン状態”のときには
任意の設定電圧を出力させることができ、“オフ状態”
のときはスイッチをオフにした瞬間からの入力電流の積
分値を出力させることができる。
任意の設定電圧を出力させることができ、“オフ状態”
のときはスイッチをオフにした瞬間からの入力電流の積
分値を出力させることができる。
「実施例」 次に、本発明を図示の実施例に基づいて説明する。
第１図は、本発明のゲーテッド・インテグレータの一実
施例を示す電気回路図である。
施例を示す電気回路図である。
図示のように、第１のオペアンプ（演算増幅器）１０１
の負入力端（−）と出力端との間には積分用のコンデン
サ１０２が接続されており、更にオンオフ制御用のスイ
ッチ１０３の一端が接続されると共に、放射線を電流変
換した入力電流が供給される端子が接続されている。第
１のオペアンプ１０１の正入力端（＋）は接地されてい
る。
の負入力端（−）と出力端との間には積分用のコンデン
サ１０２が接続されており、更にオンオフ制御用のスイ
ッチ１０３の一端が接続されると共に、放射線を電流変
換した入力電流が供給される端子が接続されている。第
１のオペアンプ１０１の正入力端（＋）は接地されてい
る。
スイッチ１０３の他端は電圧を電流に変換するための抵
抗２を介して第２のオペアンプ１の出力端に接続されて
いる。第２のオペアンプ１の負入力端には、任意の入力
電圧ｖrが供給されるようになっており、正入力端は第
１のオペアンプ１０１の出力端に接続されている。
抗２を介して第２のオペアンプ１の出力端に接続されて
いる。第２のオペアンプ１の負入力端には、任意の入力
電圧ｖrが供給されるようになっており、正入力端は第
１のオペアンプ１０１の出力端に接続されている。
このように構成されているゲーテッド・インテグレータ
の動作を第２図に示す動作波形図によって説明する。
の動作を第２図に示す動作波形図によって説明する。
スイッチ１０３がオフ状態のときには、入力電流ｉinは
コンデンサ１０２に蓄積され、出力電圧ｖoには入力電
流の積分結果が出力する。すなわち、図において、第１
の入力パルス電流３ａが入力する前後の時間ｔの間だけ
スイッチ１０３がオフになり、第１の入力パルス電流３
ａはコンデンサ１０２に蓄積されて、第１の出力電圧４
ａが出力する。
コンデンサ１０２に蓄積され、出力電圧ｖoには入力電
流の積分結果が出力する。すなわち、図において、第１
の入力パルス電流３ａが入力する前後の時間ｔの間だけ
スイッチ１０３がオフになり、第１の入力パルス電流３
ａはコンデンサ１０２に蓄積されて、第１の出力電圧４
ａが出力する。
また、スイッチ１０３がオン状態のときには、第１と第
２のオペアンプ１０１と２によるフィードバック回路が
形成され、出力電圧は任意の入力電圧ｖrに一致する。
すなわち、第２のオペアンプ１の利得が充分大きい場合
には、第１のオペアンプ１０１に流れる入力端子からの
入力電流（例えば第２のパルス電流３ｂ）は圧縮され、
出力電圧としては出てこない。
２のオペアンプ１０１と２によるフィードバック回路が
形成され、出力電圧は任意の入力電圧ｖrに一致する。
すなわち、第２のオペアンプ１の利得が充分大きい場合
には、第１のオペアンプ１０１に流れる入力端子からの
入力電流（例えば第２のパルス電流３ｂ）は圧縮され、
出力電圧としては出てこない。
つまり、スイッチ１０３がオン状態の間は、入力してく
るパルス電流には無関係に、任意の入力電圧ｖrを出力
させることが可能となる。
るパルス電流には無関係に、任意の入力電圧ｖrを出力
させることが可能となる。
同様に、第３のパルス電流３ｃが到来するときにもスイ
ッチ１０３はオフ状態となるので積分された出力電圧４
ｃが出力する。
ッチ１０３はオフ状態となるので積分された出力電圧４
ｃが出力する。
なお、本実施例では任意の入力電圧ｖrが徐々に上昇し
ていく場合を示しているが、一定値を示す場合あるいは
下降する場合でもよいことはもちろんである。
ていく場合を示しているが、一定値を示す場合あるいは
下降する場合でもよいことはもちろんである。
また、本実施例では第２のオペアンプとして電圧出力型
のものを用いた場合を示したが、電流出力型のものにす
れば、抵抗２を取り除けるのはもちろんである。
のものを用いた場合を示したが、電流出力型のものにす
れば、抵抗２を取り除けるのはもちろんである。
「発明の効果」 以上説明したように本発明によれば、積分をしていない
間は、出力電圧を任意の入力電圧に一致させて出力する
ことが可能となり、かつ、この任意電圧をベースとした
積分結果（出力電圧）を得ることができる。
間は、出力電圧を任意の入力電圧に一致させて出力する
ことが可能となり、かつ、この任意電圧をベースとした
積分結果（出力電圧）を得ることができる。
第１図は本発明の一実施例を示すゲーテッド・インテグ
レータの電気回路図、第２図は本発明の一実施例を示す
ゲーテッド・インテグレータの動作波形図、第３図は従
来のゲーテッド・インテグレータの一例を示す電気回路
図、第４図はオペアンプの負入力端に電流が入力する場
合を示す図、第５図はオペアンプの負入力端に電圧が入
力するとき電流に変換して供給する場合を示す図であ
る。 １……第２のオペアンプ、２……抵抗、 ３ａ，３ｂ，３ｃ……入力パルス電流、 ４ａ，４ｂ……出力電圧、 １０１……第１のオペアンプ、 １０２……積分用コンデンサ、 １０３……オンオフ制御用スイッチ。
レータの電気回路図、第２図は本発明の一実施例を示す
ゲーテッド・インテグレータの動作波形図、第３図は従
来のゲーテッド・インテグレータの一例を示す電気回路
図、第４図はオペアンプの負入力端に電流が入力する場
合を示す図、第５図はオペアンプの負入力端に電圧が入
力するとき電流に変換して供給する場合を示す図であ
る。 １……第２のオペアンプ、２……抵抗、 ３ａ，３ｂ，３ｃ……入力パルス電流、 ４ａ，４ｂ……出力電圧、 １０１……第１のオペアンプ、 １０２……積分用コンデンサ、 １０３……オンオフ制御用スイッチ。
Claims (1)
- 【請求項１】一方の入力端は放射線等のパルス電流が入
力する端子およびオンオフ制御用スイッチの一端に接続
されると共に、積分用コンデンサを介して出力端に接続
され、他方の入力端は接地された第１の演算増幅器と、 一方の入力端は任意の可変電圧が入力する端子に接続さ
れ、他方の入力端は前記第１の演算増幅器の出力端に接
続されていて、出力端は前記オンオフ制御用のスイッチ
の他端に接続された第２の演算増幅器 とを具備したことを特徴とするゲーテッド・インテグレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28370788A JPH065286B2 (ja) | 1988-11-11 | 1988-11-11 | ゲーテッド・インテグレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28370788A JPH065286B2 (ja) | 1988-11-11 | 1988-11-11 | ゲーテッド・インテグレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130492A JPH02130492A (ja) | 1990-05-18 |
| JPH065286B2 true JPH065286B2 (ja) | 1994-01-19 |
Family
ID=17669041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28370788A Expired - Lifetime JPH065286B2 (ja) | 1988-11-11 | 1988-11-11 | ゲーテッド・インテグレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065286B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103207313B (zh) * | 2013-04-03 | 2015-12-02 | 苏州工业园区职业技术学院 | 一种特种电压测试系统 |
-
1988
- 1988-11-11 JP JP28370788A patent/JPH065286B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02130492A (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746698B2 (ja) | 可変磁気抵抗電磁回転センサにより発生された信号を処理する回路装置 | |
| US3390354A (en) | Analog voltage to time duration converter | |
| JPH065286B2 (ja) | ゲーテッド・インテグレータ | |
| JPS6141227A (ja) | 検出されたパラメーターを積分する回路及び積分する方法 | |
| JPH02134591A (ja) | ゲーテッド・インテグレータ | |
| JPH02130493A (ja) | ゲーテッド・インテグレータ | |
| JPS5940276A (ja) | 電力増幅器 | |
| JPH0526639Y2 (ja) | ||
| SU746916A1 (ru) | Амплитудно-временной преобразователь | |
| SU879503A1 (ru) | Преобразователь сопротивлени резистивного датчика в период следовани импульсов | |
| JP3321966B2 (ja) | 時間比率検出回路 | |
| JPS5951780B2 (ja) | 対数特性ａｄ変換器 | |
| SU1522407A1 (ru) | Преобразователь напр жени в частоту | |
| SU1126908A2 (ru) | Устройство контрол сердечников дл накопительных магнитных усилителей | |
| JPH07946Y2 (ja) | 交流電圧計 | |
| SU902230A2 (ru) | Преобразователь амплитуды импульсов в посто нное напр жение | |
| SU839048A1 (ru) | Многоканальный аналого-цифровойпРЕОбРАзОВАТЕль | |
| JPH10282240A (ja) | 波形成形回路 | |
| SU612390A1 (ru) | Устройство дл автоматической регулировки усилени | |
| SU1018044A1 (ru) | Устройство дл автоматического измерени параметров электрорадиоэлементов | |
| SU1091336A1 (ru) | Преобразователь напр жени в интервал времени | |
| JPH08327670A (ja) | 信号検出装置 | |
| SU409648A1 (ru) | Преобразователь параметров сложных электрических цепей в интервалы времени | |
| JPH051824Y2 (ja) | ||
| JPS592404B2 (ja) | Ａｇｃ アンプ |