JPH06511368A - Ａｔｍプレーン組み合わせフィルタおよびａｔｍセルを組み合わせる方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 ＡＴＭスイッチ用のＡＴＭプレーン組み合わせフィルタおよびその方法産業上の 利用分野 本発明は、本一般にＡＴＭスイッチングネットワークに関する。特に、よりよい 信頼性および保守性のために、二重プレーン動作をするようなＡＴＭスイッチン グネットワークに関する。より詳細には、本発明は、２つの全く同じプレーンか ら現れたＡＴＭセルの組み合わせを管理するＡＴＭプレーン組み合わせフィルタ に関係する。

従来の技術 電話スイッチングシステムは、−山こ２４時間ノンストップで動作することが要 求される。この電話スイッチングシステムは、できるだけ効率的な方法で配列さ れたもっとも信頼できる要素で構成されなけらばならない。しかし、ただ非常に 信頼できる要素だけを使用しても、故障が起こらないと保証するためには十分で ない。電話スイッチングシステムの高信頼性および保守性を達成する種々の方法 が存在する。これらは、その２．３を列記すると、二重同期整合装置、二重負荷 共有装置、３重化されたシステム、多重コンピュータ・ハイアラーキ・システム 、多重コンピュータ大衆システム、および多重プロセッサーシステムである。

これらの装置の間で、二重同期整合装置（二重プレーン動作）は、非常に成功し ている。

この装置は、ＴＤＭスイッチングにおいてはかなり一般的であるが、特殊なケー スを除いてメツセージのスイッチングまたは計算には適用できない。これは、二 重システム間の微視的（メツセージ）同期の困難さによるものである。これらの システムにおける負荷共有／スタンバイのアプローチは、エンド・ツー・エンド の回復プロトコルによって行われる。

ＡＴＭスイッチング動作は、同期と非同期の両方の属性を有する。ＡＴＭ転送の 一般的な同期の性質は、二重プレーン動作装置とうまく融合すべきである。しか しながら、さらに、考慮すべきことは、スイッチとマルチプレクサ中の待ち行列 の非同期動作についてである。

ＴＤＭスイッチにおいて、プレーン間の不一致は、チャネル毎に取り扱うことが できる。各チャネルはハードウェアのタイムスロットに付随するので、故障チャ ネルは、一般に、他のチャネル、その順序または内容、あるいはその接続に影響 を及ぼさない。ＡＴＭスイッチではこのようなことはない。セルはタイムスロッ トに付随するものではなく、使用されるタイムスロット用の調整機構を介して自 由に競争するので、たとえば、ビット・エラーの結果として生じる任意のアドレ ス変更または調整機構を有する他の干渉は、セルの順序を変更することができる 。したがって、受信用周辺装置は、そのようなエラーが発生した場合に、二重プ レーンからのセルの整合ペアの受信を期待することはできない。さらに、二重プ レーン動作の目的は、周辺装置が、各プレーンからの受信信号から一つのセルの ストリームをセル毎に選ぶことにある。

従来のディジタルスイッチング環境における典型的な二重プレーン動作の詳細な 記述は、Ｂｏｕｒｎｅ等によって発表されたｒＤＭＳ−１００分布制御システム Ｊ、Ｔｅ１ｅｓｉｓ、Ｎｏ、４．１９８０、ｐｐ６−１２に掲載される。

本発明は、ＡＴＭスイッチの上記の二重プレーン動作に関する困難さを述べ、あ る種の解決案を提案する。

したがって、本発明の目的は、二重プレーンで動作するＡＴＭスイッチングネッ トワーク中で使用されるＡＴＭプレーン組み合わせフィルタを提供することにあ る。

本発明の他の目的は、２つの同一プレーンからＡＴＭセルをモニタし、一対の同 一のＡＴＭセルのうちの一つのみを後にストアする手段を有するＡＴＭプレーン 組み合わせフィルタを提供することにある。

さらに、本発明の他の目的は、二重プレーンで動作するＡＴＭスイッチングネッ トワーク中の２つの同一スイッチングマトリクスから現れるＡＴＭセルを組み合 わせる方法を供給することにある。

発明の開示 簡単に述べると、本発明は、スイッチヘッダが少なくともソース、宛先、シーケ ンス・フィールド等を含むＡＴＭセルをスイッチングし、二重プレーン動作のた めの２つの同一のスイッチングマトリクスを有するＡＴＭスイッチングネットワ ークを提供する。本発明は、ＡＴＭスイッチングネットワークで使用されるＡＴ Ｍプレーン組み合わせフィルタを提供する。このＡＴＭプレーン組み合わせフィ ルタは、２つの同一のスイッチングマトリクスから現れるＡＴＭセルをインタリ ーピング形式でセルバスに多重化するための多重化手段を含む。フィルタには、 セルバス上で運ばれる各ＡＴＭセルのスイッチ・ヘッダからソースおよびシーケ ンス・フィールドを読出し、その読出されたものをフィルタ制御手段に送出する ためのヘッダ読出し手段が供給される。フィルタ制御手段は、ソースおよびシー ケンス・フィールドを示すデータを参照用のメモリ手段にストアする。フィルタ 制御手段は、さらに、メモリ手段が同一セルと等しい参照を有していないときに のみ、同時にイネーブル信号をセルＦＩＦＯへ送出する。セルＦＩＦＯは、イネ ーブル信号によってイネーブルされたときに、対応のＡＴＭセルをストアするた めにセルバスに接続される。セルＦＩＦＯに取り付けられた周辺リンクは、セル ＦＩＦＯにストアされた各セルを適切な周辺装置に運ぶ。

本発明の他の見地によれば、本発明は、二重プレーン動作で動作しているＡＴＭ スイッチングネットワーク中の２つの同一のスイッチングマトリクスから現れる ＡＴＭセルを組み合わせる方法を提供する。このＡＴＭセルのスイッチヘッダは 、少なくともソース、宛先、シーケンス・フィールド等を含む。この方法は、さ らに、一つのセルバス上の２つの同一のスイッチングマトリクスからのＡＴＭセ ルをインタリーピング形式でセルバスに多重化し、セルバス上で運ばれる各ＡＴ Ｍセルのスイッチ・ヘッダからソースおよびシーケンス・フィールドを読出すス テップを有する。この方法は、さらに、ソースおよびシーケンス・フィールドを 参照用のメモリ手段にストアし、このメモリ手段が同一セルと等しい参照を有し ていないときにのみ、イネーブル信号をセルバスに接続されたセルＦＩＦＯに送 出するステップを含む。この方法は、さらに、セルＦＩＦＯがイネーブル信号に よってイネーブルされたときに、対応のＡＴＭセルを前記セルＦＩＦＯにスト了 し、セルＦＩＦＯにストアされた周辺リンクを介して、セルＦＩＦＯにストアさ れた対応のＡＴＭセルの各々を適当な周辺装置に運ぶステップを含む。

図面の簡単な説明 図１は、先行技術におけるスイッチの二重プレーン動作の概念を示すブロック図 である。

図２は、本発明の概念を示す図である。

図３は、本発明の一つ実施例のＡＴＭプレーン組み合わせフィルタを示す図であ る。

実施例 図１は、二重同期整合モードにおいて動作するために設計されたスイッチを示す 図である。周辺装置１　、ｉからのすべてのチャネル化されたＴＤＭデータスト リームは、スイッチングマトリクスプレーンＡおよびＢを介して送られる。

各スイッチングマトリクスは、チャネルを同様にスイッチングする。受信側の周 辺装置におけるマツチ回路は、２つのデータストリームをモニタし、そのストリ ームの一つを選択する。ミスマツチの場合の問題は、どちらが良好な状態にある かを決定することである。この決定は、現データの有効性（パリティチェック、 その他）に依存する。

従来のディジタル伝送装置は、スイッチング装置中で発生が予想されるビット・ エラーレートを上回るエラーレートになる。しかし、ファイバ伝送システムのエ ラーレートは、非常に低いものである。これによって、ＤＳＯスイッチに対して 提案された新たな（より厳しい）エラーレートが既に得られている。広帯域ＡＴ Ｍスイッチにおいては、全ビット・スループットは、より大きく、同じエラーレ ートが与えられ、ビット・エラーは、ユーザおよび電話会社の両方によってより 容易に測定できる。さらに、ＡＴＭ動作は、全セルを失い、エラーレートを増加 させる危険性を有する。この点から見れば、ＡＴＭスイッチは、少（とも、ＴＤ Ｍスイッチと同程度以下であるが、長い間エラーのない動作を維持するために、 よりよい診断および故障検出能力を有するにちがいない。

もっとも単純な解決案は、スイッチングプレーンをアクチブおよびスタンバイと して指定することである。これは、複数の故障に関する信頼性を減らすだけでな く、スタンバイプレーンの機能不良を検出する能力をも減らし、周期的にプレー ンをスイッチングする要求、すなわち、切り替の間にエラーを発生させないで実 行される機能を発生する。ホット／スタンバイ・プレーンの切り替機能は、通常 、同期中のプレーン（これは、通常、所定の同−論理、共通の出発点、共通のク ロックソースであり、最新のエラーではない）に依存し、必要ならば同期を持つ ことができる。

より一般的な代替装置は、セルを失うことなくまたは複製をすることもなく、２ つのセルストリーム（２つのプレーンからの）を一つのストリームに減少させる 再同期回路を有する。そのような回路は、プレーンの組み合わせを連続的に扱う ことができ、両プレーンを連続なホット動作とする利益が得られる。この原理は 、極めて簡単に表すことができる。送信周辺装置は、両プレーン上に同じセルを 送る。両プレーンから受信する受信周辺装置は、各セルの最初のコピーを保存し 、その複製を破棄する。さらに、複製がないことをモニタし、登録することが可 能である（好ましくは、故障検出）。

図２は、上記の原理を実現する本発明の基本的な構成を示す図である。図におい て、２つのスイッチングマトリクスプレーンＡおよびＢからのセルは、マルチプ レクサ２０で多重化され、インタリーピングセル・バス２２を介してセルＦＩＦ ０２４にストアするために送出される。スイッチ・ヘッダは、処理のためにバス からフィルタ制御回路２６に送出される。フィルタ制御回路２６は、フィルタ動 作のために各セルのヘッダを処理する。両プレーンからのセルはバス２２を介し てセルＦＩＦＯ２４に送出されるが、２つのコピーのうち一つ（通常、最初に到 着したもの）のみが、フィルタ制御回路２６でヘッダ処理の結果としてＦＩＦＯ にストアされる。ＦＩＦＯ２４にストアされたセルは、周辺装置２８によって読 み出され、セルを適当な出力に送出する。

セルＦＩＦＯに書込むことは、書込イネーブル信号ＷＡを送出するフィルタ制御 回路の制御のもとに行われ、その結果、セルＦＩＦＯは、二重の複製をストアし ない。セルＦＩＦＯからの読出しは、信号ＲＡによって周辺装置の制御のもとに 行われ、公称のセルレートで処理される。もし、セルＦＩＦＯが空でない場合は 、次のセルが取り出され、さもなければアイドルセルが生成される。言い換える と、スイッチングマトリクスからのアイドルセルは、実際にはＦＩＦＯを通過し ないで、新しいアイドルセルがＦＴＦＯの後で生成される。

国際標準に合わせるために、スイッチＡＴＭセルは、少くとも５３バイトである 。＝一つの設計例においては、スイッチセルは、６４バイトの長さに広げられ、 追加のフィールドがスイッチ動作に使用される。したがって、９バイトが追加の スイッチ・ヘッダのために、２バイトがエラー検出のために、取っておかれる。

残りのバイトは、標準の５３バイトＡＴＭセルのためにあり、それは、５バイト のヘッダと４８バイトのペイロードを含む。

本発明の発明者によって１９９１年１月１１８１こ出願された米国特許出願Ｎｏ 、　０７／６３８．８７２は、ＡＴＭセルの構成についてもう少し詳細に記載し ている。スイッチ・ヘッダは、スイッチングマトリクスを介したルーチングをサ ポートしなければならず、したがって、物理的宛先ＩＤを必要とする。さらに、 本発明は、スイッチ・ヘッダ中で運ぶべき特定の情報を要求する。たとえば、複 製がお互いにチェックできるように、セルの特定の識別を必要とする。これは、 （物理的）ソースＩＤおよび特有のソースシーケンスＩＤを含むことによって行 われる。ソースおよび宛先フィールドの代わりに、間接的に、ソースおよび宛先 を確認する接続番号等のような他のフィールドを使用することもできる。

シーケンス番号の範囲は、予想できるスイッチ遅延をカバーするために十分でな ければならない。ビットエラー表示は、エラーのセルを捨てるように要求する。

ユーザ・データエラーは、あらゆるところで保護され（または許容され）、その ようなセルは、スイッチ中で破棄されてはならない。それにもかかわらず、同じ セルの２つのコピーが２つのスイッチングプレーンの周辺装置の間で送出され、 他のコピーが良好である間、それらの一つがユーザ・データフィールド中のビッ ト・エラーを受信した場合は、次の２つの手段、（ａ）何かが悪くなったことを 検出する手段、（ｂ）良好なセルをユーザに送出し、悪いセルを送出しない手段 、を有することが好ましい。これは、スイッチ周辺装置からスイッチ周辺装置に 延長するスイッチＡＴＭセルが、スイッチ・ヘッダのみでなく、すべてのデータ をカバーするエラーチェックを有すべきである、ということを意味する。

本発明の実施例において、スイッチ・ヘッダの９バイトのうち、各２バイトは、 物理ソースおよび宛先フィールドのために使用され、１バイトはシーケンス番号 のために使用される。スイッチングマトリクス中のルーチングミスを防ぐために 、ヘッダのみをカバーするスイッチ・ヘッダ中のエラービットは６ビツトである 。

２バイトエラーチエツクは、スイッチＡＴＭセルの終わりに供給される。それは 、ユーザ・ペイロードを含む標準のＡＴＭセルの５３バイトをカバーする。さら なる分析を行うことなく、ヘッダまたはデータ・エラーチェックのいずれかを欠 いたセルはフィルタ回路によって破棄される。

図３は、本発明の一つ実施例のＡＴＭスイッチのＡＴＭプレーン組み合わせフィ ルタを示す。この実施例において、フィルタ制御回路３０は、すべての可能なソ ースに対して必要なメモリ・ロケーション有するＲＡＭから構成されるメモリ３ ２を含み、各ロケーションは、各受信セルの最後のシーケンス番号をストアする ために１バイト幅を有する。セルのシーケンス番号がＲＡＭにおいてストアされ る毎に、フィルタ制御回路は、書込イネーブル信号ＷＡをセルＦＩＦＯメモリ３ ４へ送出し、全セルがセルＦＩＦＯに書かれる。

二重のコピーがフィルタ制御回路３０に到着すると、フィルタ制御回路３０は、 同じシーケンス番号によって占められたＲＡＭ中のロケーションを検出する。フ ィルタ制御回路３０は、書込イネーブル信号をセルＦＩＦＯに送出しないので、 二重のコピーはストアされない。周辺出力回路は、読出しイネーブル信号ＲＡを 適当なタイムスロットでセルＦＩＦＯへ送出し、セルＦＩＦＯにストアされたセ ルを読出す。

本発明の他の実施例によれば、図３に示されたＲＡＭは、ＣＡＭ（内容をアドレ スできるメモリ）によって置き換えられる。ＣＡＭは、通常のＲＡＭのようにア ドレスによってデータ・ワードをストアし読出す能力を有するメモリ装置である が、それに加えて、表わされたデータワードを、全てのＣＡＭ内容と直ちに比較 して、一致したアドレスを報告する。この実施例のＣＡＭは、ヘッダがＣＡＭ中 に検出できない場合のみ、到着した各ヘッダおよびそのプレーンの元のビットの ソースおよびシーケンス・フィールドをストアする。同時に、セルＰＩＦＯへの 記憶は、ＣＡＭの一致が検出されない場合のみ可能である。これは、二重化され た一対のセルペアの最初のセルがセルＦＩＦＯに入り、第２のセルが拒否される ことを確認し、両方がエラーなしで受信されたと推定される。

通常、同期したスイッチングマトリクスの場合、実際的にはＡプレーンセルとＢ プレーンセルの両方が同時に到着する。多重化の順序は、ＡまたはＢセルがスト アされたかどうかを決定する。もちろん、この順序は、ＡおよびＢセルが同一の ときには問題とならない。到着が同期していないとき、ＡまたはＢセルのいずれ かが、各個々のセルペアの最初のものを発生し、この回路は最初のものを通過さ せ、それによって平均遅延を最小にする。ＣＡＭまたはＲＡＭは、識別子を保持 し、第２のコピーが到着し破棄されるのを待つ。関連するＣＡＭまたはＲＡＭロ ケーションは、その後解放される。アイドルセルは、セルＦＩＦＯ１ＲＡＭある いはＣＡＭのいずれにもストアされない。

セルＦＩＦＯの目的は、２つのプレーンから到着するセルの瞬間的な不平衡をス ムーズにすることである。平均では、１００％占有においてさえ、プレーンＡお よびＢから受信したセルレートは、二重化コピーを除去した後には、周辺装置へ の送出レートに等しくなる。短い期間以外は、２つのプレーンは同期していない と推定すれば、有効な新しいセルは各サイクル毎に両方のプレーンから到着する ことは可能である。このとき、それぞれの二重化コピーは、プレーン遅延スキュ ーと呼ばれる設計によって設定されるプレーン間で所定の遅延の後に到着する。

１０００６占有およびセルの対向のバッチを送出するプレーンの最悪の場合、セ ルのＦＩＦＯは、Ｎのみを周辺装置に送出する間に、２Ｎセルを吸収しなければ ならない。Ｎは、セル・サイクルの点から最大スキューである。従来の設計は、 ＮセルのＦＩＦＯ容量を許容できる。

ＣＡＭが使われる実施例においては、ＣＡＭ中の項目が非常に長い間保存されな いことが期待される。実際、この項目があまりに長い間保存される場合は、すな わち、一致したセルが到着しなかった場合、反対側のプレーンで問題が生じてい ることを示すので、この項目は検出されるべきである。したがって、周期的にＣ ＡＭを動作させることは有利であり、各記憶要求を有するアドレスを増加させる 。ロケーションが再び書かれる必要がある時、そのロケーションは前の占有が一 致しより前にクリアされるべきであるときは解放されるべきである。もし衝突が 発生し、記憶要求がビジー・ロケーションに遭遇した場合は、これは、第２のセ ルの一致がまだ受信されていないことを示す。そのロケーション（対向プレーン のＴＤ）中の内容は、故障プレーンおよび潜在的なソースを示す。この場合は、 このロケーションはそれにもかかわらず、上書きされるべきであり、エラー・カ ウンタは歩進されるべきである。失われたセルの出現があまりにも遅い場合は、 それは、もはや複製と認識されずにユーザに送出されるであろう。これは、避け なければならない。そして、プレーン間のもっとも長い予想される微分遅延を収 容するために、ＣＡＭ容量は十分でなければならない（ＮＸＦＩＦＯ容量）。

安全性からいえば、故障の最初の徴候があったときに（たとえば、ＣＡＭ衝突） 、設計された所定の期間、エラーがない動作が再確立されるまで、故障プレーン をロックすべきである。これによって、要求されるＣＡＭのサイズを減少できる 。

低トラフィック状態においては、ＣＡＭは、高トラフィツクのときより１サイク ルを終了するために、より大きな長さになる。これは、エラー検出時間が増加す るということを意味する。これは、必ずしも悪いことではないが、アイドルセル が到着した場合に、ＣＡＭアドレスカウンタを連続的に進めることによって簡単 に避けることができる。

上に２つの同じプレーンを使用する実施例について述べたが、それはまったく同 一でまたは同期している必要はない。実際には、それは、別々のプレーンである 必要はないが、一つのスイッチ上の２つのセットのボートがあればよい。しかし ながら、一般に、１／２のサイズより小さい２つのネットワークを有する場合は より安価になるであろう。

また、シーケンス番号はソースおよび特定の宛先であることもできる。これによ って、ある種の二重の故障を発見することができる。というのは、各ソース／宛 先の組合せに対する連続シーケンス番号の発生は、多くのメモリを用いて、追跡 できるからである。特定の番号付けされたソースを用いなければ、所定の宛先に 到着した同じソースからのセルが連続的に番号づけられることは保証されない。

多分１以上のＦＩＦＯバッファを有するより複雑なフィルタおよびＦＩＦＯ回路 は、たとえば、エラーが同時に両方のスイッチプレーンで起こる多（の複数のエ ラーの場合をか神する。ここに記載された実施例は、もっとも故障が起こりそう な間にエラーのないセルを送出する目的に合致するような簡単な回路と、より大 きなエラー保護と検出能力ができるさらに複雑な回路との間で妥協できる技術を 示している。

補正書の写しく翻訳文）提出書 （特許法第１８４条の８） 平成６年７月１４１団

Claims (7)

【特許請求の範囲】
1. １．スイッチヘッダが少なくともソース、宛先、シーケンス・フィールド等を含 むＡＴＭセルをスイッチングし、二重プレーン動作のための２つの同一のスイッ チングマトリクスを有するＡＴＭスイッチングネットワーク中のＡＴＭプレーン 組み合わせフィルタにおいて： 前記２つの同一のスイッチングマトリクスから現れるＡＴＭセルをインタリービ ング形式でセルバスに多重化するための多重化手段と；ソースおよびシーケンス ・フィールドを前記セルバス上で運ばれる各ＡＴＭセルのスイッチ・ヘッダから 読出し、それをフィルタ制御手段に送出するためのヘッダ読出し手段と； 前記フィルタ制御手段は、前記メモリ手段が認識されたセルと等しい参照を有し ていないときにのみ、ソースおよびシーケンス・フィールドを示すデータを参照 用のメモリ手段にストアし、同時にイネーブル信号をセルＦＩＦＯへ送出するメ モリ手段を含み； 前記セルバスに接続された前記セルＦＩＦＯは、前記イネーブル信号によってイ ネーブルされたときに、対応のＡＴＭセルをストアし；前記セルＦＩＦＯにスト アされた各対応するセルを適切な周辺装置に運ぶための前記セルＦＩＦＯに取り 付けられた周辺リンクと；を有することを特徴とするＡＴＭプレーン組み合わせ フィルタ。
2. ２．請求項１のＡＴＭプレーン組み合わせフィルタにおいて：前記フィルタ制御 手段は、内容アドレス可能メモリ手段を含み、同一のソースおよびシーケンス・ フィールドが前記メモリ手段中で発見されないときのみ、前記ソースおよびシー ケンス・フィールドをストアすることを特徴とするＡＴＭプレーン組み合わせフ ィルタ。
3. ３．請求項１のＡＴＭプレーン組み合わせフィルタにおいて：前記フィルタ制御 手段は、十分なメモリ・ロケーションを有するＲＡＭ手段を含み、その各々は、 各可能なソース・フィールドに割当てられ、各メモリ・ロケーションでシーケン ス・フィールドをストアし、前記シーケンス・フィールド中の同一番号が前記メ モリ・ロケーション中に発見できないときにのみ、イネーブル信号をセルＦＩＦ Ｏへ送出することを特徴とするＡＴＭプレーン組み合わせフィルタ。
4. ４．請求項２のＡＴＭプレーン組み合わせフィルタにおいて：前記内容アドレス 可能メモリ手段は、サイクリック動作を行うためのアドレス手段を有することを 特徴とするＡＴＭプレーン組み合わせフィルタ。
5. ５．スイッチヘッダが少なくともソース、宛先、シーケンス・フィールド等を含 むＡＴＭセルをスイッチングし、二重プレーン動作のための２つの同一のスイッ チングマトリクスを有するＡＴＭスイッチングネットワーク中で、２つの同一の スイッチングマトリクスからのＡＴＭセルを組み合わせる方法において：前記２ つの同一のスイッチングマトリクスから現れるＡＴＭセルをインタリービング形 式でセルバス上に多重化し； ソースおよびシーケンス・フィールドを前記セルバス上で運ばれる各ＡＴＭセル のスイッチ・ヘッダから読出し； ソースおよびシーケンス・フィールドを参照用のメモリ手段にストアし、前記メ モリ手段が同一と認識されるセルの参照を有していないときにのみ、イネーブル 信号を前記セルバスに接続された前記セルＦＩＦＯに送出し、前記セルＦＩＦＯ が前記イネーブル信号によってイネーブルされたときに、対応のＡＴＭセルを前 記セルＦＩＦＯにストアし；前記セルＦＩＦＯに接続された周辺リンクを介して 、前記セルＦＩＦＯ中にストアされた各対応するＡＴＭセルを適当な周辺装置に 送出する、ことを特徴とするＡＴＭセルを組み合わせる方法。
6. ６．請求項５のＡＴＭセルを組み合わせる方法において：前記メモリ手段は、内 容アドレス可能メモリ手段であり、前記ソースおよびシーケンス・フィールドを ストアするステップは、さらに、前記メモリ手段の内容を比較し、同一のソース およびシーケンス・フィールドの出現を決定することを特徴とするＡＴＭセルを 組み合わせる方法。
7. ７．請求項５のＡＴＭセルを組み合わせる方法において：前記メモリ手段は、す べての可能なソース・フィールドに対して十分なメモリロケーションを有するＲ ＡＭ手段であり、各ロケーションは各ソース・フィールドに割り当てられ、さら に、ソースおよびシーケンス・フィールドにストアされたステップは、ソース・ フィールドに割り当てられたメモリ・ロケーションでシーケンス・フィールドを ストアするステップを含み、前記送出ステップは、前記シーケンスフィールド中 の同一番号が前記メモリ・ロケーション中の発見できなかったときのみ、イネー ブル信号を前記セルＦＩＦＯに送出するステップを含むことを特徴とするＡＴＭ セルを組み合わせる方法。