JPH06511321A - モジュラービデオサブシステムの区分 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 モジュラ−ビデオサブシステムの区分 本発明は、多様な画面モードを駆動するための信号及び電力を供給する、ビデオ 画面コントロールカードとコンピュータとの間のコントロールカード用インタフ ェースに関する。

関連技術の説明 現在のコンピュータは、典型的には、図形画像を表示する観察用画面などの周辺 装置に接続される主システムを育する。図形表示すブシステムは、ＶＧＡ、ＥＧ Ａ及びＣＧＡを含む多種多様なモード規格をもって設計されている。個々の規格 を支援するモニタは、それぞれ異なる電力条件と信号条件を育する。液晶表示（ ＬＣＤ）画面の出現は、さらに別の信号と電力の組合わせを要求する観察装置を 導入する。

現在のシステムは、典型的には、画面を駆動するためにマザーボードに装着され るコントロールカードを有する。ユーザーがモニタを切換えるために、たとえば 、ＶＧＡモニタをＥＧＡモニタと置き換えるためには、ユーザーはシステムソフ トウェア又はモニタをＥＧＡモニタと交換するか、あるいは、新たなコントロー ルカードを挿入しなければならな゛い。そのような手続きは長い時間を要し、ま た、コンピュータを一層複雑にしてしまう。そこでとりつる解決方法の１つは、 使用可能であると思われる画面の型ごとにコントロールカードを設けるというも のである。そのようなシステムは重く、かさばり、ラップトツブなどのポータプ ルコンピュータには望ましくないであろう。

従って、ユーザーがコンピュータのソフトウェア又はハードウェアを変更する必 要なく様々な型の画面をプラグインし且つ使用することを可能にするような単一 のコントロールカードをもつことが望ましいであろう。単一のコントロールカー ドが多様な画面モードとインタフェースすることができるように、そのようなカ ードはシステムと、カードとの間に標準インタフェースを要求するであろう。

コンピュータが１つのコントロールカードを介してＶＧＡモニタ又はＬＣＤ画面 のいずれかにプラグインできるような標準インタフェースを有していると特に有 用であろう。

発明のＷ１要 本発明は、ＬＣＤ両面及びＶＧＡモニタを含めて、複数の型の異なる画面を動作 させることができるシステムマザーボードと、コントロールカードとの間の標準 インタフェースである。インタフェースは、各々が特定の信号線又は給電線の専 用である複数のビンを有する。インタフェースが供給する信号と電力によって、 どのような型のモニタ又はＬＣＤ両面であっても駆動できるコントロールカード のデザインが得られる。

コンピュータがどの型の画面と組合わされても動作することができるように、コ ントロールカードは２つ以とのポートを有していても良い。たとえば、コンピュ ータはＬＣＤ１ｍ面と、ＶＧＡモニタの双方に対するボートをもつラップトツブ であうでも良＋１１゜スペース上、ラップトツブが要求される場合には、ユーザ ーはコンピュータをＬＣＤ画面と共に動作させ、その後、一般により高いカラー グラフィック能力を有するＶＧＡモニタにコンピュータをプラグインすれば良い 。インタフェースは情報を単純な機械的スイッチを介してシステムマザーボード に渡し、そこで、ユーザーはそのスイッチをフリップするだけで、１つの画面か ら他方の画面へ飛ばすことができる。このカードによって、ユーザーは、従来の 技術で要求されたようなコントロールカード又はシステムソフトウェアの変更を 必要とせずに、ＬＣＤｌ１１面とＶＧＡモニタの双方を利用できるのである。

従って、本発明の目的は、コントロールカードをどのような型の画面をも動作さ せるように設計できるような、システムマザーボードとビデオコントロールカー ドとの間のインタフェースを提供することである。

また、本発明の目的は、コントロールカードにＬＣＤ観察画面とモニタ観察画面 の双方を動作させるような、システムマザーボードとビデオコントロールカード との間のインタフェースを提供することである。

また、本発明の目的は、／ステムマザーボードとビデオコントロールカードとの 間のｅＩ準インタフェースを提供することである。

以下の詳細な説明及び添付の図面を検討したならば、本発明の目的と利点は当業 者にはさらに容易に明白になるであろう。図面中：図１は、マザーボードと、本 発明のコントロールカードとの間のインタフェースの概略図である。

発明の詳細な説明 図面を図中符号によりさらに特定して参照すると、図１は、システムマザーボー ド１２に装着可能であるコントロールカード１０を示す。マザーボード１２は、 コントロールカード１０に信号と、電力と、データとを供給する主コンピユータ システムの一部である。カードｌＯ自体がシステム１２へ伝送されるべき信号と データを発生しても良い。コントロールカードｌＯは、様々な観察用画面（図示 せず）に接続できるコネクタポート１４及び１６を存していても良い。ボート１ ４にＬＣＤ画面を接続して、ボート１４を介してＬＣＤ画面を動作させると共に 、ポート１６にＶＧＡモニタを接続して、ボート１６を介してＶＧＡモニタを動 作させることが可能となるように、カード１０を設計しても良い。すなわち、コ ントロールカードｌＯはＬＣＤ画面とＶＧＡモニタの双方を動作させることがで きるのである。カード１０をＬＣＤ画面及びＶＧＡモニタに接続する２つのポー トを有するコントロールカード１０を説明しているが、スーパーＶＧＡモニタ、 ＥＧＡモニタ、ＣＧＡモニタ及びバーキュリーズモニタを含む−ただし、それら には限定されない−どのような型の観察用画面にも接続できる任意の数のポート と組合わせてカード１０を設計できることを理解すべきである。好ましい実施例 では、コントロールカードｌＯはモノフラットパネルＬＣＤ画面に対する６ビン コネクタ及び１５ビンコネクタと、ＶＧＡモニタに対する１５ビンコネクタとを 有する。

カード１０にどのような型の画面が接続していたとしても、カードｌＯをコンピ ュータに装着することができるように、コントロールカード１０はカード１０と 、マザーボード１２との間に標準化インタフェースを有するのが好ましい。たと えば、ＶＧＡモニタとＥＧＡモニタの双方、あるいは、ＬＣＤ画面とＶＧＡ七二 タ等々に接続されるべくカードを設計することができる。本発明のインタフェー スは、システム１２の構成を変更する必要な（、どのような型の画面をも駆動す るためにカードｌＯを設計できるように、カード１０とコンピュータ１２との間 で信号及び電力を供給する。好ましい実施例では、図１に示すように、インタフ ェースはビン２１〜Ｐ８０により決められる。ビンは次のように専用の信号又は 電力を割当てられるのが好ましい。

Ｐｌは、カードＩＯがメモリ情報を８ビツト（１バイト）ではなく、１６ビツト （２バイト）で受け入れ且つ伝送することが可能であるということをシステム１ ２に指示するためのカード１０からマザーボード１２への出力である、カード１ ０により発生される１６ビツトメモリアクセス信号に対してアクセスを実行する 。

Ｐ２は、後述する非ラツチアドレスビットに対するクロックパルスである、シス テム１２により発生されるバッファアドレスラッチイネーブル信号に対してアク セスを実行する。

Ｐ３は、後述する上位バイトデータバスに有効データが存在するが否かをカード １０に指示する、システム１２により発生されるシステム上位バイトイネーブル 信号に対してアクセスを実行する。

Ｐ４は、直接メモリアクセス（ＤＭＡ）制御装置が中央処理装置Ｉ　（ＣＰＵ） の代わりにアドレスバスを駆動している時点を指示する、システム１２により発 生されるアドレスイネーブル信号に対するアクセスを実行する。

Ｐ５は、ビデオメモリを更新できるように、モニタのラスタがビデオダウン位置 にある（ラスタが画面の最下位置に到達する）時点をシステム１２に指示する、 カード１０により発生されるモニタ割込み要求信号に対してアクセスを実行する ・このビンの使用は、ラスタが画面の最下位置に到達したときにシステムがビデ オメモリを読取り及び／又はビデオメモリに書込むように設計されているが否か に応じてオブシＷンである。

Ｐ６は、入出力サイクルが首尾良く完了できることをシステム１２に指示する、 カード１０により発生される入出力（Ｉｌｏ）サイクルレディ信号に対するアク セスを実行する。

Ｐｌは、カードｌＯにそれ自体を初期設定させる、システム１２により発生され るリセット信号に対するアクセスを実行する。

Ｐ８は、■１０ボートがカード１０にあると仮定した場合に、Ｉ１０書込みデー タをカードｉｏに書込むことができるように、カード１０に書込みストローブを 供給する、システム１２により発生されるＩ１０書込みストローブ信号に対する アクセスを実行する。

Ｐ９は、ｉ１０ポートがカード１ｏにあると仮定した場合に、システム１２がカ ード１０からＩ１０データを読取ることができるように、カード１ｏに読取りス トローブを供給する、システム１２により発生されるＩ１０読取りストローブ信 号に対するアクセスを実行する。

ＰＩＯは、記憶場所がカード１ｏにあると仮定した場合に、システム１２がカー ドｌＯからメモリデータを読取ることができるように、カード１０に読取りスト ローブを供給する、システム１２により発生されるメモリ読取り信号に対するア クセスを実行する。

ｐＨは、記憶場所がカード１０にあると仮定した場合に、メモリ書込みデータを カード１０に書込むことができるように、カード１０に書込みストローブを供給 する、システム１２により発生されるメモリ書込み信号に対するアクセスを実行 する。

Ｐｌ２は、システム１２により発生され、主メモリリフレッシュが進行中である ことをカードＩＯに指示するシステムメモリリフレッシュ信号に対するアクセス を実行する。

Ｐｌ３は、システム１２により発生され、システムＩ２が使用されていないとき を指示する第２の低電力制御信号に対するアクセスを実行する。ＬＣＤフラット パネルバックライト、駆動電圧及び制御／データ信号を共同制御するために、こ の信号を第１の低電力制御信号（Ｐ６７）と合同して使用することができる。

Ｐｌ４は、カード１０により発生され、カード１ｏがＩ１０情報を８ビツト（ｌ バイト）ではなく、１６ビツト（２バイト）で受け入れ且つ送信することができ ることをシステムＩ２に指示するためのカード１ｏがらマザーボード１２への出 力である１６ビツトＩ１０アクセス信号に対するアクセスを実行する。

Ｐｌ５．Ｐｌ７−Ｐｌ８．Ｐ２７．Ｐ２Ｏ，Ｐ２Ｏ，Ｐ５３．Ｐ８４及（ＪＰ７ ４〜Ｐ８０はデジタル信号接地点に対するアクセスを実行する。

ＰＩ６は、システム１２により発生されるバスクロック信号に対するアクセスを 実行する。バスクロック信号は、１４．３１８１１Ｈｚの周波数に固定されてい るのが好ましいシステム１２のクロックである。

Ｐ１９〜Ｐ２６は、Ｉｌｏとメモリの双方についてビット８〜！５を供給するシ ステム１２と、カード１０との間の上位バイトデータバスに対するアクセスを実 行する。

Ｐ２８〜Ｐ２９．Ｐ３９及びＰ５１〜Ｐ５２は、システム１２によりカード１０ に供給される＋５ボルト電力に対するアクセスを実行する。

Ｐ３１−Ｐ３８は、Ｉｌｏとメモリの双方についてビットＯ〜７を供給するシス テム１２と、カード１０との間の下位バイトデータバスに対するアクセスを実行 する。

Ｐ４１〜Ｐ４３は、システム１２により発生され、好ましくはビット１９〜１７ としてそれぞれ指定される３つの非ラツチアドレスビット信号に対するアクセス を実行する。

Ｐ４４〜Ｐ５０は、システム１２により発生され、好ましくはビット１６〜１０ としてそれぞれ指定される７つのラッチアドレスビット信号に対するアクセスを 実行する。

Ｐ５４〜Ｐ６３は、７ステム１２により発生され、好ましくはビット９〜０とし てそれぞれ指定される１０個のラッチアドレスビット信号に対するアクセスを実 行する。

ＰＯ２は、物理的にはカード１０に配置されているのが好ましい機械的スイッチ １８により発生される活動表示信号に対するアクセスを実行する。活動表示信号 により、ユーザーがどの型の画面を観察すべきであるのかをシステムに指示する ように、ユーザーによりスイッチを動かすことができる。たとえば、ＬＣＤ画面 とＶＧＡモニタを共にカード１０に接続しても良いであろう。システム１２は、 活動表示信号の状態に従って、カード１０に情報を提供する。ＬＣＤを観察した い場合、ユーザーは、システム１２にＬＣＤＩｍ面と合致している情報を提供す るように報知する一方の方向へスイッチを切換えれば良い。ＶＧＡモニタを観察 したい場合には、ユーザーは、システム１２にＶＧＡモニタと合致している情報 を提供するように報知する他方の方向へスイッチを切換えれば良い。このスイッ チによって、従来の技術では必要であったようなシステムソフトウェアの変更を 全く行わずに、画面を切換えることができるのである。

Ｐ６Ｂは、好ましくはビデオメモリアドレススペースにおいてＡＯＯＯＯ〜ＢＦ ＦＦＦと指定されているメモリアドレスに関わるシステム１２からカード１０へ の要求を指示するビデオメモリアドレス復号信号に対するアクセスを実行するＰ Ｏ２は、システムが使用されていないときを指示する第１の低電力制御信号に対 するアクセスを実行する。このビンは、電力制御管理を伴うシステムで使用され る。信号は画面のバックライトに動作接続され、ユーザーが所定量の時間中にキ ーボードを使用しない場合には、そのライトはターンダウン、すなわち、オフさ れる。このビンによって、電力制御管理の使用が可能になり、コンビエータバフ テリのエネルギーは保存されるのである。

Ｐ６８は、システム１２からカードｌＯへの一２４ボルト電力供給に対するアク セスを実行する。−２４ボルトの電力は、通常、正規のオン状態にあるときに白 黒のＬＣＤ画面に給電するために使用される。

Ｐ２Ｏは、システム１２からカードｌＯへの＋１２ボルト電力供給に対するアク セスを実行する。＋１２ボルトの電力は、通常、カラーＬＣＤｌｌｆｆ１＋に給 電するために使用される。

Ｐ２Ｏは、システム１２からカードｌＯへの＋１４．４ボルト電力供給に対する アクセスを実行する。＋１４．４ボルトの電力は、通常、カラーＬＣＤ画面のバ ックライトに給電するために使用される。

Ｐ７１は、システム１２により発生され、起動時にはビデオ制御装置をパワーダ ウンモードに置くビデオ制御パワーダウン信号に対するアクセスを実行する。

Ｐ７２は、システム１２により発生され、カラーＬＣＤに関してシステム１２か らカード１０へのデータのハンドシェークを実行するＴＰＴストローブ信号に対 するアクセスを実行する。このビンは、カラーＬＣＤがシステム１２に接続され るか否かに応じて、オプシＢンである。

Ｐ７３は、カラーＬＣＤを使用するときにカードＩＯに関わるデータを提供する ＴＰＴデータ信号に対するアクセスを実行する。このビンは、カラーＬＤＣが／ ステム１２に接続されるか否かに応じて、オブシ四ンである。

以上説明したのは、どのような型のＬＣＤ画面又はモニタであっても動作させる ことができるコントロールカードに必要な信号と電力を供給するインタフェース である。インタフェースは電力管理システムの組込みをも可能にし、これはバッ テリ給電式のラップト−ｌブコンピュータでは特に作用である。好ましい実施例 においては、電力管理システムはＬＣＤＩｍ面と共に次のように組込まれている 。

ＰＩ３とＰＯ２が共に活動状態であるとき、ＬＣＤ画面のバックライトはオフさ れ、ＬＣＤの駆動電圧（−２４ボルト）はオフされ且つＬＣＤ画素データ線と制 御１１線はオフされる。

ＰＩ３が非活動状態で、ＰＯ２は活動状態であるときには、バックライトはオフ され、駆動電圧と画素線は依然としてオンである。

ＰＩ３が活動状態で、ＰＯ２は非活動状態であるときには、バックライトは中レ ベルの強さであり且つ駆動電圧と画素線は依然としてオンである。

ＰＩ３とＰＯ２が非活動状態であるときには、バックライトは高レベルの強さで あり且つ駆動電圧と画素線は依然としてオンである。

第２の低電力制御信号（ＰＯ２）を単独で使用する場合、電力制御信号（ＰＯ２ ）が活動状態であるときにバックライトはオフし、電力制御信号（ＰＯ２）が非 活動状態であるときには、バックライトはオンする。

いくつかの実施例を詳細に説明し且つ添付の図面に示したが、そのような実施例 は広い発明の単なる例示であって、それを限定するものではないこと、及び当業 者には他の様々な変形が浮かぶであろうと思われるため、本発明は図示し且つ説 明した特定の配列と構成に限定されないことを理解すべきである。

ＦＩＧ、１ フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＳＥ）、ＧＡ（ＢＰ 、ＢＪ、ＣＦ、ＣＧ、ＣＩ、ＣＭ、ＧＡ、ＧＮ、ＭＬ、ＭＲ，ＳＮ、ＴＤ、ＴＧ ）、ＡＴ、ＡＵ、ＢＢ、ＢＧ、ＢＲ，ＣＡ、ＣＨ，ＤＥ、ＤＫ。

ＥＳ、ＦＩ、　ＧＢ、　ＨＵ、ＪＰ、　ＫＰ、　ＫＲ，ＬＫ、　ＬＵ、　ＭＧ、 　ＭＷ、　ＮＬ、　Ｎｏ、　ＲＯ，ＲＵ、ＳＤ、ＳＥ

Claims (1)

1. 【特許請求の範囲】 １．少なくとも１つの型のビデオ画面をコンピュータシステムに接続するビデオ 画面コントロールカードにおいて、コントロールカードとシステムとの間のイン タフェースは、 コントロールカードにより発生され、コントロールカードがメモリを１６ビット で受け入れることをシステムに指示する信号に対するアクセスを実行する少なく とも１つのビンと、 コントロールカードにより発生され、カードがＩ／Ｏを１６ビットで受け入れる ことをシステムに指示する信号に対するアクセスを実行する少なくとも１つのビ ンと、 システムにより発生される上位バイトイネーブル信号に対するアクセスを実行す る少なくとも１つのビンと、 システムにより発生される直接メモリアクセスイネーブル信号に対するアクセス を実行する少なくとも１つのビンと、コントロールカードにより発生されるＩ／ Ｏレディ信号に対するアクセスを実行する少なくとも１つのビンと、 システムにより発生されるシステムリセット信号に対するアクセスを実行する少 なくとも１つのビンと、 システムにより発生されるＩ／Ｏ書込みストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるＩ／Ｏ読取りストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメモリ読取りストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメモリ書込みストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメモリリフレッシュ信号に対するアクセスを実行する 少なくとも１つのビンと、 システムにより発生されるシステムクロック信号に対するアクセスを実行する少 なくとも１つのビンと、 上位バイトデータバスに対するアクセスを実行する少なくとも１つのビンと、下 位バイトデータバスに対するアクセスを実行する少なくとも１つのビンと、シス テムにより発生される少なくとも１つの非ラッチアドレスビット信号に対するア クセスを実行する少なくとも１つのビンと、システムにより発生される少なくと も１つのラッチアドレスビット信号に対するアクセスを実行する少なくとも１つ のビンと、前記非ラッチアドレスビットに関してシステムにより発生されるクロ ック信号に対するアクセスを実行する少なくとも１つのビンと、コントロールカ ードにより発生され、どの型の画面がシステムに動作接続されるかを指示する活 動表示信号に対するアクセスを実行する少なくとも１つのビンと、 システムにより発生され、コントロールカードメモリ中のメモリアクセスを要求 する信号に対するアクセスを実行する少なくとも１つのビンと、システムにより 発生されるモニタ制御バワーダウン信号に対するアクセスを実行する少なくとも １つのビンと、 第１の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第２の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第３の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第４の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 接地点に対するアクセスを実行する少なくとも１つのビンとを具備するようなコ ントロールカード。 ２．システムにより発生される第１の低電力制御信号に対するアクセスを実行す る少なくとも１つのビンをさらに具備する請求項１記載のコントロールカード。 ３．画面はバックライトを有し、そのバックライトは、前記第１の低電力制御信 号が非活動状態であるときにオンされ、前記第１の低電力制御信号が活動状態で あるときにはオフされる請求項２記載のコントロールカード。 ４．システムにより発生される第２の低電力制御信号に対するアクセスを実行す る少なくとも１つのビンをさらに具備する請求項２記載のコントロールカード。 ５．画面はバックライトを有し、前記第１の低電力制御信号と前記第２の低電力 制御信号が共に活動状態であるとき、バックライトと第２の所定の電圧は共にオ フであり、前記第１の低電力制御信号が非活動状態であり且つ前記第２の低電力 制御信号が活動状態であるときには、バックライトはオフであり且つ前記第２の 所定の電圧はオンであり、前記第１の低電力制御信号が活動状態であり且つ前記 第２の低電が制御信号が非活動状態であるときには、バックライトは中レベルＮ の強さでオンしており且つ前記第２の所定の電圧はオンであり、また、前記第１ の低電力制御信号と前記第２の低電力制御信号が共に非活動状態であるときには 、バックライトは高レベルの強さでオンしており且つ前記第２の所定の電圧はオ ンである請求項４記載のコントロールカード。 ６．前記活動表示信号は機械的スイッチに接続きれる請求項１記載のコントロー ルカード。 ７．システムにより発生されるＬＣＤデータストローブに対するアクセスを実行 する少なくとも１つのビンと、ＬＣＤデータバスに対するアクセスを実行する少 なくとも１つのビンとをさらに具備する請求項１記載のコントロールカード。 ８．前記第１の所定の電圧は＋５ボルトであり、前記第２の所定の電圧は−２４ ボルトであり、前記第３の所定の電圧は＋１２ボルトであり、且つ前記第４の所 定の電圧は＋１４．４ボルトである請求項１記載のコントロールカード。 ９．少なくとも１つの型のビデオ画面をコンピュータシステムに接続するビデオ 画面コントロールカードにおいて、コントロールカードとシステムとの間のイン タフェースは、 コントロールカードにより発生され、コントロールカードがメモリを１６ビット で受け入れることをシステムに指示する信号に対するアクセスを実行する少なく とも１つのビンと、 コントロールカードにより発生され、カードはＩ／Ｏを１６ビットで受け入れる ことをシステムに指示する信号に対するアクセスを実行する少なくとも１つのビ ンと、 システムにより発生される上位バイトイネーブル信号に対するアクセスを実行す る少なくとも１つのビンと、 システムにより発生される直接メモリアクセスイネーブル信号に対するアクセス を実行する少なくとも１つのビンと、コントロールカードにより発生されるＩ／ Ｏレディ信号に対するアクセスを実行する少なくとも１つのビンと、 コントロールカードにより発生されるモニタ割込み要求信号に対するアクセスを 実行する少なくとも１つのビンと、 システムにより発生されるシステムリセット信号に対するアクセスを実行する少 なくとも１つのビンと、 システムにより発生されるＩ／Ｏ書込みストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるＩ／Ｏ読取りストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメモリ読取りストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメそり書込みストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメモリリフレッシュ信号に対するアクセスを実行する 少なくとも１つのビンと、 システムにより発生される第１の低電力制御信号に対するアクセスを実行する少 なくとも１つのビンと、 システムにより発生されるシステムクロック信号に対するアクセスを実行する少 なくとも１つのビンと、 上位バイトデータバスに対するアクセスを実行する少なくとも１つのビンと、下 位バイトデータバスに対するアクセスを実行する少なくとも１つのビンと、シス テムにより発生される少なくとも１つの非ラッチアドレスビット信号に対するア クセスを実行する少なくとも１つのビンと、システムにより発生される少なくと も１つのラッチアドレスビット信号に対するアクセスを実行する少なくとも１つ のビンと、前記非ラッチアドレスビットに関してシステムにより発生されるクロ ック信号に対するアクセスを実行する少なくとも１つのビンと、コントロールカ ードにより発生され、どの型の画面がシステムに動作接続されるかを指示する活 動表示信号に対するアクセスを実行する少なくとも１つのビンと、 システムにより発生され、コントロールカードメモリ中のメモリアドレスを要求 する信号に対するアクセスを実行する少なくとも１つのビンと、システムにより 発生される第２の低電力制御信号に対するアクセスを実行する少なくとも１つの ビンと、 システムにより発生されるモニタ制御バワーダウン信号に対するアクセスを実行 する少なくとも１つのビンと、 第１の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第２の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第３の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第４の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 接地点に対するアクセスを実行する少なくとも１つのビンと、システムにより発 生されるＬＣＤデータストローブ信号に対するアクセスを実行する少なくとも１ つのビンと、 ＬＣＤデータバスに対するアクセスを実行する少なくとも１つのビンとを具備す るようなコントロールカード。 １０．画面はバックライトを有し、前記第１の低電力制御信号と前記第２の低電 力制御信号が共に活動状態であるとき、バックライトと第２の所定の電圧は共に オフであり、前記第１の低電力制御信号が非活動状態であり且つ前記第２の低電 力制御信号が活動状態であるときには、バックライトはオフであり且つ前記第２ の所定の電圧はオンであり、前記第１の低電力制御信号が活動状態であり且つ前 記第２の低電力制御信号が非活動状態であるときには、バックライトは中レベル の強さでオンしており且つ前記第２の所定の電圧はオンであり、また、前記第１ の低電力制御信号と前記第２の低電力制御信号が共に非活動状態であるときには 、バックライトは高レベルの強さでオンしており且つ前記第２の所定の電圧がオ ンである請求項９記載のコントロールカード。 １１．前記第１の所定の電圧は＋５ボルトであり、前記第２の所定の電圧は−２ ４ボルトであり、前記第３の所定の電圧は＋１２ボルトであり且つ前記第４の所 定の電圧は＋１４．４ボルトである請求項９記載のコントロールカード。 １２．ビデオモニタ画面に対する出力ポートと、ＬＣＤ画面に対する出力ポート とを有し、コンピュータシステムに接続するコントロールカードにおいて、コン トロールカードとシステムとの間のインタフェースは、コントロールカードによ り発生され、コントロールカードがメモリを１６ビットで受け入れることをシス テムに指示する信号に対するアクセスを実行する少なくとも１つのビンと、 コントロールカードにより発生され、カードがＩ／Ｏを１６ビットで受け入れる ことをシステムに指示する信号に対するアクセスを実行する少なくとも１つのビ ンと、 システムにより発生される上位バイトイネーブル信号に対するアクセスを実行す る少なくとも１つのビンと、 システムにより発生される直接メモリアクセスイネーブル信号に対するアクセス を実行する少なくとも１つのビンと、コントロールカードにより発生されるモニ タ割込み要求信号に対するアクセスを実行する少なくとも１つのビンと、 システムにより発生されるシステムリセット信号に対するアクセスを実行ずる少 なくとも１つのビンと、 システムにより発生されるＩ／Ｏ書込みストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるＩ／Ｏ読取りストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメモリ読取りストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生されるメモリ書込みストローブ信号に対するアクセスを実行 する少なくとも１つのビンと、 システムにより発生される第１の低電力制御信号に対するアクセスを実行する少 πくとも１つのビンと、 システムにより発生されるメモリリフレッシュ信号に対するアクセスを実行する 少なくとも１つのビンと、 システムにより発生されるシステムクロック信号に対するアクセスを実行する少 なくとも１つのビンと、 上位バイトデータバスに対するアクセスを実行する少なくとも１つのビンと、下 位バイトデータバスに対するアクセスを実行する少なくとも１つのビンと、シス テムにより発生される少なくとも１つの非ラッチアドレスビット信号に対するア クセスを実行する少なくとも１つのビンと、システムにより発生される少なくと も１つのラッチアドレスビット信号に対するアクセスを実行する少なくとも１つ のビンと、前記非ラッチアドレスビットに関してシステムにより発生されるクロ ック信号に対するアクセスを実行する少なくとも１つのビンと、コントロールカ ードにより発生され、どの型の画面がシステムに動作接続されるかを指示する活 動表示信号に対するアクセスを実行する少なくとも１つのビンと、 システムにより発生され、コントロールカードメモリ中のメモリアドレスを要求 する信号に対するアクセスを実行する少なくとも１つのビンと、システムにより 発生される第２の低電力制御信号に対するアクセスを実行する少なくとも１つの ビンと、 システムにより発生されるモニタ制御バワーダウン信号に対するアクセスを実行 する少なくとも１つのビンと、 第１の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第２の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第３の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 第４の所定の電圧を有するシステムからの電力供給に対するアクセスを実行する 少なくとも１つのビンと、 接地点に対するアクセスを実行する少なくとも１つのビンと、システムにより発 生されるＬＣＤデータストローブ信号に対するアクセスを実行する少なくとも１ つのビンと、 ＬＣＤデータバスに対するアクセスを実行する少なくとも１つのビンとを具備す るようなコントロールカード。 １３．画面はバックライトを有し、前記第１の低電力制御信号と前記第２の低電 力制御信号が共に活動状態であるとき、バックライトと第２の所定の電圧は共に オフであり、前記第１の低電力制御信号が非活動状態であり且つ前記第２の低電 力制御信号が活動状態であるときには、バックライトはオフであり且つ前記第２ の所定の電圧はオンであり、前記第１の低電力制御信号が活動状態であり且つ前 記第２の低電力制御信号が非活動状態であるときには、バックライトは中レベル の強さでオンしており且つ第２の所定の電圧はオンであり、また、前記第１の低 電力制御信号と前記第２の低電力制御信号が共に非活動状態であるときには、バ ックライトは高レベルの強さでオンしており且つ前記第２の所定の電圧はオンで ある請求項１２記載のコントロールカード。 １４．前記第１の所定の電圧は＋５ボルトであり、前記第２の所定の電圧は−２ ４ボルトであり、前記第８の所定の電圧は＋１２ボルトであり且つ前記第４の所 定の電圧は＋１４．４ボルトである請求項１２記載のコントロールカード、１５ ．少なくとも１つの型のビデオ画面をコンピュータシステムに接続するビデオ画 面コントロールカードおいて、コントロールカードとシステムとの間のインタフ ェースは、 コントロールカードにより発生され、コントロールカードがメモリを１６ビット で受け入れることをシステムに指示する信号に対するアクセスを実行するビン１ と、 非ラッチアドレスビッ信号に関してシステムにより発生されるクロック信号に対 するアクセスを実行するビン２と、システムにより発生される上位バイトイネー ブル信号に対するアクセスを実行するビン３と、 システムにより発生される直接メモリアクセスイネーブル信号に対するアクセス を実行するビン４と、 コントロールカードにより発生されるモニタ割込み要求信号に対するアクセスを 実行するビン５と、 コントロールカードにより発生されるＩ／Ｏレディ信号に対するアクセスを実行 するビン６と、 システムにより発生されるシステムリセット信号に対するアクセスを実行するビ ン７と、 システムにより発生されるＩ／Ｏ書込みストローブ信号に対するアクセスを実行 するビン８と、 システムにより発生されるＩ／Ｏ読取りストローブ信号に対するアクセスを実行 するビン９と、 システムにより発生されるメモリ読取りストローブ信号に対するアクセスを実行 するビン１０と、 システムにより発生されるメモリ書込みストローブ信号に対するアクセスを実行 するビン１１と、 システムにより発生されるメモリフレッシュ信号に対するアクセスを実行するビ ン１２と、 第２の低電力制御信号に対するアクセスを実行するビン１３と、コントロールカ ードにより発生され、コントロールカードがＩ／Ｏを１６ビットで受け入れるこ とをシステムに指示する信号に対するアクセスを実行するビン１４と、 接地点に対するアクセスを実行するビン１５と、システムにより発生されるシス テムクロック信号に対するアクセスを実行するビン１６と、 接地点に対するアクセスを実行するビン１７〜１８と、システムとコントロール カードとの間の上位バイトデータバスに対するアクセスを実行するビン１９〜２ ６と、 接地点に対するアクセスを実行するビン２７と、システムからの＋５ボルト電力 供給に対するアクセスを実行するビン２８〜２９と、 接地点に対するアクセスを実行するビン３０と、下位バイトデータバスに対する アクセスを実行するビン３１〜３８と、システムからの＋５ボルト電力供給に対 するアクセスを実行するビン３９と、接地点に対するアクセスを実行するビン４ ０と、システムにより発生される３つの非ラッチアドレスビット信号に対するア クセスを実行するビン４１〜４３と、 システムからの７つのラッチアドレスビット信号に対するアクセスを実行するビ ン４４〜５０と、 システムからの＋５ボルト電力供給に対するアクセスを実行するビン５１〜５２ と、 接地点に対するアクセスを実行するビン５３と、システムにより発生される１０ 個のラッチアドレスビット信号に対するアクセスを実行するビン５４〜６３と、 接地点に対するアクセスを実行するビン６４と、コントロールカードにより発生 され、どの型の画面がシステムに動作接続されるかを指示する活動表示信号に対 するアクセスを実行するビン６５と、システムにより要求され、コントロールカ ードメモリ中のメモリアドレスを要求する信号に対するアクセスを実行するビン ６６と、システムにより発生される第１の低電力制御信号に対するアクセスを実 行するビン６７と、 システムからの−２４ボルト電力供給に対するアクセスを実行するビン６８と、 システムからの＋１２ボルト電力供給に対するアクセスを実行するビン６９と、 システムからの＋１４．４ボルト電力供給に対するアクセスを実行するビン７０ と、 システムにより発生されるモニタ制御バワーダウン信号に対するアクセスを実行 するビン７１と、 システムにより発生されるＬＣＤデータストローブに対するアクセスを実行する ビン７２と、 システムとコントロールカードとの間のＬＣＤデータバスに対するアクセスを実 行するビン７３と、 接地点に対するアクセスを実行するビン７４〜８０とを具備するようなコントロ ールカード。 １６．画面はバックライトを有し、前記第１の低電力制御信号と前記第２の低電 力制御信号が共に活動状態であるとき、バックライトと第２の所定の電圧は共に オフであり、前記第１の低電力制御信号が非活動状態であり且つ前記第２の低電 力制御信号が活動状態であるときには、バックライトはオフであり且つ前記第２ の所定の電圧はオンであり、前記第１の低電力制御信号が活動状態であり且つ前 記第２の低電力制御信号が非活動状態であるときには、バックライトは中レベル の強さでオンしており且つ前記第２の所定の電圧はオンであり、また、前記第１ の低電力制御信号と前記第２の低電力制御信号が共に非活動状態であるときには 、バックライトは高レベルの強さでオンしており且つ前記第２の所定の電圧はオ ンである請求項１５記載のコントロールカード。 １７．前記第１の所定の電圧は＋５ボルトであり、前記第２の所定の電圧は−２ ４ボルトであり、前記第３の所定の電圧は＋１２ボルトであり且つ前記第４の所 定の電圧は＋１４．４ボルトである請求項１５記載のコントロールカード。 １８．ビデオモニタ画面に対する出力ボートと、ＬＣＤ画面に対する出力ポート とを有し、コンピュータシステムに接続するコントロールカードにおいて、コン トロールカードとシステムとの間のインタフェースは、コントロールカードによ り発生され、コントロールカードがメモリを１６ビットで受け入れることをシス テムに指示する信号に対するアクセスを実行するビン１と、 非ラッチアドレスビット信号に関してシステムにより発生されるクロック信号に 対するアクセスを実行するビン２と、システムにより発生される上位バイトイネ ーブル信号に対するアクセスを実行するビン３と、 システムにより発生される直接メモリアクセスイネーブル信号に対するアクセス を実行するビン４と、 コントロールカードにより発生されるモニタ割込み要求信号に対するアクセスを 実行するビン５と、 コントロールカードにより発生されるＩ／Ｏレディ信号に対するアクセスを実行 するビン６と、 システムにより発生されるシステムリセット信号に対するアクセスを実行するビ ン７と、 システムにより発生されるＩ／Ｏ書込みストローブ信号に対するアクセスを実行 するビン８と、 システムにより発生されるＩ／Ｏ読取りストローブ信号に対するアクセスを実行 するビン９と、 システムにより発生されるメモリ読取りストローブ信号に対するアクセスを実行 するビン１０と、 システムにより発生されるメモリ書込みストローブ信号に対するアクセスを実行 するビン１１と、 システムにより発生されるメモリリフレッシュ信号に対するアクセスを実行する ビン１２と、 第２の低電力制御信号に対するアクセスを実行するビン１３と、コントロールカ ードにより発生され、コントロールカードがＩ／Ｏを１６ビットで受け入れるこ とをシステムに指示する信号に対するアクセスを実行するビン１４と、 接地点に対するアクセスを実行するビン１５と、システムにより発生されるシス テムクロック信号に対するアクセスを実行するビン１６と、 接地点に対するアクセスを実行するビン１７〜１８と、システムとコントロール カードとの間の上位バイトデータバスに対するアクセスを実行するビン１９〜２ ６と、 接地点に対するアクセスを実行するビン２７と、システムからの＋５ボルト電力 供給に対するアクセスを実行するビン２８〜２８と、 接地点に対するアクセスを実行するビン３０と、下位バイトデータバスに対する アクセスを実行するビン８１〜３８と、システムからの＋５ボルト電力供給に対 するアクセスを実行するビン３９と、接地点に対するアクセスを実行するビン４ ０と、システムにより発生される３つの非ラッチアドレスビット信号に対するア クセスを実行ずるビン４１〜４３と、 システムからの７つのラッチアドレスビット信号に対するアクセスを実行するビ ン４４〜５０と、 システムからの＋５ボルト電力供給に対するアクセスを実行するビン５１〜５２ と、 接地点に対するアクセスを実行するビン５３と、システムにより発生される１０ 個のラッチアドレスビット信号に対するアクセスを実行するビン５４〜６３と、 接地点に対するアクセスを実行するビン６４と、コントロールカードにより発生 され、どの型の画面がシステムに動作接続されるかを指示する活動表示信号に対 するアクセスを実行するビン６５と、システムにより発生され、コントロールカ ードメモリ中のメモリアドレスを要求する信号に対するアクセスを実行するビン ６６と、システムにより発生される第１の低電力制御信号に対するアクセスを実 行するビン６７と、 システムからの−２４ボルト電力供給に対するアクセスを実行するビン６８と、 システムからの＋１２ボルト電力供給に対するアクセスを実行するビン６９と、 システムからの＋１４．４ボルト電力供給に対するアクセスを実行ずるビン７０ と、 システムにより発生されるモニタ制御バワーダウン信号に対するアクセスを実行 するビン７１と、 システムにより発生されるＬＣＤデータストローブに対するアクセスを実行する ビン７２と、 システムコントロールカードとの間のＬＣＤデータバスに対するアクセスを実行 するビン７３と、 接地点に対するアクセスを実行するビン７４〜８０とを具備するようなコントロ ールカード。 １９．画面はバックライトを有し、前記第１の低電力制御信号と前記第２の低電 力制御信号が共に活動状態であるとき、バックライトと第２の所定の電圧は共に オフであり、前記第１の低電力制御信号が非活動状態であり且つ前記第２の低電 力制御信号が活動状態であるときには、バックライトはオフであり且つ前記第２ の所定の電圧はオンであり、前記第１の低電力制御信号が活動状態であり且つ前 記低電力制御信号が非活動状態であるときには、バックライトは中レベルの強さ でオンしており且つ前記第２の所定の電圧はオンであり、また、前記第１の低電 力制御信号と前記第２の低電力制御信号が共に非活動状態である場合には、バッ クライトは高レベルの強さでオンしており且つ前記第２の所定の電圧はオンであ る請求項１８記載のコントロールカード。 ２０．前記第１の所定の電圧は＋５ボルトであり、前記第２の所定の電圧は−２ ４ボルトであり、前記第８の所定の電圧は＋１２ボルトであり且つ前記第４の所 定の電圧は＋１４．４ボルトである請求項１８記載のコントロールカード。