JPH06500206A - ６チャネルデジタル復調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ６チヤネルデジタル復調器 発明の背景 １、発明の分野 この発明は入力データのチップまたはサンプルを処理し、かつデータのタイミン グ、位相または周波数エラー、および信号レベルを規定する信号を導出するため のデジタル復調器に関する。より特定的にはこの発明は、再計算（ｒｅｆｉｇａ ｒξ）されるべきようにプログラムされまたコマンドされてデータを獲得し、ト ラックし、かつ復調することができる６チヤネルプログラム可能デジタル復調器 に関する。

２、先行技術の説明 これまでタイミング信号、信号エネルギレベル、および搬送波位相信号または周 波数エラー信号を生み出すために入力データストリームを処理しかつ復調するた めの個々のチャネルが、アナログおよびデジタルの両方の形で公知であった。デ ジタル復調回路が提案されており、これらはチ。

ヤネルまたは機能ループの各々のために作られた特別のチップを用いているが、 それらは非常に複雑なため、コード、位相および周波数のトラッキングのために 個別のチップが必要とされる。かかる先行技術のチップはハードウェア構成可能 であり、かついくつかの目的の１つとしてカスタムメートの復調器においてモジ ュールとして配置された。

非常に単純であるので単一の超大規模集積回路チップ上で実現され、かつ多用途 のために遠隔的にプログラム可能またはコマンド可能である新規のデジタル復調 器回路を提供することが強く所望されるであろう。

発明の概要 この発明の主たる目的は、コードエ、ラーチャネルと、信号レベルチャネルと、 位相または周波数エラーチャオ、ルとを有する新規のプログラム可能デジタル復 調器を提供す゛ることである。

この発明の主たる目的は、単一チップ上で実現され、かついく一つかの異なるデ ータフ感・−マットを変調され六−まｉは変調されない形で処理することが可能 な、新規のプログラム可能デジタル復調器を提供することである。

この発明の他の主たる目的は、多用途を達成するためにハードウェアの再構成を 必要としない、デジタル復調器を提供することである、。

この発明の他の目的は、独立した疑似ノイズ（ＰＮ）変調コードおよびデー・タ レ・−１・を処理することが可能な、新規の復調器回路を提供することである。

この発明の一般の目的は、単純で、信頼性があり、かつ他の構成要素とともに単 一の超大規模集積回路上で容易に実現される、新規のプログラム可能デジタル復 調器を提供することである。

この発明のこれらのおよび他の目的に従って、人力データストリームに接続され 、かつコードチャネルと、１ノベルチヤネルと、位相チャネルとを規定する複数 個の出力を有する３つのデスプレラダを含む新規のデジタル復調器力（提供され る。デスプレラダからの実チヤネル出力および虚チャネル出力は、データレート フィルタ手段として動作しかつ６チヤネルを規定する実出力および虚出力を有す る別個のアキュムレートおよびスケール回路に接続される。アキュムレートおよ びスケール回路からの６チヤネル出力は３つのマルチプレクサに結合され、かつ ３つのマルチプレクサの出力は、クロックエラー信号と、獲得およびトラ・ツク のために使用される信号レベルと、搬送波エラー信号とを与える態様で判定向は インバータ（ｄｅｃｉｓｉｏｎ　ｄ目ｅ山ｄ　１ｎｖｅＮｅ＋ｓ　）に結合され る。

好ましい実施例の説明 ここでデジタルサンプルデータ通信受信器１０のデータストリームに接続された この発明のプログラム可能デジタル利得コントローラ１１を示す図１を参照され た−）。アンテナ１２によって受信された無線周波数信号は、ライン１３を介し てアナログ信号として可変利得前置増幅器１４１こ結きされ、ライン１５上で制 御されたレベルの出力信号をパワースプリッタ１６に与える。ライン１７および ライン１８上のＲＦアナログ信号は、実チャネル■および虚チャネルＱにそれぞ れ接続された一対のミクサ１９および２１に与えられる。固定周波数発振器２２ はライン２３上に出力を有し、それはミクサ１９と、ライン２５」二でミクサ２ １に直角出力を与える９０°移相器２４とに接続される。

ライン２６上の実アナログＲＦ信号は単極ローノ（スフイルり２７に与えられて 、ライン２８上にフィルタされたアづ−ログ出力信号を与える。Ａ　／′Ｄコン ノく１夕２９の入力でのアナログ信号はライン３１上でデジタル出力に変換され 、それは有限インパルス応答（Ｆ　Ｉ　Ｒ）フィルタ３２に与えられてライン３ ３上でフィルタされたデジタル信号を与え、それは直流除去回路３４によって除 去されるいくつかの直流構成要素を有し、ライン３５上で実デジタル信号を与え る。ライン３５上の実デジタル信号は本出願人の米国特許第４．８４１．５５２ 号で説明された型のデジタル移相器３６１こ与えられて、ライン３７上で１′で 示される移相された信号を与える。

上述と同様の態様で、虚チャネルＱ中のライン３８上の出力信号はローパスフィ ルタ３９に与えられ、その出力はライン４１上でＡ／Ｄコンバータ４２に与えら れる。ライン４３上のデジタル出力はフィルタ４４に与えられ、かつライン４５ 上のフィルタされた出力は直流除去回路４６１こ与えられてライン４７上で虚デ ジタル信号Ｑを与える。ライン４７上の虚信号Ｑは米国特許第４．８４１．５５ ２号で説明された型のデジタル移相器３６に与えられて、ライン４８上で移相さ れた虚信号Ｑ′を与える。ライン３７およびライン４８上の実信号および虚信号 は好ましい実施例のデジタル利得コントローラ１１に接続されて、デジタル・ア ナログコンバータ５１に接続されて示されるライン４９上でデジタル利得コマン ドを与える。ライン５２上のアナログ出力はアナログ可変利得前置増幅器１４に 接続されて、予め定められた制御レベルにライン１５上の出力信号を制御する。

可変利得前置増幅器にデジタル入力が与えられるとき、ライン４９上のデジタル 利得コマンドはＤ／Ａコンバータ５Ｊを排除するように前置増幅器１４に直接結 合されてもよい。ライン５３上で示されるようなりロックストローブ信号は、Ａ ／Ｄコンバータ２９および４２の後に発生するデジタルブロックに与えられる。

ローパスフィルタ２７および３９はＲＣフィルタ回路として構成されてもよく、 かつＦＩＲフィルタ３２および４４は本出願人の米国特許第４．８０８．９３９ 号に示される態様で構成されてもよい。図１の実施例に示される概略のブロック 図のすべては本出願人の先に記述した特許に従って構成される必要はなく、先行 技術で公知の他の等価の回路によって構成されてもよい。

ここで６チヤネルプログラム可能デジタル復調器５０の好ましい実施例の概略の ブロック図を示す図２を参照されたい。ライン３７および４８上のデータは図１ で処理された実虚位相補償されたデータを表わす。ライン３７および４８上のデ ータは好ましくは、ライン５６および５７上でそれぞれ復調器５０に与えられる 前に、ブリアキュムレートおよびスケール回路５４および５５に与えられる。ラ イン５６および５７上のＩおよびＱデータの両方は前後（ｅａ＋ＩＹ−ｌａｔｅ ）エラー発生器５８と一対のデスプレラダ５９および６１とに与えられる。前後 エラー発生器５８の出力はライン６２および６３上で第３のデスプレラダ６４に 与えられる。デスプレラダ５９．６１および６４は入力Ａ、　ＢおよびＣを有し て示され、それらの入力は実またはＩＰＮ信号と、虚またはＱ　ＰＮ信号と、３ つのデスブレラダへの入力として遠隔的にプログラム可能な４チヤネルまたは２ チヤネルマイクロプロセツサコマンドとを受信する。

デスプレラダ６４からの処理出力はコードチャネルを表わす。デスプレラダ５９ の処理出力は信号レベルチャネルを表わし、かつデスプレラダ６１の出力はこれ から説明される位相チャネルを表わす。チャネル６５から７０までの６チヤネル すべての上の■およびＣ入力は個々のアキュムレートおよびスケール回路７１な いし７６のそれぞれに与えられる。各アキュムレートおよびスケール装置はライ ン７７ないし８２のそれぞれにＩまたはＱ出力を有する。各アキュムレートおよ びスケール装置７１ないし７６は、アキュムレートおよびスケール回路を可能に するＤ入力とビットデータレートストローブを表わすＥ入力とを有して示される 。ブリアキュムレートおよびスケール装置へ与えられた番号を付けられていない ストローブはチップレートストローブである。

アキュムレートおよびスケール装置７１ないし７６の各々は、イネーブル信号を １つ置きに１ビット加えて上流のデータの最下位ビットの切捨てを補償する型の バイアス除去回路へのバイアス除去イネーブル入力であるＦ人カを有ライン７７ および７８上の■およびＱチャネル（コードチャネル）で処理されているデータ は、コマンド発生器８５からライン８４上のチャネル選択信号によって制御され るマルチプレクサ８３に与えられる。ライン８６上のマルチプレクサ８３からの 単一出力は判定向はインバータ８７に与えられ、そのコマンドまたはイネーブル 大刀はライン８８を介してそこに与えられてライン８９上でクロックエラー出力 を生み出す。ライン８９上のクロックエラー信号は、クロックシンセサイザに与 えられてシステムおよびサンプリングクロックとストローブとを生み出す前にル ープフィルタに与えられる。

ライン７９および８０上のアキュムレートおよびスケール回路７３および７４か らの工およびＱ出力はコンパレータ９１に与えられて、ＱＭ号の大きさがＩ信号 の大きさよりも高いときにライン９２で高出力信号を生成する。またライン７９ および８０上のデータからの符号ビットはコマンド発生器８５に直接与えられる 。コマンド発生器に与えられた符号情報はＩおよびＱチャネルデータ上のハード の決定である。コマンド発生器８５に与えられたライン９３上のマイクロプロセ ッサコマンドは、ライン９２および９３上の入力情報に応答してその選択回路８ ４．９６および９７を介してマルチプレクサ８４．９４および９５を制御するた めに使用される。コマンド発生器は、ライン８６．９８および９９それぞれ上の 選択された出力のために２つまたは４つの■またはＣ入力の任意の１つを選択す るように３つのマルチプレクサに指示することができる。この選択はＱがＩより も大きいかどうか、またはどのチャネル上でデータが利用可能であるかに基礎を おいてもよい。マルチプレクサ９４へのレベルチャネル入力は判定向はインバー タ１０１への出力信号をライン９８上で生成して、獲得またはトラック回路（図 示せず）に与えられる出力信号または信号レベルを出力ライン１０２上で作り出 すように処理される。

位相チャネル中のマルチプレクサ９５への４つのＩおよびＣ入力信号は、判定向 はインバータ１０３に与えられて所望される搬送波エラー信号をライン１０４上 で生成する出力エラー信号をライン９９上で生成した。

ライン８９上でクロックエラー信号を受信するために結合されるシンセサイザク ロック（図示せず）は商業的に入手可能でありかつ公知の装置であり、この発明 の部分を構成しない。ライン１０２上で信号レベル大きさに結合される獲得およ びトラック回路（図示せず）は、通信受信器中で用いられる公知の回路であり、 この発明の部分を構成しない。搬送波トラッキングループに与えられるライン１ ０４上の搬送波エラー信号は公知の回路であり、この発明の部分を構成しない。

６つの独立したＩおよびＱチャネルと３つの機能チャネルとを有するこの発明の デジタル復調器回路の好ましい実施例を説明してきたが、この発明は通信受信器 の他の構成要素とともに超大規模集積回路中で容易に実現され得る非常に単純で かつ信頼できる回路を含むということが理解されるであろう。この発明の特徴は 、ブリアキュムレートおよびスケール回路５４および５５がチップストロープレ ートを変化させることにより効果的にプログラムされ得ることである。デスプレ ラダ６４．５９および６１は４または２チャネル動作の選択についてＣ入力によ ってプログラム゛され得る。アキュムレートおよびスケール回路７１ないし７６ は、ピットデータレートストローブを入力Ｅでかつイネーブルストローブを入力 りで選択または変化させることによりプログラムされ得る。アキュムレートおよ びスケール回路７１ないし７６はまた遠隔コントローラまたはマイクロプロセッ サで発生する入力（図示せず）によってスケール機能がプログラム可能である。

さらに、遠隔コントローラまたはマイクロプロセッサは、新規のデジタル復調器 のプログラミングにさらなる柔軟性を与えるコマンド発生器８５にプログラム可 能なコマンドをライン９３で生成してもよい。

コマンド発生器は１′ンテリジエントコントローラである必要はなく、ルックア ップテーブルまたはプログラム可能アレイの単純化された形であってもよく、し たがって新規のデジタル復調器の超大規模集積回路チップ中での実現の容易さを さらに単純化する。

コマンド発生器８５へのコマンドの１つは、判定向はインバータへ入力された情 報が決して変化しないように、ライン８８．１０５および１０６上で使用される 、ハード決定データ符号ビットを無視することであるということが理解されるで あろう。これはアキュムレートおよびスケール入力がデータで変調されないチッ プタイムを有するときに発生し、かつこれらのチップタイムは適切なときにアキ ュムレートおよびスケール回路へのイネーブル入力を用いることによって選択さ れてもよい。データが判定向はインバータ８７．１０１および１０３の入力への ライン８６．９８および９９上で変調される場合、ライン８６．９８および９９ 上の不適切なまたは未知のデータ符号を補償するために、データの符号の正負に 依存して、データの実際の符号を決定し、かつデータを通過または反転させるこ とが必要である。

図面の簡単な説明 図１はこの発明のプログラム可能デジタル復調器の好ましい実施例の使用を例示 する、通信受信器前処理回路の概略のブロック図であり、さらに 図２はこの発明の６チヤンネルプログラム可能デジタル復調器の好まＩ７い実施 例の概略のブロック図である。

、、　ＰＣＴ／ｕｓ　９１１０５２７５フロントページの続き （７２）発明者　バラム、ステイーブン・トッドアメリカ合衆国、８４１２３　 ユタ州、ソルト・レイク・シティ、ウェスト・カルブパー・サークル、１５０２ （７２）発明者　シモンソン、ハロルド・リンアメリカ合衆国、８４１２０　ユ タ州、ウェスト・バレイ・シティ、サウス・ミツドウェイ・ドライブ、４５９０

Claims (7)

【特許請求の範囲】
1. １．通信受信器での使用のために実（Ｉ）および虚（Ｑ）プロセスデータ信号を 処理するために使用される型のプログラム可能デジタル復調器回路であって、コ ードチャネルデスプレッダと、 レベルチャネルデスプレッダと、 位相チャネルデスプレッダとを含み、 前記通信受信器からの前記実（Ｉ）および虚（Ｑ）プロセスデータ信号は前記デ スプレッダの各々に繕合され、ＩおよびＱ出力信号を有する前記デスプレッダの 各々は、３つのＩチャネルおよび３つのＱチャネルを規定する６つの出力信号を 有するデータレートフィルタ手段への入力として個々に接続され、さらに １対のＩおよびＱチャネルに接続されて、クロックエラー信号を表わす選択可能 出力信号を与える第１のマルチプレクサと、 残りの１およびＱチャネルに接続されて、大きさレベル信号を表わす選択可能出 力信号を与える第２のマルチプレクサと、 前記残りのＩおよびＱチャネルに接続されて搬送波エラー信号を表わす出力信号 を与える第３のマルチプレクサと、前記マルチプレクサの各々に接続されて各マ ルチプレクサ出力について複数個の入力のうちの１つを選択するためのプログラ ム可能コマンド発生器手段とを含む、回路。
2. ２．前記マルチプレクサの各々の出力信号経路中に接続された、各々のマルチプ レクサのための判定向けインバータをさらに含む、請求項１に説明されるプログ ラム可能デジタル復調器。
3. ３．判定向けインバータの各々は前記プログラム可能コマンド発生器手段に個々 に接続される、請求項２に説明されるプログラム可能デジタル復調器。
4. ４．前記データレートフィルタ手段はプログラム可能アキュムレートおよびスケ ール回路手段を含む、請求項１に説明されるプログラム可能デジタル復調器。
5. ５．前記デスプレッダに与えられたＩおよびＱ入力を与える出力信号を有する、 プログラム可能チップレートフィルタ手段をさらに含む、請求項１に説明される プログラム可能デジタル復調器。
6. ６．前記チップレートフィルタ手段の各々はプログラム可能プリアキュムレート およびスケール回路を含む、請求項５に説明されるプログラム可能デジタル復調 器。
7. ７．復調された複雑なデータ信号を処理するために通信受信器中で使用するため のデジタル復調器回路であって、データ信号は送信器で搬送波上に変調され、受 信器で直角に実（Ｉ）および虚（Ｑ）データ信号構成要素に分割され、かつ受信 器でデータ信号を復調し、獲得し、トラックするために使用されるクロックおよ び搬送波エラー信号を与えるためにさらに処理され、この回路は、コードチャネ ルデスプレッダと、 レベルチャネルデスプレッダと、 位相チャネルデスプレッダとを含み、 前記デスプレッダの各々はプログラム可能入力および実（Ｉ）および虚（Ｑ）処 理データ信号入力を有し、前記デスプレッダの各々は、３つのＩおよび３つのＱ チャネルを規定するそれぞれの出力を有する６つのデータレートフィルタ手段に それぞれ接続されるＩおよびＱ信号出力を有し、さらに 一対の前記ＩおよびＱチャネルに接続されて、クロックエラー信号を規定する選 択可能出力を与える第１のマルチプレクサと、 残りの４つのＩおよびＱチャネルに接続されて、大きさレベル信号を規定する選 択可能出力を与える第２のマルチプレクサと、 前記残りの４つのＩおよびＱチャネルに接続されて、搬送波エラー信号を規定す る選択可能出力を与える第３のマルチプレクサと、 前記マルチプレクサに後続されて各々のマルチプレクサ出力について複数個の入 力のうちの１つを選択するためのプログラム可能コマンド発生器手段とを含むこ とを特徴とする、回路。