JPH0646703B2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPH0646703B2 JPH0646703B2 JP60183748A JP18374885A JPH0646703B2 JP H0646703 B2 JPH0646703 B2 JP H0646703B2 JP 60183748 A JP60183748 A JP 60183748A JP 18374885 A JP18374885 A JP 18374885A JP H0646703 B2 JPH0646703 B2 JP H0646703B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- voltage
- transistor
- mos transistor
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチング回路に関し、さらに詳しくはス
イッチングスピードが速く、かつ電圧降下も小さいスイ
ッチング回路に関する。
イッチングスピードが速く、かつ電圧降下も小さいスイ
ッチング回路に関する。
従来から、直流電圧を異なった極性或いは異なった値の
電圧に変換する場合には、ＤＣ−ＤＣコンバータ用いら
れている。このＤＣ−ＤＣコンバータでは、トランジス
タ等のスイッチング素子を用いて直流電圧を一旦方形波
の交流電圧に変換し、トランスにより入出力間を絶縁す
ると共に必要な電圧値に昇圧或いは降圧して、得られた
方形波交流電圧を整流・平滑し再び直流電圧を得る方式
が一般に採用されている。
電圧に変換する場合には、ＤＣ−ＤＣコンバータ用いら
れている。このＤＣ−ＤＣコンバータでは、トランジス
タ等のスイッチング素子を用いて直流電圧を一旦方形波
の交流電圧に変換し、トランスにより入出力間を絶縁す
ると共に必要な電圧値に昇圧或いは降圧して、得られた
方形波交流電圧を整流・平滑し再び直流電圧を得る方式
が一般に採用されている。
このようなＤＣ−ＤＣコンバータでは、直流電圧を交流
電圧に変換する際の変換周波数を高くすることにより、
トランスや平滑回路のインダクタ及びコンデンサ等を小
型・軽量化できることから、高周波化の検討が盛んに行
われている。しかし、高周波動作においては、スイッチ
ング素子のオン・オフ回数が増加するためスイッチング
損失が増大し、ＤＣ−ＤＣコンバータの効率が低下する
ばかりでなく、スイッチング素子の放熱フィンが大形化
し、トランス、インダクタ及びコンデンサ等の小型・軽
量化の効果が相殺される。
電圧に変換する際の変換周波数を高くすることにより、
トランスや平滑回路のインダクタ及びコンデンサ等を小
型・軽量化できることから、高周波化の検討が盛んに行
われている。しかし、高周波動作においては、スイッチ
ング素子のオン・オフ回数が増加するためスイッチング
損失が増大し、ＤＣ−ＤＣコンバータの効率が低下する
ばかりでなく、スイッチング素子の放熱フィンが大形化
し、トランス、インダクタ及びコンデンサ等の小型・軽
量化の効果が相殺される。
従来から、スイッチング素子には、バイポーラトランジ
スタ或いはＭＯＳトランジスタが一般に用いられてい
る。バイポーラトランジスタは耐圧を高くするにつれて
スイッチングスピードが遅くなり、現在800Vバイポーラ
トランジスタを用いた出力１ＫＷ程度のＤＣ−ＤＣコン
バータでは、変換周波数は20〜40KHzが限界とされてい
る。一方，ＭＯＳトランジスタはバイポーラトランジス
タと比較するとスイッチングスピードが速く、かつ蓄積
時間が無いといった長所を有するが、耐圧800VのＭＯＳ
トランジスタではオン抵抗が0.3Ω稠度あり、オン抵抗
による損失が大きいため使用できない状況にある。
スタ或いはＭＯＳトランジスタが一般に用いられてい
る。バイポーラトランジスタは耐圧を高くするにつれて
スイッチングスピードが遅くなり、現在800Vバイポーラ
トランジスタを用いた出力１ＫＷ程度のＤＣ−ＤＣコン
バータでは、変換周波数は20〜40KHzが限界とされてい
る。一方，ＭＯＳトランジスタはバイポーラトランジス
タと比較するとスイッチングスピードが速く、かつ蓄積
時間が無いといった長所を有するが、耐圧800VのＭＯＳ
トランジスタではオン抵抗が0.3Ω稠度あり、オン抵抗
による損失が大きいため使用できない状況にある。
このため、バイポーラトランジスタとＭＯＤトランジス
タを組み合わせて、スイッチングスピードが速くオン電
圧降下の小さいスイッチング回路が提案されている。
タを組み合わせて、スイッチングスピードが速くオン電
圧降下の小さいスイッチング回路が提案されている。
第２図はこの提案されたバイポーラトランジスタ６とＭ
ＯＳトランジスタ７を並列に接続した従来のスイッチン
グ回路Ｂを示すものである。この回路Ｂでは、まずＭＯ
Ｓトランジスタ７を制御端子７ａに信号を送ってターン
オンさせて負荷電流を流す。次にバイポーラトランジス
タ６を制御端子６ａに信号を送ってターンオフさせると
共にＭＯＳトランジスタ７をターンオフさせる。これに
より、負荷電流はＭＯＳトランジスタ７から電圧降下の
低いバイポーラトランジスタ６に移行する。スイッチン
グ回路Ｂをオフさせるには、再びＭＯＳトランジスタ７
をターンオンさせると共に制御端子６ａに逆バイアスを
加えてバイポーラトランジスタ６をターンオフさせる。
これにより、負荷電流はバイポーラトランジスタ６から
ＭＯＳトランジスタ７に移行する。そこで，ＭＯＳトラ
ンジスタ７をターンオフさせると負荷電流が高速で遮断
されるのである。
ＯＳトランジスタ７を並列に接続した従来のスイッチン
グ回路Ｂを示すものである。この回路Ｂでは、まずＭＯ
Ｓトランジスタ７を制御端子７ａに信号を送ってターン
オンさせて負荷電流を流す。次にバイポーラトランジス
タ６を制御端子６ａに信号を送ってターンオフさせると
共にＭＯＳトランジスタ７をターンオフさせる。これに
より、負荷電流はＭＯＳトランジスタ７から電圧降下の
低いバイポーラトランジスタ６に移行する。スイッチン
グ回路Ｂをオフさせるには、再びＭＯＳトランジスタ７
をターンオンさせると共に制御端子６ａに逆バイアスを
加えてバイポーラトランジスタ６をターンオフさせる。
これにより、負荷電流はバイポーラトランジスタ６から
ＭＯＳトランジスタ７に移行する。そこで，ＭＯＳトラ
ンジスタ７をターンオフさせると負荷電流が高速で遮断
されるのである。
ところで、このスイッチング回路Ｂにおいては、バイポ
ーラトランジスタ６の寄生容量８が問題となる。すなわ
ち、バイポーラトランジスタ６及びＭＯＳトランジスタ
７が共にオフ状態では、寄生容量８は電源電圧まで充電
されており、この状態でＭＯＳトランジスタ７をターン
オンさせると、寄生容量８の電荷がＭＯＳトランジスタ
７を通じて放電する。この放電電流はスパイク状でかつ
大きな値になる。このため、ＭＯＳトランジスタのオン
電圧が上昇し損失が増加する。また、バイポーラトラン
ジスタ６のエミッタ側の浮遊インダクタンスによって、
バイポーラトランジスタ６のベース・エミッタ間に逆サ
ージ電圧が発生し、バイポーラトランジスタ６を破壊す
る恐れがある。さらに、スイッチング回路Ｂをオフさせ
る場合、バイポーラトランジスタ６を先にターンオフさ
せ、次にＭＯＳトランジスタ７をターンオフさせ負荷電
流を高速で遮断するが、ＭＯＳトランジスタ７がターン
オフし、ドレイン・ソース間に電圧が発生すると、寄生
容量８に充電電流が流れる。ＭＯＳトランジスタ７のタ
ーンオフスピードは速いので、ここでも寄生容量８への
充電電流がスパイク状の波形になり、ノイズの発生の原
因となると共に損失の増大になるのである。
ーラトランジスタ６の寄生容量８が問題となる。すなわ
ち、バイポーラトランジスタ６及びＭＯＳトランジスタ
７が共にオフ状態では、寄生容量８は電源電圧まで充電
されており、この状態でＭＯＳトランジスタ７をターン
オンさせると、寄生容量８の電荷がＭＯＳトランジスタ
７を通じて放電する。この放電電流はスパイク状でかつ
大きな値になる。このため、ＭＯＳトランジスタのオン
電圧が上昇し損失が増加する。また、バイポーラトラン
ジスタ６のエミッタ側の浮遊インダクタンスによって、
バイポーラトランジスタ６のベース・エミッタ間に逆サ
ージ電圧が発生し、バイポーラトランジスタ６を破壊す
る恐れがある。さらに、スイッチング回路Ｂをオフさせ
る場合、バイポーラトランジスタ６を先にターンオフさ
せ、次にＭＯＳトランジスタ７をターンオフさせ負荷電
流を高速で遮断するが、ＭＯＳトランジスタ７がターン
オフし、ドレイン・ソース間に電圧が発生すると、寄生
容量８に充電電流が流れる。ＭＯＳトランジスタ７のタ
ーンオフスピードは速いので、ここでも寄生容量８への
充電電流がスパイク状の波形になり、ノイズの発生の原
因となると共に損失の増大になるのである。
〔発明の目的〕 本発明の目的は、上記した寄生容量による問題及び逆サ
ージ電圧の問題を解決したスイッチング回路を提供する
ことである。
ージ電圧の問題を解決したスイッチング回路を提供する
ことである。
本発明は、バイポーラトランジスタとＭＯＳトランジス
タとの共同動作によるスイッチング回路であって、ＭＯ
Ｓトランジスタでターンオン・ターンオフを行なうと共
に、バイポーラトランジスタに直列に挿入したインダク
タよりバイポーラトランジスタの寄生容量の充放電電流
を制限して、スイッチング損失やノイズを軽減させると
共に、ＭＯＳトランジスタのターンオン時のバイポーラ
トランジスタのベース・エミッタ間の逆サージ電圧を抑
制するようにしている。
タとの共同動作によるスイッチング回路であって、ＭＯ
Ｓトランジスタでターンオン・ターンオフを行なうと共
に、バイポーラトランジスタに直列に挿入したインダク
タよりバイポーラトランジスタの寄生容量の充放電電流
を制限して、スイッチング損失やノイズを軽減させると
共に、ＭＯＳトランジスタのターンオン時のバイポーラ
トランジスタのベース・エミッタ間の逆サージ電圧を抑
制するようにしている。
以下、本発明の実施例について説明する。第１図はその
一実施例のスイッチング回路Ａを示す接続図であり、１
は直流電源、２は負荷、３はインダクタ、４はバイポー
ラトランジスタ、５はＭＯＳトランジスタであり、イン
ダクタ３とバイポーラトランジスタ４が直列接続され、
この直列回路にＭＯＳトランジスタ５が並列接続されて
いる。
一実施例のスイッチング回路Ａを示す接続図であり、１
は直流電源、２は負荷、３はインダクタ、４はバイポー
ラトランジスタ、５はＭＯＳトランジスタであり、イン
ダクタ３とバイポーラトランジスタ４が直列接続され、
この直列回路にＭＯＳトランジスタ５が並列接続されて
いる。
次に、動作を説明する。ＭＯＳトランジスタ５のゲート
に制御端子５ａからオン信号を与えると、そのＭＯＳト
ランジスタ５がターンオンし、直流電源１の電圧が負荷
２に印加される。このとき、バイポーラトランジスタ４
の寄生容量に充電されていた電荷はインダクタ３を介し
て徐々に放電する。ＭＯＳトランジスタ５がオンしてい
る状態でバイポーラトランジスタ４のベースに制御端子
４ａからオン信号を与えると、そのバイポーラトランジ
スタ４がターンオンする。バイポーラトランジスタ４の
オン電圧はＭＯＳトランジスタ５のそれより低いので、
負荷電流はインダクタ３とバイポーラトランジスタ４の
直列回路に移行する。そして、ＭＯＳトランジスタ５を
ターンオフさせると、すべての負荷電流がインダクタ３
とバイポーラトランジスタ４の直列回路に移行する。
に制御端子５ａからオン信号を与えると、そのＭＯＳト
ランジスタ５がターンオンし、直流電源１の電圧が負荷
２に印加される。このとき、バイポーラトランジスタ４
の寄生容量に充電されていた電荷はインダクタ３を介し
て徐々に放電する。ＭＯＳトランジスタ５がオンしてい
る状態でバイポーラトランジスタ４のベースに制御端子
４ａからオン信号を与えると、そのバイポーラトランジ
スタ４がターンオンする。バイポーラトランジスタ４の
オン電圧はＭＯＳトランジスタ５のそれより低いので、
負荷電流はインダクタ３とバイポーラトランジスタ４の
直列回路に移行する。そして、ＭＯＳトランジスタ５を
ターンオフさせると、すべての負荷電流がインダクタ３
とバイポーラトランジスタ４の直列回路に移行する。
次に、バイポーラトランジスタ４がオンしている状態で
再びＭＯＳトランジスタ５をターンオンさせると共にバ
イポーラトランジスタ４のベースに逆バイアスを加え、
そのバイポーラトランジスタ４をターンオフさせる。そ
して、ＭＯＳトランジスタ５をターンオフさせると、負
荷電流は高速で遮断され、ＭＯＳトランジスタ５には直
流電源１の電圧が印加される。このとき、バイポーラト
ランジスタ４の寄生容量はインダクタ３を介して徐々に
充電される。
再びＭＯＳトランジスタ５をターンオンさせると共にバ
イポーラトランジスタ４のベースに逆バイアスを加え、
そのバイポーラトランジスタ４をターンオフさせる。そ
して、ＭＯＳトランジスタ５をターンオフさせると、負
荷電流は高速で遮断され、ＭＯＳトランジスタ５には直
流電源１の電圧が印加される。このとき、バイポーラト
ランジスタ４の寄生容量はインダクタ３を介して徐々に
充電される。
以上述べたことから明らかなように、従来のスイッチン
グ回路に比較し、スイッチング特性が大幅に改善され
る。
グ回路に比較し、スイッチング特性が大幅に改善され
る。
以上の述べたように、本発明によるスイッチング回路
は、ターンオン及びターンオフがＭＯＳトランジスタの
高速性で実現され、かつオン電圧降下は、バイポーラト
ランジスタの低電圧特性で実現され、スイッチング回路
損失の極めて少ないスイッチング回路を構成することが
でき、また、インダクタによりバイポーラトランジスタ
の寄生容量によって生じるスパイク状の電流やベース・
エミッタ間に発生する逆サージ電圧を抑えることができ
ることから、低スイッチング損失化、低ノイズ化及び高
信頼度化を図ることができ、高周波のＤＣ−ＤＣコンバ
ータに好適となる。
は、ターンオン及びターンオフがＭＯＳトランジスタの
高速性で実現され、かつオン電圧降下は、バイポーラト
ランジスタの低電圧特性で実現され、スイッチング回路
損失の極めて少ないスイッチング回路を構成することが
でき、また、インダクタによりバイポーラトランジスタ
の寄生容量によって生じるスパイク状の電流やベース・
エミッタ間に発生する逆サージ電圧を抑えることができ
ることから、低スイッチング損失化、低ノイズ化及び高
信頼度化を図ることができ、高周波のＤＣ−ＤＣコンバ
ータに好適となる。
第１図は本発明の一実施例のスイッチング回路の接続
図、第２図は従来のスイッチング回路の接続図である。 １……直流電源、２……負荷、３……インダクタ、４…
…バイポーラトランジスタ、５……ＭＯＳトランジス
タ。
図、第２図は従来のスイッチング回路の接続図である。 １……直流電源、２……負荷、３……インダクタ、４…
…バイポーラトランジスタ、５……ＭＯＳトランジス
タ。
Claims (1)
- 【請求項１】インダクタとバイポーラトランジスタの直
列回路にＭＯＳトランジスタを並列に接続して成ること
を特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183748A JPH0646703B2 (ja) | 1985-08-21 | 1985-08-21 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183748A JPH0646703B2 (ja) | 1985-08-21 | 1985-08-21 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6243916A JPS6243916A (ja) | 1987-02-25 |
| JPH0646703B2 true JPH0646703B2 (ja) | 1994-06-15 |
Family
ID=16141286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183748A Expired - Lifetime JPH0646703B2 (ja) | 1985-08-21 | 1985-08-21 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646703B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4675302B2 (ja) * | 2006-09-25 | 2011-04-20 | 三菱電機株式会社 | 半導体装置 |
-
1985
- 1985-08-21 JP JP60183748A patent/JPH0646703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243916A (ja) | 1987-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11095280B2 (en) | Efficient IGBT switching | |
| US5010261A (en) | Lossless gate driver circuit for a high frequency converter | |
| Jiang et al. | Soft-switching of IGBTs with the help of MOSFETs in bridge-type converters | |
| JP2007043886A (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
| US6441652B1 (en) | High efficiency high frequency resonant gate driver for power converter | |
| JPS63277425A (ja) | スイッチング電源装置 | |
| KR20010110658A (ko) | 동기 정류를 위한 클램핑 회로 및 방법 | |
| JPH09504160A (ja) | パルス幅変調ｄｃ／ｄｃブーストコンバータ | |
| Rangan et al. | Application of insulated gate bipolar transistor to zero-current switching converters | |
| US4967109A (en) | High efficiency gate driver circuit for a high frequency converter | |
| US5635867A (en) | High performance drive structure for MOSFET power switches | |
| US20060034107A1 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| US5920473A (en) | Dc-to-Dc power converter with integrated magnetic power transformer | |
| JP2000134075A (ja) | スイッチ装置 | |
| Kwon et al. | Full-bridge soft switching PWM converter with saturable inductors at the secondary side | |
| JPH0646703B2 (ja) | スイツチング回路 | |
| US5959856A (en) | DC-to-DC power converter | |
| US10250249B1 (en) | Recuperative gate drive circuit and method | |
| Lütteke et al. | 220 V mains 500 kHz class-E converter using a BIMOS | |
| Sobczynski | Active gate drivers | |
| KR100740355B1 (ko) | 전력 스위칭 디바이스를 위한 분리형 게이트 구동기 회로 | |
| CN217240577U (zh) | 一种源极驱动变换器电路及开关电源 | |
| JP3063313B2 (ja) | 高周波電力用発振回路 | |
| US11063519B2 (en) | Efficient high voltage power supply for pulse capacitor discharge applications | |
| JPH0683043B2 (ja) | スイツチング回路 |