JPH064413A - Memory test control method - Google Patents

Memory test control method

Info

Publication number
JPH064413A
JPH064413A JP4159600A JP15960092A JPH064413A JP H064413 A JPH064413 A JP H064413A JP 4159600 A JP4159600 A JP 4159600A JP 15960092 A JP15960092 A JP 15960092A JP H064413 A JPH064413 A JP H064413A
Authority
JP
Japan
Prior art keywords
memory
test
computer system
memory device
management table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4159600A
Other languages
Japanese (ja)
Inventor
Katsunori Shikinami
克則 敷波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4159600A priority Critical patent/JPH064413A/en
Publication of JPH064413A publication Critical patent/JPH064413A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To improve the test efficiency, and to execute an optimal test conforming to a memory constitution with regard to a test control method of each memory device of a computer system provided with plural kinds of memory devices. CONSTITUTION:This method is constituted so that a memory management table 1 for instructing a correspondence of features of memory elements of, for instance, attributes (RAM, ROM, memory card), a function classification (showing a memory function) number, the head address of an address space, capacity, classifications (dynamic, static, electrically rewritable memories, etc.) of a high integrated circuit, a constitution (bank constitution) of the high integrated circuit, a check mechanism (ECC, parity, etc.), of the memory elements of various memory device existing in an address space of each computer system, and plural pieces of test modules 3 for testing the memory element is provided in advance so as to correspond to the computer system, machine kind information 2 of the computer system concerned is inputted, the memory management table 1 of this computer system is retrieved, the test module 3 to be executed is extracted, and the memory test is executed by the instructed number of times.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数種類のメモリ装置
を備えた計算機システムの各メモリ装置のテストの制御
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test control method for each memory device of a computer system having a plurality of types of memory devices.

【0002】近年のパソコン、ワードプロセッサ等の計
算機システムでは、文書処理, マルチメディア化に伴
い、容量, 機能,LSI構成等が異なる各種のランダムアク
セスメモリ(RAM),読み取り専用メモリ(ROM) 素子で構成
されているメモリ装置が搭載されている。
In computer systems such as personal computers and word processors in recent years, various random access memories (RAMs) and read-only memory (ROM) elements having different capacities, functions, LSI configurations, etc. have been constructed with document processing and multimedia. A memory device that is installed.

【0003】これらのメモリ装置は、新プロセッサの採
用や, メモリチップの変更により、該計算機システム上
のアドレス空間の配置や、機能内容の変更があり、これ
らのメモリ装置を試験する為には、その都度、テストプ
ログラムを個別に作成して用意する必要があり、効率的
な試験方法が要求される。この為には、各種のメモリ装
置の構成内容を認識し、的確なテスト制御方法を選択す
る必要がある。
In these memory devices, the layout of the address space and the functional contents of the computer system are changed due to the adoption of a new processor and the change of the memory chip. In order to test these memory devices, It is necessary to create and prepare a test program individually each time, and an efficient test method is required. For this purpose, it is necessary to recognize the configuration contents of various memory devices and select an appropriate test control method.

【0004】[0004]

【従来の技術】図6は、従来のメモリテスト制御方法を
説明する図であり、該各種のメモリ装置を備えた計算機
システムの構成例を元に、従来のメモリ装置のテスト方
法を説明する。
2. Description of the Related Art FIG. 6 is a diagram for explaining a conventional memory test control method, and a conventional memory device test method will be described based on a configuration example of a computer system having the various memory devices.

【0005】最近のパソコン, ワードプロセッサ等の計
算機システムは、図6に示す構成となっており、機能,
バンク構成,LSI構成, 容量等が異なる各種の読み取り専
用メモリ(ROM),ランダムアクセスメモリ(RAM) 等で構成
されるメモリ装置を備えており、該計算機システムのア
ドレス空間に配置されている。
A computer system such as a recent personal computer or word processor has the configuration shown in FIG.
It is equipped with a memory device composed of various read-only memories (ROMs), random access memories (RAMs), etc. having different bank configurations, LSI configurations, capacities, etc., and is arranged in the address space of the computer system.

【0006】従って、これらの各種のメモリ装置を搭載
した計算機システムの、該搭載されている各メモリ装置
1a 〜を試験する場合、操作卓 2に表示される各種のメ
ニューを選択して、試験対象毎のメモリ装置 1a 〜の種
別(RAM,ROM等),アドレス空間, 容量, テスト種別 (アド
レステスト, リフレッシュテスト, マーチテスト等)等
を指示することで、上記テスト対象のメモリ装置のテス
トに使用するテストモジュールを選択し、択一的にテ
ストすることを繰り返していた。
Therefore, in a computer system equipped with these various memory devices, each installed memory device
When testing 1a ~, select various menus displayed on the console 2 and select the type of memory device 1a ~ (RAM, ROM, etc.), address space, capacity, test type (address test, By instructing a refresh test, a march test, etc.), a test module to be used for testing the memory device to be tested is selected and alternately tested.

【0007】[0007]

【発明が解決しようとする課題】従って、該従来のメモ
リテスト制御方法においては、最近の計算機システムに
は、前述のように、色々な機能を備えた RAM,ROMを搭載
していたり、メモリ装置の増設等があるため、試験対象
のメモリ装置毎に、異なるメニュー選択を行う必要があ
り、操作性が極めて悪いという問題があった。
Therefore, in the conventional memory test control method, a recent computer system is equipped with a RAM or ROM having various functions as described above, or a memory device. However, there is a problem that the operability is extremely poor because it is necessary to select different menus for each memory device to be tested due to the expansion of the memory.

【0008】又、該搭載されているメモリ装置の仕様変
更があったり、新機種のメモリ装置の搭載がある毎に、
該仕様変更, 新規搭載のメモリ装置をテストする為のメ
ニュー選択手順を見直し、個別に対応する必要があっ
た。
Also, whenever the specifications of the installed memory device are changed or a new type of memory device is installed,
It was necessary to review the menu selection procedure for changing the specifications and testing the newly installed memory device, and individually handle them.

【0009】本発明は上記従来の欠点に鑑み、複数種類
のメモリ装置を備えた計算機システムの、各メモリ装置
のテストを行う際に、試験効率の向上, 及び、メモリ構
成に従った最適なテストを行うことができるメモリテス
ト制御方法を提供することを目的とするものである。
In view of the above-mentioned conventional drawbacks, the present invention improves the test efficiency when testing each memory device of a computer system having a plurality of types of memory devices, and optimizes the test according to the memory configuration. It is an object of the present invention to provide a memory test control method capable of performing.

【0010】[0010]

【課題を解決するための手段】図1は、本発明の原理説
明図である。上記の問題点は下記の如くに構成したメモ
リテスト制御方法によって解決される。
FIG. 1 is a diagram for explaining the principle of the present invention. The above problem is solved by the memory test control method configured as follows.

【0011】複数種類のメモリ装置 1a 〜を備えた計算
機システムにおいて、各計算機システムのアドレス空間
に存在する各種メモリ装置 1a 〜のメモリ素子の特徴
を、例えば、RAM であるか,ROMであるか ,メモリカード
であるかを区別する属性と、該メモリ装置の機能を示す
機能種別番号と、アドレス空間の先頭アドレスと, 容量
と, ダイナミック, スタティック, 電気的書き換え可能
メモリ, マスクメモリ等、該メモリ装置を構成している
メモリ素子の高集積回路の種別と, 該高集積回路の構成
(バンク構成) と, 該メモリ装置が備えているチェック
機構(ECC, パリティ等) と いった該メモリ装置の特徴
と、アドレステスト, リフレッシュテスト, マーチテス
ト等のテストモジュールとの対応関係を示すメモリ管
理テーブルを、該計算機システムの機種情報別に設
けておき、該計算機システムの機種情報を入力するこ
とにより、該当の計算機システムの上記メモリ管理テー
ブルを検索し、実行すべきテストモジュールを抽出
して、該抽出されたテストモジュールの一部, 又は、
全部のメモリテストを行うように構成する。
In a computer system provided with a plurality of types of memory devices 1a, the characteristics of the memory elements of the various memory devices 1a present in the address space of each computer system are, for example, RAM, ROM, Attribute for distinguishing whether it is a memory card, function type number indicating the function of the memory device, start address of address space, capacity, dynamic, static, electrically rewritable memory, mask memory, etc. Of the highly integrated circuit of the memory element that constitutes the device and the configuration of the highly integrated circuit
A memory showing the correspondence between the characteristics of the memory device such as (bank configuration) and the check mechanism (ECC, parity, etc.) of the memory device, and the test modules such as the address test, refresh test, and march test. A management table is provided for each model information of the computer system, and by entering the model information of the computer system, the memory management table of the corresponding computer system is searched, and the test module to be executed is extracted, Part of the extracted test module, or
Configure to perform a full memory test.

【0012】[0012]

【作用】本発明のメモリテスト制御方法では、各計算機
システムの機種情報(A装置,B装置,〜)に対応し
て、該当機種の計算機システムに搭載されている複数個
のメモリ装置の属性(RAM,ROM, メモリカード等を区別す
る),機能種別 (例えば、標準, 拡張, 漢字ROM,辞書ROM,
OS-ROM等) を示す番号, 容量, 高集積回路(LSI)の種別
(例えば、ダイナミック, スタティック, マスク),チェ
ック機構(ECC, パリティ等) 等の該メモリ装置の特徴を
しめる項目と、テストモジュールの種別(アドレステ
スト, リフレッシュテスト, マーチテスト等) との対応
を指示するメモリ管理テーブルが、各計算機システム
対応に設けられており、操作者から、該計算機システム
の機種情報を入力して、該計算機システムの機種を指
示することにより、該メモリ管理テーブルを検索し
て、該計算機システムが備えているメモリ装置の機種に
対応したテストモジュールを抽出し、更に、操作者の
指示するテスト回数だけのメモリテストを行うようにし
たものである。
According to the memory test control method of the present invention, the attributes of a plurality of memory devices installed in a computer system of a corresponding model are associated with model information (A device, B device, ...) of each computer system. RAM, ROM, memory card etc.), function type (e.g. standard, expansion, kanji ROM, dictionary ROM,
OS-ROM, etc.), capacity, type of highly integrated circuit (LSI)
(E.g., dynamic, static, mask), check mechanism (ECC, parity, etc.) and other items that characterize the memory device, and the correspondence between test module types (address test, refresh test, march test, etc.) A memory management table is provided for each computer system, and the operator inputs the model information of the computer system and indicates the model of the computer system to search the memory management table. The test module corresponding to the model of the memory device included in the computer system is extracted, and the memory test is performed as many times as the number of tests instructed by the operator.

【0013】従って、計算機システムの機種に対応した
上記メモリ管理テーブルを用意,更新するだけで、該
計算機システムの最新の状態に対応して、効率良く、
又、適切なテストを行うことができる効果がある。
Therefore, by simply preparing and updating the above-mentioned memory management table corresponding to the model of the computer system, it is possible to efficiently correspond to the latest state of the computer system.
Moreover, there is an effect that an appropriate test can be performed.

【0014】[0014]

【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図1は、本発明の原理説明図であり、図2〜
図5は、本発明の一実施例を示した図であって、図2,
図3は、メモリ管理テーブルの構成例を示しており、図
4(a) は、該メモリ管理テーブルの構成欄の一例を示
し、図4(b) は、テスト種別の一例を示しており、図5
は、本発明によるメモリテスト制御方法を流れ図で示し
ている。
Embodiments of the present invention will be described in detail below with reference to the drawings. The above-mentioned FIG. 1 is an explanatory view of the principle of the present invention.
FIG. 5 is a diagram showing an embodiment of the present invention.
FIG. 3 shows a configuration example of the memory management table, FIG. 4 (a) shows an example of the configuration column of the memory management table, and FIG. 4 (b) shows an example of the test type. Figure 5
3 is a flowchart showing a memory test control method according to the present invention.

【0015】本発明においては、各計算機システムの機
種情報(A装置,B装置,〜)に対応して、例えば、
該当機種の計算機システムに搭載されている複数個のメ
モリ装置を構成しているメモリ素子がRAM であるか,ROM
であるか, メモリカードであるかを区別する属性と, 標
準, 拡張, 漢字ROM,辞書ROM,OS-ROM等といったメモリ装
置の機種を示す番号と, 該メモリ装置のメモリ容量と,
該メモリ素子の高集積回路(LSI) の種別 (例えば、ダイ
ナミック, スタティック, マスク) と, 該メモリ装置が
備えてきるチェック機構、例えば、ECC,パリティ等の種
別と、当該メモリ装置をテストするテストモジュール
の種別 (例えば、アドレステスト, リフレッシュテス
ト, マーチテスト等) との対応関係を示すメモリ管理テ
ーブルが設けられており、操作者から、該計算機シス
テムの機種情報を入力して、該計算機システムの機種
を指示することにより、該メモリ管理テーブルを検索
して、該計算機システムが備えているメモリ装置の機種
に対応したテストモジュールを抽出する手段が、本発
明を実施するのに必要な手段である。尚、全図を通して
同じ符号は同じ対象物を示している。
In the present invention, corresponding to model information (A device, B device, ...) Of each computer system, for example,
Whether the memory elements that make up the multiple memory devices installed in the computer system of the applicable model are RAM or ROM
Whether it is a memory card or a memory card, a number indicating the type of memory device such as standard, extended, kanji ROM, dictionary ROM, OS-ROM, etc., and the memory capacity of the memory device,
A type of highly integrated circuit (LSI) of the memory device (for example, dynamic, static, mask), a check mechanism provided in the memory device, for example, ECC, parity type, and a test for testing the memory device. A memory management table showing the correspondence with the module types (for example, address test, refresh test, march test, etc.) is provided, and the operator inputs the model information of the computer system to Means for retrieving the memory management table by instructing the model and extracting the test module corresponding to the model of the memory device included in the computer system is a means necessary for implementing the present invention. . The same reference numerals indicate the same objects throughout the drawings.

【0016】以下、図1を参照しながら、図2〜図5に
よって、本発明のメモリテスト制御方法を説明する。図
2, 図3は、本発明の主眼となるメモリ管理テーブル
の構成例を示している。
The memory test control method of the present invention will be described below with reference to FIGS. 2 to 5 while referring to FIG. 2 and 3 show examples of the configuration of the memory management table, which is the main object of the present invention.

【0017】該メモリ管理テーブルは、図2,図3か
ら明らかなように、計算機システムの機種(装置A,装
置B,装置C,〜)毎に設けられており、それぞれの計
算機システムに搭載されているメモリ装置の属性(例え
ば、RAM,ROM,メモリカード等区別する情報)(1), 該メモ
リ装置の機能種別 (例えば、標準, 拡張, 漢字ROM,辞書
ROM,OS-ROM等) を示す番号(3),該メモリ装置 1a 〜が配
置されているアドレス空間の先頭アドレス(4),該メモリ
装置が備えているメモリ容量(5),該メモリ装置を構成し
ているメモリ素子の高集積回路(LSI) の種別 (例えば、
ダイナミック,スタティック, マスク)(6), 該高集積回
路(LSI) の構成 (例えば、バンク構成等)(7)と、該メモ
リ装置が備えているチェック機構 (例えば、ECC 、パリ
ティ等)と、該メモリ装置を試験するのに最も適したテ
ストモジュールの種別 (アドレステスト, リフレッシ
ュテスト, マーチテスト等)(8)との対応を示している。
As is clear from FIGS. 2 and 3, the memory management table is provided for each computer system model (device A, device B, device C, ...), and is installed in each computer system. The attributes of the memory device (for example, information that distinguishes RAM, ROM, memory card, etc.) (1), the function type of the memory device (for example, standard, extended, kanji ROM, dictionary
ROM, OS-ROM, etc.) (3), the start address (4) of the address space where the memory device 1a ~ is arranged, the memory capacity (5) of the memory device, the memory device The type of highly integrated circuit (LSI) of the configured memory device (for example,
(Dynamic, static, mask) (6), the configuration of the highly integrated circuit (LSI) (for example, bank configuration) (7), and a check mechanism (for example, ECC, parity, etc.) included in the memory device, Correspondence with the types of test modules most suitable for testing the memory device (address test, refresh test, march test, etc.) (8) is shown.

【0018】該メモリ管理テーブルの構成チェック欄
(2)には、当該計算機システムが備えているメモリ装置
の機能番号 (3)に対応して、有無フラグが付加されてお
り、該欄の有無フラグを見るだけで、該計算機システム
の備えているメモリ装置の機能種別を認識することがで
きる。
Configuration check column of the memory management table
In (2), the presence / absence flag is added in correspondence with the function number (3) of the memory device included in the computer system. It is possible to recognize the function type of the existing memory device.

【0019】「機能番号」(3) は、RAM,ROM,メモリカー
ドといった各メモリ装置の属性(1)に対応して、どのよ
うな機能を備えたメモリ装置であるかを示している。例
えば、RAM については、標準 RAM, 拡張 RAM, ビデオRA
M(VRAM),学習用RAM といった機能である。このような機
能の違いにより、どのようなテストをすべきかが決ま
り、最も適切なテストモジュールの種別が、後述の
「テストの種類呼出番号」(8) 欄に指示される。
The "function number" (3) indicates what kind of function the memory device has in accordance with the attribute (1) of each memory device such as RAM, ROM and memory card. For example, for RAM, standard RAM, extended RAM, video RA
Functions such as M (VRAM) and learning RAM. Such a difference in function determines what kind of test should be performed, and the most appropriate test module type is indicated in the “Test type call number” (8) column described later.

【0020】次の「アドレス」(4) は、各メモリ装置に
割当てられているアドレス空間の先頭アドレスを示して
おり、該メモリテストの開始アドレスともなる。「容
量」(5) は、当該メモリ装置の容量、例えば、2K,6K,12
8K,256K,512K,1M,2M,6M,16M,64M 等を指示し、上記テス
ト開始アドレスから、どのアドレス迄をテストすればよ
いかを、本発明のテストプログラム{図5のフローで示
すテストプログラム)が算出して、所定の領域に格納し
ておく。
The next "address" (4) indicates the start address of the address space assigned to each memory device and also serves as the start address of the memory test. “Capacity” (5) is the capacity of the memory device, for example, 2K, 6K, 12
8K, 256K, 512K, 1M, 2M, 6M, 16M, 64M, etc. are instructed, and from the test start address, up to what address should be tested, the test program of the present invention {test shown in the flow of FIG. 5 Calculated by a program) and stored in a predetermined area.

【0021】「LSI 」(6) は、該メモリ装置に搭載され
ている高集積回路の種別が、ダイナミックLSI が, スタ
ティックLSI か、マスクLSI か, 電気的書き替え可能LS
I(EEPROM) 等の種別を指示しており、例えば、上記ダイ
ナミックLSI であると、特に、リフレッシュテストが必
要であることを指示し、上記「テストの種類呼出番号」
(8) 欄に該当のテストモジュールの種別が指示され
る。
The "LSI" (6) is a type of highly integrated circuit mounted on the memory device, which is a dynamic LSI, a static LSI, a mask LSI, or an electrically rewritable LS.
I (EEPROM) and other types are instructed. For example, the above dynamic LSI, in particular, indicates that a refresh test is required.
The type of the relevant test module is indicated in the (8) column.

【0022】又、「構成」(7) は、図4(a) に、その詳
細を示したように、該当メモリ装置の物理的な構成、例
えば、バンク方式,バンク数,バンク当たりの容量,チ
ップの種類,同一チップの分割指定等を指示し、該同一
チップの分割指定により、例えば、「機能番号」(3) 欄
に指定されている「OS-ROM」と「システムROM 」が同一
チップを分割して使用していることを指示することで、
該「OS-ROM」と「システムROM 」を同じアドレス範囲で
テストする必要があることを指示する。
The "configuration" (7) is, as shown in detail in FIG. 4 (a), the physical configuration of the relevant memory device, such as bank system, number of banks, capacity per bank, By designating the type of chip, split designation of the same chip, etc., by the split designation of the same chip, for example, "OS-ROM" and "system ROM" specified in the "Function number" (3) column are the same chip. By instructing that you are using by dividing,
Indicates that the "OS-ROM" and "system ROM" should be tested in the same address range.

【0023】この結果、該「OS-ROM」と「システムROM
」の欄には、同じテストモジュールが、上記「テス
トの種類呼出番号」(8) 欄に指示され、テストアドレス
を計算する際には、該該「OS-ROM」の最終アドレスを、
該「システムROM 」のテスト開始アドレスとなるよう
に、例えば、後述のパラメータ合成により指示する。
As a result, the "OS-ROM" and "system ROM"
The same test module is instructed in the “Test type call number” (8) column above, and when calculating the test address, the final address of the “OS-ROM” is
The test start address of the "system ROM" is instructed by, for example, parameter synthesis described later.

【0024】又、「チェック機構」(9) は、該メモリ装
置に使用されているチェック機構、例えば、誤り訂正符
号(ECC) 機構, パリティ機構等を指示する。このチェッ
ク機構の種別に対応して、例えば、該誤り訂正符号(EC
C) 機構, パリティ機構が正常に機能しているか否かを
テストするテストモジュールを指示する。
The "check mechanism" (9) indicates a check mechanism used in the memory device, for example, an error correction code (ECC) mechanism or a parity mechanism. Corresponding to the type of this check mechanism, for example, the error correction code (EC
C) Instruct the test module to test whether the mechanism and parity mechanism are functioning normally.

【0025】「テストの種類呼出番号」(8) は、図4
(b) に示したように、呼出番号に対応して、複数個の基
本的なテストモジュールの呼出しアドレス(A,B,C, 〜)
を、該テスト管理テーブルを作成する際、該テストプ
ログラムの作成者により指示するが、上記のように、該
呼出しアドレス(A,B,C, 〜) は、上記メモリ管理テーブ
ルの各欄が示す、メモリ特性, メモリ構成, チェック
機構等とリンクしており、それぞれのメモリ装置が示す
上記メモリ特性, メモリ構成, チェック機構等に対応し
て、所定のテストモジュールが、予め、指示されてい
ることになる。
"Test type call number" (8) is shown in FIG.
As shown in (b), the calling addresses (A, B, C, ...) of multiple basic test modules corresponding to the calling numbers.
Is instructed by the creator of the test program when creating the test management table. As described above, the calling address (A, B, C, ...) is indicated by each column of the memory management table. , Memory characteristics, memory configuration, check mechanism, etc. are linked, and a prescribed test module is specified in advance corresponding to the memory characteristics, memory configuration, check mechanism, etc. indicated by each memory device. become.

【0026】図5は、本発明によるメモリテスト制御方
法を流れ図で示した図である。先ず、メモリ装置 1a 〜
のテストを行う計算機システムの機種情報を、キーボ
ード(KB)を使用して入力する。
FIG. 5 is a flowchart showing a memory test control method according to the present invention. First, the memory device 1a-
Enter the model information of the computer system to be tested using the keyboard (KB).

【0027】該計算機システムの機種情報に対応した
メモリ管理テーブルが、存在すると、該メモリ管理テ
ーブルを検索する。最初に、該メモリ管理テーブル
の、構成チェック欄(2) の前述のメモリ装置の有無フラ
グを見て、メモリ装置が存在する項について、容量欄
(5) から、当該メモリ装置の容量等を認識し、該テスト
の最終アドレスを計算して、該テストモジュールが認
識している所定の主記憶装置の領域に設定し、該メモリ
装置をテストするのに最も適切なテストモジュール
を、該メモリ装置に対応するテストの種類呼出番号欄
(8){図4(b) 参照}を参照して抽出する。 (図5の処
理ステップ 100〜104 参照) この時点で、該操作卓の表示画面に表示されているテス
トモジュールの内、実際にテストするテストモジュー
ルを選択したい場合には、該実行すべきテスト対象の
テストモジュールを選択し、テスト回数を指示する。
If a memory management table corresponding to the model information of the computer system exists, the memory management table is searched. First, look at the memory device presence / absence flag in the configuration check column (2) of the memory management table, and for the item in which the memory device exists, select the capacity column.
From (5), recognize the capacity of the memory device, calculate the final address of the test, set it in the area of the predetermined main memory recognized by the test module, and test the memory device. The most appropriate test module for the test type call number column corresponding to the memory device
(8) Extract with reference to {see FIG. 4 (b)}. (See processing steps 100 to 104 in FIG. 5) At this point, if you want to select a test module to be actually tested from the test modules displayed on the display screen of the operator console, the test target to be executed Select the test module of and specify the test count.

【0028】該メモリ管理テーブルが指示するテスト
モジュールを全て実行する場合には、該テスト対象の
選択は特に行う必要はない。次に、メモリ構成欄 (7)が
指示しているバンク情報, チップ情報から、上記抽出さ
れたテストモジュールのパラメータを合成 (例えば、
前述の、各メモリ装置が同一チップを分割して使用して
いる場合のテスト開始アドレスの算出等) して、上記選
択されたテストモジュールの呼出しアドレスを設定し
て、該テストモジュールの実行を行う。 (図5の処理
ステップ 105,106,107参照) 該テストモジュールの実行は、上記処理ステップ 105
で、操作者の指定したテスト回数だけ実行される。
When all the test modules designated by the memory management table are executed, it is not necessary to select the test target. Next, combine the extracted test module parameters from the bank information and chip information specified by the memory configuration column (7) (for example,
(Calculation of test start address when each memory device divides and uses the same chip, etc.), sets the call address of the selected test module, and executes the test module. . (Refer to the processing steps 105, 106, 107 in FIG. 5) The execution of the test module is performed by the above processing step 105.
Then, the test is executed the number of times specified by the operator.

【0029】上記のテストの種類呼出番号欄 (8)におい
て、該メモリ装置毎に、テストモジュールが複数個指
定されている場合には、該当のメモリ装置 1a 〜に対し
て、該指定されている複数個のテストモジュールが、
順次選択されて実行される。
If a plurality of test modules are specified for each memory device in the test type call number column (8), the test modules are specified for the corresponding memory device 1a. Multiple test modules
It is sequentially selected and executed.

【0030】[0030]

【発明の効果】以上、詳細に説明したように、本発明の
メモリテスト制御方法は、複数個のメモリ装置が搭載さ
れていて、今、テストしようとしている計算機システム
の機種情報を投入するだけで、該当のメモリ管理テー
ブルが選択され、該選択されたメモリ管理テーブル
を検索して、該メモリ管理テーブルが指示するテスト
モジュールを、指示した回数だけテストするようにし
たものであるので、計算機システムの機種情報を入力
するだけという、簡単な操作で、該計算機システムに搭
載されているメモリ装置の構成を認識し、該構成に対応
したテストモジュールを抽出して、必要な回数だけ実
行することができ、試験効率の向上, 最適なメモリテス
トの実行によに試験精度の向上に寄与するところが大き
いという効果がある。
As described above in detail, the memory test control method of the present invention is equipped with a plurality of memory devices, and it is only necessary to input the model information of the computer system to be tested. , A corresponding memory management table is selected, the selected memory management table is searched, and the test module designated by the memory management table is tested for the designated number of times. It is possible to recognize the configuration of the memory device installed in the computer system, extract the test module corresponding to the configuration, and execute it as many times as necessary by simply entering the model information. In addition, the test efficiency is improved, and the optimum memory test execution has a large effect on the test accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.

【図2】本発明の一実施例を示した図(その1)FIG. 2 is a diagram showing an embodiment of the present invention (No. 1).

【図3】本発明の一実施例を示した図(その2)FIG. 3 is a diagram showing an embodiment of the present invention (part 2).

【図4】本発明の一実施例を示した図(その3)FIG. 4 is a diagram showing an embodiment of the present invention (part 3).

【図5】本発明の一実施例を示した図(その4)FIG. 5 is a diagram showing an embodiment of the present invention (No. 4).

【図6】従来のメモリテスト制御方法を説明する図FIG. 6 is a diagram illustrating a conventional memory test control method.

【符号の説明】[Explanation of symbols]

1a, 〜 メモリ装置 2 操作卓 100 〜108 処理ステップ メモリ管理テーブル 機種情報 テストモジュール 1a, ~ Memory device 2 Operator's console 100 ~ 108 Processing step Memory management table Model information test module

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数種類のメモリ装置(1a,〜) を備えた計
算機システムにおいて、各計算機システムのアドレス空
間に存在する各種メモリ装置(1a,〜) のメモリ素子の、
複数個の特徴と, 該メモリ素子を試験する複数個のテス
トモジュール () との対応を示すメモリ管理テーブル
() を、上記計算機システムの機種対応に設けて、 該計算機システムの機種情報 () を入力して、該当の
計算機システムの上記メモリ管理テーブル () を検索
し、実行すべきテストモジュール () を抽出して、メ
モリテストを行うことを特徴とするメモリテスト制御方
法。
1. In a computer system comprising a plurality of types of memory devices (1a, ...), the memory elements of the various memory devices (1a, ...) Present in the address space of each computer system,
Memory management table showing correspondence between a plurality of features and a plurality of test modules () for testing the memory device
Providing () for the computer system model, input the computer system model information (), search the memory management table () of the corresponding computer system, and select the test module () to be executed. A memory test control method comprising extracting and performing a memory test.
JP4159600A 1992-06-18 1992-06-18 Memory test control method Withdrawn JPH064413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4159600A JPH064413A (en) 1992-06-18 1992-06-18 Memory test control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4159600A JPH064413A (en) 1992-06-18 1992-06-18 Memory test control method

Publications (1)

Publication Number Publication Date
JPH064413A true JPH064413A (en) 1994-01-14

Family

ID=15697246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4159600A Withdrawn JPH064413A (en) 1992-06-18 1992-06-18 Memory test control method

Country Status (1)

Country Link
JP (1) JPH064413A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153049A (en) * 1994-11-29 1996-06-11 Iwaki Electron Corp Ltd Memory testing device
EP2172941A1 (en) 2008-10-03 2010-04-07 Fujitsu Limited Computer apparatus
EP2175372A2 (en) 2008-10-03 2010-04-14 Fujitsu Limited Computer apparatus and processor diagnostic method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153049A (en) * 1994-11-29 1996-06-11 Iwaki Electron Corp Ltd Memory testing device
EP2172941A1 (en) 2008-10-03 2010-04-07 Fujitsu Limited Computer apparatus
EP2175372A2 (en) 2008-10-03 2010-04-14 Fujitsu Limited Computer apparatus and processor diagnostic method
JP2010092127A (en) * 2008-10-03 2010-04-22 Fujitsu Ltd Computer system, processor diagnostic method, and processor diagnosis control program
US8176365B2 (en) 2008-10-03 2012-05-08 Fujitsu Limited Computer apparatus and processor diagnostic method
US8510611B2 (en) 2008-10-03 2013-08-13 Fujitsu Limited Computer apparatus

Similar Documents

Publication Publication Date Title
CN109885241B (en) Virtual keyboard generation method, server and computer readable storage medium
US7370039B2 (en) Method and system for optimizing configuration classification of software
CN112232017B (en) Segmentation boundary optimization method and device, computer equipment and storage medium
JPH07200217A (en) Method and system for display of data as well as execution method of data
JPH064413A (en) Memory test control method
KR101934240B1 (en) Method of displaying a keyword and apparatus thereof
CN115617338A (en) Method and device for quickly generating service page and readable storage medium
JPH07271708A (en) Data processing system and display method of system configuration
US9996648B2 (en) Netlist editing of graphical data
JP3071703B2 (en) Table creation apparatus and method
JP2008135057A (en) Retrieval processing method and program
CN113111713B (en) Image detection method and device, electronic equipment and storage medium
JP4912142B2 (en) Search system
JPH10198708A (en) Drawing verification system
JP3097111B2 (en) Layout verification device
JP2017097451A (en) Information processing method, information processing program, and information processing device
JPH11282962A (en) Character recognition device and computer readable storage medium recording character recognition program
CN114020738A (en) Method and system for quickly generating OPC (optical proximity correction) test layout by result database and storage medium
JPH06215069A (en) Device and method for mask pattern generation
CN115640176A (en) Computer equipment performance analysis method, device, terminal and medium
CN114637778A (en) Visual data acceptance method and system
JP2000289282A (en) Automatic layout generating device, method for automatically generating layout, and recording medium
CN113934384A (en) Data rendering method and device, computer equipment and storage medium
JP3035105B2 (en) Sentence information processing equipment
JP2009099126A (en) Test data generation program

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831