JPH064349A - パイプライン機構のテスト方式 - Google Patents
パイプライン機構のテスト方式Info
- Publication number
- JPH064349A JPH064349A JP4159636A JP15963692A JPH064349A JP H064349 A JPH064349 A JP H064349A JP 4159636 A JP4159636 A JP 4159636A JP 15963692 A JP15963692 A JP 15963692A JP H064349 A JPH064349 A JP H064349A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- test
- program
- pipeline mechanism
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 命令を命令で書き換える操作がパイプライン
機構によって正しく実行されることを確認するテスト方
式に関し，テストプログラム開発の工数及び時間を減少
することができるパイプライン機構のテスト方式を提供
することを目的とする。 【構成】 パイプライン機構を有する計算機システムの
命令書き換え操作のテスト方式において，第１の命令は
実行することによってプログラム割込みを発生せず，第
２の命令は実行することによってプログラム割込みを発
生し，書き換え手段は第１の命令を第２の命令に書き換
え，判定手段は第１の命令及び第２の命令を含む命令列
を実行の結果，プログラム割込み発生の有無を判定し，
判定手段の判定に基づいて，命令書き換え操作が正しく
実行されたか否かをテストするように構成する。
機構によって正しく実行されることを確認するテスト方
式に関し，テストプログラム開発の工数及び時間を減少
することができるパイプライン機構のテスト方式を提供
することを目的とする。 【構成】 パイプライン機構を有する計算機システムの
命令書き換え操作のテスト方式において，第１の命令は
実行することによってプログラム割込みを発生せず，第
２の命令は実行することによってプログラム割込みを発
生し，書き換え手段は第１の命令を第２の命令に書き換
え，判定手段は第１の命令及び第２の命令を含む命令列
を実行の結果，プログラム割込み発生の有無を判定し，
判定手段の判定に基づいて，命令書き換え操作が正しく
実行されたか否かをテストするように構成する。
Description
【０００１】
【産業上の利用分野】本発明は，計算機のパイプライン
機構のテスト方式に関する。特に，命令を命令で書き換
える操作がパイプライン機構によって正しく実行される
ことを確認するテスト方式に関する。
機構のテスト方式に関する。特に，命令を命令で書き換
える操作がパイプライン機構によって正しく実行される
ことを確認するテスト方式に関する。
【０００２】近年，電子計算機の高速化を図るため，１
台の計算機内で同時に，複数の計算機命令を実行・処理
するパイプライン機構を備えた計算機が広く使用されて
いる。パイプライン機構は，複数命令を並行処理するた
め，制御が複雑となり，設計過誤を伴い易く，また，そ
の製造不良や部品故障による動作不良の検出が極めて難
しい。電子計算機のテストは一般に，稀にしか発生しな
いような条件やタイミング的に過酷な条件を与えてテス
トするのが効果的であり，パイプライン機構のテストの
一方法として，一つの命令を他の命令で書き換えること
によってパイプラインの動作を擾乱し，その状態におい
ても正常に動作することを確認する方法が効果的であ
る。従って，このような方法によって，パイプライン機
構の動作不良を的確に検出し，正常性を確認することが
できるパイプライン機構のテスト方式が望まれている。
台の計算機内で同時に，複数の計算機命令を実行・処理
するパイプライン機構を備えた計算機が広く使用されて
いる。パイプライン機構は，複数命令を並行処理するた
め，制御が複雑となり，設計過誤を伴い易く，また，そ
の製造不良や部品故障による動作不良の検出が極めて難
しい。電子計算機のテストは一般に，稀にしか発生しな
いような条件やタイミング的に過酷な条件を与えてテス
トするのが効果的であり，パイプライン機構のテストの
一方法として，一つの命令を他の命令で書き換えること
によってパイプラインの動作を擾乱し，その状態におい
ても正常に動作することを確認する方法が効果的であ
る。従って，このような方法によって，パイプライン機
構の動作不良を的確に検出し，正常性を確認することが
できるパイプライン機構のテスト方式が望まれている。
【０００３】
【従来の技術】図４は，パイプライン機構の従来例のテ
スト方法を示す図である。全図を通して，同一符号は同
一又は同様な構成要素を示す。
スト方法を示す図である。全図を通して，同一符号は同
一又は同様な構成要素を示す。
【０００４】従来，パイプライン機構のテスト方法は次
のように行われた。 (1) テスト実行：テストプログラムの命令列の中に他の
命令を書き換える命令（以下，命令Ａという）と，命令
Ａによって書き換えられる命令（以下，命令Ｂという）
とを含むプログラムを実行し，命令Ｂによる実行結果を
メモリ領域へ退避して記憶しておく。
のように行われた。 (1) テスト実行：テストプログラムの命令列の中に他の
命令を書き換える命令（以下，命令Ａという）と，命令
Ａによって書き換えられる命令（以下，命令Ｂという）
とを含むプログラムを実行し，命令Ｂによる実行結果を
メモリ領域へ退避して記憶しておく。
【０００５】例えば，図４において，命令ＢをＲ１＋
Ｒ２＝Ｒ３（レジスタ１とレジスタ２の内容を加算して
レジスタ３へ格納する）とし，命令Ａを命令Ｂが格納さ
れた記憶位置へＲ１−Ｒ２＝Ｒ３をストアする命令とす
る。 (2) 期待値の作成：書き換えられる命令Ｂを予め，前記
(1) において書き換えられたと同じ状態に作成してお
く。こうして，命令Ａを実行しないようにして，テスト
プログラムを実行する。
Ｒ２＝Ｒ３（レジスタ１とレジスタ２の内容を加算して
レジスタ３へ格納する）とし，命令Ａを命令Ｂが格納さ
れた記憶位置へＲ１−Ｒ２＝Ｒ３をストアする命令とす
る。 (2) 期待値の作成：書き換えられる命令Ｂを予め，前記
(1) において書き換えられたと同じ状態に作成してお
く。こうして，命令Ａを実行しないようにして，テスト
プログラムを実行する。
【０００６】例えば，図４において，命令Ｂを予め，
命令Ａによって書き換えられたと同じ状態，即ち，Ｒ１
−Ｒ２＝Ｒ３に書き換えておく，即ち，前記(2) で正常
に動作した状態を擬似的に作成しておく。また，命令Ａ
を無演算命令（No Operation:NOP）に，または，次の命
令を分岐する命令（Branch）に書き換えておく。こうし
て，テストプログラムを実行する。 (3) 前記(1) と(2) とのプログラムの実行結果を比較
し，Ｒ１−Ｒ２＝Ｒ３の正しい結果が得られたか否かに
よって，命令Ａが命令Ｂを正しく書き換えかを判定して
パイプライン機構の動作の正常性を検査する。
命令Ａによって書き換えられたと同じ状態，即ち，Ｒ１
−Ｒ２＝Ｒ３に書き換えておく，即ち，前記(2) で正常
に動作した状態を擬似的に作成しておく。また，命令Ａ
を無演算命令（No Operation:NOP）に，または，次の命
令を分岐する命令（Branch）に書き換えておく。こうし
て，テストプログラムを実行する。 (3) 前記(1) と(2) とのプログラムの実行結果を比較
し，Ｒ１−Ｒ２＝Ｒ３の正しい結果が得られたか否かに
よって，命令Ａが命令Ｂを正しく書き換えかを判定して
パイプライン機構の動作の正常性を検査する。
【０００７】
【発明が解決しようとする課題】上記のように従来方法
によると，期待値を作成するためのプログラムを実行す
るので，テストプログラム実行に長い時間を要し，装置
の障害箇所を迅速に発見することができない，さらに，
テスト条件またはテスト環境が制限されるという問題点
があった。また，テストに期待値を作成するためのプロ
グラムを必要とするので，そのための工数を必要とし，
テストプログラム開発の費用及び期間が増大するという
問題点があった。
によると，期待値を作成するためのプログラムを実行す
るので，テストプログラム実行に長い時間を要し，装置
の障害箇所を迅速に発見することができない，さらに，
テスト条件またはテスト環境が制限されるという問題点
があった。また，テストに期待値を作成するためのプロ
グラムを必要とするので，そのための工数を必要とし，
テストプログラム開発の費用及び期間が増大するという
問題点があった。
【０００８】本発明は，種々の条件，環境におけるテス
トを正確，かつ，短時間に実行することによって，テス
トプログラム開発の工数及び時間を減少することができ
るパイプライン機構のテスト方式を提供することを目的
とする。
トを正確，かつ，短時間に実行することによって，テス
トプログラム開発の工数及び時間を減少することができ
るパイプライン機構のテスト方式を提供することを目的
とする。
【０００９】
【課題を解決するための手段】第１図は本発明の原理ブ
ロック図を示す。１は，実行することによってプログラ
ム割込みを発生しない第１の命令，２は，実行すること
によってプログラム割込みを発生する第２の命令，３
は，第１の命令１を第２の命令２に書き換える書き換え
手段，４は，第１の命令１及び第２の命令２を含む命令
列を実行の結果，プログラム割込み発生の有無を判定す
る判定手段，５は判定手段４の判定５は判定手段４の判
定に基づいて，命令の書き換え操作が正しく実行された
か否かを検査する検査手段である。
ロック図を示す。１は，実行することによってプログラ
ム割込みを発生しない第１の命令，２は，実行すること
によってプログラム割込みを発生する第２の命令，３
は，第１の命令１を第２の命令２に書き換える書き換え
手段，４は，第１の命令１及び第２の命令２を含む命令
列を実行の結果，プログラム割込み発生の有無を判定す
る判定手段，５は判定手段４の判定５は判定手段４の判
定に基づいて，命令の書き換え操作が正しく実行された
か否かを検査する検査手段である。
【００１０】
【作用】本発明によれば，パイプライン機構を有する計
算機システムの命令の書き換え操作のテスト方式におい
て，書き換え手段３は，実行することによってプログラ
ム割込みを発生しない第１の命令１を，実行することに
よってプログラム割込みを発生する第２の命令２に書き
換え，判定手段４は第１の命令１及び第２の命令２を含
む命令列を実行の結果，プログラム割込み発生の有無を
判定し，検査手段５は，判定手段４の判定に基づいて，
命令の書き換え操作が正しく実行されたか否かを検査す
ることによって，パイプライン機構を有する計算機シス
テムの命令の書き換え操作をテストする。
算機システムの命令の書き換え操作のテスト方式におい
て，書き換え手段３は，実行することによってプログラ
ム割込みを発生しない第１の命令１を，実行することに
よってプログラム割込みを発生する第２の命令２に書き
換え，判定手段４は第１の命令１及び第２の命令２を含
む命令列を実行の結果，プログラム割込み発生の有無を
判定し，検査手段５は，判定手段４の判定に基づいて，
命令の書き換え操作が正しく実行されたか否かを検査す
ることによって，パイプライン機構を有する計算機シス
テムの命令の書き換え操作をテストする。
【００１１】
【実施例】本発明は，テストプログラム中で，書き換え
る命令を命令3aとし，書き換えられる命令ｂを予め，例
えば，未定義の不当命令コードを有する命令，演算結果
がオーバフローを発生するような演算命令等に設定し
て，プログラムを実行する。従って，実行の結果，命令
3aによって命令ｂが正しく書き換えられなかった場合に
はプログラム割込み（プログラムの誤り又は特定の状態
が発生したことによる割込み）が発生する。本発明は，
このことを利用して，命令ｂが正しく書き換えられたか
否かを確認することによってパイプライン機構の正常性
を検査する。
る命令を命令3aとし，書き換えられる命令ｂを予め，例
えば，未定義の不当命令コードを有する命令，演算結果
がオーバフローを発生するような演算命令等に設定し
て，プログラムを実行する。従って，実行の結果，命令
3aによって命令ｂが正しく書き換えられなかった場合に
はプログラム割込み（プログラムの誤り又は特定の状態
が発生したことによる割込み）が発生する。本発明は，
このことを利用して，命令ｂが正しく書き換えられたか
否かを確認することによってパイプライン機構の正常性
を検査する。
【００１２】図２は，本発明の実施例によるパイプライ
ン機構のテスト方法を示す図である。全図を通して，同
一符号は同一又は同様な構成要素を示す。
ン機構のテスト方法を示す図である。全図を通して，同
一符号は同一又は同様な構成要素を示す。
【００１３】本発明の実施例によるパイプライン機構の
テスト方法は次のように行わる。 (1) 命令列を作成する。図２に示すように，命令列中
に書き換える命令3a及び書き換えられる命令1bを配置し
ておく。命令1bは，例えば，被置換命令Ｒ１＋Ｒ２＝Ｒ
３であって，演算結果がオーバフローを発生してプログ
ラム割込みを起こすように設定された命令である。命令
3aは，例えば，被置換命令である命令1bを置換対象命令
2a（Ｒ１−Ｒ２＝Ｒ３）に書き換えるストア命令であ
る。命令2a（Ｒ１−Ｒ２＝Ｒ３）は，演算結果がオーバ
フローを発生せず，プログラム割込みを起こさないよう
に設定された命令である。 (2) テストプログラムを実行する。命令3aによって命令
1bが正しく書き換えられときは，命令2a（Ｒ１−Ｒ２＝
Ｒ３）を実行することにより，オーバフローを示すプロ
グラム割込みは発生しない。命令1bが正しく書き換えら
れなかったときは，命令1b（Ｒ１＋Ｒ２＝Ｒ３）を実行
することにより，オーバフローを示すプログラム割込み
が発生する。従って，プログラム割込み発生の有無を確
認することにより，パイプライン機構の正常性を検査す
ることができる。
テスト方法は次のように行わる。 (1) 命令列を作成する。図２に示すように，命令列中
に書き換える命令3a及び書き換えられる命令1bを配置し
ておく。命令1bは，例えば，被置換命令Ｒ１＋Ｒ２＝Ｒ
３であって，演算結果がオーバフローを発生してプログ
ラム割込みを起こすように設定された命令である。命令
3aは，例えば，被置換命令である命令1bを置換対象命令
2a（Ｒ１−Ｒ２＝Ｒ３）に書き換えるストア命令であ
る。命令2a（Ｒ１−Ｒ２＝Ｒ３）は，演算結果がオーバ
フローを発生せず，プログラム割込みを起こさないよう
に設定された命令である。 (2) テストプログラムを実行する。命令3aによって命令
1bが正しく書き換えられときは，命令2a（Ｒ１−Ｒ２＝
Ｒ３）を実行することにより，オーバフローを示すプロ
グラム割込みは発生しない。命令1bが正しく書き換えら
れなかったときは，命令1b（Ｒ１＋Ｒ２＝Ｒ３）を実行
することにより，オーバフローを示すプログラム割込み
が発生する。従って，プログラム割込み発生の有無を確
認することにより，パイプライン機構の正常性を検査す
ることができる。
【００１４】図３は，本発明の適用例のフローチャート
である。 (1) テストプログラムの実行結果が格納されるレジスタ
やメモリ領域をイニシャイズしてクリアする。 (2) テストプログラムを，例えば，磁気ディスクから所
定のメモリ領域へロードする。テストプログラム中に
は，書き換えられる命令1bとして，実行することによっ
てプログラム割込みを発生する命令：Ｒ１＋Ｒ２＝Ｒ３
が含まれる。 (3) テストデータを設定する。例えば，レジスタＲ１，
Ｒ２ヘ演算対象データを設定する。 (4) 書き換え命令を設定する。前記(2) でロードしたテ
ストプログラムに，書き換える命令3aとして，オペラン
ドとして命令2a（Ｒ１−Ｒ２＝Ｒ３）を命令1bが格納さ
れた領域へストアする命令を挿入する。ここで，命令2a
（Ｒ１−Ｒ２＝Ｒ３）は，実行することによってプログ
ラム割込みを発生しない命令である。 (5) 割込みが発生したことを, プログラムに対して通知
する割込みフラグを０に設定する。 (6) テストプログラムを実行する。 (7) テストプログラム実行の結果，割込みが発生しなか
った場合で，用意されたすべてのテストデータについて
テストを実行したときは検査を終了し，そうでない場合
はテストデータを変更してテストを繰り返す。 (8) テストプログラム実行の結果，割込みが発生した場
合，モニタプログラムによってプログラム割込み処理が
行われる。その出口に設けられた分岐命令によってエラ
ー処理ルーチンへ分岐する。 (9) エラー処理ルーチンでは，エラーが発生したテスト
番号，テスト環境，レジスタの内容等を含むエラー画面
を表示してテストを終了する。
である。 (1) テストプログラムの実行結果が格納されるレジスタ
やメモリ領域をイニシャイズしてクリアする。 (2) テストプログラムを，例えば，磁気ディスクから所
定のメモリ領域へロードする。テストプログラム中に
は，書き換えられる命令1bとして，実行することによっ
てプログラム割込みを発生する命令：Ｒ１＋Ｒ２＝Ｒ３
が含まれる。 (3) テストデータを設定する。例えば，レジスタＲ１，
Ｒ２ヘ演算対象データを設定する。 (4) 書き換え命令を設定する。前記(2) でロードしたテ
ストプログラムに，書き換える命令3aとして，オペラン
ドとして命令2a（Ｒ１−Ｒ２＝Ｒ３）を命令1bが格納さ
れた領域へストアする命令を挿入する。ここで，命令2a
（Ｒ１−Ｒ２＝Ｒ３）は，実行することによってプログ
ラム割込みを発生しない命令である。 (5) 割込みが発生したことを, プログラムに対して通知
する割込みフラグを０に設定する。 (6) テストプログラムを実行する。 (7) テストプログラム実行の結果，割込みが発生しなか
った場合で，用意されたすべてのテストデータについて
テストを実行したときは検査を終了し，そうでない場合
はテストデータを変更してテストを繰り返す。 (8) テストプログラム実行の結果，割込みが発生した場
合，モニタプログラムによってプログラム割込み処理が
行われる。その出口に設けられた分岐命令によってエラ
ー処理ルーチンへ分岐する。 (9) エラー処理ルーチンでは，エラーが発生したテスト
番号，テスト環境，レジスタの内容等を含むエラー画面
を表示してテストを終了する。
【００１５】以上説明したように，テストプログラムに
設けられた，プログラム割込みを発生する命令を，割込
みを発生しない命令に書き換える操作を実行し，又は逆
に割込みを発生しない命令を，割込みを発生する命令に
書き換える操作を実行するようにテストプログラムを作
成する。こうして，テストプログラム実行の結果，期待
したとおりにプログラム割込みが発生しない，又は発生
することを確認することによって，命令を命令で書き換
える操作をパイプライン機構が正しく実行することを検
証することができる。
設けられた，プログラム割込みを発生する命令を，割込
みを発生しない命令に書き換える操作を実行し，又は逆
に割込みを発生しない命令を，割込みを発生する命令に
書き換える操作を実行するようにテストプログラムを作
成する。こうして，テストプログラム実行の結果，期待
したとおりにプログラム割込みが発生しない，又は発生
することを確認することによって，命令を命令で書き換
える操作をパイプライン機構が正しく実行することを検
証することができる。
【００１６】以上の記述では，命令全体を書き換える例
を説明したが，命令コード，オペランドの指定など，命
令の一部を書き換える方法も可能であり，種々のテスト
条件，テスト環境における検査が可能となる。
を説明したが，命令コード，オペランドの指定など，命
令の一部を書き換える方法も可能であり，種々のテスト
条件，テスト環境における検査が可能となる。
【００１７】また，本発明において，書き換える命令と
書き換えられる命令の命令列中における前後関係は，い
ずれが前に配置されてもよい。さらに，両命令が配置さ
れる距離は，一方がパイプラインで実行中に，他方がバ
ッファメモリ（又はキャッシュメモリ）内に存在するよ
うな距離，または，両命令共に，同時にパイプライン内
で処理ささるような距離に配置することによって，パイ
プライン機構のテストをより効果的に検証することがで
きる。
書き換えられる命令の命令列中における前後関係は，い
ずれが前に配置されてもよい。さらに，両命令が配置さ
れる距離は，一方がパイプラインで実行中に，他方がバ
ッファメモリ（又はキャッシュメモリ）内に存在するよ
うな距離，または，両命令共に，同時にパイプライン内
で処理ささるような距離に配置することによって，パイ
プライン機構のテストをより効果的に検証することがで
きる。
【００１８】
【発明の効果】以上説明したように，本発明によると，
パイプライン内で一命令の全部，又は一部を，プログラ
ム割込みを発生する，又は発生しないような命令に書き
換えるような命令を実行し，プログラム割込みの有無が
期待どおりであることを確認することによって，パイプ
ライン機構の動作を検査する。従って，期待値の作成が
不要となるので，テストに要する時間を短縮することが
でき，また，テスト条件の制約がなく，さらに，テスト
条件の種々な組み合わせが可能なので，パイプライン機
構を広範囲で，きめ細かくテストすることができるとい
う効果がある。
パイプライン内で一命令の全部，又は一部を，プログラ
ム割込みを発生する，又は発生しないような命令に書き
換えるような命令を実行し，プログラム割込みの有無が
期待どおりであることを確認することによって，パイプ
ライン機構の動作を検査する。従って，期待値の作成が
不要となるので，テストに要する時間を短縮することが
でき，また，テスト条件の制約がなく，さらに，テスト
条件の種々な組み合わせが可能なので，パイプライン機
構を広範囲で，きめ細かくテストすることができるとい
う効果がある。
【図１】 本発明の原理ブロック図
【図２】 本発明の実施例によるパイプライン機構のテ
スト方法を示す図
スト方法を示す図
【図３】 本発明の適用例のフローチャート
【図４】 パイプライン機構の従来例のテスト方法を示
す図
す図
１ 第１の命令 ２ 第２の命令 ３ 書き換え手段 ４ 判定手段 ５ 検査手段 1a 書き換えられる命令 2a 置換対象命令 3a 書き換える命令
Claims (2)
- 【請求項１】 パイプライン機構を有する計算機システ
ムの命令の書き換え操作のテスト方式において，実行す
ることによってプログラム割込みを発生しない第１の命
令(1) と，実行することによってプログラム割込みを発
生する第２の命令(2) と，該第１の命令(1) を該第２の
命令(2) に書き換える書き換え手段(3) と，該第１の命
令(1) 及び該第２の命令(2) を含む命令列を実行の結
果，プログラム割込み発生の有無を判定する判定手段
(4) と，該判定手段(4) の判定に基づいて，命令の書き
換え操作が正しく実行されたか否かを検査する検査手段
(5) とを設けることを特徴とするパイプライン機構のテ
スト方式。 - 【請求項２】 前記書き換え手段(3) は，前記第１の命
令(1) が格納された記憶領域へ前記第２の命令(2) を格
納する格納命令であることを特徴とするパイプライン機
構のテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159636A JPH064349A (ja) | 1992-06-18 | 1992-06-18 | パイプライン機構のテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159636A JPH064349A (ja) | 1992-06-18 | 1992-06-18 | パイプライン機構のテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064349A true JPH064349A (ja) | 1994-01-14 |
Family
ID=15698048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4159636A Withdrawn JPH064349A (ja) | 1992-06-18 | 1992-06-18 | パイプライン機構のテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064349A (ja) |
-
1992
- 1992-06-18 JP JP4159636A patent/JPH064349A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6925584B2 (en) | Systems and methods for testing processors | |
| US7483824B1 (en) | Self-checking test generator for partially-modeled processors by propagating fuzzy states | |
| US7178076B1 (en) | Architecture of an efficient at-speed programmable memory built-in self test | |
| US20040064656A1 (en) | Shared memory multiprocessor memory model verification system and method | |
| US6732297B2 (en) | Pipeline testing method, pipeline testing system, pipeline test instruction generation method and storage method | |
| CA1218748A (en) | Method and apparatus for self-testing of floating point accelerator processors | |
| US20030097613A1 (en) | Software debugger, system-level debugger, debugging method, and debugging program | |
| US20150261654A1 (en) | Data collisions in concurrent programs | |
| US11625316B2 (en) | Checksum generation | |
| JPS59114649A (ja) | 処理装置の検査方法 | |
| JPWO2019077738A1 (ja) | データ検証装置、データ検証方法及びデータ検証プログラム | |
| US20040153785A1 (en) | System and method for enabling selective execution of computer code | |
| US8176406B2 (en) | Hard error detection | |
| US7885806B2 (en) | Simulation method and simulation system of instruction scheduling | |
| US6990569B2 (en) | Handling problematic events in a data processing apparatus | |
| JPH064349A (ja) | パイプライン機構のテスト方式 | |
| US8417508B2 (en) | Multiprocessor development environment | |
| US10997060B2 (en) | Device, system, and method for detecting a defect in a computer program by generating and testing semantically equivalent computer program variants | |
| US6832181B1 (en) | Method to distinguish between physical hardware and simulated hardware | |
| US7353429B2 (en) | System and method using hardware buffers for processing microcode trace data | |
| JPH09244912A (ja) | 情報処理装置プログラムの試験方式 | |
| JP3100458B2 (ja) | カバレージ・テスタ | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JPH08241225A (ja) | 評価装置 | |
| JPH11242613A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |