JPH0640913B2 - Pachinko machine - Google Patents

Pachinko machine

Info

Publication number
JPH0640913B2
JPH0640913B2 JP14970891A JP14970891A JPH0640913B2 JP H0640913 B2 JPH0640913 B2 JP H0640913B2 JP 14970891 A JP14970891 A JP 14970891A JP 14970891 A JP14970891 A JP 14970891A JP H0640913 B2 JPH0640913 B2 JP H0640913B2
Authority
JP
Japan
Prior art keywords
circuit
output
flip
binary counter
bit binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14970891A
Other languages
Japanese (ja)
Other versions
JPH0615039A (en
Inventor
中島健吉
小柳錦二
新井康友
石原尚次
小林庸利
保島操
織田稔夫
神田政男
森田仁
高橋貞行
金井桃次郎
藤田礼治
六本木忠
大谷清
林二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP14970891A priority Critical patent/JPH0640913B2/en
Publication of JPH0615039A publication Critical patent/JPH0615039A/en
Publication of JPH0640913B2 publication Critical patent/JPH0640913B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、所定の入賞口へパチン
コ球が飛入することによって、打球が入賞しない第2の
状態から打球が入賞し易い第1の状態に変化する、所定
の入賞口とは異なる入賞口にパチンコ球が飛入すること
によって、遊技者が利益を獲得できるようにしたパチン
コ機に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a predetermined winning operation in which a pachinko ball jumps into a predetermined winning opening to change from a second state in which no hit ball is won to a first state in which a hit ball is easy to win. The present invention relates to a pachinko machine that allows a player to make a profit by hitting a pachinko ball into a winning hole different from the mouth.

【0002】[0002]

【従来の技術】パチンコ機では、遊技者の技量によって
遊技中の飛入条件が変わり、遊技者にとって有利な権利
(以下、権利という)を発生または確保させることが、
遊技者の遊技意欲を増大させる一つの要件となってい
る。この種のパチンコ機には、通常の入賞口と異なる特
別入賞口への入賞に基いて特定の入賞口を所定時間開口
することによって、入賞確率を増大させる機種があり、
この特定の入賞口と特別入賞口とを別個に設けたものが
ある。
2. Description of the Related Art In a pachinko machine, a jumping condition during a game changes depending on the skill of the player, and it is possible to generate or secure a right (hereinafter, right) advantageous to the player.
It is one of the requirements for increasing the player's willingness to play. This kind of pachinko machine has a model that increases the winning probability by opening a specific winning opening for a predetermined time based on the winning of a special winning opening different from the normal winning opening,
There is one in which the specific winning opening and the special winning opening are separately provided.

【0003】この種のパチンコ機で得られた権利を行使
するには、まず特別入賞口に打球の狙いを定めて打球を
入賞させた後に、特定の入賞口に打球の狙いを定めて打
球を入賞させるのである。
In order to exercise the right obtained with this kind of pachinko machine, first, the aim of the hit ball is aimed at the special winning opening, and the hit ball is awarded, and then the aim of the hit ball is aimed at the particular winning opening. To win the prize.

【0004】[0004]

【発明が解決しようとする課題】このような遊技内容の
パチンコ機の場合、打球力の調整が特定の入賞口が第1
の状態になる前後では異なるため、初心遊技者にとって
は打球力の調整に気をとられ権利を充分に行使できない
ことがある。このため同様な権利を発生・行使させた場
合にあっても、熟練遊技者に対する技術差によって初心
遊技者に遊技意欲の減退を生じさせていた。
In the case of a pachinko machine having such game contents, the specific winning port is the first adjustment of the hitting force.
Since it is different before and after the state, it may be difficult for the beginner player to exercise sufficient rights because he is concerned about adjusting the batting power. For this reason, even when the same right is generated and exercised, the beginner player has a decrease in willingness to play due to a technical difference with respect to a skilled player.

【0005】そこで本発明は、権利を容易に行使できる
パチンコ機の提供を目的とするものである。
[0005] Therefore, the present invention aims to provide a pachinko machine in which the right can be easily exercised.

【0006】[0006]

【課題を解決するための手段】本発明は上記目的を達成
するために、遊技盤に打球が飛入し易い第1の状態と打
球が飛入しない第2の状態とに変化可能な特定の入賞口
と、特別入賞口と、該特別入賞口への打球の飛入を検出
する特別入賞検出手段とを設け、該特別入賞検出手段の
打球の飛入の検出に基いて前記特定の入賞口を第2の状
態から第1の状態に駆動制御する駆動手段を設け、前記
特別入賞口が前記特定の入賞口の両端部に配置されてい
る構成を備えている。
In order to achieve the above-mentioned object, the present invention provides a specific state in which a hitting ball can easily enter a game board and a second state in which the hitting ball does not enter. A special winning opening, a special winning opening, and a special winning detection means for detecting the entry of a hit ball into the special winning opening are provided, and the specific winning opening is based on the detection of the entry of the hit ball by the special winning detection means. Drive means for controlling the drive from the second state to the first state is provided, and the special winning openings are arranged at both ends of the specific winning opening.

【0007】[0007]

【作用】上記構成により、特定の入賞口と特別入賞口と
が近接しているので、打球力の調節を変更することな
く、特定の入賞口および特別入賞口に打球を飛入させる
ことができる。
With the above structure, since the specific winning opening and the special winning opening are close to each other, the hitting ball can be jumped into the specific winning opening and the special winning opening without changing the adjustment of the hitting power. .

【0008】[0008]

【実施例】以下本発明の実施例を図面に基いて説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0009】図1において、1は本発明に係るパチンコ
機に使用される役物であって、この役物1の上部には、
天入賞口2、左右天肩入賞口3,4が設けられ、役物1
の両側壁に側壁入賞口5,6が設けられている。この役
物1は、振り分け口7を有しており、その底部には、振
り分け板8が設けられている。
In FIG. 1, reference numeral 1 denotes an accessory used in a pachinko machine according to the present invention.
The winning entrance 2 and the right and left shoulder opening 3, 4 are provided, and the accessory 1
Side wall winning openings 5, 6 are provided on both side walls. The accessory 1 has a distribution port 7, and a distribution plate 8 is provided at the bottom thereof.

【0010】この振り分け板8は後方から前方に傾斜し
ており、各入賞口2,3,4,5,6から振り分け口7
に飛入したパチンコ球9,10は、この振り分け板8に突
設した突設部11によってその進路を変更されつつ傾斜板
8の前方に転動するようにされている。振り分け板8の
前部には、仕切り板12,13が立設され、この仕切り板1
2,12の間は、権利確保入賞口14とされており、この権
利確保入賞口14には、図2に示す形状の権利確保検出手
段としての権利確保スイッチ15が設けられている。この
権利確保スイッチ15の機能については後述する。権利確
保入賞口14の両側には、所定の個数の入賞球が払出され
る通常の入賞口16,17が設けられている。
The distribution plate 8 is inclined from the rear to the front, and the distribution ports 7 are arranged from the respective winning openings 2, 3, 4, 5, 6.
The pachinko balls 9 and 10 that have jumped in are rolled in front of the inclined plate 8 while changing their course by the projecting portion 11 projecting from the distribution plate 8. Partition plates 12 and 13 are erected at the front of the distribution plate 8, and the partition plate 1
A portion between 2 and 12 is a right securing winning opening 14, and the right securing winning opening 14 is provided with a right securing switch 15 as a right securing detecting means having a shape shown in FIG. The function of the right securing switch 15 will be described later. Ordinary winning holes 16 and 17 through which a predetermined number of winning balls are paid out are provided on both sides of the right securing winning hole 14.

【0011】役物1の下方には、アタッカー入賞口18,
19が設けられており、このアタッカー入賞口18とアタッ
カー入賞口19との間が、落下するパチンコ球を拾う特定
の入賞口としてのアタッカー20となっている。このアタ
ッカー20は後述するソレノイドドライブ回路48によっ
て、駆動手段としてのソレノイド21を駆動することによ
り、アタッカー20を開成して飛入確率が増大するパチン
コ球が飛入し易い状態を創出している。
Below the accessory 1, an attacker winning hole 18,
19 is provided, and between the attacker winning opening 18 and the attacker winning opening 19 is an attacker 20 as a specific winning opening for picking up a falling pachinko ball. The attacker 20 drives a solenoid 21 as a driving means by a solenoid drive circuit 48 described later, thereby opening the attacker 20 and creating a state in which a pachinko ball with a high probability of jumping in easily enters.

【0012】図3に示すように、アタッカー20は駆動手
段としてのソレノイド21によって開閉制御されるように
なっており、この図3において、22はアタッカー制御レ
バー機構である。アタッカー入賞口18,19の直上部両側
には特別入賞口としての、権利行使入賞口23,24が各々
このアタッカー入賞口18,19に対向して設けられてい
る。この権利行使入賞口23,24には特別入賞検出手段と
しての権利行使スイッチ25,26が各入賞口23,24に対応
して各々設けられている。これにより権利行使入賞口2
3,24に狙いを定めるように打球力を調節することによ
って、結果的にアタッカー入賞口18,19を含むアタッカ
ー20に対しても打球の狙いを定めることができる。
As shown in FIG. 3, the attacker 20 is controlled to be opened / closed by a solenoid 21 as a driving means. In FIG. 3, 22 is an attacker control lever mechanism. Right exercising winning holes 23, 24 as special winning holes are provided on both sides directly above the attacker winning holes 18, 19 so as to face the attacker winning holes 18, 19, respectively. The right exercising winning holes 23 and 24 are provided with right exercising switches 25 and 26 as special winning detecting means respectively corresponding to the winning holes 23 and 24. This will allow you to exercise your rights 2
By adjusting the hitting force so as to aim at 3 and 24, as a result, it is possible to aim at the attacker 20 including the attacker winning holes 18 and 19.

【0013】いいかえればアタッカー20の両側にアタッ
カー入賞口18,19を配置し、アタッカー入賞口18,19の
直上部に権利行使入賞口23,24および権利行使スイッチ
25,26を設ける代わりにたとえば権利行使スイッチ25,
26はアタッカー入賞口18,19内に設けてもよく、さらに
はアタッカー入賞口18,19は権利行使スイッチ25,26お
よび権利行使入賞口23,24と一体に構成しても、アタッ
カー入賞口18,19およびアタッカー20に対して打球の狙
いを定めることができる。
In other words, the attacker winning holes 18 and 19 are arranged on both sides of the attacker 20, and the right exercising winning holes 23 and 24 and the right exercising switch are provided directly above the attacker winning holes 18 and 19.
Instead of providing 25, 26, for example, a right exercise switch 25,
26 may be provided in the attacker winning holes 18 and 19, and the attacker winning holes 18 and 19 may be integrated with the right exercising switches 25 and 26 and the right exercising winning holes 23 and 24. , 19 and attacker 20 can be aimed at hitting the ball.

【0014】権利確保スイッチ15は、図4に示すよう
に、シュミット波形整形回路27に接続されており、権利
行使スイッチ25,26はシュミット波形整形回路28に接続
されている。シュミット波形整形回路27,28は、各スイ
ッチ15,25,26が閉成されると、それぞれハイ信号を出
力する。
As shown in FIG. 4, the right securing switch 15 is connected to a Schmitt waveform shaping circuit 27, and the right exercising switches 25 and 26 are connected to a Schmitt waveform shaping circuit 28. The Schmitt waveform shaping circuits 27 and 28 output high signals when the switches 15, 25 and 26 are closed.

【0015】シュミット波形整形回路27の出力信号は、
Tフリップフロップ回路29に入力されており、シュミッ
ト波形整形回路28の出力信号はアンド回路30に入力され
ている。Tフリップフロップ回路29は、それがセットさ
れているときに、つまりハイ状態となっているときに、
シュミット波形整形回路27からハイ信号が入力されると
ロー状態となる。Tフリップフロップ回路29の出力信号
はアンド回路30と4ビットバイナリーカウンター回路31
とに入力されている。
The output signal of the Schmitt waveform shaping circuit 27 is
The signal is input to the T flip-flop circuit 29, and the output signal of the Schmitt waveform shaping circuit 28 is input to the AND circuit 30. When the T flip-flop circuit 29 is set, that is, in the high state,
When a high signal is input from the Schmitt waveform shaping circuit 27, it goes into a low state. The output signal of the T flip-flop circuit 29 is an AND circuit 30 and a 4-bit binary counter circuit 31.
Has been entered in and.

【0016】4ビットバイナリーカウンター回路31は、
Tフリップフロップ回路29がハイ状態のときにリセット
されてロー信号をナンド回路32に出力するようにされて
いる。
The 4-bit binary counter circuit 31 is
When the T flip-flop circuit 29 is in the high state, it is reset to output a low signal to the NAND circuit 32.

【0017】33はクロック回路、34はパワリセット回路
であって、電源をオンすると共に、クロック回路33は図
5に示すクロック信号Aを出力するようにされ、パワリ
セット回路34はリセット信号をオア回路35とオア回路36
に出力するようにされている。オア回路35は、パワリセ
ット回路34から出力されたリセット信号とノット回路37
を介してナンド回路32から入力されたリセット信号をT
フリップフロップ回路29に出力するようにされており、
Tフリップフロップ回路29は、パワリセット回路34とノ
ット回路37とのうち少くとも一方がハイ状態のときにリ
セットされて、ロー状態となる。
Reference numeral 33 is a clock circuit, and 34 is a power reset circuit. When the power is turned on, the clock circuit 33 outputs the clock signal A shown in FIG. 5, and the power reset circuit 34 outputs the reset signal. Circuit 35 and OR circuit 36
It is designed to output to. The OR circuit 35 includes a reset signal output from the power reset circuit 34 and a knot circuit 37.
The reset signal input from the NAND circuit 32 via
It is designed to output to the flip-flop circuit 29,
The T flip-flop circuit 29 is reset to a low state when at least one of the power reset circuit 34 and the knot circuit 37 is in a high state.

【0018】クロック回路33のクロック信号Aは、4ビ
ットバイナリーカウンター回路38に入力されている。4
ビットバイナリーカウンター回路38は、4つの出力線を
有しており、出力線「ア」,「イ」はアンド回路39に接
続されており、出力線「ウ」はパイロットランプドライ
ブ回路40に接続され、出力線「エ」は4ビットバイナリ
ーカウンター回路41に接続されている。各出力線「ア」
ないし「エ」には、図6に示す矩形信号が流れている。
The clock signal A of the clock circuit 33 is input to the 4-bit binary counter circuit 38. Four
The bit binary counter circuit 38 has four output lines, the output lines “A” and “A” are connected to the AND circuit 39, and the output line “C” is connected to the pilot lamp drive circuit 40. The output line “D” is connected to the 4-bit binary counter circuit 41. Each output line "A"
The rectangular signal shown in FIG.

【0019】42はパイロットランプで、電源をオンする
と共に、4ビットバイナリーカウンター回路38からの出
力信号によってパイロットランプドライブ回路40が断続
的にオンオフされるので、点滅状態となる。
Reference numeral 42 denotes a pilot lamp, which is turned on and off, and the pilot lamp drive circuit 40 is intermittently turned on and off by an output signal from the 4-bit binary counter circuit 38, so that it is in a blinking state.

【0020】権利確保スイッチ15と、シュミット波形整
形回路27とTフリップフロップ回路29とは、所定の入賞
口にパチンコ球が飛入したときにオンされて、飛入確率
を増大させるソレノイド21を駆動準備状態にセットし、
飛入確率が増大する権利を確保する権利確保回路を大略
構成し、権利行使スイッチ25,26とアンド回路30と、4
ビットバイナリーカウンター回路31とは権利行使回路を
大略構成し、権利行使回路は所定の入賞口とは異なる入
賞口にパチンコ球が飛入したときであって、かつ、権利
確保回路がオン状態のときにオンされてソレノイド21を
所定間駆動し、確保した権利を行使する。
The right securing switch 15, the Schmidt waveform shaping circuit 27, and the T flip-flop circuit 29 are turned on when a pachinko ball hits a predetermined winning opening to drive a solenoid 21 which increases the hitting probability. Set it to the ready state,
The right securing circuit that secures the right to increase the probability of jumping in is generally configured to include the right exercising switches 25 and 26, the AND circuit 30, and 4.
The bit binary counter circuit 31 generally constitutes a right exercising circuit, and the right exercising circuit is when the pachinko ball jumps into a winning hole different from the predetermined winning hole and the right securing circuit is in the on state. When turned on, the solenoid 21 is driven for a predetermined period of time to exercise the secured right.

【0021】アンド回路30は、Tフリップフロップ回路
29がハイ状態であって、かつ、権利行使スイッチ25,26
の少くとも一方が閉成されたときにセット信号をフリッ
プフロップ回路43に出力し、フリップフロップ回路43が
ハイ状態となるようにされている。フリップフロップ回
路43の出力信号は、ノット回路44と微分回路45に入力さ
れている。
The AND circuit 30 is a T flip-flop circuit.
29 is in the high state, and the right exercise switches 25, 26
When at least one of the two is closed, the set signal is output to the flip-flop circuit 43, and the flip-flop circuit 43 is set to the high state. The output signal of the flip-flop circuit 43 is input to the knot circuit 44 and the differentiating circuit 45.

【0022】ノット回路44は、4ビットバイナリーカウ
ンター回路41のリセットを解除する機能を有しており、
フリップフロップ回路43がロー状態にあるときには、ノ
ット回路44から出力されるハイ信号によって4ビットバ
イナリーカウンター回路41にリセットをかけて、4ビッ
トバイナリーカウンター回路41がロー信号を出力するよ
うにされ、フリップフロップ回路43がハイ状態にあると
きには、このリセットを解除して、図7に示すクロック
信号を出力するようにされている。
The knot circuit 44 has a function of releasing the reset of the 4-bit binary counter circuit 41,
When the flip-flop circuit 43 is in the low state, the high signal output from the knot circuit 44 resets the 4-bit binary counter circuit 41 so that the 4-bit binary counter circuit 41 outputs the low signal. When the reset circuit 43 is in the high state, this reset is released and the clock signal shown in FIG. 7 is output.

【0023】微分回路45は、フリップフロップ回路43が
ローからハイとなるときの立ち上がりで微分信号を出力
するようにされており、この微分信号は4ビットバイナ
リーカウンター回路38に入力され、この微分信号によっ
て4ビットバイナリーカウンター回路38がリセットされ
るようになっている。
The differentiating circuit 45 is adapted to output a differentiating signal at the rise of the flip-flop circuit 43 from low to high, and this differentiating signal is inputted to the 4-bit binary counter circuit 38, and this differentiating signal is inputted. The 4-bit binary counter circuit 38 is reset by.

【0024】この4ビットバイナリーカウンター回路38
から出力されるクロック信号と、クロック回路33から出
力されるクロック信号Aとの関係を図5、図6に基づい
て説明すると、クロック信号Aの2倍の周期のクロック
信号が出力線「ア」から出力され、4倍の周期のクロッ
ク信号が出力線「イ」から出力され、8倍の周期のクロ
ック信号が出力線「ウ」から出力され、16倍の周期のク
ロック信号が出力線「エ」から出力されており、4ビッ
トバイナリーカウンター回路38は、リセットされるたび
に、そのリセット直後のクロック信号Aからその個数を
新ためてカウントし直して図6に示すクロック信号を繰
返し出力する。
This 4-bit binary counter circuit 38
The relationship between the clock signal output from the clock signal A and the clock signal A output from the clock circuit 33 will be described with reference to FIGS. 5 and 6. A clock signal having a cycle twice that of the clock signal A is output line "A". From the output line “a”, a clock signal with an 8 times period is output from the output line “c”, and a clock signal with a 16 times period is output from the output line “a”. 4 bit binary counter circuit 38, each time it is reset, the clock signal A immediately after the reset is newly counted again and the clock signal shown in FIG. 6 is repeatedly output.

【0025】4ビットバイナリーカウンター回路41と4
ビットバイナリーカウンター回路38から出力されるクロ
ック信号との関係を次に説明すると、4ビットバイナリ
ーカウンター回路41は3本の出力線「オ」,「カ」,
「キ」を有しており、出力線「オ」から出力されるクロ
ック信号は、出力線「エ」から出力されるクロック信号
の2倍の周期を有しており、出力線「カ」から出力され
るクロック信号は出力線「エ」から出力されるクロック
信号の4倍の周期を有しており、出力線「キ」から出力
されるクロック信号は出力線「エ」から出力されるクロ
ック信号の16倍の周期を有している。
4-bit binary counter circuits 41 and 4
The relationship with the clock signal output from the bit binary counter circuit 38 will be described below. The 4-bit binary counter circuit 41 has three output lines “o”, “ka”,
The clock signal output from the output line "O" has a double cycle, and the clock signal output from the output line "O" has a double cycle. The clock signal output has a cycle four times as long as the clock signal output from the output line “D”, and the clock signal output from the output line “K” is the clock output from the output line “D”. It has 16 times the period of the signal.

【0026】各出力線「オ」,「カ」,「キ」から出力
されたクロック信号はアンド回路46に入力されている。
アンド回路46は、この各出力線「オ」,「カ」,「キ」
が各々のハイのとき図8に示すリセット信号Bをオア回
路36に向かって出力し、このリセット信号Bはフリップ
フロップ回路47とフリップフロップ回路43とに入力され
ている。
The clock signals output from the output lines “O”, “F”, and “K” are input to the AND circuit 46.
The AND circuit 46 uses the output lines "O", "K", and "K".
When each is high, the reset signal B shown in FIG. 8 is output to the OR circuit 36, and the reset signal B is input to the flip-flop circuit 47 and the flip-flop circuit 43.

【0027】フリップフロップ回路47は、4ビットバイ
ナリーカウンター回路41の出力線「キ」から出力される
クロック信号によってセットされるもので、リセット信
号Bが入力されるまでの間、ハイ状態を維持し、このフ
リップフロップ回路47の出力信号は、ソレノイドドライ
ブ回路48と4ビットバイナリーカウンター回路31と4ビ
ットバイナリーカウンター回路49とに入力されている。
この4ビットバイナリーカウンター回路49は、フリップ
フロップ回路47がハイのとき、セットされるもので、ア
ンド回路39から入力されたクロック信号を抵抗ダラー波
形合成回路50に出力するようにされている。
The flip-flop circuit 47 is set by the clock signal output from the output line "ki" of the 4-bit binary counter circuit 41, and maintains the high state until the reset signal B is input. The output signal of the flip-flop circuit 47 is input to the solenoid drive circuit 48, the 4-bit binary counter circuit 31 and the 4-bit binary counter circuit 49.
The 4-bit binary counter circuit 49 is set when the flip-flop circuit 47 is high, and outputs the clock signal input from the AND circuit 39 to the resistance dollar waveform synthesizing circuit 50.

【0028】また4ビットバイナリーカウンター回路31
は、フリップフロップ回路47の出力信号が入力される回
数すなわち権利の行使回数をカウントし、権利の行使回
数が10回に達したときに2本の出力線からハイ信号を共
に出力する。抵抗ダラー波形合成回路50から出力された
合成波形信号は、電圧可変発振回路51に入力され、音声
増幅回路52に入力され、スピーカー53から音に変換され
る。
A 4-bit binary counter circuit 31
Counts the number of times the output signal of the flip-flop circuit 47 is input, that is, the number of times the right has been exercised, and when the number of times the right has been exercised reaches 10, high signals are output together from the two output lines. The combined waveform signal output from the resistance dollar waveform synthesizing circuit 50 is input to the voltage variable oscillating circuit 51, the voice amplifying circuit 52, and converted into sound from the speaker 53.

【0029】54はアンド回路であり、アンド回路54に
は、Tフリップフロップ回路29の出力信号と4ビットバ
イナリーカウンター回路38の出力線「ウ」からのクロッ
ク信号とナンド回路32からの出力信号とが入力されてお
り、Tフリップフロップ回路29とナンド回路32とがハイ
のとき、いいかえれば権利が確保されているとき、4ビ
ットバイナリーカウンター回路の出力線「ウ」からのク
ロック信号をパイロットランプドライブ回路55に出力す
る。これによりパイロットランプ56はパイロットランプ
ドライブ回路55によって、点燈消滅を繰返すことによ
り、飛入確率が増大する権利の確保状態を報知するよう
にされている。
Reference numeral 54 denotes an AND circuit. The AND circuit 54 receives the output signal of the T flip-flop circuit 29, the clock signal from the output line "C" of the 4-bit binary counter circuit 38, and the output signal from the NAND circuit 32. Is input, and when the T flip-flop circuit 29 and the NAND circuit 32 are high, in other words, the right is secured, the clock signal from the output line "U" of the 4-bit binary counter circuit is pilot-lamp driven. Output to circuit 55. As a result, the pilot lamp drive circuit 55 repeats the extinguishing of the lighting, thereby informing the pilot lamp 56 of the state of securing the right to increase the entry probability.

【0030】次に作用を説明する。Next, the operation will be described.

【0031】(イ)電源をオンする。(A) The power is turned on.

【0032】電源をオンすると、リセット信号がオア回
路35と、オア回路36とに出力され、このリセット信号が
Tフリップフロップ回路29と、フリップフロップ回路43
と、フリップフロップ回路47とに入力される。すると、
Tフリップフロップ回路29、フリップフロップ回路43、
フリップフロップ回路47はロー状態となる。フリップフ
ロップ回路43がロー状態なので、ノット回路44はハイ状
態となっており、4ビットバイナリーカウンター回路41
はリセットされて、そのクロック信号の出力は禁止され
ている。
When the power is turned on, a reset signal is output to the OR circuit 35 and the OR circuit 36, and this reset signal is output to the T flip-flop circuit 29 and the flip-flop circuit 43.
Is input to the flip-flop circuit 47. Then,
T flip-flop circuit 29, flip-flop circuit 43,
The flip-flop circuit 47 becomes low. Since the flip-flop circuit 43 is in the low state, the knot circuit 44 is in the high state, and the 4-bit binary counter circuit 41
Is reset and the output of the clock signal is prohibited.

【0033】電源オンと共にクロック回路33は、クロッ
ク信号Aを出力し、このクロック信号Aは、4ビットバ
イナリーカウンター回路38に入力される。この4ビット
バイナリーカウンター回路38の出力線「ウ」から出力さ
れたクロック信号は、パイロットランプドライブ回路40
に入力されているので、パイロットランプ42は電源オン
と共に点滅する。
When the power is turned on, the clock circuit 33 outputs the clock signal A, which is input to the 4-bit binary counter circuit 38. The clock signal output from the output line "C" of the 4-bit binary counter circuit 38 is the pilot lamp drive circuit 40.
The pilot lamp 42 blinks when the power is turned on.

【0034】アンド回路54は、ナンド回路32がハイ、ロ
ーの状態にかかわらずTフリップフロップ回路29がロー
状態にあるので、4ビットバイナリーカウンター回路38
の出力線「ウ」から出力されるクロック信号をパイロッ
トランプドライブ回路55に向かって出力しない。したが
って、パイロットランプ56は消燈状態にある。
The AND circuit 54 has the 4-bit binary counter circuit 38 because the T flip-flop circuit 29 is in the low state regardless of whether the NAND circuit 32 is in the high or low state.
Do not output the clock signal output from the output line “C” to the pilot lamp drive circuit 55. Therefore, the pilot lamp 56 is off.

【0035】ソレノイド21は、フリップフロップ回路47
がロー状態なので駆動されず、アタッカー20は閉成状態
にあり、また4ビットバイナリーカウンター回路49は、
フリップフロップ回路47がロー状態となっているので、
セットされておらず、スピーカー53からは効果音も発生
しない。
The solenoid 21 is a flip-flop circuit 47.
Is not driven because it is in the low state, the attacker 20 is in the closed state, and the 4-bit binary counter circuit 49 is
Since the flip-flop circuit 47 is in the low state,
It is not set and no sound effect is produced from the speaker 53.

【0036】(ロ)遊技中にパチンコ球が役物1の入賞
口2,3,4,5,6のいずれかに飛入し、その入賞球
が権利確保入賞口14に入って、権利確保スイッチが瞬間
的に閉成されたとき。
(B) A pachinko ball jumps into one of the prize holes 2, 3, 4, 5, 6 of the accessory 1 during the game, and the prize ball enters the right securing prize port 14 to secure the right. When the switch is momentarily closed.

【0037】権利確保スイッチ15が閉成されると、権利
確保スイッチ15の閉成に基くシュミット波形整形回路27
からの出力信号により、Tフリップフロップ回路29がロ
ーからハイとなる。この信号はアンド回路30と4ビット
バイナリーカウンター回路31に入力される。
When the right securing switch 15 is closed, the Schmitt waveform shaping circuit 27 based on the closing of the right securing switch 15
The output signal from the T flip-flop circuit 29 changes from low to high. This signal is input to the AND circuit 30 and the 4-bit binary counter circuit 31.

【0038】4ビットバイナリーカウンター回路31は、
Tフリップフロップ回路29がハイのときにリセットされ
るので、その2本の出力線から出力される出力信号はと
もにローとなり、ナンド回路32はハイ信号を出力するこ
ととなるので、アンド回路54は、Tフリップフロップ回
路29がハイであってナンド回路32がハイの条件を満足
し、4ビットバイナリーカウンター回路38の出力線
「ウ」のクロック信号を出力することとなって、パイロ
ットランプ56が点滅し、権利が発生し確保されたことが
表示される。
The 4-bit binary counter circuit 31 is
Since the T flip-flop circuit 29 is reset when it is high, the output signals output from the two output lines thereof are both low, and the NAND circuit 32 outputs a high signal. , The T flip-flop circuit 29 is high and the NAND circuit 32 satisfies the high condition, the clock signal of the output line "C" of the 4-bit binary counter circuit 38 is output, and the pilot lamp 56 blinks. Then, it is displayed that the right has been generated and secured.

【0039】なお、この権利確保の状態は、次の3つの
条件によって消滅する。
The state of securing the right disappears under the following three conditions.

【0040】a Tフリップフロップ回路29がハイ状態
のときに、権利確保スイッチ15が閉成された場合。
When the right securing switch 15 is closed when the T flip-flop circuit 29 is in the high state.

【0041】飛入確率が増大する権利が確保されている
とき、Tフリップフロップ回路29はハイ状態であり、作
動状態になる。このとき権利確保入賞口14に打球が飛入
して権利確保スイッチ15を閉成すると、権利確保スイッ
チ15の閉成に基いてTフリップフロップ回路29はリセッ
トされ、ハイ状態からロウ状態になるので、作動状態か
ら作動停止状態に移行して権利確保の状態が消滅する。
このようにTフリップフロップ回路29は、一つの打球が
飛入する度にセットおよびリセットを交互に繰り返し、
権利の確保と消滅とが交互に反転される。
When the right to increase the jump probability is secured, the T flip-flop circuit 29 is in the high state and is in the operating state. At this time, if a hit ball jumps into the right securing winning opening 14 and the right securing switch 15 is closed, the T flip-flop circuit 29 is reset based on the closing of the right securing switch 15, and the high state is changed to the low state. , The right secured state disappears by shifting from the operating state to the inactive state.
As described above, the T flip-flop circuit 29 alternately repeats setting and resetting each time one ball is hit,
Securing and extinguishing rights are reversed.

【0042】そこで遊技者が権利を行使する場合、権利
確保入賞口14に飛入させないように、権利行使入賞口2
3,24に狙いを定めて打球を打球させることになる。し
たがって権利を確保することと、確保された権利を消滅
させないように行使することとの2段階にわたって遊技
者の興趣を高め、かつ、遊技変化を遊技者に付与するこ
とができる。
Therefore, when the player exercises the right, the right exercising winning port 2 so that the player does not jump into the right securing winning port 14.
The aim is to hit the ball at 3 and 24. Therefore, it is possible to enhance the interest of the player in two stages of securing the right and exercising the secured right without extinguishing it, and to impart the game change to the player.

【0043】b電源をオフした場合。B When the power is turned off.

【0044】c 所定回数の権利行使を行なった場合。
この所定回数の権利行使を行なった場合の権利の消滅に
ついては後述する。
When the right is exercised a predetermined number of times.
The extinction of the right when the right is exercised a predetermined number of times will be described later.

【0045】(ハ)権利が確保されているときであっ
て、権利行使入賞口23,24のいずれか一方にパチンコ球
が飛入したとき。
(C) When the right is secured, and when the pachinko ball jumps into either one of the right exercising winning holes 23 and 24.

【0046】アンド回路30がハイ信号を出力し、フリッ
プフロップ回路43がローからハイとなる。
The AND circuit 30 outputs a high signal, and the flip-flop circuit 43 changes from low to high.

【0047】微分回路45は、このフリップフロップ回路
43がローからハイとなるときの立ち上がりで微分信号を
出力するので、4ビットバイナリーカウンター回路38
は、一度リセットされ、新ためてクロック回路33からの
クロック信号Aをカウントし直し、図6に示すクロック
信号を出力する。
The differentiating circuit 45 is a flip-flop circuit.
Since the differential signal is output at the rising edge of 43 when it goes from low to high, the 4-bit binary counter circuit 38
Is reset once, the clock signal A from the clock circuit 33 is newly counted, and the clock signal shown in FIG. 6 is output.

【0048】4ビットバイナリーカウンター回路41は、
フリップフロップ回路43がハイのときノット回路44がロ
ーとなるので、リセットが解除され、図7に示すクロッ
ク信号を出力する。図7、図8に示すようにアンド回路
46から出力されるリセット信号Bと出力線「キ」から出
力されるクロック信号とでは、出力線「キ」から出力さ
れるクロック信号の立ち上がりの方が時間的に早いの
で、フリップフロップ回路47は、この出力線「キ」から
のクロック信号がハイのときにセットされてハイとな
る。
The 4-bit binary counter circuit 41 is
Since the knot circuit 44 becomes low when the flip-flop circuit 43 is high, the reset is released and the clock signal shown in FIG. 7 is output. AND circuit as shown in FIG. 7 and FIG.
Since the rising edge of the clock signal output from the output line "ki" is earlier in time between the reset signal B output from 46 and the clock signal output from the output line "ki", the flip-flop circuit 47 , It is set and becomes high when the clock signal from this output line "ki" is high.

【0049】フリップフロップ回路47がハイとなると、
ソレノイドドライブ回路48が駆動されるのでソレノイド
21が作動し、アタッカー20が開成されると共に、4ビッ
トバイナリーカウンター回路31にこのハイ信号が入力さ
れ、4ビットバイナリーカウンター回路31は、権利行使
が1回されたことをカウントする。
When the flip-flop circuit 47 becomes high,
Since the solenoid drive circuit 48 is driven, the solenoid
21 is activated, the attacker 20 is opened, the high signal is input to the 4-bit binary counter circuit 31, and the 4-bit binary counter circuit 31 counts that the right exercise has been performed once.

【0050】4ビットバイナリーカウンター回路49は、
フリップフロップ回路47がハイのときにセットされるの
で、アンド回路39からのクロック信号を抵抗ダラー波形
合成回路50に出力することとなり、ソレノイド21の作動
と共に効果音が発生されることとなる。
The 4-bit binary counter circuit 49 is
Since the flip-flop circuit 47 is set when it is high, the clock signal from the AND circuit 39 is output to the resistance dollar waveform synthesizing circuit 50, and the sound effect is generated together with the operation of the solenoid 21.

【0051】フリップフロップ回路47は、アンド回路46
から出力されるリセット信号Bによってリセットされ、
図9に示すように所定時間経過後にハイからローとな
る。これによって、ソレノイド21の作動が停止され、効
果音の発生が停止されると共に、フリップフロップ回路
43もリセット信号Bによってリセットされるので、フリ
ップフロップ回路43はハイからローとなり、ノット回路
44がハイとなって4ビットバイナリーカウンター回路41
はリセットされて、クロック信号の出力が禁止され、権
利行使の1回目が終了する。
The flip-flop circuit 47 is an AND circuit 46.
Is reset by the reset signal B output from
As shown in FIG. 9, it goes from high to low after a lapse of a predetermined time. As a result, the operation of the solenoid 21 is stopped, the generation of the sound effect is stopped, and the flip-flop circuit is stopped.
Since 43 is also reset by the reset signal B, the flip-flop circuit 43 changes from high to low and the knot circuit
44 becomes high and 4-bit binary counter circuit 41
Is reset, the output of the clock signal is prohibited, and the first exercise of the right ends.

【0052】このようにして、この権利行使が繰返さ
れ、この権利行使の回数が4ビットバイナリーカウンタ
ー回路31によってカウントされ、その回数が10回に達す
ると、4ビットバイナリーカウンター回路31の2本の出
力線からハイ信号を共に出力する状態が実現され、ナン
ド回路32はローとなるので、ノット回路37がハイとな
り、これがオア回路35を介してTフリップフロップ回路
29に入力される。
In this way, the exercise of this right is repeated, and the number of times of this exercise of right is counted by the 4-bit binary counter circuit 31. When the number of times reaches 10, the two bits of the 4-bit binary counter circuit 31 Since the high signal is output together from the output line and the NAND circuit 32 becomes low, the knot circuit 37 becomes high, which is the T flip-flop circuit via the OR circuit 35.
Entered in 29.

【0053】これによりTフリップフロップ回路29がリ
セットされて、ハイからローとなって権利が消滅する一
方、アンド回路54は4ビットバイナリーカウンター回路
38の出力線「ウ」のクロック信号に関わらずロウレベル
を出力することとなる。したがってパイロットランプ56
は消灯されるので、発生し確保されている権利の消滅が
表示される。
As a result, the T flip-flop circuit 29 is reset to change from high to low and the right disappears, while the AND circuit 54 operates as a 4-bit binary counter circuit.
The low level is output regardless of the clock signal of the 38th output line “C”. Therefore the pilot lamp 56
Is extinguished, so the disappearance of the rights that have occurred and are secured is displayed.

【0054】したがって確保された権利は、上述したよ
うにソレノイド21が所定回数駆動されることと、権利確
保用入賞口14への再度の飛入とのいずれかによって消滅
することになる。
Therefore, the secured right is extinguished by either driving the solenoid 21 a predetermined number of times as described above or re-entering the right securing winning opening 14.

【0055】ソレノイド21が駆動されたときには権利行
使用入賞口23,24がアタッカー20の両端部に配置されて
いるので、アタッカー20と権利行使用入賞口23,24とが
近接し、打球力の調節を変更することなく、アタッカー
20と権利行使用入賞口23,24とに打球を飛入させること
ができる。なお、実施例は、本発明の一構成例を示すも
ので、たとえば特別入賞口への打球の飛入の検出に基い
て図柄表示装置を変動表示させ、この変動表示が停止し
たときの停止図柄に応じて特定の入賞口を第2の状態か
ら第1の状態に駆動するなど、本発明の目的の範囲内
で、これを、適宜変更することは可能である。
When the solenoid 21 is driven, the right row use winning openings 23 and 24 are arranged at both ends of the attacker 20, so the attacker 20 and the right row using winning openings 23 and 24 are close to each other, and the hitting force Attacker without changing adjustments
It is possible to make a hit ball jump into 20 and the right row use winning holes 23, 24. The example shows one configuration example of the present invention. For example, the symbol display device is variably displayed based on the detection of the entry of a hit ball into the special winning opening, and the stop symbol when the variable display is stopped. It is possible to appropriately change this within the scope of the object of the present invention, such as driving a specific winning opening from the second state to the first state according to the above.

【0056】[0056]

【発明の効果】本発明は以上説明したように、遊技者に
とって有利な権利が発生したとき、特定の入賞口と特別
入賞口とが近接しているので、打球力の調節を変更する
ことなく、特定の入賞口および特別入賞口に打球を飛入
させることができる。これにより権利を発生・行使させ
た場合にあっても、熟練遊技者に対する技術差によって
初心遊技者に遊技意欲の減退発生を抑止できる。
As described above, according to the present invention, when the right advantageous to the player is generated, the specific winning opening and the special winning opening are close to each other, so that the adjustment of the hitting force is not changed. It is possible to hit a ball into a specific winning hole or a special winning hole. As a result, even when the right is generated and exercised, it is possible to prevent the beginner player from deteriorating the willingness to play due to the technical difference with the skilled player.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るパチンコ機に使用される役物の斜
視図である。
FIG. 1 is a perspective view of an accessory used in a pachinko machine according to the present invention.

【図2】本発明に係るパチンコ機の権利確保スイッチの
斜視図である。
FIG. 2 is a perspective view of a right securing switch of a pachinko machine according to the present invention.

【図3】本発明に係るパチンコ機に使用されるアタッカ
ーとソレノイドとの連結関係を示す斜視図である。
FIG. 3 is a perspective view showing a connection relationship between an attacker and a solenoid used in the pachinko machine according to the present invention.

【図4】本発明に係るパチンコ機に使用する回路のブロ
ック図である。
FIG. 4 is a block diagram of a circuit used in the pachinko machine according to the present invention.

【図5】図4に示したクロック回路のクロック信号図で
ある。
5 is a clock signal diagram of the clock circuit shown in FIG.

【図6】図4に示したバイナリーカウンター回路から出
力されるクロック信号の信号波形図である。
6 is a signal waveform diagram of a clock signal output from the binary counter circuit shown in FIG.

【図7】図6に示したクロック信号が入力されたバイナ
リーカウンター回路から出力されるクロック信号の信号
波形図である。
7 is a signal waveform diagram of a clock signal output from the binary counter circuit to which the clock signal shown in FIG. 6 is input.

【図8】図7に示したクロック信号が入力されたアンド
回路から出力されるリセット信号の信号波形図である。
8 is a signal waveform diagram of a reset signal output from the AND circuit to which the clock signal shown in FIG. 7 is input.

【図9】図7に示したクロック信号によってセットされ
るフリップフロップ回路から出力される出力信号の波形
図である。 14 権利確保入賞口 15 権利確保スイッチ 23,24 権利行使入賞口 25,26 権利行使スイッチ 27,28 シュミット波形整形回路 29 Tフリップフロップ回路 30 アンド回路 31 4ビットバイナリカウンタ回路 43 フリップフロップ回路 48 ソレノイドドライブ回路
9 is a waveform diagram of an output signal output from the flip-flop circuit set by the clock signal shown in FIG. 14 Right guarantee winning hole 15 Right guarantee winning switch 23, 24 Right exercising winning hole 25, 26 Right exercising switch 27, 28 Schmitt waveform shaping circuit 29 T flip-flop circuit 30 AND circuit 31 4-bit binary counter circuit 43 Flip-flop circuit 48 Solenoid drive circuit

フロントページの続き (72)発明者 保島操 群馬県桐生市錦町2丁目8ー5 (72)発明者 織田稔夫 東京都中野区中野3ー30ー12マンション・ ソレユー509号室 (72)発明者 神田政男 群馬県桐生市浜松町1ー9ー13 (72)発明者 森田仁 群馬県山田郡大間々町大字大間々445ー3 (72)発明者 高橋貞行 群馬県桐生市相生町1ー487ー4 (72)発明者 金井桃次郎 群馬県桐生市織姫町5ー21 (72)発明者 藤田礼治 群馬県桐生市東6丁目8ー6 (72)発明者 六本木忠 群馬県桐生市菱町黒川1241ー5 (72)発明者 大谷清 群馬県山田郡大間々町大字桐原763ー2 (72)発明者 林二郎 群馬県前橋市荒牧町711ー3Front page continuation (72) Inventor Misao Hojima 2-8-5 Nishiki-cho, Kiryu-shi, Gunma Prefecture (72) Inventor Toshio Oda 3-30-12 Nakano Nakano-ku, Tokyo Condominium Soleuyu Room 509 (72) Inventor Kanda Masao 1-9-13 Hamamatsu-cho, Kiryu-shi, Gunma Prefecture (72) Inventor Hitoshi Morita Ohma-machi, Yamada-gun, Gunma Prefecture 45-3 Oma (72) Sadayuki Takahashi 1-487-4 Aioi-cho, Kiryu-shi Gunma Prefecture (72) ) Inventor Momojiro Kanai 5-21 Orihime-cho, Kiryu-shi Gunma (72) Inventor Reiji Fujita 6-8-6 Higashi Kiryu-shi, Gunma (72) Inventor Tadashi Roppongi 1241-5 Kurokawa Hiromachi, Kiryu-shi Gunma ) Inventor Kiyoshi Otani 762-Kirihara, Omama-cho, Yamada-gun, Gunma Prefecture (72) Inventor, Jiro Hayashi, 713-1 Aramaki-machi, Maebashi, Gunma Prefecture

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 遊技盤に打球が飛入し易い第1の状態と
打球が飛入しない第2の状態とに変化可能な特定の入賞
口と、特別入賞口と、該特別入賞口への打球の飛入を検
出する特別入賞検出手段とを設け、該特別入賞検出手段
の打球の飛入の検出に基いて前記特定の入賞口を第2の
状態から第1の状態に駆動制御する駆動手段を設け、前
記特別入賞口が前記特定の入賞口の両端部に配置されて
いることを特徴とするパチンコ機。
1. A specific winning opening, a special winning opening, and a special winning opening that can be changed into a first state in which a hitting ball easily enters the game board and a second state in which a hitting ball does not enter the game board. A special winning detection means for detecting the entry of a hit ball is provided, and drive for controlling the drive of the specific winning opening from the second state to the first state based on the detection of the entry of the hit ball by the special winning detection means. A pachinko machine characterized in that means is provided, and the special winning openings are arranged at both ends of the specific winning opening.
JP14970891A 1991-05-24 1991-05-24 Pachinko machine Expired - Lifetime JPH0640913B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14970891A JPH0640913B2 (en) 1991-05-24 1991-05-24 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14970891A JPH0640913B2 (en) 1991-05-24 1991-05-24 Pachinko machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3025782A Division JPH0230700B2 (en) 1982-02-26 1982-02-26 PACHINKOKI

Publications (2)

Publication Number Publication Date
JPH0615039A JPH0615039A (en) 1994-01-25
JPH0640913B2 true JPH0640913B2 (en) 1994-06-01

Family

ID=15481086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14970891A Expired - Lifetime JPH0640913B2 (en) 1991-05-24 1991-05-24 Pachinko machine

Country Status (1)

Country Link
JP (1) JPH0640913B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293093B (en) 1994-09-08 1996-12-11 Hitachi Ltd

Also Published As

Publication number Publication date
JPH0615039A (en) 1994-01-25

Similar Documents

Publication Publication Date Title
JP3013065B2 (en) Pachinko machine
JPH11123267A (en) Pachinko game machine
JPH0640913B2 (en) Pachinko machine
JPH0640912B2 (en) Pachinko machine
JPH0654944A (en) Pachinko machine
JPH0640911B2 (en) Pachinko machine
JP2000070489A (en) Pachinko game machine
JPH0230700B2 (en) PACHINKOKI
JPH0640909B2 (en) Pachinko machine
JPH0640910B2 (en) Pachinko machine
JPH0453819Y2 (en)
JP3971512B2 (en) Game machine
JP3516300B2 (en) Pachinko machine
JPH047234B2 (en)
JPH11114169A (en) Pachinko machine
JP3514792B2 (en) Pachinko machine
JPS6335263B2 (en)
JP3567580B2 (en) Pachinko machine
JPH03141963A (en) Pachinko (japanese vertical pinball) machine
JP2686912B2 (en) Ball game machine
JP2955026B2 (en) Ball game machine
JPH11333068A (en) Pachinko game machine
JP2556295B2 (en) Pachinko machine
JP2003019281A (en) Pachinko game machine
JPS61193681A (en) Pinball game machine