JPH0638560Y2 - Noise sequencer switching circuit - Google Patents
Noise sequencer switching circuitInfo
- Publication number
- JPH0638560Y2 JPH0638560Y2 JP12339389U JP12339389U JPH0638560Y2 JP H0638560 Y2 JPH0638560 Y2 JP H0638560Y2 JP 12339389 U JP12339389 U JP 12339389U JP 12339389 U JP12339389 U JP 12339389U JP H0638560 Y2 JPH0638560 Y2 JP H0638560Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise
- signal
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、左右ステレオ信号LT及びRTからその和及び差
に相当するセンター（Ｃ）出力信号及びサラウンド
（Ｓ）出力信号を作成し、左右ステレオ出力信号、セン
ター出力信号及びサラウンド出力信号を用いて音響再生
を行なう4ch（チャンネル）スピーカシステムに用いら
れるノイズシーケンサーの切換回路に関する。[Detailed Description of the Invention] (a) Industrial Application Field The present invention creates a center (C) output signal and a surround (S) output signal corresponding to the sum and difference of the left and right stereo signals L T and R T. The present invention relates to a noise sequencer switching circuit used in a 4ch (channel) speaker system that reproduces sound using left and right stereo output signals, a center output signal, and a surround output signal.
（ロ）従来の技術 左右ステレオ出力信号、センター出力信号及びサラウン
ド出力信号を発生する4chスピーカシステムでは、４つ
の出力信号をそれぞれ増幅し、対応するスピーカを駆動
する為のパワーアンプを必要とする。しかして、その様
なシステムにおいては、スピーカから発生する音量のバ
ランスがとれていないと、所望のサラウンド効果が得ら
れない。その為、前記4chスピーカシステムにおいて
は、ノイズシーケンサーというバランス調整源が設けら
れ、前記ノイズシーケンサーの出力信号をデコーダに印
加した状態においてパワーアンプのボリュームを調整し
てバランス調整を行なう様に成されている。その様なシ
ステムは、例えば実願昭63-96021号に記載されている。(B) Conventional technology A 4-channel speaker system that generates left and right stereo output signals, a center output signal, and a surround output signal requires a power amplifier for amplifying each of the four output signals and driving the corresponding speaker. However, in such a system, the desired surround effect cannot be obtained unless the volume generated from the speaker is balanced. Therefore, in the 4ch speaker system, a balance adjustment source called a noise sequencer is provided, and the volume adjustment of the power amplifier is performed to adjust the balance while the output signal of the noise sequencer is applied to the decoder. There is. Such a system is described, for example, in Japanese Utility Model Application No. 63-96021.
前記公報に記載されているノイズシーケンサーは、４つ
の出力信号を所定時間（約1.5秒）毎に自動的に切換え
てデコーダに印加する様に成されており、聴取者は、順
に放音する４つのスピーカの音量を確認しながらバラン
ス調整を行なうことが出来る。The noise sequencer described in the above publication is configured to automatically switch four output signals at predetermined time intervals (about 1.5 seconds) and apply them to the decoder. You can adjust the balance while checking the volume of the two speakers.
4chスピーカシステムでは前述のノイズシーケンサーの
出力信号と本来の音響信号とを切換出力してデコーダに
印加する切換回路が必要である。第２図は、その様な切
換回路を示すもので、発振回路（１）と、該発振回路
（１）の発振出力に応じてホワイトノイズを発生するノ
イズ発生回路（２）と、前記発振回路（１）の発振出力
に応じて制御信号を発生する制御回路（３）と、前記ノ
イズ発生回路（２）及び前記制御回路（３）の出力信号
に応じて複数のホワイトノイズ信号を作成するノイズシ
ーケンサー（４）と、該ノイズシーケンサー（４）の出
力信号と信号源（５）からの左右ステレオ信号とを切換
出力する切換出力回路（６）と、該切換出力回路（６）
の切換動作を制御する為の制御端子（７）とを備えてい
る。発振回路（１）の第１発振出力信号がノイズ発生回
路（２）に印加されると、分周などの処理が行なわれ、
乱数が作成され、該乱数を用いてホワイトノイズが出力
される。一方、発振回路（１）の第２発振出力信号を制
御回路（３）に加わると、該制御回路（３）は左ステレ
オ信号（Ｌ）発生モード、センター信号（Ｃ）発生モー
ド、右ステレオ信号（Ｒ）発生モード、及びサラウンド
信号（Ｓ）発生モードに対応する各４ビットの制御信号
を連続してノイズシーケンサー（４）に印加する。ノイ
ズシーケンサー（４）は、前記制御回路（３）からの４
種類の制御信号に応じてホワイトノイズの処理を行ない
L,C,R、及びＳの各チャンネルに対応するホワイトノイ
ズの試験信号を発生する。The 4ch speaker system requires a switching circuit that switches between the output signal of the noise sequencer and the original audio signal and outputs it to the decoder. FIG. 2 shows such a switching circuit. An oscillation circuit (1), a noise generation circuit (2) for generating white noise according to an oscillation output of the oscillation circuit (1), and the oscillation circuit. A control circuit (3) that generates a control signal according to the oscillation output of (1), and noise that creates a plurality of white noise signals according to the output signals of the noise generation circuit (2) and the control circuit (3). A sequencer (4), a switching output circuit (6) for switching and outputting the output signal of the noise sequencer (4) and the left and right stereo signals from the signal source (5), and the switching output circuit (6)
And a control terminal (7) for controlling the switching operation. When the first oscillation output signal of the oscillation circuit (1) is applied to the noise generation circuit (2), processing such as frequency division is performed,
A random number is created, and white noise is output using the random number. On the other hand, when the second oscillation output signal of the oscillator circuit (1) is applied to the control circuit (3), the control circuit (3) causes the left stereo signal (L) generation mode, the center signal (C) generation mode, and the right stereo signal. Each 4-bit control signal corresponding to the (R) generation mode and the surround signal (S) generation mode is continuously applied to the noise sequencer (4). The noise sequencer (4) is provided by the control circuit (3)
Performs white noise processing according to the type of control signal
A white noise test signal corresponding to each of the L, C, R, and S channels is generated.
制御端子（７）からの制御信号に応じて、切換出力回路
（６）が信号源（５）からの信号を選択すれば、左右ス
テレオ信号が出力バッファ（８）及び（９）を介して出
力端子（10）及び（11）に導出され、又、ノイズシーケ
ンサー（４）の方を選択すれば４つの信号L,C,R及びＳ
の各チャンネルの試験信号が出力端子（10）及び（11）
に導出される。If the switching output circuit (6) selects the signal from the signal source (5) according to the control signal from the control terminal (7), the left and right stereo signals are output via the output buffers (8) and (9). Four signals L, C, R and S are derived from terminals (10) and (11), and if the noise sequencer (4) is selected.
The test signals of each channel are output terminals (10) and (11)
Be derived to.
（ハ）考案が解決しようとする課題 ところが、第２図の回路において信号源（５）からの信
号を選択している場合、高い周波数で発振している発振
回路（１）やノイズ発生回路（２）から不要幅射が発生
し、選択された信号に影響を及ぼすという問題があっ
た。一般にその様な場合、前記発振回路（１）及びノイ
ズ発生回路（２）は、利用されていないので、発振を停
止させてしまえば良い。ところが、そうすると発振出力
に基づき動作している制御回路（３）が途中で動作を停
止してしまい、再スタート時、動作が停止したモードの
制御信号を再び発生してしまう。ノイズシーケンサー
は、一般に固定のチャンネル（Ｌチャンネル）でスター
トさせる様に定まっている。その為、第２図の発振回路
（１）を単純に停止させることは出来なかった。(C) Problems to be solved by the invention However, when the signal from the signal source (5) is selected in the circuit of FIG. 2, an oscillation circuit (1) or a noise generation circuit (oscillating at a high frequency) ( There is a problem that unnecessary radiation occurs from 2) and affects the selected signal. Generally, in such a case, since the oscillation circuit (1) and the noise generation circuit (2) are not used, the oscillation may be stopped. However, in that case, the control circuit (3) operating based on the oscillation output stops operating midway, and when restarting, the control signal of the mode in which the operation has stopped is generated again. The noise sequencer is generally set to start on a fixed channel (L channel). Therefore, the oscillator circuit (1) of FIG. 2 could not be stopped simply.
（ニ）課題を解決するための手段 本考案は、上述の点に鑑み成されたもので、第１及び第
２発振出力信号を発生する発振回路と、前記第１発振出
力信号に応じてホワイトノイズを発生するノイズ発生回
路と、前記第２発振出力信号に応じて制御信号を発生す
る制御回路と、前記ノイズ発生回路の出力ホワイトノイ
ズを前記制御回路の出力制御信号に応じて制御し、複数
のホワイトノイズ信号を作成するノイズシーケンサー
と、該ノイズシーケンサーの出力信号と信号源からの信
号とを切換出力する切換出力回路と、該切換出力回路の
切換動作を制御する制御信号が印加される制御端子とを
備え、前記制御端子からの制御信号に応じて、信号源か
らの信号を選択する際にノイズシーケンサー及び制御回
路を待機状態にするとともに発振回路及びノイズ発生回
路の動作を停止するようにしたことを特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above points, and an oscillation circuit for generating first and second oscillation output signals and a white circuit according to the first oscillation output signal. A noise generating circuit for generating noise, a control circuit for generating a control signal according to the second oscillation output signal, and an output white noise of the noise generating circuit are controlled according to an output control signal of the control circuit. A noise sequencer for creating a white noise signal, a switching output circuit for switching and outputting an output signal of the noise sequencer and a signal from a signal source, and a control for applying a control signal for controlling the switching operation of the switching output circuit A terminal, the noise sequencer and the control circuit are placed in a standby state when the signal from the signal source is selected according to the control signal from the control terminal, and the oscillation circuit and It is characterized in that the operation of the noise generating circuit is stopped.
（ホ）作用 本考案に依れば、切換出力回路をノイズシーケンサー側
に切換える為の制御信号に応じて発振回路及びノイズ発
生回路の動作を停止させると共に再スタートに必要なノ
イズシーケンサー及び制御回路を待機状態に切換えてい
る。その為、不要幅射を最少限に押えられるとともに再
スタート時、固定のチャンネルでスタートすることが出
来る。(E) Operation According to the present invention, the operation of the oscillation circuit and the noise generation circuit is stopped according to the control signal for switching the switching output circuit to the noise sequencer side, and the noise sequencer and control circuit required for restart are provided. Switching to the standby state. Therefore, unnecessary radiation can be suppressed to a minimum, and when restarting, you can start on a fixed channel.
（ヘ）実施例 第１図は、本考案の一実施例を示す回路図で、（12）は
制御回路（３）及びノイズシーケンサー（４）をリセッ
トすると共に発振回路（１）及びノイズ発生回路（２）
の動作を停止させ、更に切換回路（６）の切換動作を制
御する制御信号が印加される制御端子である。(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention, in which (12) resets a control circuit (3) and a noise sequencer (4), and an oscillation circuit (1) and a noise generation circuit. (2)
Is a control terminal to which a control signal for stopping the operation of (1) and for controlling the switching operation of the switching circuit (6) is applied.
尚、第１図において、第２図と同一の回路素子について
は、同一の符号を付し説明を省略する。In FIG. 1, the same circuit elements as those in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted.
第１図において、制御端子（12）からの制御信号に応じ
て切換出力回路（６）がノイズシーケンサー（４）側の
信号を選択している時は、第２図の場合と同様に動作し
ており、ノイズシーケンサー（４）からL,C,R及びＳの
各チャンネルの試験信号が順番に発生している。順番に
発生した前記試験信号は、切換出力回路（６）及び出力
バッファ（８）及び（９）を介して出力端子（10）及び
（11）に導出される。In FIG. 1, when the switching output circuit (6) selects the signal on the noise sequencer (4) side according to the control signal from the control terminal (12), the same operation as in the case of FIG. 2 is performed. Therefore, the test signals of the L, C, R and S channels are sequentially generated from the noise sequencer (4). The test signals generated in order are led to the output terminals (10) and (11) via the switching output circuit (6) and the output buffers (8) and (9).
次に前記制御信号の極性が変わり切換出力回路（６）が
信号源（５）からの信号を選択したとする。この時、制
御端子（12）からの制御信号に依って、発振回路（１）
は、その帰還ループが遮断され発振が停止する。又、ノ
イズ発生回路（２）は、I2L（インテグレーテッドイン
ジェクションロジック）で構成されているが、そのイン
ジェクション電流が前記制御信号に依って遮断され、そ
の動作は停止する。Next, it is assumed that the polarity of the control signal is changed and the switching output circuit (6) selects the signal from the signal source (5). At this time, depending on the control signal from the control terminal (12), the oscillation circuit (1)
, Its feedback loop is cut off and oscillation stops. The noise generating circuit (2) is composed of I 2 L (Integrated Injection Logic), but its injection current is cut off by the control signal and its operation is stopped.
従って、発振回路（１）及びノイズ発生回路（２）から
不要幅射が発生することは無い。Therefore, unnecessary radiation does not occur from the oscillation circuit (1) and the noise generation circuit (2).
更に、制御端子（12）からの制御信号は、制御回路
（３）及びノイズシーケンサー（４）に加わり、両回路
をリセットする。制御回路（３）及びノイズシーケンサ
ー（４）は、リセット状態がスタートモードであり
「Ｌ」チャンネルに対応している。その為、これに依っ
て再スタートの準備が行なわれたことになる。Further, the control signal from the control terminal (12) is applied to the control circuit (3) and the noise sequencer (4) to reset both circuits. The reset state of the control circuit (3) and the noise sequencer (4) is the start mode and corresponds to the "L" channel. Therefore, it means that the preparation for the restart was carried out accordingly.
従って、第１図の回路に依れば、信号源（５）側を選択
するのと同時に不要幅射の原因となる回路の動作は、停
止され、又再スタート時に必要となる回路は、待機状態
にすることが出来る。本考案では、上述の動作の為の制
御信号を切換出力回路（６）を切換える制御信号に兼用
しているので、応答特性が良好になるとともに制御端子
の増加を招かない、という利点も有している。Therefore, according to the circuit of FIG. 1, when the signal source (5) side is selected, the operation of the circuit which causes the unnecessary radiation is stopped, and the circuit which is required at the time of restart is kept in the standby state. Can be put into a state. In the present invention, since the control signal for the above-mentioned operation is also used as the control signal for switching the switching output circuit (6), there is an advantage that the response characteristic is improved and the number of control terminals is not increased. ing.
次に、第１図のノイズ発生回路（２）及び制御回路
（３）の具体回路例について説明する。Next, a concrete circuit example of the noise generating circuit (2) and the control circuit (3) in FIG. 1 will be described.
第３図は、前記ノイズ発生回路（２）の具体回路例を示
すもので所謂、乱数発生器である。発振回路（１）の発
振出力は、第３図のクロック端子（13）に供給され第１
乃至第5D−FF（Ｄ型フリップフロップ）（14）乃至（1
8）に供給される。終段の第5D−FF（18）の出力が、前
段の複数のＤ−FFの入力に帰還される事で、各段のＤ−
FFのＱ出力よりホワイトノイズ（乱数）が得られる。第
３図から明らかな如く、一般にノイズ発生回路は、リセ
ット機能を必要とせず、有していない。リセット機能の
追加は素子数の増加につながる。そこで、本考案では、
I2Lで構成される第１乃至第5D−FF（14）乃至（18）の
インジェクション電流を遮断することで回路の動作を停
止させており、その様子を第４図に示す。第４図の（1
9），（20）及び（21）は第３図の第１乃至第3D−FF（1
4）乃至（16）の各々の一部分を示すものである。第４
図のトランジスタ（22）を第１図の制御端子（12）から
の制御信号に応じてオンさせると電流源（23）からの電
流は、第１乃至第3D−FF（19）乃至（21）に供給されな
くなる。その為、第３図のＤ−FF内部のトランジスタ
は、不動作状態となり回路全体の動作が停止する。FIG. 3 shows a concrete circuit example of the noise generating circuit (2), which is a so-called random number generator. The oscillation output of the oscillator circuit (1) is supplied to the clock terminal (13) of FIG.
To 5th D-FF (D-type flip-flop) (14) to (1
8) Supplied to. The output of the 5th D-FF (18) at the final stage is fed back to the inputs of the multiple D-FFs at the previous stage, so that the D- of each stage is
White noise (random number) is obtained from the Q output of FF. As is clear from FIG. 3, the noise generating circuit generally does not require or have a reset function. The addition of the reset function leads to an increase in the number of elements. Therefore, in the present invention,
The operation of the circuit is stopped by interrupting the injection currents of the first to fifth D-FFs (14) to (18) composed of I 2 L, which is shown in FIG. (1 in Figure 4
9), (20), and (21) are the first to third D-FF (1
4) shows a part of each of 4) to (16). Fourth
When the transistor (22) shown in the figure is turned on in response to the control signal from the control terminal (12) shown in FIG. 1, the current from the current source (23) changes from the first to the third D-FF (19) to (21). Will not be supplied to. Therefore, the transistor inside the D-FF in FIG. 3 becomes inoperative and the operation of the entire circuit is stopped.
尚、ノイズ発生回路（２）がCMOSトランジスタで構成さ
れている場合には電源を切るようにしても良い。If the noise generating circuit (2) is composed of CMOS transistors, the power may be turned off.
第５図は、制御回路（３）の具体回路例を示すもので、
分周回路（24）の分周出力１は、第１及び第2D−FF
（25）及び（26）から成る入力バッファ回路（27）にク
ロック信号として加わる。該クロック信号に応じて、そ
のQ1及びQ2出力は、第６図の如くなりL,C,R及びＳのチ
ャンネルに対応する２ビットの信号を発生する。該信号
は、デコード回路（28）でデコードされ、第７図に示す
如き４ビットの信号となり、出力バッファ回路（29）を
構成する第３乃至第6D−FF（30）乃至（33）のＤ入力に
印加される。前記第３乃至第6D−FF（30）乃至（33）
は、分周回路（24）の分周出力信号Q1に応じて第７図の
データを読込み、出力端子（34）乃至（37）に出力す
る。分周回路（24）の分周出力Ｑ１及び１は逆相の関
係であるので、前記分周出力の周期が1.5秒となるよう
にすれば、1.5秒周期で変化する制御信号が得られる。
従って、前記制御信号を用いてノイズシーケンサー（図
示せず）を制御すれば４チャンネルの試験信号が得られ
る。ここで、第１図の制御端子（12）からの制御信号
は、リセット端子（38）に印加される。すると、入力バ
ッファ回路（27）及び出力バッファ回路（29）はリセッ
トされ、そのＱ出力は０となる。従って、第６図から明
らかな様にＬチャンネルのモードに対応した制御信号を
発生出来る待機状態となる。FIG. 5 shows a specific circuit example of the control circuit (3).
The frequency division output 1 of the frequency division circuit (24) is the first and second D-FFs.
It is applied as a clock signal to the input buffer circuit ( 27 ) composed of (25) and (26). In response to the clock signal, its Q 1 and Q 2 outputs generate 2-bit signals corresponding to the L, C, R and S channels as shown in FIG. The signal is decoded by the decoding circuit (28) and becomes a 4-bit signal as shown in FIG. 7, and the D of the third to sixth D-FFs (30) to (33) forming the output buffer circuit ( 29 ). Applied to the input. The third to sixth D-FFs (30) to (33)
Reads the data shown in FIG. 7 according to the frequency-divided output signal Q 1 of the frequency dividing circuit (24) and outputs it to the output terminals (34) to (37). Since the frequency-divided outputs Q 1 and 1 of the frequency-dividing circuit (24) have an inverse phase relationship, if the frequency of the frequency-divided output is set to 1.5 seconds, a control signal that changes in a cycle of 1.5 seconds is obtained. .
Therefore, if a noise sequencer (not shown) is controlled using the control signal, a 4-channel test signal can be obtained. Here, the control signal from the control terminal (12) of FIG. 1 is applied to the reset terminal (38). Then, the input buffer circuit ( 27 ) and the output buffer circuit ( 29 ) are reset, and the Q output becomes 0. Therefore, as is apparent from FIG. 6, a standby state in which a control signal corresponding to the L channel mode can be generated is entered.
（ト）考案の効果 以上述べた如く本考案に依れば不要幅射を防止出来ると
ともにスイッチの切換時、ただちに所望のチャンネルの
試験信号を発生することの出来るノイズシーケンサーの
切換回路を提供することが出来る。又、本考案に依れ
ば、切換出力回路の制御信号を利用して内部回路の動作
切換えを行なっているので、端子数の増加を招かず、応
答性を良好にすることが出来る。(G) Effect of the Invention As described above, according to the present invention, it is possible to provide a switching circuit of a noise sequencer which can prevent unnecessary radiation and generate a test signal of a desired channel immediately when the switch is switched. Can be done. Further, according to the present invention, since the operation of the internal circuit is switched by using the control signal of the switching output circuit, the responsiveness can be improved without increasing the number of terminals.
第１図は、本考案の一実施例を示す回路図、第２図は、
従来の切換回路を示す回路図、第３図及び第４図は、第
１図のノイズ発生回路（２）の具体例を示す回路図、第
５図は、第１図の制御回路（３）の具体例を示す回路
図、第６図及び第７図は、第５図の説明に供する為の特
性図である。 （１）……発振回路、（２）……ノイズ発生回路、
（３）……制御回路、（４）……ノイズシーケンサー、
（５）……信号源、（６）……切換出力回路、（７）…
…制御端子。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
Circuit diagrams showing a conventional switching circuit, FIGS. 3 and 4 are circuit diagrams showing a concrete example of the noise generating circuit (2) of FIG. 1, and FIG. 5 is a control circuit (3) of FIG. 6 and 7 are characteristic diagrams for use in the explanation of FIG. (1) …… Oscillation circuit, (2) …… Noise generation circuit,
(3) …… Control circuit, (4) …… Noise sequencer,
(5) ... Signal source, (6) ... Switching output circuit, (7) ...
… Control terminal.
Claims (2)
回路と、 前記第１発振出力信号に応じてホワイトノイズを発生す
るノイズ発生回路と、 前記第２発振出力信号に応じて制御信号を発生する制御
回路と、 前記ノイズ発生回路の出力ホワイトノイズを前記制御回
路の出力制御信号に応じて制御し、複数のホワイトノイ
ズ信号を作成するノイズシーケンサーと、 該ノイズシーケンサーの出力信号と信号源からの信号と
を切換出力する切換出力回路と、 該切換出力回路の切換動作を制御する制御信号が印加さ
れる制御端子と を備え、前記制御端子からの制御信号に応じて、信号源
からの信号を選択する際にノイズシーケンサー及び制御
回路を待機状態にするとともに発振回路及びノイズ発生
回路の動作を停止するようにしたことを特徴とするノイ
ズシーケンサーの切換回路。1. An oscillation circuit for generating first and second oscillation output signals, a noise generation circuit for generating white noise in response to the first oscillation output signal, and a control signal in response to the second oscillation output signal. Generating a plurality of white noise signals by controlling the output white noise of the noise generating circuit according to the output control signal of the control circuit, and the output signal of the noise sequencer and the signal source And a control terminal to which a control signal for controlling the switching operation of the switching output circuit is applied, and a switching output circuit for switching the output signal from the signal source is supplied from the signal source in accordance with the control signal from the control terminal. When selecting a signal, the noise sequencer and control circuit are put in a standby state and the operation of the oscillation circuit and noise generation circuit is stopped. Switching circuit of the noise sequencer.
リセット機能を有しておりリセットされるとともに前記
発振回路は発振が停止され、更に前記ノイズ発生回路は
インジェクション電流が流れるのを遮断されることを特
徴とする請求項第１項記載のノイズシーケンサーの切換
回路。2. The noise sequencer and the control circuit,
2. The noise sequencer according to claim 1, wherein the noise sequencer has a reset function and is reset, and the oscillation of the oscillation circuit is stopped, and the noise generation circuit blocks an injection current from flowing. Switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339389U JPH0638560Y2 (en) | 1989-10-20 | 1989-10-20 | Noise sequencer switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339389U JPH0638560Y2 (en) | 1989-10-20 | 1989-10-20 | Noise sequencer switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0361800U JPH0361800U (en) | 1991-06-17 |
| JPH0638560Y2 true JPH0638560Y2 (en) | 1994-10-05 |
Family
ID=31671373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12339389U Expired - Fee Related JPH0638560Y2 (en) | 1989-10-20 | 1989-10-20 | Noise sequencer switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638560Y2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9276188B2 (en) | 2009-07-24 | 2016-03-01 | Gentherm Incorporated | Thermoelectric-based power generation systems and methods |
| US9293680B2 (en) | 2011-06-06 | 2016-03-22 | Gentherm Incorporated | Cartridge-based thermoelectric systems |
| US9306143B2 (en) | 2012-08-01 | 2016-04-05 | Gentherm Incorporated | High efficiency thermoelectric generation |
-
1989
- 1989-10-20 JP JP12339389U patent/JPH0638560Y2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9276188B2 (en) | 2009-07-24 | 2016-03-01 | Gentherm Incorporated | Thermoelectric-based power generation systems and methods |
| US9293680B2 (en) | 2011-06-06 | 2016-03-22 | Gentherm Incorporated | Cartridge-based thermoelectric systems |
| US9306143B2 (en) | 2012-08-01 | 2016-04-05 | Gentherm Incorporated | High efficiency thermoelectric generation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0361800U (en) | 1991-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3508085B2 (en) | D-type flip-flop circuit | |
| JPH0638560Y2 (en) | Noise sequencer switching circuit | |
| JP3229804B2 (en) | Sound quality control device and volume sound quality control device | |
| JPH0563518A (en) | Semiconductor integrated circuit | |
| JPH06196940A (en) | Pulse width modulating and amplifying circuit | |
| JPS5962933A (en) | Cmos data processor | |
| JP2636490B2 (en) | PLL circuit | |
| JP2511983B2 (en) | Special sound effect switching device | |
| KR900006369Y1 (en) | External input sound hearing circuit at reproducing vcr | |
| JP2844981B2 (en) | Radio selective call receiver | |
| JPH026468Y2 (en) | ||
| KR910009306Y1 (en) | Test signal generating and vocal signal recording system | |
| JPH05136657A (en) | Ring oscillator circuit | |
| JPH0683519B2 (en) | Noise sequencer control circuit | |
| JPH0775440B2 (en) | 4-channel speaker system | |
| JP2002342305A (en) | Digital signal arithmetic unit | |
| JPH02105727A (en) | D/a converter | |
| JP2000286699A (en) | Phase comparator | |
| JP2005051597A (en) | Signal processing method and signal processor used therefor | |
| JPH0442471A (en) | Phase locked loop oscillation circuit | |
| JP2002033657A (en) | Pll circuit | |
| JPH05128283A (en) | One-chip microcomputer | |
| JP2001094405A (en) | Frequency changeover circuit | |
| JPH0435521A (en) | Pulse supply circuit | |
| JPS58154944A (en) | Signal matrix circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |