JPH0638549A - Dc-ac converter for power supply - Google Patents
Dc-ac converter for power supplyInfo
- Publication number
- JPH0638549A JPH0638549A JP4194110A JP19411092A JPH0638549A JP H0638549 A JPH0638549 A JP H0638549A JP 4194110 A JP4194110 A JP 4194110A JP 19411092 A JP19411092 A JP 19411092A JP H0638549 A JPH0638549 A JP H0638549A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- timer
- winding
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、入力直流電源に対し
て、ダイオードを併設した主トランジスタ対と、コンデ
ンサ対と、所定の帰還巻線と二次出力巻線を有するトラ
ンスの一次巻線とでハーフ・ブリッジを構成してなる電
源用DC−AC(直流−交流)コンバータに係り、特に
主トランジスタ対を効果的に駆動することで変換効率を
高くした自励振動型の電源用DC−ACコンバータの構
成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input DC power supply, a main transistor pair provided with a diode, a capacitor pair, a primary winding of a transformer having a predetermined feedback winding and a secondary output winding. DC-AC (direct current-alternating current) converter for power supply, which is configured as a half bridge, and in particular, a self-excited vibration power supply DC-AC for increasing conversion efficiency by effectively driving the main transistor pair. Regarding the configuration of the converter.
【0002】[0002]
【従来の技術】電源用DC−ACコンバータは、例えば
商用電源を整流した直流を小形のトランスを用いて一次
側で数十KHz以上の高周波でスイッチングし、二次側
で高周波電力を放出するようになっている。この高周波
電力を直流変換し、電子機器の電源として用いる方式
は、数十年前から多くの提案がなされている。2. Description of the Related Art A DC-AC converter for a power supply, for example, rectifies a direct current obtained by rectifying a commercial power supply by using a small transformer to switch at a high frequency of several tens of KHz or more on the primary side and discharges high frequency power on the secondary side. It has become. Many proposals have been made for several decades as a method of converting this high frequency power into a direct current and using it as a power source for electronic devices.
【0003】図9は電源用DC−ACコンバータの従来
技術による実施例を示す図である(CQ出版1990年
3月発行「スイッチング・レギュレタ設計ノウハウ」1
45頁図5−9)。この図において、VpとGND1は
入力直流電源端子と、その電圧を表す。GND1は一次
側の接地も表す。1は駆動回路で所定の周波数で発振し
て、位相が逆の図10の(a)と(b)の様な出力1aと
1bを放出する。2aと2bはダイオード13aと13bを
併設した主トランジスタ対である。4aと4bは電圧Vp
を2分するコンデンサ対である。T3は一次巻線L31と
補助電源巻線L32と出力巻線L33を有するトランスであ
る。駆動回路1は、起動時に入力Vpより電力を受け、
ある時間経過後は補助電源巻線L32より供給される。主
トランジスタ対2aと2b、コンデンサ対4aと4b、巻線
L31でハーフ・ブリッジを構成する。CLはセンタライ
ンを示す。FIG. 9 is a diagram showing an example of a DC-AC converter for a power supply according to a conventional technique (CQ Publishing "Switching Regulator Design Know-how" issued in March 1990 1
Page 45, Figure 5-9). In this figure, Vp and GND1 represent the input DC power supply terminal and its voltage. GND1 also represents the ground on the primary side. Reference numeral 1 is a drive circuit which oscillates at a predetermined frequency and emits outputs 1a and 1b having opposite phases as shown in FIGS. Reference numerals 2a and 2b are main transistor pairs provided with diodes 13a and 13b. 4a and 4b are voltage Vp
Is a pair of capacitors that divides into two. T3 is a transformer having a primary winding L31, an auxiliary power supply winding L32, and an output winding L33. The drive circuit 1 receives power from the input Vp at the time of startup,
After a certain time, it is supplied from the auxiliary power supply winding L32. The main transistor pair 2a and 2b, the capacitor pair 4a and 4b, and the winding L31 form a half bridge. CL indicates a center line.
【0004】この構成で、トランスT1とT2は出力1a
と1bをレベル変換して主トランジスタ対を図10の
(a)と(b)の様にデッドタイムを設けて交互に通電さ
せる。デッドタイムを設けるのは、主トランジスタ対2
aと2bが同時導通して入力電源を短絡して破壊するのを
防止する為である。図10(c)は巻線L31に流れる+
−I1の三角波の励磁電流である。これは巻線L33に負荷
が無い場合である。負荷がある場合は、図10(d)の
ように励磁電流と負荷電流を合成した+−I2の電流とな
る。With this configuration, the transformers T1 and T2 output 1a.
And 1b are level-converted and the main transistor pair is alternately energized with a dead time as shown in FIGS. 10 (a) and 10 (b). The dead time is set by the main transistor pair 2
This is to prevent the a and 2b from conducting at the same time and short-circuiting the input power source to destroy it. In Fig. 10 (c), the current flows through the winding L31 +
-I1 triangular wave exciting current. This is the case when there is no load on winding L33. When there is a load, the current is + -I2, which is a combination of the excitation current and the load current, as shown in FIG.
【0005】ところで、励磁電流はダイオード13aと
13bにも流れて入力電源に帰還して大部分損失とはな
らない。従って、衆知の主回路であるハーフ・ブリッジ
構成の変換部は、変換効率が高い。しかし、図9の従来
技術はデッドタイムを設ける為に複雑な駆動回路1とレ
ベル変換の二個のトランスが必要となる。尚、所定の発
振周波数を有する駆動回路1を外部に設ける方式を他励
振型と称する。By the way, the exciting current also flows through the diodes 13a and 13b and is fed back to the input power source so that most of the loss does not occur. Therefore, the conversion unit having a half-bridge structure, which is a well-known main circuit, has high conversion efficiency. However, the conventional technique of FIG. 9 requires a complicated drive circuit 1 and two transformers for level conversion in order to provide a dead time. The method of providing the drive circuit 1 having a predetermined oscillation frequency outside is called an external excitation type.
【0006】以上が従来技術による電源用DC−ACコ
ンバータの実施例であった。The above is the embodiment of the DC-AC converter for power supply according to the prior art.
【0007】[0007]
【発明が解決しようとする課題】しかし、前述の従来技
術は衆知の主回路のハーフ・ブリッジでの変換効率は良
いが、タイミング生成の為の複雑な駆動回路と二個のト
ランスを含めた総合効率は悪化する問題点を有する。ま
た、他励方式による余計な構成要素の付加によるコスト
上昇を招く問題点も有する。However, although the above-mentioned conventional technique has a good conversion efficiency in the half bridge of the main circuit known to the public, it has a complicated drive circuit for timing generation and two transformers. There is a problem that efficiency deteriorates. In addition, there is a problem that the cost is increased due to the addition of extra components by the separately excited method.
【0008】本発明はこれらの問題点を鑑みてなされた
もので、その目的とするところは主回路のハーフ・ブリ
ッジを含めた自励振型に対して構成要素の低減による総
合変換効率を向上させることと、コスト低減した電源用
DC−ACコンバータを提供することにある。The present invention has been made in view of these problems, and an object thereof is to improve the total conversion efficiency by reducing the number of constituent elements as compared with the self-excited type including the half bridge of the main circuit. Another object is to provide a DC-AC converter for a power supply which has a reduced cost.
【0009】[0009]
【課題を解決する為の手段】この様な課題を解決するた
めに本発明の電源用DC−ACコンバータは、入力直流
電源に対してダイオードを併設した主トランジスタ対
と、コンデンサ対と、所定の帰還巻線と二次出力巻線を
有するトランスの一次巻線とによりハーフ・ブリッジを
構成してなっており、主トランジスタ対の制御電極に所
定の帰還巻線の帰還電圧を与えるスイッチ手段と、所定
の帰還巻線の帰還電圧を遅らせる信号をスイッチ手段に
与える第一タイマと、スイッチ手段の出力端を短絡して
発振周波数を決める第二タイマとにより構成され、二次
出力巻線より高周波電力を放出する電源用DC−ACコ
ンバータで構成要素を低減し、総合変換効率を高く、か
つコストを低くしたことを特徴としている。In order to solve such a problem, the power supply DC-AC converter of the present invention has a main transistor pair provided with a diode for an input DC power source, a capacitor pair, and a predetermined pair. A half bridge is composed of a feedback winding and a primary winding of a transformer having a secondary output winding, and switch means for applying a predetermined feedback winding feedback voltage to a control electrode of a main transistor pair, It is composed of a first timer that gives a signal for delaying the feedback voltage of a predetermined feedback winding to the switch means, and a second timer that short-circuits the output end of the switch means to determine the oscillation frequency. It is characterized by reducing the number of components in a DC-AC converter for a power source that emits, and increasing the overall conversion efficiency and reducing the cost.
【0010】さらに、第一タイマの時定数の設定を帰還
電圧(入力電源の電圧に比例)に対して略反比例させる
ことで入力電源電圧に依らず二次出力巻線の高周波電圧
を整流・平滑化させ、ほぼ安定した直流電圧を得るとい
う特徴を有する。Further, by making the setting of the time constant of the first timer approximately inversely proportional to the feedback voltage (proportional to the voltage of the input power supply), the high frequency voltage of the secondary output winding is rectified and smoothed regardless of the input power supply voltage. It has a characteristic that it is converted to a stable DC voltage.
【0011】[0011]
【実施例】図1は本発明に於ける具体的なブロックと回
路構成を示す図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing specific blocks and circuit configurations in the present invention.
【0012】ハーフ・ブリッジを構成するトランジスタ
対は、N型の電界効果型のトランジスタ14aと14b
に、トランスT4は一次巻線L41と帰還巻線Lb1とLb
2と図示してない出力巻線を有するものに変更した。巻
線上の黒点は巻線方向を表す。15aと15bは内部の寄
生ダイオードである。電界効果型のトランジスタを用い
るのは、このダイオードが見かけ上省略できること、バ
イポーラトランジスタの様なストレイジタイムが存在し
ないために高速スイッチング可能になることなどによ
る。但し、ゲート・ソース間の寄生容量16aと16b、
図示してないがドレイン・ゲート間とドレイン・ソース
間の寄生容量が1500pF程度と大きいので、駆動イ
ンピダンスを小さくする必要がある。しかし、従来通り
バイポーラトランジスタを使用しても本発明の主旨を変
えるものではない。抵抗17aと17bと、18aと18b
は入力直流電源電圧を分圧してトランジスタ対14aと
14bのゲートにバイアス電圧を与えて系の自起動性を
確保するものである。これらの抵抗は充分大きな値にし
て寄生容量16aと16bとの時定数を系の発振周期より
充分大きく選択する。これは起動した後は系の発振周波
数に影響させない為である。帰還巻線Lb1とLb2の誘起電
圧は、ラインFaとFbにより定電圧源10aと10b、スイ
ッチ12aと12b、第一タイマ11aと11bに接続さ
れ、定電圧源10aと10bは定電圧を第一タイマ11a
と11b、第二タイマ13aと13bにそれぞれ供給され
る。第一タイマ11aと11bは上述の誘起電圧を遅らせ
て(デッドタイム)スイッチ12aと12bに制御信号を
与える。スイッチ12aと12bは低インピーダンス(寄
生容量16の充電を速くする)でトランジスタ対14a
と14bのゲートに導通電圧を交互に与える。トランジ
スタ対14aと14bの一方が導通すると、対応するライ
ンFaとFbに+Vが、反対に−Vの誘起電圧が正帰還によ
り持続する。これを遮断するのが、第二タイマ13aと
13bであり、系の発振周波数を定電圧で作動している
ので入力直流電圧によらず安定に確定する。第二タイマ
13が作動するとスイッチ12aまたは12bの出力が短
絡されて、導通していたトランジスタ対の一方が非導通
に向かう。トランスT4の磁束も減る方向になり、ライ
ンLb1とLb2には逆極性の誘起電圧が発生するようにな
る。この逆極性の誘起電圧は第一タイマだけ遅れて他方
のトランジスタ対14を導通させる。図1はこれを繰り
返して、安定した周波数の高周波電力を二次巻線より放
出する。The pair of transistors forming the half bridge are N-type field effect transistors 14a and 14b.
In addition, the transformer T4 has a primary winding L41 and feedback windings Lb1 and Lb.
It was changed to one having an output winding not shown in FIG. The black dots on the winding indicate the winding direction. Reference numerals 15a and 15b are internal parasitic diodes. The reason why the field effect transistor is used is that this diode can be apparently omitted, and high speed switching can be performed because there is no storage time unlike a bipolar transistor. However, parasitic capacitances 16a and 16b between the gate and the source,
Although not shown, since the parasitic capacitance between the drain and the gate and between the drain and the source is as large as 1500 pF, it is necessary to reduce the driving impedance. However, the use of bipolar transistors as in the past does not change the gist of the present invention. Resistors 17a and 17b, 18a and 18b
Is to divide the input DC power supply voltage and apply a bias voltage to the gates of the transistor pairs 14a and 14b to ensure the self-startability of the system. These resistors are made sufficiently large so that the time constants of the parasitic capacitances 16a and 16b are selected sufficiently larger than the oscillation period of the system. This is because it does not affect the oscillation frequency of the system after starting. The induced voltage in the feedback windings Lb1 and Lb2 is connected to the constant voltage sources 10a and 10b, the switches 12a and 12b, and the first timers 11a and 11b by the lines Fa and Fb, and the constant voltage sources 10a and 10b generate the constant voltage first. Timer 11a
And 11b and the second timers 13a and 13b, respectively. The first timers 11a and 11b delay the above-mentioned induced voltage (dead time) and give a control signal to the switches 12a and 12b. The switches 12a and 12b have a low impedance (speed up the charging of the parasitic capacitance 16) and the transistor pair 14a.
A conduction voltage is alternately applied to the gates of and 14b. When one of the transistor pairs 14a and 14b becomes conductive, the induced voltage of + V and, on the contrary, -V of the corresponding lines Fa and Fb is maintained by the positive feedback. This is cut off by the second timers 13a and 13b, and since the oscillation frequency of the system operates at a constant voltage, it is stably determined regardless of the input DC voltage. When the second timer 13 operates, the output of the switch 12a or 12b is short-circuited, and one of the transistor pairs which has been conducting is turned to the non-conducting state. The magnetic flux of the transformer T4 also decreases, and induced voltages of opposite polarities are generated in the lines Lb1 and Lb2. The reverse polarity induced voltage delays the first timer to make the other transistor pair 14 conductive. In FIG. 1, by repeating this, high frequency power having a stable frequency is emitted from the secondary winding.
【0013】次に図2で、図1の定電圧源10、スイッ
チ12、第一タイマ、第二タイマの具体例を説明する。
定電圧源10は抵抗30と、逆向きに接続したゼナー・
ダイオード31aと31bとで構成する。巻線Lbに発生
する電圧+−V、定電圧源10の出力+−Vzを示すの
が図3(a)と(b)である。Next, specific examples of the constant voltage source 10, the switch 12, the first timer and the second timer shown in FIG. 1 will be described with reference to FIG.
The constant voltage source 10 is a resistor 30 and a Zener connected in the opposite direction.
It is composed of diodes 31a and 31b. FIGS. 3A and 3B show the voltage + -V generated in the winding Lb and the output + -Vz of the constant voltage source 10.
【0014】第一タイマ11は時定数を決める抵抗33
とコンデンサ34と、トランジスタ32と、ダイオード
35とで構成する。トランジスタ32のべース・エミッ
タ間飽和電圧とダイオード35の順方向電圧を同じのV
thとすると、トランジスタ32のべース・エミッタ間電
圧は図3(c)の+−Vthの台形波になる。+Vthの部
分がトランジスタ32の導通期間を示す。傾斜部は時定
数に関係したものでデッドタイムとなる。図3(d)は
トランジスタ対14の一方のON/OFF状態を示す。 第二
タイマは時定数を決める抵抗41とコンデンサ42、ト
ランジスタ40と、ダイオード43とより構成する。第
一タイマと同じ構成であるが、時定数がより長く発振周
期の半サイクルを決める。トランジスタ40のべース電
圧を示すのが図3(e)で+−Vを頂点とする三角波に
なり、短いON期間を示すのが図3(f)である。このON
期間が短いのはトランジスタ40が導通すると直ちに正
帰還により誘起電圧が反転するからである。このON期間
にトランジスタ40は寄生容量16を放電させる。スイ
ッチ12はトランジスタ36と、このトランジスタ36
の逆耐圧を確保するダイオード38と、電流制限抵抗3
9と、べース抵抗37とより構成される。電流制限抵抗
39は数百オーム程度で第二タイマのトランジスタ40
を保護する。この様に構成した本発明の図1は、安定し
た周波数の高周波電力を放出する。電力損失は、寄生容
量16の充放電損失と、トランジスタ対14のスイッチ
ング損失と、トランスT4の鉄損と銅損とが主なもで微
々たるもである。発振周波数と扱う電力によるが、変換
効率が95%以上も得られ、数百ワット程度なら放熱の
配慮が不要である特徴がある。従来技術では精々80%
台であった。尚、第一と第二タイマの時定数をそれぞれ
t1、t2とすると次のようになる。The first timer 11 has a resistor 33 which determines a time constant.
And a capacitor 34, a transistor 32, and a diode 35. The base-emitter saturation voltage of the transistor 32 and the forward voltage of the diode 35 are set to the same V
Assuming th, the base-emitter voltage of the transistor 32 becomes a + -Vth trapezoidal wave in FIG. The + Vth portion shows the conduction period of the transistor 32. The sloped part is related to the time constant and becomes the dead time. FIG. 3D shows one ON / OFF state of the transistor pair 14. The second timer is composed of a resistor 41, a capacitor 42, a transistor 40, and a diode 43 that determine the time constant. It has the same configuration as the first timer, but has a longer time constant and determines the half cycle of the oscillation period. The base voltage of the transistor 40 is represented by a triangular wave having a peak at + V in FIG. 3 (e), and FIG. 3 (f) shows a short ON period. This ON
The period is short because the induced voltage is inverted by the positive feedback as soon as the transistor 40 is turned on. During this ON period, the transistor 40 discharges the parasitic capacitance 16. The switch 12 includes a transistor 36 and this transistor 36
And the current limiting resistance 3
9 and a base resistor 37. The current limiting resistor 39 is about several hundred ohms and the transistor 40 of the second timer.
Protect. FIG. 1 of the present invention thus configured emits high frequency power having a stable frequency. The power loss is a charge and discharge loss of the parasitic capacitance 16, a switching loss of the transistor pair 14, an iron loss and a copper loss of the transformer T4, and they are insignificant. Depending on the oscillating frequency and the electric power handled, conversion efficiency of 95% or more can be obtained, and if it is about several hundred watts, there is no need to consider heat dissipation. 80% at best with conventional technology
It was a stand. The time constants of the first and second timers are
Assuming t1 and t2, the result is as follows.
【0015】 t1=C1R1*ln((Vz+Vth)/(Vz-Vth)) t2=C2R2*ln((Vz+Vth)/(Vz-Vth)) 但し、C1、C2とR1、R2は時定数回路のコンデンサと抵抗
の値である。又、lnは自然対数を表す。T1 = C1R1 * ln ((Vz + Vth) / (Vz-Vth)) t2 = C2R2 * ln ((Vz + Vth) / (Vz-Vth)) where C1, C2 and R1, R2 are It is the value of the capacitor and resistance of the constant circuit. In addition, ln represents the natural logarithm.
【0016】次に図4で、第一タイマの構成の他の実施
例を説明する。トランジスタ58を制御するに時定数コ
ンデンサ59の充電を定電流源50で実行し、放電はト
ランジスタ60で誘起電圧が負になった時にべース抵抗
61でスイッチして実行する。帰還巻線Lbの帰還電圧
は入力直流電圧に比例するから、帰還電圧におおまかに
反比例させて定電流源50の出力50bの電流を増減さ
せると、デッドタイムが入力直流電圧にほぼ反比例して
変調される。この様にすると、入力直流電圧によらず二
次巻線の誘起電圧を整流・平滑回路に通すとほぼ安定し
た直流電圧が得られる。またこの場合は、これを更に安
定化する二次側の回路負担が容易になる特徴もある。Next, another embodiment of the configuration of the first timer will be described with reference to FIG. In order to control the transistor 58, the time constant capacitor 59 is charged by the constant current source 50, and discharging is performed by switching with the base resistor 61 when the induced voltage in the transistor 60 becomes negative. Since the feedback voltage of the feedback winding Lb is proportional to the input DC voltage, if the current of the output 50b of the constant current source 50 is increased / decreased roughly inversely proportional to the feedback voltage, the dead time is modulated almost inversely proportional to the input DC voltage. To be done. By doing so, a substantially stable DC voltage can be obtained by passing the induced voltage of the secondary winding through the rectifying / smoothing circuit regardless of the input DC voltage. Further, in this case, there is a feature that the circuit load on the secondary side for further stabilizing this becomes easy.
【0017】さて、定電流源50の構成はトランジスタ
51のべースにゼーナ・ダイオード52と、抵抗54に
よる安定したゼーナ電圧を与えてこのゼーナ電圧とエミ
ッタ抵抗53によってトランジスタ51のコレクタに定
電流を取り出す。トランジスタ55のべースを入力端子
として、ここに帰還電圧を抵抗56と57で分圧して接
続すると、帰還電圧に比例してトランジスタ55に流れ
る電流が増加する。これにより出力50の電流はおおま
かに反比例して減る。従って、コンデンサ59を充電し
て、トランジスタ58を導通させるまでの時間(デッド
タイム)がほぼ反比例して長くなる。第二タイマは変化
しないから発振周波数は一定故、トランジスタ対14の
導通デュ-ティが変化する。これにより、入力電圧が変
化しても出力巻線の電圧×時間積がほぼ一定となり、先
述の効果が得られる。尚、ダイオード58は帰還巻線L
bの帰還電圧が負になつた時の定電流源50の保護で設
ける。又、第一タイマの入力電圧に対応した変調方式
は、図示してないが時定数回路の抵抗に加える電圧を変
調しても良い。The constitution of the constant current source 50 is such that a stable zener voltage is applied to the base of the transistor 51 by the zener diode 52 and the resistor 54, and the zener voltage and the emitter resistor 53 cause a constant current to the collector of the transistor 51. Take out. When the base of the transistor 55 is used as an input terminal and the feedback voltage is divided and connected thereto by the resistors 56 and 57, the current flowing through the transistor 55 increases in proportion to the feedback voltage. This causes the current at output 50 to decrease roughly inversely. Therefore, the time (dead time) until the capacitor 58 is charged and the transistor 58 becomes conductive becomes substantially inversely long. Since the second timer does not change, the oscillation frequency is constant, so the conduction duty of the transistor pair 14 changes. As a result, even if the input voltage changes, the product of the voltage of the output winding and the time product becomes substantially constant, and the above-described effect can be obtained. The diode 58 is the feedback winding L.
It is provided to protect the constant current source 50 when the feedback voltage of b becomes negative. Further, the modulation method corresponding to the input voltage of the first timer may modulate the voltage applied to the resistance of the time constant circuit (not shown).
【0018】図4の動作波形を示すのが図5である。
(a)は直流入力が変動した場合の帰還電圧の変化を示
す。図4の中で実線波形が帰還電圧V1、点線波形がV2
に対応する。(b)はトランジスタ58のべースの電圧
波形を示し、この場合は負電圧にはならない。(c)は
トランジスタ58のON/OFF状態を示す。(d)は出力巻
線に負荷があつた場合の電圧波形(+−Vs1、+−Vs
2)とタイミングを表す。負荷が無い場合はほとんどゼ
ロ状態のない矩形波になる。これは、デッドタイムがあ
つても励磁電流は三角波であることによる。FIG. 5 shows the operation waveforms of FIG.
(A) shows the change in the feedback voltage when the DC input fluctuates. In FIG. 4, the solid line waveform is the feedback voltage V1, and the dotted line waveform is V2.
Corresponding to. (B) shows the base voltage waveform of the transistor 58, which is not a negative voltage in this case. (C) shows the ON / OFF state of the transistor 58. (D) is the voltage waveform when the output winding is loaded (+ -Vs1, + -Vs
2) represents the timing. When there is no load, it becomes a square wave with almost zero state. This is because the exciting current is a triangular wave even if there is a dead time.
【0019】次に、図6でトランジスタ対14が相補性
にした場合の本発明の他の実施例を説明する。14aを
N型のトランジスタに、14bをP型のトランジスタに
したもので、トランスT5の帰還巻線Lbも一個でよく、
回路構成もセンタラインCLにほぼ対称になる。L51は
トランスT5の一次巻線、L52は出力巻線である。定電
圧源を構成する抵抗70、ゼーナ・ダイオード71aと
71bも一組でよい。スイッチ12aは図4と同じである
が、スイッチ12bはトランジスタの極性とダイオード
の向きを変更する。第一タイマと第二タイマを構成する
トランジスタ73aと73b、76aと76bも相補性にし
て、べース電極も共通にして時定数回路も簡略化する。
この時定数回路の構成は抵抗74とコンデンサ75、抵
抗77とコンデンサ78の一組づつである。べース電極
を共通接続した相補性トランジスタ79aと79b、抵抗
80は必ずしも必要ではないがトランジスタ対14のOF
Fしている方をより確実にさせる。Next, another embodiment of the present invention in which the transistor pair 14 is made complementary in FIG. 6 will be described. 14a is an N-type transistor and 14b is a P-type transistor, and only one feedback winding Lb of the transformer T5 is required.
The circuit configuration is also substantially symmetrical to the center line CL. L51 is a primary winding of the transformer T5, and L52 is an output winding. The resistor 70 and the zener diodes 71a and 71b forming the constant voltage source may be a set. Switch 12a is the same as in FIG. 4, but switch 12b changes the polarity of the transistor and the orientation of the diode. The transistors 73a and 73b and 76a and 76b forming the first timer and the second timer are also made complementary, and the base electrode is also made common to simplify the time constant circuit.
The time constant circuit is composed of a resistor 74 and a capacitor 75, and a resistor 77 and a capacitor 78. Complementary transistors 79a and 79b having base electrodes commonly connected and a resistor 80 are not necessarily required, but OF of the transistor pair 14 is not necessary.
Make the person doing F more certain.
【0020】図6の動作波形を示すのが図7である。
(a)のAが第一タイマのべース波形を、Bが第二タイマ
のべース波形を示す。この場合は、トランジスタ対7
3、76相互のべース・エミッタ間飽和電圧Vthがクラ
ンプ電圧となる。図中で点線のAAとBAは、クランプされ
ないと目標電圧+−Vzになる曲線を表す。図7(b)と
(c)はデッドタイムを設けたトランジスタ対14相互
のON/OFF状態を示す。FIG. 7 shows the operation waveforms of FIG.
A of (a) shows the base waveform of the first timer, and B shows the base waveform of the second timer. In this case, transistor pair 7
The base-emitter saturation voltage Vth of 3,76 is the clamp voltage. Dotted lines AA and BA in the figure represent curves that become the target voltage + -Vz when not clamped. 7B and 7C show the ON / OFF states of the transistor pair 14 with dead time.
【0021】次に、本発明の他の実施例図6の第一タイ
マに図4の様な定電流源を適用する場合を図8で説明す
る。Next, another embodiment of the present invention, in which a constant current source as shown in FIG. 4 is applied to the first timer shown in FIG. 6, will be described with reference to FIG.
【0022】定電流源90は正負両方向の定電流を放出
するもので、ゼーナ・ダイオード91aと91bと、抵抗
92とで生成した両方向の定電圧を全電極を接続した相
補性トランジスタ93aと93bのべースに導き抵抗94
とでトランジスタ対93のコレクタ側より定電流を取り
出す。この定電流を帰還電圧を抵抗96と97で分割し
たものをべース入力とする相補性の95aと95bのトラ
ンジスタ対とコンデンサ75への充電電流と分流して、
ほぼ入力直流電圧に反比例させて図4と同様な効果を得
るものである。The constant current source 90 emits a constant current in both positive and negative directions, and a zener diodes 91a and 91b, and a constant voltage in both directions generated by the resistor 92 are connected to all electrodes of complementary transistors 93a and 93b. Lead to the base 94
With and, a constant current is taken out from the collector side of the transistor pair 93. This constant current is shunted with the charging current to the complementary transistor pair of 95a and 95b, which uses the feedback voltage divided by the resistors 96 and 97 as the base input, and the capacitor 75,
The effect similar to that of FIG. 4 is obtained by making the output voltage almost inversely proportional to the input DC voltage.
【0023】以上が、本発明の実施例であるが細部につ
いては種々変形が考えられる。Although the embodiment of the present invention has been described above, various modifications can be considered in details.
【0024】[0024]
【発明の効果】以上述べた本発明の構成によれば、ハー
フ・ブリッジの主回路を駆動するにトランスの帰還電圧
を第一タイマで遅らせ、第二タイマで発振周波数を確定
出来ることから、安全にして安価且つ変換効率の高い電
源用DC−ACコンバータを構成可能にした効果は大き
い。According to the configuration of the present invention described above, the feedback voltage of the transformer is delayed by the first timer to drive the main circuit of the half bridge, and the oscillation frequency can be determined by the second timer. The effect of making it possible to configure a DC-AC converter for power supply that is inexpensive and has high conversion efficiency is great.
【図1】本発明の実施例に於ける具体的なブロックと回
路を示す図。FIG. 1 is a diagram showing specific blocks and circuits according to an embodiment of the present invention.
【図2】図1のブロックの具体的な回路を示す図。FIG. 2 is a diagram showing a specific circuit of the block of FIG.
【図3】図1と図2の動作波形を示す図。FIG. 3 is a diagram showing operating waveforms in FIGS. 1 and 2;
【図4】図1の第一タイマの他の構成回路を示す図。FIG. 4 is a diagram showing another configuration circuit of the first timer of FIG.
【図5】図4の動作波形を示す図。5 is a diagram showing operation waveforms in FIG. 4;
【図6】本発明の他の実施例を示す図。FIG. 6 is a diagram showing another embodiment of the present invention.
【図7】図6の動作波形を示す図。FIG. 7 is a diagram showing operating waveforms in FIG. 6;
【図8】図7に適用する第一タイマの他の構成回路を示
す図。FIG. 8 is a diagram showing another configuration circuit of the first timer applied to FIG. 7.
【図9】従来技術による実施例を示す図。FIG. 9 is a diagram showing an example of a conventional technique.
【図10】図9の動作波形を示す図。FIG. 10 is a diagram showing operation waveforms in FIG. 9.
4a、4b、34、42、59、75、78…コンデンサ 2a、2b、14a、14b、32、36、40、51、5
5、58、73a、73b、76a、76b、79a、79
b、93a、93b、95a、95b…トランジスタ 3a、3b、15a、15b、35、38、43、58…ダ
イオード 31a、31b、52、71a、71b、91a、91b…ゼ
ーナ・ダイオード 10a、10b…定電圧源 11a、11b…第一タイマ 13a、13b…第二タイマ 12a、12b…スイッチ T1、T2、T3、T4、T5…トランス Vp…直流入力端子または電圧 GND1…一次側の接地 CL…センタライン Fa、Fb…帰還線 L31、L32、L33、L41、Lb1、Lb2、Lb…トランス
の巻線4a, 4b, 34, 42, 59, 75, 78 ... Capacitors 2a, 2b, 14a, 14b, 32, 36, 40, 51, 5
5, 58, 73a, 73b, 76a, 76b, 79a, 79
b, 93a, 93b, 95a, 95b ... Transistors 3a, 3b, 15a, 15b, 35, 38, 43, 58 ... Diodes 31a, 31b, 52, 71a, 71b, 91a, 91b ... Zener diodes 10a, 10b ... Voltage source 11a, 11b ... First timer 13a, 13b ... Second timer 12a, 12b ... Switch T1, T2, T3, T4, T5 ... Transformer Vp ... DC input terminal or voltage GND1 ... Grounding on primary side CL ... Center line Fa , Fb ... Feedback line L31, L32, L33, L41, Lb1, Lb2, Lb ... Transformer winding
Claims (2)
設した主トランジスタ対と、コンデンサー対と、所定の
帰還巻線と二次出力巻線を有するトランスの一次巻線と
でハーフ・ブリッジを構成してなる電源用DC−AC
(直流−交流)コンバータに於て、前記主トランジスタ
対の制御電極に前記所定の帰還巻線の帰還電圧を与える
スイッチ手段と、前記所定の帰還巻線の帰還電圧を遅ら
せる信号を前記スイッチ手段に与える第一タイマと、前
記スイッチ手段の出力端を短絡して発振周波数を決める
第二タイマとにより構成され、前記二次出力巻線より高
周波電力を放出することを特徴とする電源用DC−AC
コンバータ。1. A half bridge is composed of a main transistor pair provided with a diode, a capacitor pair, and a primary winding of a transformer having a predetermined feedback winding and a secondary output winding for an input DC power supply. DC-AC for power supply
In a (DC-AC) converter, switch means for applying a feedback voltage of the predetermined feedback winding to the control electrode of the main transistor pair, and a signal for delaying the feedback voltage of the predetermined feedback winding are sent to the switch means. A DC-AC for a power supply, which is configured by a first timer for giving and a second timer for determining an oscillation frequency by short-circuiting the output end of the switch means, and discharging high frequency power from the secondary output winding.
converter.
帰還電圧(これは前記入力電源の電圧に比例する)に略
反比例するようにしたことを特徴とする請求項1記載の
電源用DC−ACコンバータ。2. The power supply according to claim 1, wherein the time constant of the first timer is set to be substantially inversely proportional to the feedback voltage (which is proportional to the voltage of the input power supply). DC-AC converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4194110A JPH0638549A (en) | 1992-07-21 | 1992-07-21 | Dc-ac converter for power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4194110A JPH0638549A (en) | 1992-07-21 | 1992-07-21 | Dc-ac converter for power supply |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0638549A true JPH0638549A (en) | 1994-02-10 |
Family
ID=16319092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4194110A Pending JPH0638549A (en) | 1992-07-21 | 1992-07-21 | Dc-ac converter for power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0638549A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020008719A (en) * | 2000-07-25 | 2002-01-31 | 이형도 | Driving circuit of converter |
-
1992
- 1992-07-21 JP JP4194110A patent/JPH0638549A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020008719A (en) * | 2000-07-25 | 2002-01-31 | 이형도 | Driving circuit of converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6788556B2 (en) | Switching power source device | |
JPH08111635A (en) | Control circuit of semiconductor switch | |
JPH08182321A (en) | Converter of conduction type | |
US4614998A (en) | DC-AC converter for a load with an inductive component | |
US6016259A (en) | Power supply circuit | |
JP2513381B2 (en) | Power supply circuit | |
JP2001203088A (en) | Lighting circuit of discharge lamp | |
JP2001231258A (en) | Direct-current to direct-current converter | |
US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
JPH0638549A (en) | Dc-ac converter for power supply | |
USRE29510E (en) | High efficiency switching drive for a resonate power transformer | |
JPH0622560A (en) | Dc-ac converter | |
JPH10225114A (en) | Synchronous rectifier circuit | |
JPS6021659Y2 (en) | multiple spark igniter | |
JP3351482B2 (en) | Insulated switching power supply | |
JPH05266984A (en) | Discharge lamp lighting device | |
JP3373194B2 (en) | Switching power supply | |
JP4081731B2 (en) | Switching power supply | |
JPH0715213Y2 (en) | Switching transistor drive circuit | |
JPH0746858A (en) | Switching power supply | |
JPS6021658Y2 (en) | multiple spark igniter | |
JPS58142624A (en) | Phase controlling circuit | |
JP3268672B2 (en) | Inverter drive circuit | |
JPH06101387B2 (en) | Discharge lamp lighting device | |
JPH0681499B2 (en) | Snubber circuit |