JPH0638256A - 交差接続回路網の接続路選択方法 - Google Patents

交差接続回路網の接続路選択方法

Info

Publication number
JPH0638256A
JPH0638256A JP5135246A JP13524693A JPH0638256A JP H0638256 A JPH0638256 A JP H0638256A JP 5135246 A JP5135246 A JP 5135246A JP 13524693 A JP13524693 A JP 13524693A JP H0638256 A JPH0638256 A JP H0638256A
Authority
JP
Japan
Prior art keywords
stage
switch
output
input
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP5135246A
Other languages
English (en)
Inventor
Edward K Bowdon
エドワード・ケー・ボウドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH0638256A publication Critical patent/JPH0638256A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing
    • H04Q3/68—Grouping or interlacing selector groups or stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing
    • H04Q3/68—Grouping or interlacing selector groups or stages
    • H04Q3/685—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H04J2203/0012—Switching modules and their interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13056—Routines, finite state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13076—Distributing frame, MDF, cross-connect switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13141—Hunting for free outlet, circuit or channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13144—Searching path through number of switching stages or nodes, e.g. revertive blocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13146—Rerouting upon blocking/overload, rearrangement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1334—Configuration within the switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13341—Connections within the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Peptides Or Proteins (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Meter Arrangements (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Saccharide Compounds (AREA)

Abstract

(57)【要約】 【目的】 本発明は、未使用の入力ゲ−トと未使用の出
力ゲ−トとの直接の接続を許容する再構成可能な通信マ
トリクス用の最善の接続路を選択する方法およびシステ
ムを提供することを目的とする。 【構成】 入力スイッチを通る入力ゲ−トへの中央段ス
イッチの割当てを表す入力段アレイ52と、入出力段との
間の中央段スイッチの接続を表す中央段アレイ56と、出
力段スイッチを通る出力ゲ−トへの中央段スイッチの割
当てを表す出力段アレイ60と、中央段スイッチへの未使
用入力リンクアレイと、中央段スイッチからの未使用出
力リンクアレイと、未使用の入力リンクアレイと出力リ
ンクアレイからの情報を使用して入力段アレイと出力段
アレイをポンプするポンプ手段と、未使用入力および出
力リンクアレイを使用して未使用入力および出力スイッ
チリンクを追跡する追跡手段とを具備していることを特
徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に電子装置、特に
通信システムに関する。より厳密には本発明は通信マト
リクスの状態を表し、入力段アレイ、中央段アレイ、出
力段アレイ、および入力段スイッチから中央段スイッチ
への未使用のリンクと中央段スイッチから出力段スイッ
チへの未使用のリンクとを表すアレイを含むマトリクス
またはアレイのセットを使用して通信マトリクスを通過
する最善の通路を発見する方法およびシステムに関す
る。
【０００２】
【従来の技術】アルカテル回路網システムズ社により製
造された1631ＳＸのようなデジタル交差接続通信回路網
装置は、入力スイッチ上の入力ゲートと出力スイッチ上
の出力ゲートとの間に接続を形成するように設計されて
いる。このような交差接続装置の従来の設計では、出力
ゲートに入力ゲートを接続するためにマトリクスを利用
する。マトリクスの物理的な空間および製造費用を制限
するために、設計者はマトリクス中の交差接続数を最少
にする方法を研究している。通信サービスに対する市場
要求が高まっているために、この目的はさらに複雑にな
る。特に、回路網装置は大きい市場を扱うために、装置
はますます多くの入力および出力信号を処理しなければ
ならない。これらの要因は、通信マトリクス装置に対し
てさえ空間および費用制限問題を悪化させる。
【０００３】所定の数の入力ゲートおよび出力ゲートに
対して最少数のマトリクス交差接続を使用し、潜在的に
最適な解決方法を提供する１つのマトリクス構造は、
“再構成可能な”マトリクスとして知られている。再構
成可能なマトリクスとして、中央段スイッチの数はマト
リクスの各スイッチ上の入力ゲートの数に等しいか、或
はそれを越えなければならない。再構成可能なマトリク
スにおいて、装置は全ての入力ゲートおよび全ての出力
ゲートを使用してはいないが、未使用の入力ゲートおよ
び出力ゲートを使用する試みは既存の接続がマトリクス
を通る信号流を遮断するため禁止されるような１組の状
況が存在する。これは、例えば既存の接続が論じられて
いる入力および出力ゲート間の全ての可能な通路におい
て少なくとも１つのリンクを既に占有している場合に生
じる。
【０００４】再構成可能な回路網において、回路網中の
既存の接続を移動することによって未使用の入力ゲート
から未使用の出力ゲートまでの流路を遮断しないことは
常に可能である。したがって、“再構成可能な”という
用語は、回路網の所定の状態並びに入力および出力ゲー
トの任意の所定の未使用の対に対してマトリクスの既存
の接続が未使用の対を接続するために必要ならば新しい
通路に再度割当てられるという特性を示すものである。
【０００５】
【発明が解決しようとする課題】再構成可能なマトリク
スにおいて入力および出力を接続する既存の方法および
システムは、一般に信号が流れることを可能にするよう
に再構成するのはマトリクスのいずれの交差接続かを決
定する標準的な再構成技術を使用する。Ｎ．Ｃ．Ｐaull
氏による文献（“Reswitching of Connection Network
s”，The Bell Technical Journal，1962年 5月， 833
乃至856 頁）には再構成可能なマトリクスを遮断しない
この既知の方法が示されている。この方法（以降、ポー
ルの方法と呼ぶ）は大きい制限を受ける。ポールの方法
は再構成マトリクスへの交差接続のいくつかを遮断し、
交差接続の別のいくつかを形成することが必要である。
この過程は時間を要し、結果的にマトリクス再構成中に
望ましくないサービス遅延または中断を生じさせる。
【０００６】それ故本発明の目的は未使用の入力ゲ−ト
と未使用の出力ゲ−トとの直接の接続を許容する再構成
可能な通信マトリクス用の最善の接続路を選択する方法
およびシステムを提供することである。
【０００７】
【課題を解決するための手段】本発明は、付加する回路
を最少限にし、光接続構造を直接選択できない既知の接
続路選択方法およびシステムのサ−ビス遅延および妨害
を回避してこの目的を達成する。
【０００８】本発明は、５つのマトリクスのセットを使
用する通信マトリクスを通じて最善の接続路または構造
を発見する方法およびシステムを提供するものであり、
第１のマトリクスは入力段スイッチへの中央段スイッチ
と入力スイッチの入力ゲ−トとを関連づける値の入力ア
レイを使用して中央段スイッチへの入力スイッチの入力
ゲ−トの割当てを表し、第２のマトリクスは中央段スイ
ッチを入力段スイッチおよび出力段スイッチに関連づけ
る値の中央段アレイによる中央段スイッチ接続を表し、
第３のマトリクスは出力段スイッチを出力ゲ−トと中央
段スイッチに関連づける値を有する出力段アレイによる
出力段接続を表し、第４のマトリクスはリンクの未使用
の状態を示す値を有する未使用の入力リンクアレイによ
る入力段スイッチから中央段スイッチへの未使用のリン
クを表し、第５のマトリクスはリンクの未使用の状態を
示す値を有する未使用の出力リンクアレイによる中央段
スイッチから出力段スイッチの未使用のリンクを表し、
本発明の方法およびシステムはこれらの５つのアレイを
使用し、予め定められた入力ゲ−トと予め定められた出
力ゲ−トとの間の未使用の接続を有する最善の中央段ス
イッチを決定するためこれらのアレイの“ポンピング”
と呼ばれる処理を行い、接続形態のための最善の中央段
スイッチを示すために関連する入力段アレイ値と出力段
アレイ値を設定する。
【０００９】
【実施例】図１において、1631ＳＸ装置用の1,024 個の
ＤＳ３ポート（または等しく32,678個のＤＳ１ポート）
までアクセスする接続および試験を実行する大きいマト
リクス構造が示されている。これは５段の時間・空間・
空間・空間・時間（ＴＳＳＳＴ）分割多重化接続マトリ
クス回路網50である。マトリクス構造50は、接続54を通
って参照符号56により全体的に示された３つの中央空間
段（ＳＳＳ）を接続する時間段52を含む。３つの中央空
間段ＳＳＳ56は出力ライン58を通して出力時間段60に接
続する。この構造により、回路網50は時間段52および60
の時間ドメイン並びに３つの中央空間段56の空間ドメイ
ンを含む。図１は、時間段52および60と中央空間段56と
の間の関係を論理的に示す。入力時間段52は、１入力62
当り 128個の時間スロットを使用する。時間スロット
は、マトリクス56の各時間スロット66に対するＩ／Ｏシ
ェルフ入力62間の接続64によって表される。中央空間段
56は 128個の時間スロット66を含み、時間スロット66は
それぞれＮ（17，16，16）マトリクスを含む。時間スロ
ットマトリクス66の数17は中央段スイッチの数を表す。
第１の数16は各入力段スイッチへの入力の数を表し、第
２の数16は入力段スイッチの数を表す。（対称的に、各
出力段スイッチからの16個の出力および16個の出力段ス
イッチが存在している。）出力時間段60は、Ｉ／Ｏシェ
ルフへの各マトリクス出力70に対する接続68のような 1
28個の時間スロット接続を使用する。
【００１０】図２において、中央空間段56はシンボルＮ
（17，16，16）が各マトリクスを完全に説明するマトリ
クス72の３段接続回路網立方体として数学的に示されて
いる。したがって、各Ｎ（17，16，16）マトリクス72に
対して、図２の実施例では入力ゲート76のような16個の
入力ゲートをそれぞれ受信する入力スイッチ74のような
16個の入力スイッチが存在している。全ての入力ゲート
76は、各時間スロットに対して図１のＩ／Ｏシェルフ・
時間スロット接続64を形成する。各入力スイッチ74から
入力スイッチ・中央スイッチ接続78が中央スイッチ80の
ような中央スイッチに達する。好ましい実施例におい
て、各Ｎ（17，16，16）マトリクス72は17個の中央段ス
イッチ80を含む。各中央段スイッチ80から16個の出力ス
イッチ接続82が出力スイッチ84のような出力スイッチに
達する。各出力スイッチ84は、図１のＩ／Ｏシェルフ70
のようなＩ／Ｏシェルフに接続する出力ゲート86のよう
な16個の出力ゲートを提供する。全ての出力ゲート86
は、各時間スロットに対して図１の時間スロット・Ｉ／
Ｏシェルフ接続68を形成する。
【００１１】本発明の接続技術を使用して入力ゲート76
と出力ゲート86との間に接続が直接形成される。この技
術は、ルートスルー入力スイッチ74、中央スイッチ80、
および最初にマトリクス72の最多使用部分を、また最後
にマトリクス72の最少使用部分をを使用することを試み
る出力スイッチ84を使用することによって接続を開始す
る。マトリクス72の再構成が必要な場合に、所望の接続
を形成することができるマトリクスの重く負荷された部
分を使用することによって、好ましい実施例の再構成プ
ロセスは最も小さい数の予め存在する接続と素子を遭遇
させる。これはマトリクス再構成の必要な計算の量を最
小化する。
【００１２】好ましい実施例は、再構成が時間ドメイン
において必要なときに専用時間スロットを使用する。例
えば、図１を参照すると、 128番目の時間スロットは、
マトリクス50の再構成中に使用するための予備の時間ス
ロットとして専用化されている。同様に、空間ドメイン
において、再構成は専用または予備の中央スイッチを使
用する。例えば、図２を参照すると、中央スイッチ17は
専用または予備の中央スイッチである。本発明の接続技
術は、再構成可能に遮断された状況が存在している場合
に、専用または予備素子（時間ドメインにおける専用ま
たは予備のいずれかの時間スロット、或は空間ドメイン
における専用中央段スイッチ）を自動的に使用する。
【００１３】図３は、図２のＮ（17，16，16）マトリク
ス72は表記Ｎ（ｍ，ｎ，ｒ）が構成を示したマトリクス
88に一般化されたことを示す。Ｎ（17，16，16）マトリ
クス16の取決めに続いて、一般化された表記Ｎ（ｍ，
ｎ，ｒ）は一般化されたマトリクス88を表わす。Ｎ
（ｍ，ｎ，ｒ）の表記において、ｍはｒｘｒ中央段スイ
ッチの数に等しい（各ｎＸｍ個の入力段からの出力の数
および各ｍＸｎ個の出力段スイッチへの入力の数だけで
なく）；ｎは各ｎＸｍ個の入力段スイッチへの入力の数
に等しい（各ｍＸｎ個の出力段スイッチからの出力の数
だけでなく）；およびｒはｎＸｍ個の入力段スイッチの
数に等しい（ｍＸｎ個の出力段スイッチの数だけでな
く）。マトリクス88においてｍは少なくともｎ＋１に等
しいことにも留意されたい。所定のｎに対するｍについ
てのこの制限は、少なくとも１つの予備の中央段スイッ
チが存在していることを保証する。
【００１４】特に図３を参照すると、一般化されたマト
リクス88はｍ個の出力接続94を有する入力スイッチ92の
ような入力スイッチに接続されたｎ個の入力ゲート90を
有する。一般化されたマトリクス88において、例えばｒ
個の入力スイッチ92が存在している。入力スイッチ・中
央スイッチ接続94は、各中央スイッチ96がｒ個の中央ス
イッチ接続94を受け、ｒ個の出力接続98を供給する中央
スイッチ96のようなｒＸｒ中央スイッチに接続する。図
３の例において、ｍ個の中央スイッチ96が存在してい
る。中央スイッチ96からの各中央スイッチ・出力スイッ
チ接続98は出力スイッチ 100に接続する。各出力スイッ
チ 100はｍ個の中央スイッチ・出力スイッチ接続98を受
け、出力ゲート102 のようなｎ個の出力ゲートに出力す
る。
【００１５】図２のＮ（17，16，16）マトリクス72およ
び図３のＮ（ｍ，ｎ，ｒ）マトリクス88はそれぞれ所定
のマトリクスの状態および任意の所定の未使用の入力ゲ
ート76または90および出力ゲート86または102 の対に対
して、マトリクス内の既存の接続が各未使用の対を接続
させるために、必要ならば新しい通路に再度割当てられ
る場合、再構成可能なマトリクスと呼ばれている。マト
リクスは、ｍ≧ｎの場合にのみ再構成可能である。表示
（ｍ，ｎ，ｒ）によって示された回路網中の表記を簡単
にするために、表記Δ（ｍ，ｎ，ｒ）は入力および出力
ゲートの未使用の対を接続するために再配列されなけれ
ばならない接続の数を示す。ポールの方法はプロパティ
からΔ（ｎ，ｎ，ｎ）≦ｎ−１を得る。換言すると、Ｎ
（ｎ，ｎ，ｎ）マトリクスに対して、未使用の出力ゲー
トに未使用の入力ゲートを接続するために最大でｎ−１
個の接続を移動する必要がある。このプロパティの特定
の適用は、例えば図２のマトリクス72に対して再構成が
未使用の出力ゲートに未使用の入力ゲートを接続するた
めに最大でｎ−１＝17−１＝16個の接続変化を必要とす
ることを意味する。
【００１６】以下の論議において、図４は好ましい実施
例を理解するための表記を導入する。図５は、本発明の
直接接続方法およびシステムの基本概念を示すフローチ
ャートを提供する。図６乃至図１４は、３つの中央段空
間マトリクス56のマトリクス72の再構成可能に遮断され
た状況が存在してる時の方法およびシステムの動作の一
例を示す。本発明をさらに詳細に理解するために、方法
およびシステムの動作は、再構成可能に遮断された状況
において直接接続を実行する能力を有する簡単化された
Ｎ（５，４，４）再構成可能なマトリクスを使用する図
１５乃至図３４によって説明される。
【００１７】図４において、本発明を理解するのに有効
な表記は、図３のマトリクス88のような空間ドメインマ
トリクス中に存在する接続を表すために方形マトリクス
110を使用する。方形マトリクス110 は、入力スイッチ
（図３の入力スイッチ92のような）を示す行112 および
出力スイッチ（図３の出力スイッチ100 のような）を示
す列114 を有する。図４の簡単化された例は行112 およ
び列114 の数が８に等しい場合を示す。図２のＮ（17，
16，16）マトリクスに完全に対応するために、図５は入
力スイッチ74を表す16行および出力スイッチ84のような
出力スイッチを表す16列を有するマトリクスを示すこと
ができることに留意されたい。マトリクス位置116 のよ
うな各方形マトリクス位置内には、現れるｍ個の可能な
シンボルが存在している。これらのｍ個のシンボルは、
図３の中央段スイッチ96のような中央スイッチに対応す
る。例えば、マトリクス位置116 は図３に示された中央
段スイッチ96のそれぞれに対して１つづつのｍ個の可能
なエントリィを有する。
【００１８】図４において、３が行表示である、すなわ
ち行３が参照符号118 を有し、１が列位置である、すな
わち列１が参照符号120 を有する順序対（３，１）はマ
トリクス位置116 を示す。マトリクス位置（３，１）に
おけるエントリィＢ（１≦Ｂ≦ｍ）は、入力スイッチ３
から中間スイッチＢを通って出力スイッチ１への接続に
対応する。参照矢印122 が指している空マトリクス位置
（３，２）のようなマトリクス位置中の無エントリィ
は、入力スイッチ３と出力スイッチ２との間に接続がな
いことを示す。
【００１９】例えば図３を参照すると、各入力スイッチ
92へのｎ個の入力ゲート90および各出力スイッチ100 か
らのｎ個の出力ゲート102 だけが存在しているため、ｎ
個のシンボルだけが任意の行112 または列114 に現れ
る。各入力スイッチ92は各中央スイッチ96への１つの接
続94だけを有しているため、任意の行112 中に２つの同
じシンボルはない。同様に、各出力スイッチ100 は各中
央スイッチ96からの１つの接続98だけを有している。任
意の列114 中に２つの同じシンボルはない。図４の表記
により、これらの制限を満足させる方形マトリクス110
は、論理的エントリィだけを有しているため“論理的”
であると言われる。
【００２０】行１によって示された入力スイッチ１のよ
うな入力スイッチへの入力ラインの全てが既に接続され
ている場合、小さい遮断が発生することに留意された
い。これは、行１中にｎ個のシンボル（例えば、図２の
場合において16個のシンボル）を有することに対応す
る。同様に、例えば出力スイッチ３への出力ラインの全
てが既に接続されている場合、列３中のｎ個のシンボル
に対応する（例えば、図２の例に対して16個のシンボ
ル）、図２の回路網マトリクス72および図３の回路網マ
トリクス88は小規模に遮断され、方形マトリクス110 は
この事実を表す。
【００２１】図５において、フローチャート140 は本発
明の好ましい実施例のステップおよび機能を示す。開始
ステップ142 で始まった後、質問ブロック144 が１対の
ポートが接続のために与えられたか否かを最初に質問す
る。図３の例において、このステップは未使用の出力ゲ
ート102 に接続する未使用の入力ゲート90が存在するか
否かを質問することである。このような対が存在してい
る場合、ブロック146に進み、時間ドメイン接続を開始
する。１対のポートが接続のために与えられていない場
合には、流れは以下に説明されるブロック148 に進む。
開始時間ドメインステップ146 において、流れは接続に
利用できる最も低い番号の時間スロットを選択するブロ
ック150 に進む。その後、ブロック152 において空間ド
メイン動作は、ステップ154 での接続に利用できる最も
低い番号の中央段入力スイッチを選択するために開始す
る。接続のために最も低い番号の中央段入力スイッチ選
択したため、接続はブロック156 で形成され、方形マト
リクス110 または接続を示す類似した状態表がブロック
158 で更新される。
【００２２】ブロック160 において、空間再構成が必要
であるか否かの質問が発生する。そうならば、流れは再
構成のために２つの中央段スイッチを選択するステップ
であるブロック162 に進む。次に、ブロック164 におけ
るステップは再構成されるべき接続を発見することであ
り、ブロック166 における質問は接続からどの通路が最
少数の再構成を要求するかである。通路Ｘ→Ａが最少数
の再構成を要求した場合、プログラムの流れは通路168
を取る。通路Ｘ→Ｂが最少数の再構成を要求した場合、
プログラムの流れは通路170 を取る。プログラムの流れ
がどの通路を取るかにかかわらず、ステップ172 におい
て接続が“ヒットレスロール”を使用して１時に１つづ
つ再配列される。以下の論議において、用語“ヒットレ
スロール”が定められる。また、流れは空間ドメイン動
作を終了するためにステップ174に戻る。空間再構成が
不要ならば、質問ブロック160 からの流れはブロック17
4の直接空間ドメインステップを終了するように直進す
ることに留意されたい。
【００２３】質問176 において、時間再構成が要求され
るか否かを質問する。そうであるならば、流れは再構成
のために２つの時間スロットを選択するステップ178 に
進む。その後、ブロック180 のステップで配列されるべ
き接続を発見する。ブロック182 において、どの通路が
最少数の再構成を要求するかという質問が発生する。通
路Ｘ→Ａが最少数の再構成を要求した場合、流れは通路
184 に沿って進む。他方において、通路Ｘ→Ｂが最少数
の再構成を要求した場合、流れは通路186 を進む。次の
ステップにおいて、プログラムの流れが通路184 または
186 のいずれを取るかにかかわらず、ステップ188 にお
いて時間ドメインにおいてヒットレスロールを再度使用
して１時に１つづつ接続を再配列する。プログラムの流
れは、時間ドメイン動作を終了するためにステップ190
に進む。質問ブロック176 が時間再構成が不要であった
ことを決定した場合、流れは時間ドメイン終了ブロック
190 に直進することに留意されたい。
【００２４】時間ドメイン終了ブロック190 から、流れ
は接続解除のために１対のポートが与えられるか否かを
決定する質問148 に進む。そうでない場合、流れは前に
説明されたように進むために質問ブロック144 に戻る。
１対のポートが接続解除のために与えられた場合、この
時点でブロック192 ごとに要求に応じて接続を除去し、
その後ステップ194 でのマトリクスに対する接続を反映
したデータ表を更新する。
【００２５】質問196 において、“接続解除後のパック
接続”機能がエネーブルされるか否かを決定する。そう
であるならば、流れは再構成が進行中であるか否かを試
験するために質問198 に進む。答えがイエスであるなら
ば、流れは再構成が進行しなくなるまで通路200 を介し
てループする。図５は任意の必要な再構成の終了に続い
て生じるような接続解除を示しているが、本発明の方法
およびシステムは再構成と並列に接続解除要求を処理す
る。したがって、本発明のシステムが接続解除後に呼び
をパックするように最初にマトリクスの最も使用する部
分に直接接続しようとした場合、ブロック198 の進行中
の再構成の質問が再構成中にパックする試みを阻止す
る。
【００２６】再構成が進行していない場合、質問ブロッ
ク198 から次のステップはステ202で空間でパックされ
たものに対する接続を決定する。フローチャート140 の
次のステップは、ブロック204 でヒットレスロールを使
用して空間ドメイン中で接続をパックすることである。
その後、ブロック206 においてステップは時間的にパッ
クされるべき接続を決定し、その後接続が自動的ヒット
レスロールを使用してブロック206 で時間でパックされ
る。プログラムの流れは、フローチャート140の前に説
明された動作を連続するために点210 に戻る。
【００２７】以下の論議は、図５のフローチャート140
のステップがどのように図４の方形マトリクス110 に関
連しているかを示す。ステップ158 における方形マトリ
クス110 または類似した表を更新した後にそれを取消
し、好ましい実施例の方法は再構成可能に遮断された状
況が存在するか否かを検出する。したがって、マトリク
ス接続構造における専用素子（時間ドメインにおける時
間スロットまたは空間ドメインにおける中央段スイッチ
のいずれか）は、未使用の入力ゲートと未使用の出力ゲ
ートとの間に直接接続を形成するために使用され、再構
成可能な遮断状況の存在は自動的に検出される。
【００２８】ステップ162 および178 は、最少の再構成
を必要とする通路を発見するためにポールの方法を実行
する。特に図４のセル121 のような（ｒ1 ，ｃ1 ）で示
された遮断されたセルにより、Ａが列１ではなく行１に
あり、Ｂが行１ではなく列１にあるか否かのように、全
てのシンボル対（Ａ，Ｂ）を発見するために試験する。
所定の対のシンボル、例えば（Ａ，Ｂ）に対して２つの
可能な再構成シーケンスが存在し、そのうちの１つは短
い。この決定を行うことは空間ドメインにおけるステッ
プ16および時間ドメインにおけるステップ182 の一部分
である。
【００２９】シーケンス“Ｘ→Ａ”は、専用素子（例え
ば、空間ドメインに対する図２の中央段スイッチ17およ
び時間ドメインに対する図１の時間スロット128 ）によ
る直接接続によりスタートし、素子Ａに割当てられる遮
断されたセルで終了するシーケンスを示す。シーケンス
は例えば図４の121 で遮断されたセル（ｒ1 ，ｃ1 ）に
よりスタートすることによって開始する。行ｒ1 中にＢ
は存在しないため、ｒ1 におけるＡの探索が行われる。
行ｒ1 中にはＡが存在していなければならなず、そうで
なければマトリクスは遮断されない。行ｒ1 中のＡが発
見されると、それは円で包囲されるか、タグを付けられ
る。
【００３０】一般に、円で包囲されたＡは（ｒj ，
ｃk ）であり、１≦ｊ，ｋ≦８と仮定する。列ｃk 中の
Ｂに対する探索が発生する。Ｂが列ｃk 中にない場合、
シーケンスは終了し、次のステップは適切にブロック16
4 または180 で再構成されるべき接続を発見することで
ある。Ｂが列ｃk 中に現れた場合、次のステップはＢを
円で包囲して連続することである。円で包囲されたＢが
（ｒk ，ｃj ）の位置にある場合、行ｒk 中のＡに対す
る探索が発生する。シーケンスＸ→Ａは、円で包囲すべ
きＢのない列または円で包囲すべきＡのない行まで円で
包囲する列中のＢと行中のＡとの間で連続的に変化す
る。全てのＡおよび全てのＢが円で包囲されているわけ
ではなく、上記の探索で遭遇させられたものだけである
ことに留意されたい。
【００３１】Ｘ→Ｂシーケンスの発生は以下のように類
似した方法で生じる。例えば図４のブロックされたセル
（ｒ1 ，ｃ1 ）121 でスタートすると、Ａは列１中に存
在せず、したがって列ｃ1 中のＢに対する探索が始ま
る。Ｂは列ｃ1 中になければならず、そうでなければマ
トリクスは遮断されない。その後、工程はそのＢを円で
包囲する。円で包囲されたＢは位置（ｒ3 ，ｃ1 ）にあ
るため、行ｒ3 中のＡに対する探索が始まる。Ａが行ｒ
3 中にない場合、このシーケンスは終了し、プログラム
の流れが空間または時間ドメインに対して適切にステッ
プ164 または180に連続する。そうでなければ、工程は
Ａを円で包囲して連続する。この例において、円で包囲
されたＡは位置（ｒ3 ，ｃ3 ）にあるため、列ｃ3 中の
Ｂに対する探索が開始する。Ｂが列ｃ3 中にない場合、
シーケンスは終了する。そうでなければ、シーケンスは
Ｂを円で包囲して連続する。この工程は、円で包囲すべ
きＢのない列または円で包囲すべきＡのない行が発見さ
れるまで円で包囲する列中のＢと行中のＡとの間で連続
的に変化する。全てのＡおよび全てのＢが円で包囲され
でいるわけではなく、上記の探索で遭遇させられたもの
だけであることに留意されたい。
【００３２】所定の対のシンボル（Ａ，Ｂ）に対して、
次のステップは、最少数の円で包囲されたシンボル（す
なわちＡまたはＢ）を含むシーケンス（Ｘ→Ａシーケン
スまたはＸ→Ｂシーケンスのいずれか）によって発生さ
れた通路を選択することである。このようなシンボル対
の全てに対して、このステップでは最少数の円で包囲さ
れたシンボル（ＡまたはＢのいずれか）を含む対（Ａ，
Ｂ）を選択する。このシーケンスは、再構成マトリクス
の入力から出力まで通路を設定するために必要な最少数
の再構成を決定する。
【００３３】全てのＸ→ＡおよびＸ→Ｂシーケンスを完
全に発生するのではなく、好ましい実施例は最も短いシ
ーケンスを発生する。これは、以降フラッディングアル
ゴリズムと呼ばれる好ましい実施例の技術を使用して空
間ドメインにおけるブロック164 および時間ドメインに
おけるブロック180 において行われる。フラッディング
アルゴリズムは、Ｘ→Ａシーケンスの第１の素子を発見
することによってスタートする。Ｘ→Ａシーケンスが終
了されない場合、Ｘ→Ｂシーケンスの第１の素子が発見
される。その後、Ｘ→Ｂシーケンスが終了されない場
合、Ｘ→Ａシーケンスの次の素子が発見される。このプ
ロセスは、２つのシーケンスの短い方が発生されるまで
連続する。２つのシーケンスの短い方が発生された時点
で、探索が終端する。
【００３４】フラッディングアルゴリズムが終了した点
は、空間ドメインにおけるブロック166 および時間ドメ
インにおけるブロック182 に示されているように最少数
の再構成の通路を決定する。
【００３５】空間ドメインに対するステップ172 および
時間ドメインに対するステップ188において、ヒットレ
スロールを使用して再構成が行われる。上記のステップ
が決定されるＡまたはＢのいずれかの円で包囲されたシ
ーケンスは、いずれが最少数の再構成を生成するかに応
じて適切なＸ→ＡまたはＸ→Ｂロールを使用して遮断さ
れたセルを消去するために変化される。
【００３６】以下の表１は、Ｘ→Ａが結果的に最少数の
接続再構成を生じたときに中央段スイッチの再構成を生
成するために接続を形成するステップを説明する。
【００３７】
【数１】 Ｘ→Ａシーケンスが再少数の再構成を生成した場合、適
切に図４の方形マトリクス110 、図５のステップ172 ま
たは188 を参照すると、接続が予備の中央段スイッチを
通して形成されたことを示す（ｒ1 ，ｃ1 ）の位置に
“Ｘ”を置く（表１において、ステップ１はこの動作を
示す）。円で包囲されたＢに対して、ロールは最初にＸ
´ｓを加算し（ステップ２）、その後円で包囲されたＢ
を除去する（ステップ３）。次に、円で包囲されたＡに
対して、ロールは最初にＢを加え（ステップ４）、その
後円で包囲されたＡを除去する（ステップ５）。その
後、マトリクス中に現れたＸに対して、Ａが最初に加え
られ（ステップ６）、その後Ｘが除去される（ステップ
７）。
【００３８】以下の表２および添付のテキストは、Ｘ→
Ｂが結果的に最少数の接続再構成を生じたときに中央段
スイッチの再構成を生成するために接続を形成するステ
ップを説明する。
【００３９】
【数２】 Ｘ→ＢロールはＸ→Ａロールと同じ方法で行われる。例
えば、第１のステップは接続が予備の中央段を通して形
成されたことを示す位置（ｒ1 ，ｃ1 ）にＸを置くこと
である（表２、ステップ１）。円で包囲されたＡに対し
て、ロールは最初にＸを加え（ステップ２）、その後円
で包囲されたＡを除去する（ステップ３）。次に、円で
包囲されたＢに対して、ロールは最初にＡを加え（ステ
ップ４）、その後円で包囲されたＢを除去する（ステッ
プ５）。その後、Ｘに対して、ロールはＢ´を加え（ス
テップ６）、最後にＸを除去する（ステップ７）。
【００４０】再構成は、ヒットレスロールを行うために
“ヘッドエンドブリッジ”および“受信終了スイッチ”
を使用して、必要に応じてマトリクスの低い番号の素子
に対して実行される（示されたまたは予備素子に配置さ
れた開始接続を含む）。用語ヘッドエンドブリッジおよ
び受信終了スイッチは、以下図１５乃至図３４の例に関
連して図示により限定され、説明される。これらのステ
ップは再構成可能に遮断された状況における次の直接接
続のために予備の素子をクリアおよび準備のできた状態
にしておく。
【００４１】動作 好ましい実施例のプロセスを概略的に説明すると、以下
に示された例は好ましい実施例が再構成可能に遮断され
た状況が空間ドメインに存在しているときにどのように
直接接続を提供するかを示す。時間ドメイン方法は空間
ドメイン方法の構成を理解した時に明らかになる。
【００４２】図６乃至図１４は、好ましい実施例の直接
接続方法の一例を示す。図６の方形マトリクス110 にお
いて、本発明の接続アルゴリズムは専用中央段スイッチ
が入力スイッチ１に対する未使用のリンクおよび出力ス
イッチ１に対する未使用のリンクの両方を有する唯一の
中央段スイッチであることを検出したため、セル（１，
１）は遮断されていると表される。
【００４３】この状況に応答して、接続アルゴリズムは
事実上図６が示すように接続を形成するために（ｒ1 ，
ｃ1 ）にＸを配置する。表記“Ｘ”の使用はここにおい
て再構成可能に遮断された状況における専用または予備
の中央段スイッチの使用を示す。大きいマトリクス構造
の示された専用中央段スイッチが接続アルゴリズムによ
って使用された場合、再構成可能な遮断状況は自動的に
検出される。
【００４４】接続対（１，１）は接続が可能であるため
に再構成可能に遮断されるため、入力スイッチ１とある
中央段スイッチ、例えばＡとの間に未使用のリンクが存
在していなければならない。さらに、出力スイッチ１と
ある中央段スイッチ、例えばＢとの間に未使用のリンク
が存在していなければならない。対（Ａ，Ｂ）は、再構
成に対して考慮されるべき１対の中央段スイッチであ
る。この例において、対（Ａ，Ｂ）は上記の基準に合致
する中央段スイッチのただ１つの対である。対（Ａ，
Ｂ）は探索されるべき対の全ての組を構成するため、
（Ａ，Ｂ）は最少の再構成を必要とする対である。
【００４５】図７は好ましい実施例の直接接続アルゴリ
ズムのＸ→Ａシーケンスを示し、図８はＸ→Ｂシーケン
スを示す。図７および図８は共に好ましい実施例のフラ
ッディングアルゴリズムの動作を示す。例えば、第１の
ステップは図７において行ｒ1 でスタートし、円で包囲
された（ｒ1 ，ｃ2 ）のＡを発見する。図８は、Ｘ→Ｂ
シーケンスを使用し、（ｒ3 ，ｃ1 ）で円で包囲された
Ｂを発見するために列ｃ1 においてスタートするフラッ
ディングアルゴリズムの第２のステップを示す。その
後、列ｃ2 がＢに対して試験される図７において第３の
ステップが発生する。これは、位置（ｒ2 ，ｃ2 ）で発
見され、円で包囲される。Ａは行ｒ2 にないため、この
Ｘ→Ａシーケンスは終了する。図７中の２つのシンボル
は２つの再構成が要求されることを示す。
【００４６】本発明の方法のフラッディングアルゴリズ
ムは第３のステップで終了するが、それが連続する場合
には、図８において行ｒ3 は位置（ｒ3 ，ｃ3 ）におい
て発見されるＡに対して試験される。この工程は円で包
囲すべきＢのない列または円で包囲すべきＡのない行ま
で円で包囲した列中のＢと行中のＡとの間で交互に連続
される。したがって、図８における４つの円で包囲され
たシンボルは例において必要である。
【００４７】Ｘ→Ａシーケンスは２つの再構成だけを、
またＸ→Ｂは４つの再構成を必要としているため、好ま
しい実施例は対（Ａ，Ｂ）に対してＸ→Ａシーケンスを
選択する。対（Ａ，Ｂ）は考慮されているただ１つの中
央段スイッチの対であるため、Ｘ→Ａシーケンスは最少
数の再構成を生成する。
【００４８】次のステップは、前に述べられた“ヒット
レスロール”を使用して再構成を遂行することである。
Ｘ→Ａシーケンスは最少数再構成を生成するため、好ま
しい実施例はこの例においてＸ→Ａロールを使用する。
ヒットレスロールは専用中央段スイッチに配置された開
始接続を含む。このロールはヘッドエンドブリッジおよ
び受信端スイッチを使用して必要な再構成を最初に実行
することによって行われる。
【００４９】図９乃至図１４はＸ→Ａヒットレスロール
の実行を示す。方法は以下のように遮断されたセルを消
去するために前に円で包囲されたシンボルＡおよびＢの
シーケンスを変化する：円で包囲されたＢに対して図９
が示すようにＸを付加する。この例において、このステ
ップは入力スイッチ２から中央段スイッチＢまでの既存
の接続に対して予備のスイッチＸにおける中央段スイッ
チによりヘッドエンドブリッジを、また中央段Ｂから出
力段２までの既存接続に対して中央スイッチＸによる受
信端スイッチを設定することに対応する。
【００５０】次のステップは、図１０が示すように円で
包囲されたＢを除去することである。この例において、
接続が中央段スイッチＸを通って存在し、出力スイッチ
２が良好な信号を受信している場合、次のステップは入
力スイッチ２から中央段スイッチＢを通って出力スイッ
チ２までの接続を得ることである。
【００５１】その後、図１１が示すように、円で包囲さ
れたＡに対してＢを付加する。この例において、このス
テップは入力スイッチ１から中央段スイッチＡまでの既
存の接続に対して中央段スイッチＢによりヘッドエンド
ブリッジを、また中央段スイッチＡから出力段２までの
既存接続に対して中央段スイッチＢによる受信端スイッ
チを設定することに対応する。その後、図１２が示すよ
うに、円で包囲されたＡは除去される。この例におい
て、接続が中央段スイッチＢを通って存在し、出力スイ
ッチ２は良好な信号を受信している場合、次のステップ
は入力スイッチ２から中央段スイッチＡを通って出力ス
イッチ２までの接続を得ることである。
【００５２】次のステップは、図１３に示すようにＸを
含む位置にＡを付加することである。この例において、
これは入力スイッチ２から中央スイッチＸを通って出力
スイッチ２までの接続および入力スイッチ１から中央ス
イッチＸを通って出力スイッチ１までの直接接続両者に
対して中央段スイッチＡを通ってヘッドエンドブリッジ
を設定することに対応する。
【００５３】最後のステップは、図１４に示すようにＸ
を除去することである。この例において、中央段スイッ
チＡを通る各接続が存在し、対応した出力スイッチが良
好な信号を受信する場合、入力スイッチから中央スイッ
チＸを通って対応した出力スイッチまでの対応した接続
が得られる。全ての接続は適切な中央段スイッチに予備
の入力段スイッチＸからロールされるため、予備の中央
段スイッチＸは未使用の状態であることに留意された
い。
【００５４】好ましい方法およびシステムの動作を詳細
に説明してきたが、以下、好ましい実施例の接続路選択
方法およびシステムを説明する。本発明のこの観点の説
明を簡単にするために、さらに図１５の減少されたＮ
（５，４，４）空間マトリクス220 における接続を例と
して検討する。
【００５５】図１５は、初期化後の簡単化されたＮ
（５，４，４）空間マトリクス220 の状態を示す。５番
目の中央段スイッチ224 は、それが専用または予備の中
央段スイッチであることを示すためにＸのラベルを付け
られていることに留意されたい。矢印226 が示すよう
に、細い破線のライン228 は未使用のリンクを示し、連
続ライン230 は使用中のリンクを示し、太い破線のライ
ン232 はスイッチ接続を示す。図１５において任意の出
力に接続された入力は存在しないため、入力段、中央段
または出力段スイッチ接続は存在せず、スイッチ間の全
てのリンクは未使用である。
【００５６】検討されている簡単化されたＮ（５，４，
４）空間マトリクスにより、接続路選択および本発明の
別の目的を達成するためにコンピュータソフトウェアの
構成方法を詳細に示すことは可能である。しかしなが
ら、空間マトリクス220 の寸法はソフトウェア構成の有
効性または適用性を制限しない。コンピュータソフトウ
ェア構成の理解を助けるために、以下の説明では図１６
のマトリクス222 ，234，236 ，238 および240 を処理
するのに適したデータ定義および表記が導入される。接
続を容易に理解するために、図１５は図３の一般化され
たＮ（ｍ，ｎ，ｒ）マトリクス中に現れる入力ゲート9
0、入力段スイッチ92等に対して同じ参照符号を使用す
ることにも留意されたい。以下のデータ定義は、本発明
の方法およびシステムの説明に有効である。
【００５７】ソフトウェア構成において、入力／出力ゲ
ートまたはライン変換が発生する。例えば、接続はＩＬ
−ｍ→ＯＬ−ｎの形態で要求される。換言すると、入力
ラインｍから出力ラインｎである。入力ライン数は、Ｉ
Ｌ−ｍ→Ｉ（ｉ，ｊ）のように入力スイッチ段数ｉおよ
びその入力スイッチ段に対する入力数ｊに変換される。
同様に、出力ライン数はＯＬ−ｎ→Ｏ（ｋ，ｌ）のよう
に出力スイッチ段数ｋおよびその出力スイッチ段に対す
る出力数ｌに変換される。
【００５８】一般的に、 ｉ＝１＋ＱｕｏｔN （ｍ−１） ｊ＝１＋ＲｅｍN （ｍ−１） ｋ＝１＋ＱｕｏｔN （ｎ−１） ｌ＝１＋ＲｅｍN （ｎ−１） によってＩ（ｉ，ｊ）はＩＬ−ｍから決定され、Ｏ
（ｋ，ｌ）はＯＬ−ｎから決定される。ここで、 Ｎ ：第３の（出力）段のスイッチの数に等し
い第１の（入力）段のスイッチの数であり； ＱｕｏｔN ：Ｎで分割された独立変数の整数の商であ
り； ＲｅｍN ：独立変数がＮで分割された後の整数の余
りである。
【００５９】以下の記載およびデータ定義は、本発明の
目的を達成するためにコンピュータ発生マトリクスを提
供するように図１５および図１６を参照して理解され
る。
【００６０】
【数３】 図１６において、図１５のＮ（５，４，４）の例に対す
る空間入力マトリクス222 は、スイッチ92のようなＳＳ
Ｓにおける入力段スイッチの接続を表す４×４マトリク
スである。空間入力マトリクス222 の各行は、入力段ス
イッチ92の１つに対応する。空間入力マトリクス222 の
列は、第１の段スイッチのそれぞれに対する入力ゲート
90に対応する。空間入力マトリクスにおけるエントリィ
は、出力94のような第１の段スイッチの出力に対応す
る。各入力段スイッチの出力は同数の中央段スイッチに
接続されているため、空間入力マトリクス中のエントリ
ィはその特定の入力段スイッチ（行）および入力（列）
が接続される中央段スイッチとして見られる。
【００６１】結果として、以下のステートメントは空間
入力マトリクス222 にｉ番目の第１の段のスイッチのｊ
番目の入力から中央段スイッチｃまでの接続を表示させ
る：
【００６２】
【数４】 空間入力マトリクス222 中のエントリィは、図１５の簡
単な例を使用して０からＸを範囲に定める。０は、接続
が割当てられないことを示す。１乃至４のエントリィは
通常の接続である。５のマトリクス222 中における数字
のエントリィは、この例において図６の“Ｘ”のエント
リィに対応し、予備の中央段スイッチ224 が割当てら
れ、再構成プロセスが含まれることを示す。
【００６３】
【数５】 ５×４マトリクスである空間中央マトリクス234 は、中
央段スイッチ96のような空間ドメインにおける中央スイ
ッチの接続マップを表す。空間中央マトリクスの各行は
中央段スイッチ96の１つに対応する。空間中央マトリク
スの列は、入力94のような中央段スイッチのそれぞれへ
の入力に対応する。空間中央マトリクス中のエントリィ
は、出力98のような中央段スイッチの出力に対応する。
各中央段スイッチ96の出力は同数の出力段スイッチを接
続するため、空間中央マトリクス234 中のエントリィは
その特定の中央段スイッチ（行）、入力列が接続する出
力段スイッチと考えられる。
【００６４】結果として、以下のステートメントは空間
中央マトリクス234 に中央段スイッチ“ｃ”のｊ番目の
入力からＫ番目の出力段スイッチまでの接続を指示させ
る：
【００６５】
【数６】 空間中央マトリクス234 中のエントリィは０から４まで
を範囲とする。０は、接続が割当てられないことを示
す。１乃至４のエントリィは通常の接続である。Ｘ番目
の行中のゼロエントリィ（すなわち、この例において５
番目の行）は予備の中央段スイッチ224 が割当てられ、
再構成プロセスが含まれることを示す。
【００６６】
【数７】 空間出力マトリクス236 は、空間ドメインにおける空間
マトリクスの出力段の接続マップを表した４×４マトリ
クスである。空間出力マトリクス236 の各行は、出力ス
イッチ100 のような出力スイッチの１つに対応する。空
間出力マトリクス236 の各列は、出力ゲート102 のよう
な各出力スイッチからの出力に対応する。空間出力マト
リクス236 中のエントリィは、その出力が接続98のよう
に接続する入力に対応する。各出力スイッチの入力は同
数の中央段スイッチに接続するから、空間出力マトリク
ス236 中のエントリィはその特定の出力スイッチ100
（行）、出力ゲート102 （列）が接続する中央段スイッ
チと考えられる。
【００６７】結果として、以下のステートメントは空間
出力マトリクス236 に中央段スイッチ“ｃ”からからＫ
番目の出力段スイッチのｌ番目の出力までの接続を表示
させる：
【００６８】
【数８】 空間出力マトリクス236 中のエントリィは０からＸまで
を範囲とする。０は、接続が割当てられないことを示
す。１乃至４のエントリィは通常の接続である。Ｘのエ
ントリィ（すなわち、この例において５）は予備の中央
段スイッチ224 が割当てられ、再構成プロセスが含まれ
ることを示す。
【００６９】図１５および図１６を続けて参照すると、
以下の説明は入力ゲートと出力ゲートとの間の未使用の
リンクを表すために好ましい実施例を構成する方法を詳
細に示す。通常の動作において、本発明の接続方法は最
も低い番号の中央段スイッチを通して所定の接続を形成
することを試みる。入力スイッチ92のような所定の入力
段スイッチから出力スイッチ100 のような所定の出力段
スイッチまでの接続を形成するために、入力スイッチ92
から中央スイッチ96までの未使用の入力リンク並びに中
央スイッチ96から出力スイッチ100 までの未使用の出力
リンクが存在する特性を持つ中央段スイッチ96のような
中央段スイッチが存在していなければならない。
【００７０】本発明の方法およびシステムは、２つの異
なるビットマップアレイ（入力リンクに対して１つおよ
び出力リンクに対して１つ）を使用することによって未
使用の入力リンクおよび未使用の出力リンクを追跡す
る。各ビットアレイマップは空間中央マトリクスの各行
の分離した行を有する。この方法は、接続および接続解
除の動作を行うためにビットマップで動作するようにプ
リミティブのグループを使用する。したがって、プリミ
ティブは要求されたときに再構成プロセスを含む。
【００７１】
【数９】 図１５および図１６の例に対して、空間入力の未使用リ
ンクビットマップ238は、空間ドメインにおける入力ス
イッチ92と中央スイッチ96との間の未使用の入力リンク
94を表す４×５ビットアレイである。空間入力の未使用
リンクビットマップ238 の各行は、入力段スイッチ92の
１つに対応する。所定の行（入力段）および列（中央
段）に対する空間入力の未使用リンクビットマップ238
中のエントリィは、入力段と中央段との間における入力
リンク94の未使用状態を示す。１のエントリィは入力リ
ンクが未使用であり、割当てに利用できることを示す。
０値は入力リンクが使用中であり、割当てに利用できな
いことを示す。列Ｘ中の０エントリィは予備の中央段ス
イッチ234 が使用中であり、再構成方法が進行中である
ことを示す。
【００７２】
【数１０】 空間出力未使用リンクビットマップ240 は、空間ドメイ
ンにおける出力と中央スイッチ96との間の未使用出力リ
ンクを表す４×５ビットアレイである。空間出力の未使
用リンクビットマップ240 の各行は、出力段スイッチ10
0 の１つに対応する。所定の行（出力スイッチ）および
列（中央スイッチ）に対する空間出力未使用リンクビッ
トマップ240 中のエントリィは、出力スイッチと中央ス
イッチとの間における出力リンク98の未使用状態を示
す。１のエントリィは出力リンクが未使用であり、割当
てに利用できることを示す。０値は出力リンクが使用中
であり、割当てに利用できないことを示す。列Ｘ中の０
エントリィは予備の中央段スイッチ224 が使用中であ
り、再構成方法が進行中であることを示す。
【００７３】未使用のリンク表示のためのマップを説明
してきたが、以下、接続および接続解除のために空間入
力未使用リンクビットマップ238 および空間出力未使用
リンクビットマップ240 を処理するのに有効なプリミテ
ィブ動作を説明する。
【００７４】
【数１１】 初期化した未使用リンクビットマップのプリミティブ
（スタート動作だけに使用される）は、好ましい実施例
に対して空間入力未使用リンクビットマップ238および
空間出力未使用リンクビットマップ240 の両方を生成す
る。未使用リンクビットマップ中の全てのエントリィは
１に初期化され、全てのリンクが未使用であることを示
す。
【００７５】
【数１２】 このプリミティブは、“Ｉ／Ｏ”パラメータによって特
定されたビットマップのｊ番目の行のｋ番目のビットを
１に設定する。ビットマップがｎ個の素子を含み、ｊの
値がｎを越えた場合、コンピュータはエラーフラッグに
戻る。そうでなければ、ｋ番目の素子は１に設定され
る。
【００７６】
【数１３】 このプリミティブは、“Ｉ／Ｏ”パラメータによって特
定されたビットマップのｊ番目の行のｋ番目のビットを
０に消去（リセット）する。ビットマップがｎ個の素子
を含み、ｊの値がｎを越えた場合、コンピュータはエラ
ーフラッグに戻る。そうでなければ、ｋ番目の素子は０
に設定される。
【００７７】
【数１４】 好ましい方法およびシステムは、利用可能な最も低い番
号の中央段スイッチを使用して入力スイッチ段ｉと出力
スイッチ段ｋとの間を接続する。これは、以降“ポンピ
ング”space n link［ｉ］およびspace out li
nk［ｋ］と呼ぶプロセスによって達成される。すなわ
ち、space in link［ｉ］は、入力段ｉへの未使用の
リンクおよび出力段ｋへの未使用のリンクの両方を持つ
最も低い番号の中央段スイッチｃを決定するためにspac
e out link［ｋ］により論理的に“アンド”処理さ
れる。論理的アンドの結果の第１のゼロでないエントリ
ィのインデクスは、入力段ｉへの未使用リンクおよび出
力段ｋへの未使用リンクの両方を持つ最も低い番号の中
央段スイッチｃである。ｃに対する２つのリンクは、sp
ace in link［ｉ］およびspace out link［ｋ］
において“使用中”として表示され、中央段ｃの数は戻
される。表３はこのプリミィティブ概念の一実施例を示
す。
【００７８】
【数１５】 図１６は、初期化後の実施データマトリクスを示す。接
続路選択マトリクス中の対応したエントリィspace in
mat 222 、space cnt mat 234 およびspace ou
t mat 236 は、例えば図１６に示されている。スイッ
チ接続が存在しないため、全てのエントリィは０であ
る。space in link 238およびspace out link 240
のビットマップの内容は、初期化で示されている通りで
ある。各入力段スイッチおよび各出力段スイッチは各未
使用中央段スイッチに対して１の素子を有していること
に留意されたい。この例において、初期化後に全ての５
つの中央段スイッチは“未使用”として表示される。
【００７９】図１７は、第１の接続後の実施データを示
す。要求された第１の接続は、出力ライン１に入力ライ
ン１を接続すること、さらに簡単にＩＬ−１→ＯＬ−１
であると仮定する。第１のステップは、その入力スイッ
チ段に対する入力スイッチ段数および入力数に入力ライ
ン数を変換することである。この場合、ＩＬ−１→Ｉ
（１，１）である。同様に、出力ライン数はその出力ス
イッチ段に対する出力スイッチ段数および出力数に変換
される。この場合、ＯＬ−１→Ｏ（１，１）である。し
たがって、入力段１と出力段１との間において接続が形
成される。
【００８０】本発明の方法およびシステムは、利用可能
な最も低い番号の中央段スイッチを使用することによっ
て入力段１と出力段１との間に接続を形成することを試
みる。それはこの場合中央段１である。これは、図１６
中のspace out link［１］とspace in link
［１］を比較するために表３のpump list概念を使用す
ることによって達成され、両ビットマップに共通の最も
低い中央段数の未使用の接続を“０”に設定する。その
後、space in mat （ｉ，ｊ）およびspace out
mat （ｋ，ｌ）がその中央段数に等しく設定され、spac
e cnt mat （ｃ，ｊ）がｋに等しく設定される。対
応した空間マトリクスデータエントリィは図１７に示さ
れ、空間マトリクス220 の結果的な状態は図１８に示さ
れている。
【００８１】以下の状態がこの目的を達成する：
【００８２】
【数１６】 接続を付加する工程は、ｎ2 −２接続が図１９に示され
た結果的な空間マトリクスおよび図２０に示された接続
路選択マトリクスデータにより（推定可能に再構成なし
に）形成されるまで連続すると仮定する。
【００８３】その後、ＯＬ−７にＩＬ−13を接続する要
求が受信される。ＯＬ−７にＩＬ−13を接続する要求は
要求接続Ｉ（４，１）→Ｏ（２，３）に変換する。本発
明の方法およびシステムは、この場合に図２０に示され
ているように中央段スイッチ数４である、利用可能な最
も低い番号の中央段スイッチを使用することによって入
力ゲート４と出力ゲート２との間に接続を形成すること
を試みる。表１のpump listマクロは、space out li
nk［２］とspace in link［４］を比較し、両ビット
マップに共通の最も低い中央段数を決定し、両ビットマ
ップ中の“使用中”に未使用の状態を設定する。その
後、space in mat （ｉ，ｊ）およびspace out
mat （ｋ，ｌ）がその中央段数に等しく設定され、spac
e cnt mat （ｃ，ｊ）がｋに等しく設定される。
【００８４】対応した空間マトリクスデータエントリィ
は図２１に示され、空間マトリクスの結果的な状態が図
２２に示されている。このプロセスは上記のような接続
ルーチンから以下の状態を使用して達成される：
【００８５】
【数１７】 次の要求は、ＯＬ−７からＩＬ−13を接続解除すること
である（形成された接続を得る）と仮定する。ＯＬ−７
からＩＬ−13を接続解除する要求は、Ｉ（４，１）→Ｏ
（２，３）を接続解除する要求に変換する。put back
マクロは、入力段４と出力段２との間の接続を破壊し、
後続的な使用のために入力／出力スタック上にフリード
アップ中央段スイッチを数４に戻すことによって接続解
除を達成する。特に、put backマクロはフリードアッ
プ中央段スイッチ数を決定し、space in link［４］
およびspace out link［２］において命令されリン
クされた両リスト上の適切な位置にそれを戻す。その
後、space in mat （ｉ，ｊ）およびspace out
mat （ｋ，ｌ）が０に等しく設定される。
【００８６】対応した空間マトリクスデータエントリィ
は図２３に示されており、空間マトリクスの結果的な状
態は前に図１８に示されたものと同じである。接続解除
は、put backマクロから以下の状態を使用して達成さ
れる。
【００８７】
【数１８】 次に、ＯＬ−12にＩＬ−13を接続する要求を受信すると
仮定する。ＯＬ−12にＩＬ−13を接続する要求は、Ｉ
（４，１）→Ｏ（３，４）接続の要求に変換する。本発
明の方法およびシステムは、利用可能な最も低い番号の
中央段スイッチを使用することによって入力段４と出力
段３との間に接続を形成することを試みる。この場合に
おいて、図２５に示されているようにＸ番目のまたは予
備の中央段スイッチ224 が利用可能な最も低い番号の中
央段スイッチである。
【００８８】前のように、pump listマクロは、図２３
におけるpace out stack ［３］とspace in stac
k ［４］を比較し、両ビットマップに共通の最も低い中
央段数（この場合は中央段スイッチ“Ｘ”である）を決
定し、両ビットマップ中の“使用中”に未使用の状態を
設定する。その後、space ｎ mat （ｉ，ｊ）および
space out mat （ｋ，ｌ）がその中央段数に等しく
設定され、space cnt mat （ｃ，ｊ）がｋに等しく
設定される。５のエントリィはＸ番目の中央段スイッチ
が割当てられ、再構成プロセスが自動的に含まれること
を示す。再構成中の対応した空間マトリクスデータエン
トリィは図２４に示されており、構成中の空間マトリク
スの結果的な状態は図２５に示されている。
【００８９】以下の直接接続状態がこれを達成する：
【００９０】
【数１９】 再構成アルゴリズムの結果として、図２６が示した接続
Ｉ（４，１）→Ｏ（２，１）が中央段スイッチ数２から
中央段スイッチ数４に“ロール”される。このロール
は、図２７に示されているように入力段スイッチ４にお
けるヘッドエンドブリッジと出力段スイッチ２に受信端
スイッチを生成することによってヒットレスに行なわれ
る。正しい通路が出力段スイッチ２において中央段スイ
ッチ４から受信された場合、中央段スイッチ２を通る元
の接続は図２８に示されているようにドロップされ、空
間マトリクスデータが図２９に示されているように更新
される。
【００９１】前のロールは図３１に示されているように
直接接続Ｉ（４，１）→Ｏ（３，４）を行ない、中央段
スイッチ２にロールされるように中央段スイッチＸ224
上にある。
【００９２】このロールは、図３１に示されているよう
に入力段スイッチ４でヘッドエンドブリッジを、また出
力段スイッチ３で受信端スイッチを生成することによっ
てヒットレスに行われる。正しい通路が出力段スイッチ
３において中央段スイッチ２から受信された場合、中央
段Ｘ224 を通る元の接続はドロップされる。
【００９３】予備の中央段スイッチから直接接続Ｉ
（４，１）→Ｏ（３，４）をロールすることは、この接
続に対して再構成プセスを完了する。このプロセスは、
再構成可能な遮断状況が発生した場合、次の接続のため
に予備の中央段スイッチを消去および準備させておくこ
とに留意されたい。図３２は、再構成後の空間マトリク
スの結果的な状態を示す。図３３は、再構成後の対応し
た空間マトリクスデータエントリィを示す。
【００９４】図３４において、好ましい実施例の再構成
アスペクトは上記に示された例に適応される。好ましい
実施例が直接接続を形成するために専用中央段スイッチ
224を使用すると、好ましい実施例のシステムは再構成
プロセスを自動的に含む。最初に、システムは再構成プ
ロセスに関与する２つの中央段スイッチを決定する。こ
れは、以下再度述べられるポールの方法を使用して達成
される。
【００９５】（ｒ1 ，ｃ1 ）が遮断された場合、どの対
が最少の変化を要求するかを発見するためにＡが列ｃ1
でなく行ｒ1 にあり、Ｂがｒ1 でなくｃ1 にあるような
全てのシンボル対（Ａ，Ｂ）を試験する。その後、方法
がその対で変化アルゴリズムを実行する。
【００９６】図２５の空間マトリクスの例を参照する
と、最初に図４のフォーマットに図２４中のspace cn
t mat マトリクスデータを変換することが好ましい。
図３４は、この変換の結果を示す。
【００９７】専用中央段スイッチの使用は、図３４の
（ｒ4 ，ｃ3 ）中のＸによって示される。次のステップ
は、Ａが列ｃ3 でなく行ｒ4 にあり、Ｂがｒ4 でなくｃ
3 にあるような全てのシンボル対（Ａ，Ｂ）を発見する
ことである。この例において、行ｒ4 中に２があるが、
列ｃ3 にはないため、Ａは２に設定される。同様に、列
ｃ3 中に４があるが、行ｒ4 にはないため、Ｂは４に設
定される。Ａに対して１つの値だけおよびＢに対して１
つの値だけが存在しているため、最少の変化を要求する
（Ａ，Ｂ）対は明らかに対（２，４）である。
【００９８】シンボル（Ａ，Ｂ）の所定の対に対して、
２つの可能な再構成シーケンスが存在する。これら２つ
のうちの１つは一般に短い。この例に対して、以下のス
テップがＸ→ＡおよびＸ→Ｂを発生する。
【００９９】Ｘ→Ａシーケンスは予備の素子を通る直接
接続によりスタートし、この場合素子Ａまたは２に割当
てられる遮断されたセルで終了する。遮断されたセル
（ｒ3，ｃ4 ）によりスタートすると、行ｒ3 に４はな
いため、このステップは行ｒ3中の２の周囲の円を要求
する。円で包囲された２は（ｒ4 ，ｃ2 ）にある。その
後、列ｃ2 中の４の探索が必要である。４がないため、
このシーケンスは終了する。（全ての２が円で包囲され
ていないことに留意されたい。）Ｘ→Ｂシーケンスは専
用素子224 を通る直接接続によりスタートし、素子Ｂま
たは４に割当てられる遮断されたセルで終了する。遮断
されたセル（ｒ3 ，ｃ4）によりスタートすると、列ｃ
4 に２はないため、円がｃ4 中の２の回りを巡る。円で
包囲された４は（ｒ3 ，ｃ3 ）にある。その後、列ｒ3
中の２の探索が発生する。２がないため、このシーケン
ス発生プロセスは終了する。（全ての４が円で包囲され
ていないことに留意されたい。）フラッディングアルゴ
リズムは、Ｘ→Ａシーケンスの第１の素子を発見するこ
とによってスタートする。Ｘ→Ａシーケンスが終了され
ていない場合、Ｘ→Ｂシーケンスの第１の素子が発見さ
れる。Ｘ→Ｂシーケンスが終了されていない場合、Ｘ→
Ａシーケンスの次の素子が発見される。このプロセス
は、２つのシーケンスのうちの短い方が終了する間で続
く。（したがって、図３４に示されたＸ→Ｂシーケンス
は本当は発生されない。ここでは、それは別の通路の説
明として示されている。）要約すると、通信マトリクス
を通る最善の接続路または接続構造を選択する方法およ
びシステムが提供され、この通信マトリクスでは入力段
アレイは入力スイッチを通る中央段への入力ゲ−トの割
当てを表し、入力段スイッチを入力ゲ−トと中心段スイ
ッチに関連づける値を有し、中心段アレイは出力段およ
び入力段との間の中心段スイッチの接続を表し、出力段
アレイは出力段接続を表し出力段スイッチを出力ゲ−ト
および中心段スイッチに関連づける値を有し、未使用入
力アレイは未使用入力ゲ−トを表し、未使用出力アレイ
は未使用出力ゲ−トを表し、ここで最善の接続路または
構造は予め定められた入力ゲ−トと予め定められた出力
ゲ−トとの間の未使用接続を有する最善の中心段スイッ
チを決定するため入力段アレイと出力段アレイをポンプ
することにより決定される。本発明の１つの重要な点は
再構成可能な通信マトリクスの再構成可能に遮断した状
態の存在を識別することにおける使用である。
【０１００】上記の結果として、本発明は上記の実施例
を参照して説明されているが、この説明は制限を与える
という意味ではない。当業者は、上記の説明を参照する
ことにより示された実施例の種々の修正および本発明の
別の実施形態を認識するであろう。したがって、添付さ
れた特許請求の範囲は本発明の技術的範囲内におけるこ
のような修正をカバーするものであると考えられる。
【図面の簡単な説明】
【図１】内蔵された３段空間マトリクス（ＳＳＳ）を備
えた５段接続回路網（ＴＳＳＳＴ）の概略図。
【図２】図１の５段ＴＳＳＳＴ回路網に論理上内蔵され
た３段接続回路網のさらに詳細な概略図。
【図３】Ｎ（ｍ，ｎ，ｒ）の場合に一般化された３段接
続回路網の概略図。
【図４】好ましい実施例を理解するための説明図。
【図５】好ましい実施例の方法を示したフロー図。
【図６】好ましい実施例のシーケンス発生部分の一例を
示した図。
【図７】好ましい実施例のシーケンス発生部分の一例を
示した図。
【図８】好ましい実施例のシーケンス発生部分の一例を
示した図。
【図９】好ましい実施例のシーケンス発生部分の一例を
示した図。
【図１０】好ましい実施例のシーケンス発生部分の一例
を示した図。
【図１１】好ましい実施例のシーケンス発生部分の一例
を示した図。
【図１２】好ましい実施例のシーケンス発生部分の一例
を示した図。
【図１３】好ましい実施例のシーケンス発生部分の一例
を示した図。
【図１４】好ましい実施例のシーケンス発生部分の一例
を示した図。
【図１５】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図１６】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図１７】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図１８】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図１９】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２０】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２１】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２２】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２３】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２４】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２５】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２６】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２７】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２８】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図２９】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図３０】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図３１】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図３２】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図３３】好ましい実施例の簡単な空間ドメインの一例
を示した図。
【図３４】好ましい実施例の簡単な空間ドメインの一例
を示した図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 通信マトリクスを通る接続路の選択方法
    において、 入力段アレイを使用して入力スイッチを通る入力ゲ−ト
    への中央段スイッチの割当てを表し、 中央段アレイを使用して入力段および出力段との間の中
    央段スイッチの接続を表し、 出力段アレイにより出力段スイッチを通る出力ゲ−トへ
    の中央段スイッチの割当てを表し、 未使用の入力リンクアレイによる前記中央段スイッチへ
    の未使用の入力スイッチリンクと、未使用の出力リンク
    アレイによる前記中央段スイッチからの未使用の出力ス
    イッチリンクを表し、 予め定められた入力ゲ−トと予め定められた出力ゲ−ト
    との間の未使用の接続を有する最善の中央段スイッチを
    決定するために前記未使用の入力リンクアレイと前記未
    使用の出力リンクアレイからの情報を使用して前記入力
    段アレイと前記出力段アレイと前記中央段アレイとをポ
    ンプし、 前記未使用の入力リンクアレイと前記未使用の出力リン
    クアレイを使用して前記未使用の入力スイッチリンクと
    前記未使用の出力スイッチリンクを追跡する段階からな
    ることを特徴とする通信マトリクスを通る接続路の選択
    方法。
  2. 【請求項２】 通信マトリクスを通る接続路を選択する
    システムにおいて、 入力スイッチを通る入力ゲ−トへの中央段スイッチの割
    当てを表す入力段アレイと、 入力段および出力段との間の中央段スイッチの接続を表
    す中央段アレイと、 出力段スイッチを通る出力ゲ−トへの中央段スイッチの
    割当てを表す出力段アレイと、 中央段スイッチへの未使用の入力リンクを表す未使用入
    力リンクアレイと、 中央段スイッチからの未使用の出力リンクを表す未使用
    出力リンクアレイと、 予め定められた入力ゲ−トと予め定められた出力ゲ−ト
    との間の未使用の接続を有する最善の中央段スイッチを
    決定するために前記未使用の入力リンクアレイと前記未
    使用の出力リンクアレイからの情報を使用して前記入力
    段アレイと前記出力段アレイをポンプするポンプ手段
    と、 前記未使用入力リンクアレイを使用して前記未使用入力
    スイッチリンクを、および前記未使用出力リンクアレイ
    を使用して前記未使用出力スイッチリンクを追跡する追
    跡手段とを具備していることを特徴とする通信マトリク
    スを通る接続路を選択するシステム。
  3. 【請求項３】 通信マトリクスを通る接続路を選択する
    方法において、 入力段アレイを用いて入力スイッチを通る入力ゲ−トへ
    の中央段スイッチの割当てを表し、 中央段アレイにより入力段スイッチおよび出力段スイッ
    チとの間の中央段スイッチの接続を表し、 出力段アレイにより出力スイッチを通る出力ゲ−トへの
    中央段スイッチの割当てを表し、 予め定められた入力ゲ−トスイッチと前記最善の中央段
    スイッチとの間の未使用入力リンクと、前記最善の中央
    段スイッチと予め定められた出力段ゲ−トとの間の未使
    用の出力リンクとの両者を有する最善の中央段スイッチ
    を決定するために前記入力段アレイ、前記出力段アレ
    イ、前記中央段アレイをポンプする段階を有することを
    特徴とする通信マトリクスを通る接続路の選択方法。
  4. 【請求項４】 通信マトリクスを通る最善の接続路構造
    を選択するシステムにおいて、 入力スイッチを通る入力ゲ−トへの中央段スイッチの割
    当てを表す入力段アレイと、 入力段および出力段との間の中央段スイッチの接続を表
    す中央段アレイと、 出力ゲ−トへの出力段スイッチを表す出力段アレイと、 予め定められた入力ゲ−トと前記最善の中央段スイッチ
    との間の未使用入力リンクと、前記最善の中央段スイッ
    チと予め定められた出力段ゲ−トとの間の未使用の出力
    リンクとの両者を有する最善の中央段スイッチを決定す
    るために前記入力段アレイ、前記出力段アレイ、前記中
    央段アレイをポンプするポンプ手段とを有することを特
    徴とする通信マトリクスを通る接続路の選択方法。
  5. 【請求項５】 通信マトリクスを通る接続形態を選択す
    る方法において、 入力段アレイを使用して入力スイッチを通る入力ゲ−ト
    への中央段スイッチの割当てを表し、 中央段アレイによって入力段および出力段との間の中央
    段スイッチの接続を表し、 出力段スイッチを通る出力ゲ−ト段アレイへの中央段ス
    イッチの割当てを表し、 未使用入力リンクアレイの状態指示装置により前記中央
    段スイッチへの未使用入力スイッチリンクを表し、未使
    用出力リンクアレイの状態指示装置により中央段からの
    未使用出力スイッチリンクを表し、 予め定められた入力ゲ−トと前記最善の中央段スイッチ
    との間の未使用入力リンクと、前記最善の中央段と予め
    定められた出力ゲ−トとの間の未使用出力リンクとを有
    する最善の中央段スイッチを決定するために前記入力段
    アレイと前記出力段アレイと前記中央段アレイとを前記
    未使用入力リンクアレイおよび未使用出力リンクアレイ
    の値に応じて関連づける段階を有することを特徴とする
    通信マトリクスを通る接続形態を選択する方法。
  6. 【請求項６】 通信マトリクスを通る接続路を選択する
    システムにおいて、 入力スイッチを通る入力ゲ−トへの中央段スイッチの割
    当てを表す入力段アレイと、 入力段と出力段スイッチとの間の中央段スイッチの接続
    を表し、専用の中央段スイッチを複数の入力段スイッチ
    および出力段スイッチに関連づける要素のセットを具備
    する中央段アレイと、 出力ゲ−トへの出力段スイッチを表す出力段アレイと、 中央段スイッチへの未使用の入力スイッチリンクを表す
    未使用入力リンクアレイと、中央段スイッチからの未使
    用の出力スイッチリンクを表す未使用出力リンクアレイ
    と、 前記未使用入力リンクアレイと前記未使用出力リンクア
    レイからの情報を使用して前記入力段アレイ、前記出力
    段アレイ、前記中央段アレイを関連づけ、最善の中央段
    スイッチを決定する手段とを具備し、前記最善の中央段
    スイッチは潜在的に前記専用の中央段スイッチを含み、
    予め定められた入力ゲ−トと予め定められた出力ゲ−ト
    との間の未使用の接続を有することを特徴とする通信マ
    トリクスを通る接続路を選択するシステム。
JP5135246A 1992-05-14 1993-05-13 交差接続回路網の接続路選択方法 Ceased JPH0638256A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88359492A 1992-05-14 1992-05-14
US883594 1992-05-14

Publications (1)

Publication Number Publication Date
JPH0638256A true JPH0638256A (ja) 1994-02-10

Family

ID=25382918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5135246A Ceased JPH0638256A (ja) 1992-05-14 1993-05-13 交差接続回路網の接続路選択方法

Country Status (11)

Country Link
US (1) US5408231A (ja)
EP (1) EP0569913B1 (ja)
JP (1) JPH0638256A (ja)
KR (1) KR930024351A (ja)
CN (1) CN1081053A (ja)
AT (1) ATE188321T1 (ja)
CA (1) CA2096208C (ja)
DE (1) DE69327423T2 (ja)
FI (1) FI932177A (ja)
SG (1) SG50629A1 (ja)
TW (1) TW223205B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317310A (en) * 1992-05-14 1994-05-31 Alcatel Network Systems, Inc. Method and system for selecting an optimal rearrangement sequence for a cross-connect communication matrix
ATE231316T1 (de) * 1992-05-14 2003-02-15 Cit Alcatel Verfahren und system zum unmittelbaren anschluss und vermittlung eines digitalen verzweigernetzes
JP3094849B2 (ja) * 1995-06-21 2000-10-03 株式会社日立製作所 並列計算機およびその多段結合網
US5805574A (en) * 1995-07-28 1998-09-08 Motorola, Inc. Adaptive switch resource allocation in a satellite communication system
DE69632786T2 (de) * 1995-08-07 2005-07-14 British Telecommunications P.L.C. Pfadsuche in Kommunikationsnetzwerken
US5754120A (en) * 1995-12-21 1998-05-19 Lucent Technologies Network congestion measurement method and apparatus
US5987027A (en) * 1996-11-08 1999-11-16 Alcatel Cross-connect multirate/multicast SDH/SONET rearrangement procedure and cross-connect using same
DE19742656C2 (de) * 1997-09-26 2003-02-27 Ericsson Telefon Ab L M Verfahren und Vorrichtung zum Steuern einer Vermittlungsvorrichtung
SE515666C2 (sv) * 1998-07-17 2001-09-17 Ericsson Telefon Ab L M Pålitlig och robust ATM-växel
US6195553B1 (en) 1999-04-20 2001-02-27 Analytical Graphics, Inc. Method and apparatus for determining optimal paths among objects of a communications network
KR100332410B1 (ko) * 1999-09-28 2002-04-13 서평원 유사 클로즈 네트워크에서의 가상컨테이너 신호들의 복합경로 탐색방법
GB2365660A (en) * 2000-03-10 2002-02-20 British Telecomm Circuit switching
US6870838B2 (en) 2000-04-11 2005-03-22 Lsi Logic Corporation Multistage digital cross connect with integral frame timing
US7260092B2 (en) 2000-04-11 2007-08-21 Lsi Corporation Time slot interchanger
US7301941B2 (en) * 2000-04-11 2007-11-27 Lsi Corporation Multistage digital cross connect with synchronized configuration switching
US20030058848A1 (en) * 2000-04-11 2003-03-27 Velio Communications, Inc. Scheduling clos networks
IL136176A (en) 2000-05-16 2004-02-19 Lightscape Networks Ltd Rearrangement of data streams
US7111073B1 (en) * 2000-05-30 2006-09-19 Cisco Technology, Inc. Apparatus for estimating delay and jitter between network routers
US6868068B1 (en) 2000-06-30 2005-03-15 Cisco Technology, Inc. Method and apparatus for estimating delay and jitter between network routers
US6816487B1 (en) * 2000-07-20 2004-11-09 Nortel Networks Limited Mapping of high bandwidth connections in a multi-stage switch
US6912203B1 (en) 2000-07-31 2005-06-28 Cisco Technology, Inc. Method and apparatus for estimating delay and jitter between many network routers using measurements between a preferred set of routers
US6614904B1 (en) * 2000-08-09 2003-09-02 Alcatel Apparatus and method for effecting a communication arrangement between switch arrays
US6687253B1 (en) * 2000-10-19 2004-02-03 Interactic Holdings, Llc Scaleable wormhole-routing concentrator
US20020159468A1 (en) * 2001-04-27 2002-10-31 Foster Michael S. Method and system for administrative ports in a routing device
US7346049B2 (en) 2002-05-17 2008-03-18 Brian Patrick Towles Scheduling connections in a multi-stage switch to retain non-blocking properties of constituent switching elements
CN1323496C (zh) * 2002-05-23 2007-06-27 中兴通讯股份有限公司 同步数字体系光传输系统中电路业务自动指配的方法
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US7330428B2 (en) 2002-12-11 2008-02-12 Lsi Logic Corporation Grooming switch hardware scheduler
US7958295B1 (en) * 2005-03-31 2011-06-07 Pmc-Sierra Us, Inc. Method and apparatus for finding subset maxima and minima in SAS expanders and related devices
WO2009023563A1 (en) * 2007-08-10 2009-02-19 Smith Robert B Path redundant hardware efficient communications interconnect system
TWI350486B (en) 2007-11-26 2011-10-11 Ind Tech Res Inst Biometrics method and apparatus and biometric data encryption method thereof
US7860100B2 (en) * 2008-10-01 2010-12-28 Cisco Technology, Inc. Service path selection in a service network
US8442043B2 (en) * 2008-12-29 2013-05-14 Cisco Technology, Inc. Service selection mechanism in service insertion architecture data plane
US8798077B2 (en) * 2010-12-29 2014-08-05 Juniper Networks, Inc. Methods and apparatus for standard protocol validation mechanisms deployed over a switch fabric system
US8780896B2 (en) 2010-12-29 2014-07-15 Juniper Networks, Inc. Methods and apparatus for validation of equal cost multi path (ECMP) paths in a switch fabric system
US8743885B2 (en) 2011-05-03 2014-06-03 Cisco Technology, Inc. Mobile service routing in a network environment
US20130227190A1 (en) * 2012-02-27 2013-08-29 Raytheon Company High Data-Rate Processing System
US9794379B2 (en) 2013-04-26 2017-10-17 Cisco Technology, Inc. High-efficiency service chaining with agentless service nodes
DE102013019643A1 (de) * 2013-11-22 2015-05-28 Siemens Aktiengesellschaft Zweistufiger Kreuzschienenverteiler und Verfahren zum Betrieb
US9379931B2 (en) 2014-05-16 2016-06-28 Cisco Technology, Inc. System and method for transporting information to services in a network environment
US9479443B2 (en) 2014-05-16 2016-10-25 Cisco Technology, Inc. System and method for transporting information to services in a network environment
US10417025B2 (en) 2014-11-18 2019-09-17 Cisco Technology, Inc. System and method to chain distributed applications in a network environment
USRE48131E1 (en) 2014-12-11 2020-07-28 Cisco Technology, Inc. Metadata augmentation in a service function chain
US9660909B2 (en) 2014-12-11 2017-05-23 Cisco Technology, Inc. Network service header metadata for load balancing
US9762402B2 (en) 2015-05-20 2017-09-12 Cisco Technology, Inc. System and method to facilitate the assignment of service functions for service chains in a network environment
US11044203B2 (en) 2016-01-19 2021-06-22 Cisco Technology, Inc. System and method for hosting mobile packet core and value-added services using a software defined network and service chains
US10187306B2 (en) 2016-03-24 2019-01-22 Cisco Technology, Inc. System and method for improved service chaining
US10931793B2 (en) 2016-04-26 2021-02-23 Cisco Technology, Inc. System and method for automated rendering of service chaining
US10419550B2 (en) 2016-07-06 2019-09-17 Cisco Technology, Inc. Automatic service function validation in a virtual network environment
US10320664B2 (en) 2016-07-21 2019-06-11 Cisco Technology, Inc. Cloud overlay for operations administration and management
US10218616B2 (en) 2016-07-21 2019-02-26 Cisco Technology, Inc. Link selection for communication with a service function cluster
US10225270B2 (en) 2016-08-02 2019-03-05 Cisco Technology, Inc. Steering of cloned traffic in a service function chain
US10218593B2 (en) 2016-08-23 2019-02-26 Cisco Technology, Inc. Identifying sources of packet drops in a service function chain environment
US10361969B2 (en) 2016-08-30 2019-07-23 Cisco Technology, Inc. System and method for managing chained services in a network environment
US10225187B2 (en) 2017-03-22 2019-03-05 Cisco Technology, Inc. System and method for providing a bit indexed service chain
US10257033B2 (en) 2017-04-12 2019-04-09 Cisco Technology, Inc. Virtualized network functions and service chaining in serverless computing infrastructure
US10884807B2 (en) 2017-04-12 2021-01-05 Cisco Technology, Inc. Serverless computing and task scheduling
US10178646B2 (en) 2017-04-12 2019-01-08 Cisco Technology, Inc. System and method to facilitate slice management in a network environment
US10333855B2 (en) 2017-04-19 2019-06-25 Cisco Technology, Inc. Latency reduction in service function paths
US10554689B2 (en) 2017-04-28 2020-02-04 Cisco Technology, Inc. Secure communication session resumption in a service function chain
US10735275B2 (en) 2017-06-16 2020-08-04 Cisco Technology, Inc. Releasing and retaining resources for use in a NFV environment
US10798187B2 (en) 2017-06-19 2020-10-06 Cisco Technology, Inc. Secure service chaining
US10397271B2 (en) 2017-07-11 2019-08-27 Cisco Technology, Inc. Distributed denial of service mitigation for web conferencing
US10673698B2 (en) 2017-07-21 2020-06-02 Cisco Technology, Inc. Service function chain optimization using live testing
US11063856B2 (en) 2017-08-24 2021-07-13 Cisco Technology, Inc. Virtual network function monitoring in a network function virtualization deployment
US10791065B2 (en) 2017-09-19 2020-09-29 Cisco Technology, Inc. Systems and methods for providing container attributes as part of OAM techniques
US11018981B2 (en) 2017-10-13 2021-05-25 Cisco Technology, Inc. System and method for replication container performance and policy validation using real time network traffic
US10541893B2 (en) 2017-10-25 2020-01-21 Cisco Technology, Inc. System and method for obtaining micro-service telemetry data
US10666612B2 (en) 2018-06-06 2020-05-26 Cisco Technology, Inc. Service chains for inter-cloud traffic

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL284712A (ja) * 1961-11-24
DE1252754B (de) * 1965-07-24 1967-10-26 Standard Elektrik Lorenz Aktien gesellschaft, Stuttgart Zuflenhausen Wege suchnetzwerk zur Ermittlung eines freien Weges durch em Koppelfeld, fur Fern melde-, insbesondere Fernsprechvermittlungsanlagen
SE381548B (sv) * 1974-12-20 1975-12-08 Ellemtel Utvecklings Ab Anordning for omstyrning av veljarnet
US4038497A (en) * 1975-05-12 1977-07-26 Collins Arthur A Hardwired marker for time folded tst switch with distributed control logic and automatic path finding, set up and release
US4394541A (en) * 1981-01-02 1983-07-19 Seiden Lewis J Three stage minimum configuration conditionally non-blocking matrix
US4991168A (en) * 1989-05-08 1991-02-05 At&T Bell Laboratories Concurrent multi-stage network control arrangement
US4993016A (en) * 1989-05-08 1991-02-12 At&T Bell Laboratories Network control arrangement for processing a plurality of connection requests

Also Published As

Publication number Publication date
CA2096208A1 (en) 1993-11-15
KR930024351A (ko) 1993-12-22
US5408231A (en) 1995-04-18
DE69327423T2 (de) 2000-06-08
FI932177A (fi) 1993-11-15
TW223205B (ja) 1994-05-01
DE69327423D1 (de) 2000-02-03
ATE188321T1 (de) 2000-01-15
CA2096208C (en) 2001-07-17
EP0569913A3 (en) 1994-08-24
CN1081053A (zh) 1994-01-19
EP0569913B1 (en) 1999-12-29
EP0569913A2 (en) 1993-11-18
FI932177A0 (fi) 1993-05-13
SG50629A1 (en) 1998-07-20

Similar Documents

Publication Publication Date Title
JPH0638256A (ja) 交差接続回路網の接続路選択方法
US5754120A (en) Network congestion measurement method and apparatus
US4845736A (en) Cross-connect switch and method for providing test access thereto
US7000011B1 (en) Designing interconnect fabrics
US5881048A (en) Method and apparatus for determining maximum network failure spans forrestoration
EP0398543B1 (en) Concurrent multi-stage network control method
EP0397370B1 (en) Network control arrangement for processing a plurality of connection requests
US20040156322A1 (en) Network and method of configuring a network
US5343194A (en) Methods and system for immediately connecting and reswitching digital cross-connect networks
EP0397371A1 (en) Network control arrangement based on topological equivalence
US5369400A (en) Method and system for hitlessly rearranging connections in a cross-connect communications network
US6584073B1 (en) Network topologies
JPH06153249A (ja) デジタル交差接続回路網を直接接続し、再スイッチングする方法およびシステム
US4907253A (en) Cross-connected switch having means for removing switching modules without interrupting service
US7656821B2 (en) Topology discovery and identification of switches in an N-stage interconnection network
US7065076B1 (en) Modular scalable switching networks
JPH0654358A (ja) 交差接続通信マトリクス用の最適な再構成可能なシーケンスを選択する方法およびシステム
US5959975A (en) Method of telecommunications demand-route multiplexing (DEROM)
US7508920B1 (en) Scheduling of automated tests in a telecommunication system
US3935394A (en) Network routing and control arrangement
US4079207A (en) Telecommunication switching system
US7257627B2 (en) Partitioning of a communications network
US11509503B2 (en) Circuit migration sequence generation for network modernization
JPH03154555A (ja) 通信網における経路選択方法およびリンク選択方法
JPH07250356A (ja) 光パス網構成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20040824