JPH0637247A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0637247A
JPH0637247A JP18680292A JP18680292A JPH0637247A JP H0637247 A JPH0637247 A JP H0637247A JP 18680292 A JP18680292 A JP 18680292A JP 18680292 A JP18680292 A JP 18680292A JP H0637247 A JPH0637247 A JP H0637247A
Authority
JP
Japan
Prior art keywords
circuit
semiconductor device
basic
basic circuit
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18680292A
Other languages
Japanese (ja)
Inventor
Nobuhiko Aneba
伸彦 姉歯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18680292A priority Critical patent/JPH0637247A/en
Publication of JPH0637247A publication Critical patent/JPH0637247A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To contrive to give such a self-correcting function as to confine the element characteristics of an element within a previously determinded constant standard to a semiconductor device without making the processing operation of the device interrupt even in the case where the element characteristics of the element constituting the device are fluctuated during the operation of the device. CONSTITUTION:A semiconductor device 10 having an element characteristic self-correcting function is constituted of an element characteristic adjusting circuit 3, which is connected with a fundamental circuit 2 of an element set as to satisfy previously determined characteristics in parallel to the circuit 2 and adjusts the element characteristics of the circuit 2, a decision circuit 5, which has the same constitution as that of the circuit 2 and decides the state of the element characteristics in responce to the output of a reference circuit which constitutes the circuit 2 and detects the state of the element characteristics, and a control circuit 6, which controls at least one side of the circuits 2 and 3 in responce to the output of the circuit 5. Thereby, such a self-correcting function as to confine the element characteristics within a constant standard can be given to the device without making the processing operation of the device interrupt.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関するも
のであり、更に詳しくは、半導体装置の素子特性の変動
にたいして自己補正機能を有する半導体装置に関するも
ので或る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a self-correction function with respect to variations in element characteristics of the semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体集積回路には、高集積化と
共に高精度化が要求されているが、プロセス工程の制御
性の問題による素子特性のばらつき、或いは温度変化、
経時変化等の影響による素子特性の変動が、上記の精度
に対して悪影響を及ぼしている。
2. Description of the Related Art In recent years, semiconductor integrated circuits are required to be highly integrated and highly accurate. However, variations in element characteristics due to controllability problems in process steps or temperature changes,
Fluctuations in device characteristics due to the influence of changes over time have an adverse effect on the accuracy.

【0003】その為、半導体装置の動作に於いて、エラ
ー或いは誤動作が発生して、当該半導体装置の機能が停
止したり、誤った結果が出力される場合が避けられなか
った。従来、係る半導体装置の素子特性のばらつきを補
正、調整する方法としては、例えば、当該半導体装置が
製品として完成される以前の製造工程にある間に、当該
半導体装置の素子特性が、当初の設計通りに発揮されて
いるか、否かを何らかの方法で検出し、当初の設計に対
して差がある場合には、当該半導体装置に別途に調整素
子を附加するか、該半導体装置に予め調整用として配置
されているヒューズを切断するという所謂トリミング方
式で調整を行い、所定の素子特性が発揮される様に調
整、補正を行う事が一般的に実施されていた。
Therefore, it is unavoidable that an error or malfunction occurs in the operation of the semiconductor device, the function of the semiconductor device is stopped, or an incorrect result is output. Conventionally, as a method of correcting and adjusting the variation in the element characteristics of the semiconductor device, for example, while the semiconductor device is in a manufacturing process before it is completed as a product, the element characteristics of the semiconductor device are initially designed. Whether it is exhibited as it is or not is detected by some method, and if there is a difference from the initial design, an adjustment element is added to the semiconductor device separately, or the semiconductor device is used for adjustment in advance. It is generally practiced to perform adjustment by a so-called trimming method in which fuses that are arranged are cut, and to perform adjustment and correction so that predetermined element characteristics are exhibited.

【0004】又、該半導体装置が完成品と成った後に、
該半導体装置の素子特性が、当初の設計に対して差があ
る場合には、該半導体装置を搭載した製品に調整用素子
例えば抵抗或いは容量を外付けする事に依ってその差を
補正する事も行われている。然しながら、係る従来の補
正方法は、一時的なものであり、上記の補正操作を実行
した後に、再び該半導体装置の素子特性が変化した場合
には、再度トリミングを実施したり、LSIの外部に補
正の為の回路を取り付けたりする必要があり、調整作業
が煩雑となると同時に、調整操作の間は、該半導体装置
の機能は停止せざるを得なかった。
Further, after the semiconductor device is completed,
If the element characteristics of the semiconductor device are different from the initial design, the difference is corrected by externally attaching an adjusting element, such as a resistor or a capacitor, to the product in which the semiconductor device is mounted. Has also been done. However, such a conventional correction method is temporary, and when the element characteristics of the semiconductor device are changed again after executing the above-described correction operation, trimming is performed again or the element is external to the LSI. Since it is necessary to attach a circuit for correction, the adjustment work becomes complicated, and at the same time, the function of the semiconductor device has to be stopped during the adjustment operation.

【0005】その為、従来の半導体装置に於いては、当
該素子特性の変動が生じる度にLSI等の半導体装置の
動作を一時中断して、再補正の為の操作を実行する必要
から、当該LSI等の半導体装置の動作の効率、信頼性
を著しく低下させると言う問題が存在していた。
Therefore, in the conventional semiconductor device, it is necessary to temporarily suspend the operation of the semiconductor device such as the LSI and execute the operation for re-correction every time the element characteristic changes. There has been a problem that the operation efficiency and reliability of semiconductor devices such as LSIs are significantly reduced.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、係る
従来技術に於ける問題を解決し、半導体装置の動作中に
半導体装置を構成している素子の素子特性が変動した場
合でも、当該半導体装置の処理動作を中断させることな
く、当該素子の素子特性を予め定められた一定の規格内
に納める様な自己補正機能を有する半導体装置を提供す
るものである。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems in the prior art, and even when the element characteristics of the elements constituting the semiconductor device change during the operation of the semiconductor device, It is intended to provide a semiconductor device having a self-correction function that keeps the element characteristics of the element within a predetermined standard without interrupting the processing operation of the semiconductor device.

【0007】[0007]

【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、自己の素子特性を自己補正する
自己補正機能を有する半導体装置で有って、具体的に
は、予め定められた特性を満足する様設定された素子で
構成された基本回路、該基本回路と並列に接続された該
基本回路の素子特性を調整する素子特性調整回路、該基
本回路と同一の構成を有し、当該基本回路を構成する素
子特性の状態を検出する基準回路、該基準回路の出力に
応答して、該素子特性の状態を判定する判定回路、該判
定回路の出力に応答して該基本回路及び該調整回路の少
なくとも一方を制御する制御回路とから構成されている
素子特性自己補正機能を有する半導体装置である。
In order to achieve the above-mentioned object, the present invention adopts the technical constitution as described below. That is, a semiconductor device having a self-correction function for self-correcting its own element characteristics, and specifically, a basic circuit composed of elements set to satisfy predetermined characteristics, and the basic circuit An element characteristic adjusting circuit connected in parallel with the basic circuit for adjusting the element characteristic, a reference circuit having the same configuration as the basic circuit and detecting a state of an element characteristic forming the basic circuit, the reference circuit Element characteristic comprising a determination circuit for determining the state of the element characteristic in response to the output of the control circuit and a control circuit for controlling at least one of the basic circuit and the adjustment circuit in response to the output of the determination circuit. A semiconductor device having a self-correction function.

【0008】[0008]

【作用】本発明に係る半導体装置に於いては、上記した
技術構成を有しているので、常時当該半導体装置の各素
子(基本回路)の素子特性を前記の基準回路でモニター
して、現在に於ける該素子の素子特性が予め定められた
所定の素子特性規格を逸脱しているか否かを該判定回路
に於いて判断し、その素子特性が、当該規格を逸脱して
いる場合、或いは逸脱する恐れが生じる可能性があると
判断される場合には、該制御回路が当該判定回路の出力
に応答して、該基本回路と素子特性調整回路を構成する
複数の素子のON/OFFを制御して、当該素子の素子
特性を所定の規格値に収まる様に調整操作を実行するも
のである。
Since the semiconductor device according to the present invention has the above-described technical structure, the element characteristics of each element (basic circuit) of the semiconductor device are constantly monitored by the reference circuit, In the determination circuit, it is determined whether or not the element characteristics of the element deviate from a predetermined predetermined element characteristic standard, and if the element characteristic deviates from the standard, or When it is determined that there is a possibility of deviation, the control circuit responds to the output of the determination circuit to turn ON / OFF the plurality of elements that form the basic circuit and the element characteristic adjusting circuit. The control operation is performed so that the element characteristic of the element is adjusted to fall within a predetermined standard value.

【0009】係る該半導体装置内の自己補正機能を発揮
する操作が、常時該半導体装置内で実行されるので、当
該半導体装置が、経時変化した場合、或いは温度変化を
受けた場合でも、素子特性を常に正常な、即ち所定の規
格内に収まる様に自己補正する事が出来るので、半導体
装置の動作の途中で、処理を中断するとか、誤動作を生
ずる様な事態の発生を回避しえるので、半導体装置の処
理構成の効率を大幅に向上させる事が可能となると同時
に該半導体装置に対する信頼性の向上にも大いに寄与す
るものである。
Since the operation for exerting the self-correction function in the semiconductor device is always executed in the semiconductor device, the element characteristics can be maintained even when the semiconductor device changes with time or temperature. Is always normal, that is, it can be self-corrected so that it falls within a predetermined standard, so that it is possible to avoid the occurrence of a situation in which the processing is interrupted or a malfunction occurs during the operation of the semiconductor device. The efficiency of the processing configuration of the semiconductor device can be greatly improved, and at the same time, the reliability of the semiconductor device can be greatly improved.

【0010】[0010]

【実施例】以下に、本発明に係る自己補正機能を有する
半導体装置の具体例を図面を参照しながら詳細に説明す
る。図1は、本発明に係る自己補正機能を有する半導体
装置の原理を説明する図であると同時に本発明に係る該
半導体装置の一具体例の構成を示すブロックダイアグラ
ムである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A specific example of a semiconductor device having a self-correction function according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a diagram for explaining the principle of a semiconductor device having a self-correction function according to the present invention, and is also a block diagram showing a configuration of a specific example of the semiconductor device according to the present invention.

【0011】即ち、図1に於いては、該半導体装置10
に於いて、予め定められた特性を満足する様に設定され
た素子で構成された基本回路2、該基本回路2と並列に
接続された該基本回路2の素子特性を調整する素子特性
調整回路3、該基本回路2と同一の構成を有し、当該基
本回路2を構成する素子特性の状態を検出する基準回路
1、該基準回路1の出力に応答して、該素子特性の状態
を判定する判定回路5、該判定回路5の出力に応答して
該基本回路2及び該調整回路3の少なくとも一方を制御
する制御回路6とから構成されている素子特性自己補正
機能を有する半導体装置10が示されている。
That is, in FIG. 1, the semiconductor device 10 is
In the above, a basic circuit 2 composed of elements set so as to satisfy predetermined characteristics, and an element characteristic adjusting circuit for adjusting the element characteristics of the basic circuit 2 connected in parallel with the basic circuit 2 3, a reference circuit 1 having the same configuration as the basic circuit 2 for detecting the state of the element characteristic forming the basic circuit 2, and determining the state of the element characteristic in response to the output of the reference circuit 1. A semiconductor device 10 having an element characteristic self-correction function, which is composed of a determination circuit 5 for It is shown.

【0012】本発明に於ける該半導体装置10に於ける
該素子の構成は、特に限定されるものではなく、該半導
体装置10が要求されている特性を発揮し得る様に、複
数個の素子が適宜に配置、配線されて所定の演算処理手
段を構成しているもので有れば如何なる構成のもので有
っても良い。従って、本発明に係る該半導体装置に於け
る該素子としては、例えば、バイポーラ型トランジス
タ、或いは電界効果型トランジスタ等で構成されるもの
で有っても良く、各素子に於けるそれぞれのトランジス
タは、その構成、特性、サイズ等は任意に設計されるも
ので有っても良い。
The structure of the elements in the semiconductor device 10 according to the present invention is not particularly limited, and a plurality of elements may be provided so that the semiconductor device 10 can exhibit the required characteristics. May be of any configuration as long as they are appropriately arranged and wired to form a predetermined arithmetic processing means. Therefore, the element in the semiconductor device according to the present invention may be composed of, for example, a bipolar transistor or a field effect transistor, and each transistor in each element is The configuration, characteristics, size, etc. may be designed arbitrarily.

【0013】然しながら、半導体装置の製造工程上の効
率化、工程の簡易化、信頼性の向上、或いは他の素子と
の整合性をうる必要から、係る素子を構成する各トラン
ジスタは、同一構成で略同一特性を有しているものを採
用する事が好ましい。尚、本発明に於ける半導体装置1
0に於いては、該基本回路2は、該半導体装置10に於
ける本来の動作を発揮させる為の基本処理手段を構成す
る回路で有って、又該基準回路1は、該基本回路2と同
一の構成を有するものであり、係る基準回路1に所定の
基準電流を流し、該基準回路1の両端に発生する電圧を
測定する事によって、該基本回路2の素子特性が、如何
なる状態にあるかを判断するものである。
However, since it is necessary to improve the efficiency of the manufacturing process of the semiconductor device, simplify the process, improve reliability, and obtain compatibility with other elements, each transistor forming the element has the same structure. It is preferable to adopt those having substantially the same characteristics. The semiconductor device 1 according to the present invention
At 0, the basic circuit 2 is a circuit that constitutes a basic processing means for exhibiting the original operation of the semiconductor device 10, and the reference circuit 1 is the basic circuit 2. The element characteristic of the basic circuit 2 can be determined by applying a predetermined reference current to the reference circuit 1 and measuring the voltage generated at both ends of the reference circuit 1. It is to determine whether there is.

【0014】つまり、該基準回路1は、ある種のセンサ
ーとしての機能を発揮するものであり、基本的には、該
基本回路2が温度変化或いは経時変化によりその素子特
性が変化すれば、該基本回路2と同一構成を有する該基
準回路1から出力される素子特性を代表する電圧も変化
すると言う事実に基づいて、自己補正機能を実現するも
のである。
That is, the reference circuit 1 functions as a certain kind of sensor, and basically, if the element characteristics of the basic circuit 2 change due to temperature change or aging, The self-correction function is realized based on the fact that the voltage representative of the element characteristic output from the reference circuit 1 having the same configuration as the basic circuit 2 also changes.

【0015】従って、該基本回路2と該基準回路1と
は、互いの素子に於ける素子特性が同一の比率で変化す
る様に構成されている事が必要であり、その為の一例と
して、両者の素子の構成を同一としたものである。又、
本発明に係る半導体装置10に於いては、当該基本回路
1と該素子特性調整回路3とで、該半導体装置10に於
ける素子特性を発揮する為の演算処理手段4を構成して
おり、該演算処理手段4と該基準回路1との間に該判定
回路5と該制御回路6とが配置されていると言う構成を
取っている。
Therefore, it is necessary that the basic circuit 2 and the reference circuit 1 are constructed so that the element characteristics of the elements change at the same ratio. Both elements have the same configuration. or,
In the semiconductor device 10 according to the present invention, the basic circuit 1 and the element characteristic adjusting circuit 3 constitute the arithmetic processing means 4 for exhibiting the element characteristic in the semiconductor device 10. The determination circuit 5 and the control circuit 6 are arranged between the arithmetic processing means 4 and the reference circuit 1.

【0016】本発明に係る半導体装置10の構成を図2
により具体的に説明すると、図2に於いては、本発明に
係る半導体装置10の素子特性を、例えば、コンダクタ
ンスと定め、当該コンダクタンスを予め定められた規格
の範囲内に納める様に制御する為の自己補正機能回路を
構成したものとする。該基本回路2、該素子特性調整回
路3及び該基準回路1が何れも複数個の素子で構成され
ている場合を示しており、特に、本具体例に於いては、
該基本回路2は、2個の素子21、22が並列に配置さ
れており、又該基準回路1も2個の素子11、12が並
列に配置されて構成されている。
The structure of the semiconductor device 10 according to the present invention is shown in FIG.
More specifically, in FIG. 2, the element characteristic of the semiconductor device 10 according to the present invention is defined as, for example, conductance, and the conductance is controlled so as to be within a predetermined standard range. It is assumed that the self-correction function circuit of is configured. The case where the basic circuit 2, the element characteristic adjusting circuit 3, and the reference circuit 1 are all composed of a plurality of elements is shown. Particularly, in the present specific example,
The basic circuit 2 has two elements 21 and 22 arranged in parallel, and the reference circuit 1 also has two elements 11 and 12 arranged in parallel.

【0017】該基本回路2と該基準回路1の素子は、一
つで有っても良く、又2個以上の複数個で構成されてい
ても良い。但し、該両回路の素子の数と配列形状は同一
とする必要がある。更に、該両回路に於いて複数個の素
子を用いた場合には、それらを直列に配置したもので有
っても良く又並列に配列してもので有っても良い。
The elements of the basic circuit 2 and the reference circuit 1 may be one, or may be composed of a plurality of two or more. However, the number of elements and the array shape of both circuits must be the same. Furthermore, when a plurality of elements are used in both circuits, they may be arranged in series or may be arranged in parallel.

【0018】然しながら、本発明に於ける自己補正機能
を発揮させる場合には、当該素子特性の調整、補正の方
向を該素子特性値の増加の方向と減少の方向の何れの方
向にも調整或いは補正しえる様にしておく事が好ましい
ので、その為には、該素子群は、並列に配列されている
事が望ましい。本発明に係る該素子特性調整回路3を構
成する素子群31、32・・・・3n−1、3n−1
は、図2に示す様に並列配列を取るものであり、該素子
群の何れかをON/OFFさせる事によって、該素子特
性調整回路3のコンダクタンスを適宜の値に調整する事
が出来る。
However, in order to exert the self-correction function of the present invention, the direction of adjustment and correction of the element characteristic is adjusted in either the increasing direction or the decreasing direction of the element characteristic value. Since it is preferable that the elements can be corrected, it is desirable that the element groups are arranged in parallel. Element groups 31, 32 ... 3n-1 and 3n-1 that constitute the element characteristic adjusting circuit 3 according to the present invention
2 has a parallel arrangement as shown in FIG. 2, and the conductance of the element characteristic adjusting circuit 3 can be adjusted to an appropriate value by turning ON / OFF any of the element groups.

【0019】該素子特性調整回路3に配置されている各
素子31、32・・・・3n−1、3n−1は、該基本
回路2を構成する各素子21、22とは異なる構成を有
するもので有る。その為に、例えば該素子特性調整回路
3を構成する各素子31、32・・・・3n−1、3n
−1のサイズを異ならせる様にしたものであり、該サイ
ズを異ならせるには、例えば該素子を構成するトランジ
スタのチャネル長或いはチャネル幅の少なくとも一方を
該基本回路を構成する各素子21、22のチャネル長或
いはチャネル幅と異なる様に構成する事が出来る。
The elements 31, 32, ... 3n-1, 3n-1 arranged in the element characteristic adjusting circuit 3 have a different configuration from the elements 21, 22 constituting the basic circuit 2. It is something. Therefore, for example, each of the elements 31, 32, ...
−1 is made different in size, and in order to make the size different, for example, at least one of the channel length and the channel width of the transistor forming the element is set to each of the elements 21 and 22 forming the basic circuit. It can be configured to have a different channel length or channel width.

【0020】その一例として、該素子特性調整回路3に
配置されている各素子31、32・・・・3n−1、3
n−1のコンダクタンスは、該基本回路2を構成してい
る各素子21、22のコンダクタンスの1/2(n−
1)となる様に構成されているものである。ここで、n
は2若しくは2以上であるものとする。
As an example thereof, the elements 31, 32 ... 3n-1, 3 arranged in the element characteristic adjusting circuit 3 are arranged.
The conductance of n−1 is 1/2 (n−) of the conductance of each of the elements 21 and 22 that constitute the basic circuit 2.
It is configured to be 1). Where n
Shall be 2 or 2 or more.

【0021】尚、本具体例に於いて、該素子特性調整回
路3を構成する素子群31、32・・・・3n−1、3
n−1の数は、特に限定されるものではないが、該基本
回路2を構成する素子の数に応じて任意に決定する事が
可能である。図2の具体例に於いては、該基本回路2
は、2個の素子21、22で構成されているので、該素
子特性調整回路3に於いては、少なくとも2個の素子が
調整用として配置される事が好ましい。
In this specific example, the element groups 31, 32, ...
The number of n-1 is not particularly limited, but it can be arbitrarily determined according to the number of elements forming the basic circuit 2. In the concrete example of FIG. 2, the basic circuit 2
Is composed of two elements 21 and 22, it is preferable that at least two elements are arranged for adjustment in the element characteristic adjusting circuit 3.

【0022】より具体的には、該素子特性調整回路3に
於いては、該基本回路2を構成している素子21、22
のコンダクタンス特性の半分若しくはそれ以下のコンダ
クタンスをもつ素子を配置したものであり、係る配列、
素子構成を採用する事によって、該素子特性調整回路3
のコンダクタンス特性を細かく調整する事が可能とな
る。
More specifically, in the element characteristic adjusting circuit 3, the elements 21 and 22 constituting the basic circuit 2 are included.
Is an element having a conductance that is half or less than the conductance characteristic of
By adopting the element configuration, the element characteristic adjusting circuit 3
It is possible to finely adjust the conductance characteristic of.

【0023】従って、該素子特性調整回路3に於ける素
子の数が多い程、微細な素子特性の調整を行う事が可能
となる。例えば、該基本回路2と該基準回路1で使用さ
れる素子21、22、11、12のコンダクタンスを1
とした場合に該素子特性調整回路3を構成する素子がn
個である場合に、該素子それぞれのコンダクタンスを、
1/2、1/22 、1/23 、・・・ 1/2n-1 とな
る様に構成し、更に1/2n-1 のコンダクタンスを持つ
素子を更に追加して配置するものである。
Therefore, the larger the number of elements in the element characteristic adjusting circuit 3, the finer the element characteristics can be adjusted. For example, the conductances of the elements 21, 22, 11, 12 used in the basic circuit 2 and the reference circuit 1 are set to 1
In this case, if the element forming the element characteristic adjusting circuit 3 is n
When the number of the elements is, the conductance of each of the elements is
1 / 2,1 / 2 2, 1/2 3, which is constituted as a · · · 1/2 n-1, is arranged to further add further elements having a conductance of 1/2 n-1 Is.

【0024】本発明に於いて、更に1/2n-1 のコンダ
クタンスを持つ素子を更に追加して配置する事により、
該素子特性調整回路3に於けるコンダクタンス特性を該
基本回路2で使用される素子21、22のコンダクタン
ス特性と同一の値に合わせる事が可能となる。又、本発
明に於いては、該基本回路2、該素子特性調整回路3及
び該基準回路1に於いて使用される各素子は、上記各回
路に於いて使用される素子の内最小のサイズを有する素
子を基本単位として、該各回路を構成する当該素子の数
は、該基本単位の素子の整数倍となる様に構成されてい
る事が好ましい。
In the present invention, by further arranging an element having a conductance of 1/2 n-1 further,
It is possible to match the conductance characteristic in the element characteristic adjusting circuit 3 to the same value as the conductance characteristic of the elements 21 and 22 used in the basic circuit 2. Further, in the present invention, each element used in the basic circuit 2, the element characteristic adjusting circuit 3 and the reference circuit 1 has the smallest size among the elements used in the above circuits. It is preferable that the number of the elements forming each circuit is an integral multiple of the elements of the basic unit, with the element having the above as a basic unit.

【0025】又、本発明に係る該半導体装置10に於け
る該判定回路5は、該基準回路1の端子電圧を測定し
て、当該測定電圧に基づいて現在動作中の該基本回路2
に於ける素子特性の状態を判断して、その情報を該制御
回路6に伝達する様に構成されている。つまり、上記の
例によれば、当該素子のコンダクタンス特性を所定の規
格値内に納める必要がある場合、例えば、該基本回路2
のコンダクタンスが大きくなると該基準回路1の電位差
が小さくなるので、それにより、判定回路でその程度を
判断して、素子特性調整回路3と該基本回路2を含めた
構成素子のON/OFFを制御して、幾つかの素子であ
るトランジスタの動作をOFFさせる事により、当該回
路4におけるコンダクタンスが小さくなる様に調整する
ものである。
Further, the judging circuit 5 in the semiconductor device 10 according to the present invention measures the terminal voltage of the reference circuit 1, and the basic circuit 2 currently operating based on the measured voltage.
It is configured to judge the state of the element characteristics in the above and transmit the information to the control circuit 6. That is, according to the above example, when it is necessary to keep the conductance characteristic of the element within a predetermined standard value, for example, the basic circuit 2
When the conductance of the reference circuit 1 increases, the potential difference of the reference circuit 1 decreases. Therefore, the determination circuit determines the degree of the difference and controls ON / OFF of the component elements including the element characteristic adjustment circuit 3 and the basic circuit 2. Then, by turning off the operation of the transistors, which are some elements, the conductance in the circuit 4 is adjusted to be small.

【0026】又、該基本回路2のコンダクタンスが小さ
くなると該基準回路1の電位差が大きくなるので、該判
定回路5と該制御回路6とにより素子特性調整回路3と
該基本回路2を含めた構成素子のON/OFFを制御し
て、幾つかのOFF状態に或る素子であるトランジスタ
の動作をONさせる事により、当該回路4におけるコン
ダクタンスを大きくなる様に調整するものである。
Also, since the potential difference of the reference circuit 1 increases as the conductance of the basic circuit 2 decreases, the configuration including the element characteristic adjusting circuit 3 and the basic circuit 2 by the judging circuit 5 and the control circuit 6 is increased. The conductance of the circuit 4 is adjusted to be large by controlling ON / OFF of the element and turning on the operation of a transistor which is an element in some OFF states.

【0027】係る判定、制御を行う該判定回路5は、当
該基準回路1から出力される電圧ののレベルに応じて、
当該基本回路2の素子特性が現在如何なる状態にあるか
を判断しえる回路を有していれば良く、その構成は特に
限定されるものではないが、その一例を説明すると、今
上記の様に該素子の素子特性としてコンダクタンスを取
り上げる場合には、所定の規格電圧レベルの最少電圧値
をV1とし、又最大電圧値をV2とした時、当該比較判
定用の基準電圧レベルを次式により与える様に構成す
る。
The determination circuit 5 which performs the determination and control according to the level of the voltage output from the reference circuit 1
It suffices if the basic circuit 2 has a circuit capable of judging the state of the element characteristics of the basic circuit 2 at present, and the configuration thereof is not particularly limited, but an example thereof will be described below. When taking the conductance as the element characteristic of the element, when the minimum voltage value of the predetermined standard voltage level is V1 and the maximum voltage value is V2, the reference voltage level for the comparison judgment is given by the following equation. To configure.

【0028】 (2n-1 + m)/2n × V1 (2n +2n-1 −m)/2n × V2 ここで、nは、該素子特性調整回路3の該素子の個数で
あって2若しくは2以上であり、又m=1,2,3,・
・・2 n-1である。係る条件を設定する事により、該基
準回路1のコンダクタンスの規格範囲を該基準回路1に
基準電流を流した時の電位差に換算した場合にその電位
差がVであるとすると、V1<V<V2であるとして、
上記で決定される範囲内で複数段階の基準判定レベルを
設定して判定するものである。
(2 n-1 + m) / 2 n × V1 (2 n +2 n-1 -m) / 2 n × V2 Here, n is the number of the elements of the element characteristic adjusting circuit 3. 2 or more, and m = 1, 2, 3, ...
..2 n-1 . By setting such conditions, when the standard range of the conductance of the reference circuit 1 is converted into the potential difference when a reference current is passed through the reference circuit 1, and the potential difference is V, V1 <V <V2 As
The determination is made by setting a plurality of reference determination levels within the range determined above.

【0029】従って、今、n=2、m=1の場合には、
該基準回路1に基準電流を流した時に該基準回路1の両
端に現れる出力電圧Vが3/4V1<V<5/4V2の
範囲が調整操作を実行する基準レベルとなり、3/4V
1のレベルと5/4V2のレベルとを中心として例え
ば、 (1) V<3/4V1 (2) 3/4V1<V<V1 (3) V1<V<V2 (4) V2<V<5/4V2 (5) 5/4V2<V の様に判断基準レベルを設定してコンダクタンス特性の
変化状態を判断する事が可能となる。
Therefore, when n = 2 and m = 1,
When a reference current is passed through the reference circuit 1, the output voltage V appearing across the reference circuit 1 is in the range of 3 / 4V1 <V <5 / 4V2, which is the reference level for performing the adjustment operation.
For example, (1) V <3 / 4V1 (2) 3 / 4V1 <V <V1 (3) V1 <V <V2 (4) V2 <V <5 / centered on the level of 1 and the level of 5 / 4V2 4V2 (5) It is possible to determine the change state of the conductance characteristic by setting the determination reference level like 5 / 4V2 <V.

【0030】従って、本発明に於いては、該判定回路5
に於ける上記の判定基準レベルと如何なる領域に該基準
回路1から出力される電圧レベルが含まれるかを判断す
る事により、該コンダクタンスの変化の状態を確認し、
変化の程度を補償する様に、該制御回路6を駆動させる
様にしたものである。該制御回路6の構成も特に限定さ
れるものではないが、該判定回路5の出力レベルに応答
して、該基本回路2と該素子特性調整回路3に配置され
ている各素子の何れをONとなし何れをOFFとなすか
を決定してその制御信号を該基本回路2と該素子特性調
整回路3とに供給する様にしたもので有れば良い。
Therefore, in the present invention, the judgment circuit 5
By confirming the state of change of the conductance by determining the above-mentioned determination reference level in and the region in which the voltage level output from the reference circuit 1 is included,
The control circuit 6 is driven so as to compensate the degree of change. The configuration of the control circuit 6 is not particularly limited, either of the elements arranged in the basic circuit 2 or the element characteristic adjusting circuit 3 is turned on in response to the output level of the determination circuit 5. It suffices that the control signal is supplied to the basic circuit 2 and the element characteristic adjusting circuit 3 by deciding which one is to be turned off.

【0031】係る制御回路6は、調整すべき素子特性に
応じて固有の論理回路を構成する事が好ましく、更に
は、該判定回路5の判定基準レベル数と該基本回路2と
該素子特性調整回路3を構成する素子の数に応じて、異
なる論理回路が組まれるものである。即ち、本発明に係
る半導体装置における該制御回路6は、該判定回路5か
らの情報に基づいて、該基本回路2及び該素子特性調整
回路3の少なくとも一方を構成している各素子の何れか
の駆動状態を制御する様に構成されているものであり、
又該判定回路5は、調整すべき該基本回路2の素子特性
の変化状態を該基準回路1の出力電圧と予め定められた
複数段階の異なる電圧レベル領域で構成された判断基準
と比較する事により判断し、判定された該基本回路2の
素子特性の変化状態を該制御回路6に伝達する様に構成
されているものである。
The control circuit 6 preferably forms a unique logic circuit according to the element characteristic to be adjusted, and further, the number of reference levels for determination of the determination circuit 5, the basic circuit 2, and the element characteristic adjustment. Different logic circuits are assembled according to the number of elements forming the circuit 3. That is, the control circuit 6 in the semiconductor device according to the present invention, based on the information from the determination circuit 5, selects one of the elements constituting at least one of the basic circuit 2 and the element characteristic adjustment circuit 3. Is configured to control the driving state of
Further, the judging circuit 5 compares the change state of the element characteristic of the basic circuit 2 to be adjusted with the output voltage of the reference circuit 1 and a judging standard constituted by a plurality of predetermined different voltage level regions. The change state of the element characteristics of the basic circuit 2 thus determined is transmitted to the control circuit 6.

【0032】該制御回路6は、予め調整されるべき該基
本回路2の素子特性に対応して、該判定回路5の出力に
応答して、該基本回路2及び該素子特性調整回路3を構
成している各素子の駆動制御パターンを発生する様に設
定されている事が好ましい。図3は、本発明に係る該半
導体装置に於ける判定回路5と該制御回路6の構成の一
例を示したブロックダイアグラムである。
The control circuit 6 configures the basic circuit 2 and the element characteristic adjusting circuit 3 in response to the output of the judging circuit 5 in response to the element characteristic of the basic circuit 2 to be adjusted in advance. It is preferably set so as to generate a drive control pattern for each element that is being operated. FIG. 3 is a block diagram showing an example of the configurations of the determination circuit 5 and the control circuit 6 in the semiconductor device according to the present invention.

【0033】ここで、T1,T2は基準回路1を構成す
るMOSトランジスタ、T3,T4はトランジスタT
1,T2と同構成をなす基本回路2を構成するMOSト
ランジスタ、T5,T6はコンダクタンス調整用のMO
Sトランジスタ、C1〜C4はトランジスタT1,T2
に基準電流を流したときに生ずる電位を比較する判定回
路5における比較器、L1〜L5は判定回路5の比較器
の出力からトランジスタT3,T4,T5,T6のそれ
ぞれを制御する信号を生成する論理回路で制御回路6を
構成している。本実施例では、トランジスタT1,T
2,T3,T4についてゲート長=L、ゲート幅=W1
とし、トランジスタT5,T6についてゲート長=L、
ゲート幅=W2 としたときにW1 =2W1 として、トラ
ンジスタT5,T6のコンダクタンスがトランジスタT
1,T2,T3,T4の1/2になる様に設定してい
る。
Here, T1 and T2 are MOS transistors forming the reference circuit 1, and T3 and T4 are transistors T.
MOS transistors that constitute the basic circuit 2 having the same configuration as that of T1 and T2, and T5 and T6 are MOs for adjusting the conductance.
S transistors, C1 to C4 are transistors T1 and T2
The comparators L1 to L5 in the judgment circuit 5 for comparing the potentials generated when a reference current is applied to the transistors L1 to L5 generate signals for controlling the transistors T3, T4, T5 and T6 from the outputs of the comparators of the judgment circuit 5. The control circuit 6 is composed of a logic circuit. In this embodiment, the transistors T1 and T
2, T3, T4, gate length = L, gate width = W 1
And the gate length of the transistors T5 and T6 is L,
When the gate width = W 2 and W 1 = 2W 1 , the conductances of the transistors T 5 and T 6 are
It is set to be 1/2 of 1, T2, T3 and T4.

【0034】また、トランジスタT1,T2が並列接続
された回路のコンダクタンスの規格が、基準電流Iを流
した時に、V1 <V<V2 の範囲でなければならないと
して、判定回路5のコンパレータの判定基準電圧を、C
1〜C4に対してそれぞれ5/4V2 ,V2 ,V1 ,3
/4V1 としている。トランジスタT1,T2のゲート
をプルアップしてON状態にしておき、基準電流Iをト
ランジスタT1,T2の並列で構成された回路に流入し
たとき、A点に現れ得る電圧Vは次の5種類の状態に分
類出来る。
Further, assuming that the standard of the conductance of the circuit in which the transistors T1 and T2 are connected in parallel must be in the range of V 1 <V <V 2 when the reference current I flows, the comparator of the decision circuit 5 Criteria reference voltage is C
5 / 4V 2 , V 2 , V 1 and 3 for 1 to C 4 respectively
/ 4V 1 . When the gates of the transistors T1 and T2 are pulled up to be in the ON state and the reference current I flows into the circuit configured by the transistors T1 and T2 in parallel, the voltage V that can appear at the point A is the following five types. It can be classified into states.

【0035】V<3/4V1 3/4V1 <V<V
1 1 <V<V2 2 <V<5/4V2
/4V2 <V この5種類の状態の内、トランジスタT1,T2の並列
で構成された回路のコンダクタンスが規格値内であるの
はの時で、他の場合には補正をして所定のコンダクタ
ンスを得る必要がある。このため図3の制御回路にある
ようにAND回路L1,L3,L4,L5及びOR回路
L2とを図3に示すような構成に配置しAND回路L
3,L4,L5のそれぞれの出力をトランジスタT4,
T5,T6のゲートに各々接続させたものである。
V <3/4 V 1 3/4 V 1 <V <V
1 V 1 <V <V 2 V 2 <V <5 / 4V 2 5
/ 4V 2 <V Of these five states, the conductance of the circuit constituted by the transistors T1 and T2 in parallel is within the standard value at the time, and in other cases, the conductance is corrected to a predetermined conductance. Need to get Therefore, as in the control circuit of FIG. 3, the AND circuits L1, L3, L4, L5 and the OR circuit L2 are arranged in a configuration as shown in FIG.
The respective outputs of 3, L4 and L5 are connected to the transistor T4.
These are connected to the gates of T5 and T6, respectively.

【0036】尚トランジスタT3のゲートには直接論理
回路からの信号が接続されている。このような論理を組
んで、トランジスタT4,T5,T6の内いずれか、あ
るいは全部をOFF状態に保持することにより、トラン
ジスタT3,T4,T5,T6から構成される回路のコ
ンダクタンスを所定のコンダクタンス規格内に補正する
ことができる。図3での論理は次の様に組まれている。
A signal from the logic circuit is directly connected to the gate of the transistor T3. By forming such a logic and holding any or all of the transistors T4, T5, T6 in the OFF state, the conductance of the circuit composed of the transistors T3, T4, T5, T6 is set to a predetermined conductance standard. Can be corrected within. The logic in FIG. 3 is structured as follows.

【0037】 (トランジスタ) 判断基準 T3 T4 T5 T6 V<3/4V1 ○ OFF OFF OFF 3/4V1 <V<V1 ○ OFF ○ OFF V1 <V<V2 ○ ○ OFF OFF V2 <V<5/4V2 ○ ○ ○ OFF 5/4V2 <V ○ ○ ○ ○ *○は論理信号に従って動作する状態を示す 図4は、本発明の半導体装置10のレイアウトの1例を
示すものであり、図3の回路の内のMOSトランジスタ
部を示している。ここで、T1,T2は基準となるMO
Sトランジスタ、T3,T4はトランジスタT1,T2
と同構成をなすMOSトランジスタである。又T5,T
6はコンダクタンス調整用のMOSトランジスタであ
り、T11 ,T12 はトランジスタT1を、T21 ,T
2 はトランジスタT2を、T31 ,T32 はトランジ
スタT3をT41 ,T42 はトランジスタT4をそれぞ
れ構成しているMOSトランジスタ群である。各トラン
ジスタT11 ,T12 ,T21 ,T22 ,T31 ,T3
2 ,T41 ,T42 ,T5,T6は全て同一のゲート長
L、ゲート幅W2 (=W1 /2)で構成されており、全
てのMOSトランジスタは同一形状、同方向に配置され
ている。これにより、トランジスタT11 ,T12 ,T
1 ,T22 ,T31 ,T32 ,T41 ,T4 2 ,T
5,T6の各トランジスタの素子特性の相対精度を向上
させることが出来、より高精度の補正が可能となる。
(Transistor) Judgment Standard T3 T4 T5 T6 V <3 / 4V1 ○ OFF OFF OFF 3 / 4V1<V <V1 ○ OFF ○ OFF V1<V <V2 ○ ○ OFF OFF V2<V <5 / 4V2 ○ ○ ○ OFF 5 / 4V2<V ○○○○ * ○ shows a state of operating according to a logic signal. Fig. 4 shows an example of the layout of the semiconductor device 10 of the present invention.
The MOS transistor in the circuit of FIG.
Parts are shown. Here, T1 and T2 are the reference MO
S transistors, T3 and T4 are transistors T1 and T2
It is a MOS transistor having the same structure as the above. Also T5, T
6 is a MOS transistor for adjusting conductance
, T11, T12Transistor T1 and T21, T
Two2Transistor T2, T31, T32Is a transition
Star T3 to T41, T42Is the transistor T4
This is a group of MOS transistors configured as described above. Each tran
Dista T11, T12, T21, T22, T31, T3
2, T41, T42, T5, T6 are all the same gate length
L, gate width W2(= W1/ 2), and all
All MOS transistors have the same shape and are arranged in the same direction.
ing. As a result, the transistor T11, T12, T
Two1, T22, T31, T32, T41, T4 2, T
Improves relative accuracy of device characteristics of 5 and T6 transistors
It is possible to make it possible to perform correction with higher accuracy.

【0038】[0038]

【発明の効果】本発明に係る該半導体装置10は、上記
した通りの構成を有しているので、半導体装置の動作中
に半導体装置を構成している素子の素子特性が変動した
場合でも、当該半導体装置の処理動作を中断させること
なく、当該素子の素子特性を予め定められた一定の規格
内に納める様な自己補正機能を有する半導体装置を得る
事が可能となる。
Since the semiconductor device 10 according to the present invention has the structure as described above, even when the element characteristics of the elements constituting the semiconductor device change during the operation of the semiconductor device, It is possible to obtain a semiconductor device having a self-correction function that keeps the element characteristics of the element within a predetermined standard without interrupting the processing operation of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明に係る半導体装置の原理を説明
する図であり、又本発明に係る半導体装置の一具体例の
構成を説明する図である。
FIG. 1 is a diagram illustrating the principle of a semiconductor device according to the present invention, and is also a diagram illustrating a configuration of a specific example of a semiconductor device according to the present invention.

【図2】図2は、本発明に係る半導体装置の他の具体例
を示すブロックダイアグラムである。
FIG. 2 is a block diagram showing another specific example of the semiconductor device according to the present invention.

【図3】図3は、本発明に係る半導体装置の判定回路と
制御回路の構成例を示すブロックダイアグラムである。
FIG. 3 is a block diagram showing a configuration example of a determination circuit and a control circuit of a semiconductor device according to the present invention.

【図4】図4は、本発明に係る半導体装置のレイアウト
例を示す図である。
FIG. 4 is a diagram showing a layout example of a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1…基準回路 2…基本回路 3…素子特性調整回路 4…被調整回路 5…判定回路 6…制御回路 10…半導体装置 DESCRIPTION OF SYMBOLS 1 ... Reference circuit 2 ... Basic circuit 3 ... Element characteristic adjustment circuit 4 ... Adjusted circuit 5 ... Judgment circuit 6 ... Control circuit 10 ... Semiconductor device

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 予め定められた特性を満足する様に設定
された素子で構成された基本回路、該基本回路と並列に
接続された該基本回路の素子特性を調整する素子特性調
整回路、該基本回路と同一の構成を有し、当該基本回路
を構成する素子特性の状態を検出する基準回路、該基準
回路の出力に応答して、該素子特性の状態を判定する判
定回路、該判定回路の出力に応答して該基本回路及び該
調整回路の少なくとも一方を制御する制御回路とから構
成されている事を特徴とする素子特性自己補正機能を有
する半導体装置。
1. A basic circuit composed of elements set to satisfy predetermined characteristics, an element characteristic adjusting circuit for adjusting the element characteristics of the basic circuit connected in parallel with the basic circuit, A reference circuit that has the same configuration as the basic circuit and that detects the state of element characteristics that make up the basic circuit, a determination circuit that determines the state of the element characteristics in response to the output of the reference circuit, and the determination circuit A semiconductor device having an element characteristic self-correction function, comprising a control circuit for controlling at least one of the basic circuit and the adjusting circuit in response to the output of the device.
【請求項2】 該基本回路は、該同一構成を有する複数
個の素子で構成されている事を特徴とする請求の範囲1
記載の半導体装置。
2. The basic circuit is composed of a plurality of elements having the same structure.
The semiconductor device described.
【請求項3】 該基本回路は、該同一構成を有する複数
個の素子が並列に配置されて構成されている事を特徴と
する請求の範囲2記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the basic circuit is configured by arranging a plurality of elements having the same configuration in parallel.
【請求項4】 該基準回路は、基準電流により駆動され
るものである事を特徴とする請求の範囲1乃至3記載の
半導体装置。
4. The semiconductor device according to claim 1, wherein the reference circuit is driven by a reference current.
【請求項5】 該素子特性調整回路は、該基本回路を構
成する各素子とは異なる構成を有する複数個の素子が並
列に配列されて構成されている事を特徴とする請求の範
囲1乃至4の何れかに記載の半導体装置。
5. The element characteristic adjusting circuit is configured by arranging in parallel a plurality of elements having a configuration different from that of each element forming the basic circuit. 4. The semiconductor device according to any one of 4 above.
【請求項6】 該素子特性調整回路を構成する各素子
は、そのサイズが、該基本回路を構成する各素子のサイ
ズと異なる様に構成されている事を特徴とする請求の範
囲5記載の半導体装置。
6. The device according to claim 5, wherein the size of each element forming the element characteristic adjustment circuit is different from the size of each element forming the basic circuit. Semiconductor device.
【請求項7】 該素子特性調整回路を構成する各素子で
構成される場合、その電界効果型トランジスタサイズ
は、チャネル長或いはチャネル幅の少なくとも一方を該
基本回路を構成する各素子のチャネル長或いはチャネル
幅と異なる様に構成されている事を特徴とする請求の範
囲6記載の半導体装置。
7. The field effect transistor size of each element constituting the element characteristic adjusting circuit has at least one of a channel length and a channel width as a channel length or a channel length of each element constituting the basic circuit. The semiconductor device according to claim 6, wherein the semiconductor device is configured to have a different channel width.
【請求項8】 該基本回路、該素子特性調整回路及び該
基準回路に於いて使用される各素子は、上記各回路に於
いて使用される素子の内最小のサイズを有する素子を基
本単位として、該各回路を構成する当該素子の数は、該
基本単位の素子の整数倍となる様に構成されている事を
特徴とする請求の範囲1乃至7の何れかに記載の半導体
装置。
8. Each element used in the basic circuit, the element characteristic adjusting circuit, and the reference circuit has an element having the smallest size among the elements used in each of the circuits as a basic unit. The semiconductor device according to any one of claims 1 to 7, wherein the number of the elements forming each of the circuits is configured to be an integral multiple of the elements of the basic unit.
【請求項9】 該判定回路は、該基準回路の端子電圧を
測定して、当該測定電圧に基づいて現在の基本回路に於
ける素子特性の状態を判断して、その情報を該制御回路
に伝達する様に構成されている事を特徴とする請求の範
囲1乃至8の何れかに記載の半導体装置。
9. The judgment circuit measures the terminal voltage of the reference circuit, judges the current state of element characteristics in the basic circuit based on the measured voltage, and sends the information to the control circuit. 9. The semiconductor device according to claim 1, wherein the semiconductor device is configured to transmit.
【請求項10】 該制御回路は、該判定回路からの情報
に基づいて、該基本回路及び該素子特性調整回路の少な
くとも一方を構成している各素子の何れかの駆動状態を
制御する様に構成されている事を特徴とする請求の範囲
1乃至9の何れかに記載の半導体装置。
10. The control circuit controls, based on information from the determination circuit, a drive state of any of the elements constituting at least one of the basic circuit and the element characteristic adjustment circuit. The semiconductor device according to any one of claims 1 to 9, which is configured.
【請求項11】 該判定回路は、調整すべき該基本回路
の素子特性の変化状態を該基準回路の出力電圧と予め定
められた複数段階の異なる電圧レベル領域で構成された
判断基準と比較する事により判断し、該判定された該基
本回路の素子特性の変化状態を該制御回路に伝達する様
に構成されている事を特徴とする請求の範囲9記載の半
導体装置。
11. The judgment circuit compares the change state of the element characteristic of the basic circuit to be adjusted with a judgment reference composed of an output voltage of the reference circuit and a predetermined plurality of different voltage level regions. 10. The semiconductor device according to claim 9, wherein the semiconductor device is configured so as to make a judgment and transmit the judged change state of the element characteristic of the basic circuit to the control circuit.
【請求項12】 該制御回路は、予め調整されるべき該
基本回路の素子特性に対応して、該判定回路の出力に応
答して、該基本回路及び該素子特性調整回路を構成して
いる各素子の駆動制御パターンを発生する様に設定され
ている事を特徴とする請求の範囲11記載の半導体装
置。
12. The control circuit configures the basic circuit and the element characteristic adjusting circuit in response to the output of the determination circuit in response to the element characteristic of the basic circuit to be adjusted in advance. 12. The semiconductor device according to claim 11, wherein the semiconductor device is set so as to generate a drive control pattern for each element.
【請求項13】 該基本回路、該素子特性調整回路及び
該基準回路に於いて使用される各素子は、何れも電流の
流れる方向に対して同一の方向に向けて配置されている
事を特徴とする請求の範囲1乃至12の何れかに記載の
半導体装置。
13. The elements used in the basic circuit, the element characteristic adjusting circuit and the reference circuit are all arranged in the same direction with respect to the direction of current flow. The semiconductor device according to any one of claims 1 to 12.
【請求項14】 該素子特性調整回路を構成している各
素子のサイズは、該基本回路を構成している各素子のサ
イズの1/2若しくはそれ以下となる様に構成されてい
る事を特徴とする請求の範囲1乃至12の何れかに記載
の半導体装置。
14. The size of each element forming the element characteristic adjusting circuit is set to be 1/2 or less of the size of each element forming the basic circuit. The semiconductor device according to any one of claims 1 to 12, which is characterized.
JP18680292A 1992-07-14 1992-07-14 Semiconductor device Pending JPH0637247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18680292A JPH0637247A (en) 1992-07-14 1992-07-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18680292A JPH0637247A (en) 1992-07-14 1992-07-14 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0637247A true JPH0637247A (en) 1994-02-10

Family

ID=16194845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18680292A Pending JPH0637247A (en) 1992-07-14 1992-07-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0637247A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049539B2 (en) 2002-04-01 2011-11-01 Fujitsu Semiconductor Limited Circuit with variation correction function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049539B2 (en) 2002-04-01 2011-11-01 Fujitsu Semiconductor Limited Circuit with variation correction function

Similar Documents

Publication Publication Date Title
US7728641B2 (en) Apparatus and method for outputting data of semiconductor memory apparatus
US8061895B2 (en) Semiconductor device
US20090295462A1 (en) Voltage Divider, Constant Voltage Circuit Using Same, And Trimming Method In The Voltage Divider Circuit
US20080136396A1 (en) Voltage Regulator
US7965065B2 (en) Trimming circuit
EP0342814A2 (en) Mos integrated circuit for driving light-emitting diodes
JPH08330936A (en) Power supply resistance programming method
JP2001282371A (en) Voltage regulator
JP2005327164A (en) Voltage regulator
US6667651B2 (en) Voltage supply circuit and control method of the same
US6239652B1 (en) Internal voltage fall-down circuit
JP2643813B2 (en) Stabilized power supply circuit
US20010017567A1 (en) Internal voltage generation circuit
US20050088154A1 (en) Voltage regulator
JP2000307391A (en) Threshold control circuit
JPH05275999A (en) Driving protective circuit for power device
JPH0637247A (en) Semiconductor device
US6774703B2 (en) Semiconductor device
JP6689152B2 (en) Semiconductor device
KR102506362B1 (en) Integrated circuit having regulator controlled based on operation speed
JP2002055130A (en) Frequency judgment circuit and data processor
JP4783976B2 (en) Voltage supply circuit and control method thereof
JP2001285056A (en) Automatic trimming circuit of oscillator
JPH04321320A (en) Buffer circuit
US8373453B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000321