JPH0637127A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JPH0637127A JPH0637127A JP4191116A JP19111692A JPH0637127A JP H0637127 A JPH0637127 A JP H0637127A JP 4191116 A JP4191116 A JP 4191116A JP 19111692 A JP19111692 A JP 19111692A JP H0637127 A JPH0637127 A JP H0637127A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- integrated circuit
- sealing material
- connection conductor
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 製造が簡略で小型な半導体パッケージを提供
する。 【構成】 半導体チップ２２の集積回路部２２ａに接続
導体２０を突出させて形成し、次いで、接続導体２０及
び集積回路部２２ａを熱硬化型の樹脂２８中に埋め込
む。然る後、樹脂２８を研磨して接続導体２０を樹脂か
ら露出させる。
する。 【構成】 半導体チップ２２の集積回路部２２ａに接続
導体２０を突出させて形成し、次いで、接続導体２０及
び集積回路部２２ａを熱硬化型の樹脂２８中に埋め込
む。然る後、樹脂２８を研磨して接続導体２０を樹脂か
ら露出させる。
Description
【０００１】
【産業上の利用分野】この発明は半導体パッケージ及び
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】従来より、半導体チップを搭載したパッ
ケージ（半導体パッケージ）として種々の構造のものが
提案されている。図３１は従来の半導体パッケージの構
造を概略的に示す断面図である。一例としてリードフレ
ームを用いた樹脂モールドタイプの半導体パッケージの
構造を、図３１に示した。
ケージ（半導体パッケージ）として種々の構造のものが
提案されている。図３１は従来の半導体パッケージの構
造を概略的に示す断面図である。一例としてリードフレ
ームを用いた樹脂モールドタイプの半導体パッケージの
構造を、図３１に示した。
【０００３】図３１に示す半導体パッケージは、リード
フレーム１０に搭載した半導体チップ１２を封止樹脂１
４で封止して成る。
フレーム１０に搭載した半導体チップ１２を封止樹脂１
４で封止して成る。
【０００４】リードフレーム１０はダイパッド部１０ａ
及びリード部１０ｂを有する。半導体チップ１２を導電
体１６を介してダイパッド部１０ａに固定する。また所
定個数のリード部１０ｂをダイパッド部１０ａの周囲に
配置し、リード部１０ｂ及び半導体チップ１２をボンデ
ィングワイヤ１８を介して電気接続する。そしてダイパ
ッド部１０ａ、その近傍のリード部１０ｂの一部、半導
体チップ１２、及びボンディングワイヤ１８を、封止樹
脂１４で覆う。
及びリード部１０ｂを有する。半導体チップ１２を導電
体１６を介してダイパッド部１０ａに固定する。また所
定個数のリード部１０ｂをダイパッド部１０ａの周囲に
配置し、リード部１０ｂ及び半導体チップ１２をボンデ
ィングワイヤ１８を介して電気接続する。そしてダイパ
ッド部１０ａ、その近傍のリード部１０ｂの一部、半導
体チップ１２、及びボンディングワイヤ１８を、封止樹
脂１４で覆う。
【０００５】リード部１０ｂを半導体チップ１２と電気
接続するための内部リード端子を、リード部１０ｂの封
止樹脂１４で封止する部分に設ける。またリード部１２
を図示しない配線板と電気接続するための外部リード端
子を、リード部１０ｂの封止樹脂１４で封止しない部分
に設ける。
接続するための内部リード端子を、リード部１０ｂの封
止樹脂１４で封止する部分に設ける。またリード部１２
を図示しない配線板と電気接続するための外部リード端
子を、リード部１０ｂの封止樹脂１４で封止しない部分
に設ける。
【０００６】次に上述の従来パッケージの製造方法につ
き説明する。図３２及び図３３は図３１に示す従来パッ
ケージの製造工程を概略的に示す断面図である。
き説明する。図３２及び図３３は図３１に示す従来パッ
ケージの製造工程を概略的に示す断面図である。
【０００７】まず、半導体チップ１２をフェースアップ
で導電体１６を介してダイパッド部１０ａに固定する
（図３２（Ａ））。次に、半導体チップ１２に既に形成
してある回路素子（図示せず）をボンディングワイヤ１
８を介してリード部１０ｂと電気接続する（図３２
（Ｂ））。次に、ダイパッド部１０ａ、その近傍のリー
ド部１０ｂの一部、半導体チップ１２、及びボンディン
グワイヤ１８を、封止樹脂１４で封止する（図３３）。
次に図３１にも示すように、リード部１０ｂの封止樹脂
１４で封止していない部分を折り曲げ、半導体パッケー
ジを完成する。
で導電体１６を介してダイパッド部１０ａに固定する
（図３２（Ａ））。次に、半導体チップ１２に既に形成
してある回路素子（図示せず）をボンディングワイヤ１
８を介してリード部１０ｂと電気接続する（図３２
（Ｂ））。次に、ダイパッド部１０ａ、その近傍のリー
ド部１０ｂの一部、半導体チップ１２、及びボンディン
グワイヤ１８を、封止樹脂１４で封止する（図３３）。
次に図３１にも示すように、リード部１０ｂの封止樹脂
１４で封止していない部分を折り曲げ、半導体パッケー
ジを完成する。
【０００８】
【発明が解決しようとする課題】しかしながら上述した
従来パッケージでは、半導体チップをボンディングワイ
ヤ及びリード部を介し配線板と接続する構造となってい
るため、半導体パッケージの外形サイズ（パッケージサ
イズ）を小さくすることに限界がある。
従来パッケージでは、半導体チップをボンディングワイ
ヤ及びリード部を介し配線板と接続する構造となってい
るため、半導体パッケージの外形サイズ（パッケージサ
イズ）を小さくすることに限界がある。
【０００９】近年は半導体チップ１個当たりに形成され
る電気回路素子の集積度が増加する傾向が強く、その結
果、半導体チップの外形サイズ（チップサイズ）はます
ます大きく成りつつある。一方、配線板への実装密度を
高めるためには、パッケージサイズを小さくすることが
必要である。従ってチップサイズが大きくなる中でパッ
ケージサイズを小さくするには、ボンディングワイヤの
長さを短くしたり、半導体パッケージから突出するボン
ディングワイヤの高さを低くしたりすることが望まれ
る。しかし長さを短くし過ぎたり高さを低くし過ぎたり
すると半導体チップとリード部とをボンディングワイヤ
で電気接続することが出来なくなるため、パッケージサ
イズを必ずしも充分に満足できる程度まで小さく出来な
い。
る電気回路素子の集積度が増加する傾向が強く、その結
果、半導体チップの外形サイズ（チップサイズ）はます
ます大きく成りつつある。一方、配線板への実装密度を
高めるためには、パッケージサイズを小さくすることが
必要である。従ってチップサイズが大きくなる中でパッ
ケージサイズを小さくするには、ボンディングワイヤの
長さを短くしたり、半導体パッケージから突出するボン
ディングワイヤの高さを低くしたりすることが望まれ
る。しかし長さを短くし過ぎたり高さを低くし過ぎたり
すると半導体チップとリード部とをボンディングワイヤ
で電気接続することが出来なくなるため、パッケージサ
イズを必ずしも充分に満足できる程度まで小さく出来な
い。
【００１０】この発明の目的は上述した従来の問題点を
解決し、パッケージサイズをより小さく出来る半導体パ
ッケージとその製造に適した半導体パッケージの製造方
法とを提供することにある。
解決し、パッケージサイズをより小さく出来る半導体パ
ッケージとその製造に適した半導体パッケージの製造方
法とを提供することにある。
【００１１】
【課題を解決するための手段】この目的の達成を図るた
め、第一発明の半導体パッケージは、半導体チップと、
半導体チップの集積回路部に突出させて設けた接続導体
と、接続導体の突出端部を露出させて少なくとも集積回
路部を封止する封止材とを備えて成ることを特徴とす
る。
め、第一発明の半導体パッケージは、半導体チップと、
半導体チップの集積回路部に突出させて設けた接続導体
と、接続導体の突出端部を露出させて少なくとも集積回
路部を封止する封止材とを備えて成ることを特徴とす
る。
【００１２】また第二発明の半導体パッケージの製造方
法は、第一発明の半導体パッケージの製造するための方
法であって、接続導体を半導体チップの集積回路部から
突出させて集積回路部に形成する工程と、少なくとも接
続導体及び集積回路部を封止材で覆う工程と、封止材を
削って接続導体の突出端部を露出させる工程とを含むこ
とを特徴とする。
法は、第一発明の半導体パッケージの製造するための方
法であって、接続導体を半導体チップの集積回路部から
突出させて集積回路部に形成する工程と、少なくとも接
続導体及び集積回路部を封止材で覆う工程と、封止材を
削って接続導体の突出端部を露出させる工程とを含むこ
とを特徴とする。
【００１３】第一発明及び第二発明の実施に当っては、
少なくとも集積回路部を封止材で封止してあれば良い
が、好ましくは接続導体の突出端部を露出させながら半
導体チップ全体を封止材で封止するのが良い。
少なくとも集積回路部を封止材で封止してあれば良い
が、好ましくは接続導体の突出端部を露出させながら半
導体チップ全体を封止材で封止するのが良い。
【００１４】さらに第二発明の実施に当っては、集積回
路部を封止する封止材を熱硬化型樹脂又は熱可塑性樹脂
とするのが好ましい。また第二発明は第一発明の半導体
パッケージを製造するのに適した方法のひとつであっ
て、従って第一発明を第二発明によって製造したものに
限定するものではない。
路部を封止する封止材を熱硬化型樹脂又は熱可塑性樹脂
とするのが好ましい。また第二発明は第一発明の半導体
パッケージを製造するのに適した方法のひとつであっ
て、従って第一発明を第二発明によって製造したものに
限定するものではない。
【００１５】
【作用】第一発明によれば、接続導体を集積回路部から
突出させて形成するので、接続導体の突出方向から見た
半導体パッケージの長さ及び幅を、半導体チップと同程
度まで小さく出来る。また接続導体の突出方向における
半導体パッケージの高さを、接続導体の突出高さを低く
することによって低く出来る。
突出させて形成するので、接続導体の突出方向から見た
半導体パッケージの長さ及び幅を、半導体チップと同程
度まで小さく出来る。また接続導体の突出方向における
半導体パッケージの高さを、接続導体の突出高さを低く
することによって低く出来る。
【００１６】さらに少なくとも集積回路部を封止してい
るので、半導体パッケージを保管し或は運搬し或は実装
するときに集積回路部が損傷するのを防止出来る。
るので、半導体パッケージを保管し或は運搬し或は実装
するときに集積回路部が損傷するのを防止出来る。
【００１７】また第二発明によれば、少なくとも接続導
体及び集積回路部を封止材で覆った後に封止材を削って
接続導体を露出させるので、集積回路部の封止と接続導
体の露出とを簡略に行なえる。
体及び集積回路部を封止材で覆った後に封止材を削って
接続導体を露出させるので、集積回路部の封止と接続導
体の露出とを簡略に行なえる。
【００１８】
【実施例】以下、図面を参照し、発明の実施例につき説
明する。尚、図面はこの発明が理解できる程度に概略的
に示してあるにすぎず、従ってこの発明を図示例に限定
するものではない。
明する。尚、図面はこの発明が理解できる程度に概略的
に示してあるにすぎず、従ってこの発明を図示例に限定
するものではない。
【００１９】図１は第一発明の第一実施例の構成を概略
的に示す断面図である。この実施例の半導体パッケージ
３４は半導体チップ２２と、半導体チップ２２の集積回
路部２２ａに突出させて設けた接続導体２０と、接続導
体２０の突出端部を露出させて集積回路部２２ａを封止
する封止材２８とを備える。
的に示す断面図である。この実施例の半導体パッケージ
３４は半導体チップ２２と、半導体チップ２２の集積回
路部２２ａに突出させて設けた接続導体２０と、接続導
体２０の突出端部を露出させて集積回路部２２ａを封止
する封止材２８とを備える。
【００２０】図示せずも、集積回路部２２ａは電気回路
素子例えばトランジスタや容量や配線を有し、所望の電
気回路素子の端子部分に接続導体２０を設ける。封止材
２８は半導体チップ２２の集積回路部２２ａを覆いそれ
以外の半導体チップ２２部分を覆わない。また接続導体
２０及び封止材２８が集積回路部２２ａから突出する高
さをほぼ等しくしている。
素子例えばトランジスタや容量や配線を有し、所望の電
気回路素子の端子部分に接続導体２０を設ける。封止材
２８は半導体チップ２２の集積回路部２２ａを覆いそれ
以外の半導体チップ２２部分を覆わない。また接続導体
２０及び封止材２８が集積回路部２２ａから突出する高
さをほぼ等しくしている。
【００２１】第一発明の第一実施例の半導体パッケージ
３４と従来のリードフレームを用いた半導体パッケージ
（図３３参照）とを比較すると、この実施例では、リー
ドフレーム及びボンディングワイヤを用いないのでリー
ドフレーム厚約０．２ｍｍ及びボンディングワイヤの結
線時の突出高さ約０．２ｍｍが不要となり、従って半導
体パッケージ３４の厚さを、従来よりも薄く出来る。従
来パッケージでは厚さが例えば約１．０ｍｍであったの
に対しこの実施例パッケージでは厚さを例えば半導体チ
ップ２２の厚さ約０．３５ｍｍ及び封止材２８の厚さ約
０．０２ｍｍとして合計約０．４ｍｍとすることが出来
る。さらにこの実施例では、リードフレームを用いない
ので外部リード端子部が不要となり、従って半導体パッ
ケージ３４の幅を、従来よりも狭く出来る。
３４と従来のリードフレームを用いた半導体パッケージ
（図３３参照）とを比較すると、この実施例では、リー
ドフレーム及びボンディングワイヤを用いないのでリー
ドフレーム厚約０．２ｍｍ及びボンディングワイヤの結
線時の突出高さ約０．２ｍｍが不要となり、従って半導
体パッケージ３４の厚さを、従来よりも薄く出来る。従
来パッケージでは厚さが例えば約１．０ｍｍであったの
に対しこの実施例パッケージでは厚さを例えば半導体チ
ップ２２の厚さ約０．３５ｍｍ及び封止材２８の厚さ約
０．０２ｍｍとして合計約０．４ｍｍとすることが出来
る。さらにこの実施例では、リードフレームを用いない
ので外部リード端子部が不要となり、従って半導体パッ
ケージ３４の幅を、従来よりも狭く出来る。
【００２２】図２〜図１１は第二発明の第一実施例の説
明に供する製造工程図である。この実施例は、図１に示
す半導体パッケージ３４を製造する例である。
明に供する製造工程図である。この実施例は、図１に示
す半導体パッケージ３４を製造する例である。
【００２３】まず、接続導体２０を、半導体チップ２２
の集積回路部２２ａから突出させて集積回路部２２ａの
所望の端子部分に形成する（図２）。この実施例では、
接続導体２０の形成材料として、半田、金或はそのほか
の導電性材料、好ましくはろう付けを行なえる導電性材
料を用いる。接続導体２０の形成には任意好適な技術を
用いることができ、例えば、厚膜印刷技術を用いて形成
する。或はフォトリソ及びエッチング技術と蒸着そのほ
かの薄膜形成技術とを組み合わせて用いて形成する。或
はフォトリソ及びエッチング技術と無電解めっき技術と
を組み合わせて用いて形成する。或は球状又は半球状の
接続導体２０を集積回路部２２ａの端子部分に圧着して
形成する。また、接続導体２０の形成を、半導体ウエハ
から個々の半導体チップ２２を分離する前にウエハ状態
で行ないその後個々の半導体チップ２２に分離しても良
いし、半導体チップ２２を半導体ウエハから分離した状
態で行なっても良い。
の集積回路部２２ａから突出させて集積回路部２２ａの
所望の端子部分に形成する（図２）。この実施例では、
接続導体２０の形成材料として、半田、金或はそのほか
の導電性材料、好ましくはろう付けを行なえる導電性材
料を用いる。接続導体２０の形成には任意好適な技術を
用いることができ、例えば、厚膜印刷技術を用いて形成
する。或はフォトリソ及びエッチング技術と蒸着そのほ
かの薄膜形成技術とを組み合わせて用いて形成する。或
はフォトリソ及びエッチング技術と無電解めっき技術と
を組み合わせて用いて形成する。或は球状又は半球状の
接続導体２０を集積回路部２２ａの端子部分に圧着して
形成する。また、接続導体２０の形成を、半導体ウエハ
から個々の半導体チップ２２を分離する前にウエハ状態
で行ないその後個々の半導体チップ２２に分離しても良
いし、半導体チップ２２を半導体ウエハから分離した状
態で行なっても良い。
【００２４】次に、接続導体２０及び集積回路部２２ａ
を封止材２８で覆う（図３〜図７）。この実施例では、
封止材２８を熱硬化型樹脂とし、型２４及び２６を用い
て型成形技術により封止材２８で覆う。型２４は半導体
チップ２２を入れる凹部２４ａを有する。凹部２４ａの
深さＨを、半導体チップ２２を凹部２４ａ内に載置した
ときの凹部２４ａ下面から接続導体２０の突出端に至る
高さｈよりも長くする（図４参照）。そして半導体チッ
プ２２を凹部２４ａに入れた状態で半導体チップ２２が
実質的に位置ずれしないように凹部２４ａの側壁面で半
導体チップを支持し、しかも半導体チップ２２を凹部２
４ａ内へ入れ或は凹部２４ａ外へ出す作業が自在に行な
えるように凹部２４ａを形成する。また型２６は封止材
流路２６ａと凹部２４ａを開閉自在に閉じる蓋部分２６
ｂとを有する（図５参照）。そして凹部２４ａを閉じた
とき凹部２４ａ内の気体を凹部２４ａ外へ抜き出すため
の気体流路（図示せず）を、型成形技術で通常行なわれ
る如く、型２４及び又は２６に設ける。型２４及び２６
の形成材料は例えば金属である。
を封止材２８で覆う（図３〜図７）。この実施例では、
封止材２８を熱硬化型樹脂とし、型２４及び２６を用い
て型成形技術により封止材２８で覆う。型２４は半導体
チップ２２を入れる凹部２４ａを有する。凹部２４ａの
深さＨを、半導体チップ２２を凹部２４ａ内に載置した
ときの凹部２４ａ下面から接続導体２０の突出端に至る
高さｈよりも長くする（図４参照）。そして半導体チッ
プ２２を凹部２４ａに入れた状態で半導体チップ２２が
実質的に位置ずれしないように凹部２４ａの側壁面で半
導体チップを支持し、しかも半導体チップ２２を凹部２
４ａ内へ入れ或は凹部２４ａ外へ出す作業が自在に行な
えるように凹部２４ａを形成する。また型２６は封止材
流路２６ａと凹部２４ａを開閉自在に閉じる蓋部分２６
ｂとを有する（図５参照）。そして凹部２４ａを閉じた
とき凹部２４ａ内の気体を凹部２４ａ外へ抜き出すため
の気体流路（図示せず）を、型成形技術で通常行なわれ
る如く、型２４及び又は２６に設ける。型２４及び２６
の形成材料は例えば金属である。
【００２５】封止材２８で覆うに当っては、まず、型２
４、２６を封止材２８が流動しやすい温度に予め加熱し
ておく。そして半導体チップ２２を、集積回路部２２ａ
が凹部２４ａの外側へ向くようにして型２４の凹部２４
ａ内に入れる（図３〜図４）。次いで、凹部２４ａを型
２６の蓋部分２６ｂで閉じる（図５）。凹部２４ａを閉
じた状態で蓋部分２６ｂと接続導体２０とを離間させ
る。蓋部分２６ｂと集積回路部２２ａとの離間距離は例
えば５０μｍである。次いで、流動性を有し硬化させて
いない状態の封止材２８を封止材流路２６ａを介して凹
部２４ａ内に注入し、凹部２４ａ及び蓋部分２６ｂが囲
む空間内に封止材２８を充満させ、接続導体２０及び集
積回路部２２ａを封止材２８中に埋め込む（図５〜図
６）。好ましくは、接続導体２０及び集積回路部２２ａ
特に集積回路部２２ａと封止材２８との間に気泡を残存
させないようにする。次いで、封止材２８を加熱して硬
化させ、その後、半導体チップ２２を型２４及び２６か
ら取り外して接続導体２０及び集積回路部２２ａを封止
材２８中に埋め込んだ半導体チップ２２を得る（図
７）。封止材２８を硬化させる際には、例えば、型２４
を封止材２８が硬化する温度に加熱し、型２６を封止材
２８が硬化しない温度に加熱し、これら型２４、２６の
加熱温度の差を小さくして封止材２８の熱応力を小さく
するようにするのが良い。また、半導体チップ２２を型
２４から取り外すのを容易にするため、例えば、突き棒
ｐ（この棒ｐを図３（Ｂ）中に一点鎖線で示した）が凹
部２４ａの底から凹部２４ａの高さ方向ｑに突出する高
さの調整自在に、突き棒ｐを型２４に摺動自在に設け、
半導体チップ２２を凹部２４ａから突き棒ｐで突き出し
て取り外すのが良い。或は、型２４の底を形成する部分
ｒ（この部分ｒを図３（Ｂ）中に点線で示した）を凹部
２４ａの高さの調整を自在に行なえるように構成しても
良い。
４、２６を封止材２８が流動しやすい温度に予め加熱し
ておく。そして半導体チップ２２を、集積回路部２２ａ
が凹部２４ａの外側へ向くようにして型２４の凹部２４
ａ内に入れる（図３〜図４）。次いで、凹部２４ａを型
２６の蓋部分２６ｂで閉じる（図５）。凹部２４ａを閉
じた状態で蓋部分２６ｂと接続導体２０とを離間させ
る。蓋部分２６ｂと集積回路部２２ａとの離間距離は例
えば５０μｍである。次いで、流動性を有し硬化させて
いない状態の封止材２８を封止材流路２６ａを介して凹
部２４ａ内に注入し、凹部２４ａ及び蓋部分２６ｂが囲
む空間内に封止材２８を充満させ、接続導体２０及び集
積回路部２２ａを封止材２８中に埋め込む（図５〜図
６）。好ましくは、接続導体２０及び集積回路部２２ａ
特に集積回路部２２ａと封止材２８との間に気泡を残存
させないようにする。次いで、封止材２８を加熱して硬
化させ、その後、半導体チップ２２を型２４及び２６か
ら取り外して接続導体２０及び集積回路部２２ａを封止
材２８中に埋め込んだ半導体チップ２２を得る（図
７）。封止材２８を硬化させる際には、例えば、型２４
を封止材２８が硬化する温度に加熱し、型２６を封止材
２８が硬化しない温度に加熱し、これら型２４、２６の
加熱温度の差を小さくして封止材２８の熱応力を小さく
するようにするのが良い。また、半導体チップ２２を型
２４から取り外すのを容易にするため、例えば、突き棒
ｐ（この棒ｐを図３（Ｂ）中に一点鎖線で示した）が凹
部２４ａの底から凹部２４ａの高さ方向ｑに突出する高
さの調整自在に、突き棒ｐを型２４に摺動自在に設け、
半導体チップ２２を凹部２４ａから突き棒ｐで突き出し
て取り外すのが良い。或は、型２４の底を形成する部分
ｒ（この部分ｒを図３（Ｂ）中に点線で示した）を凹部
２４ａの高さの調整を自在に行なえるように構成しても
良い。
【００２６】次に、接続導体２０及び集積回路部２２ａ
を覆う封止材２８を、研磨、研削、切削或はそのほかの
任意好適な削り取り装置を用いて削って接続導体２０の
突出端部を露出させる（図８〜図１１）。この実施例で
用いる削り取り装置は固定部３０（図８参照）及び削り
部３２を備える。固定部３０は半導体チップ２２を位置
決め固定するための位置決め部３０ａを有し、削り部３
２は半導体チップ２２を削るための削り面３２ａを有す
る。例えば、位置決め部３０ａは凹部であって半導体チ
ップ２２をこの位置決め部３０ａに嵌め込むことによっ
て位置決めする。また削り面３２ａには例えば研磨材、
砥粒、或は切削刃を設ける。
を覆う封止材２８を、研磨、研削、切削或はそのほかの
任意好適な削り取り装置を用いて削って接続導体２０の
突出端部を露出させる（図８〜図１１）。この実施例で
用いる削り取り装置は固定部３０（図８参照）及び削り
部３２を備える。固定部３０は半導体チップ２２を位置
決め固定するための位置決め部３０ａを有し、削り部３
２は半導体チップ２２を削るための削り面３２ａを有す
る。例えば、位置決め部３０ａは凹部であって半導体チ
ップ２２をこの位置決め部３０ａに嵌め込むことによっ
て位置決めする。また削り面３２ａには例えば研磨材、
砥粒、或は切削刃を設ける。
【００２７】接続導体２０を露出させるに当っては、ま
ず、接続導体２０とは反対側の半導体チップ２２部分を
固定部３０に取り付けて、半導体チップ２２を固定部３
０に位置決め固定する（図８〜図９）。次いで、接続導
体２０上の封止材２８部分を削り部３２の削り面３２ａ
に当接させる（図１０）。次いで、封止材２８を削り面
３２ａに押し付けた状態で封止材２８及び削り面３２ａ
を相対的に動かして、接続導体２０の突出端部が削り面
３２ａと接触するまで封止材２８を削り、これにより接
続導体２０の突出端部を封止材２８から露出させる（図
１１）。
ず、接続導体２０とは反対側の半導体チップ２２部分を
固定部３０に取り付けて、半導体チップ２２を固定部３
０に位置決め固定する（図８〜図９）。次いで、接続導
体２０上の封止材２８部分を削り部３２の削り面３２ａ
に当接させる（図１０）。次いで、封止材２８を削り面
３２ａに押し付けた状態で封止材２８及び削り面３２ａ
を相対的に動かして、接続導体２０の突出端部が削り面
３２ａと接触するまで封止材２８を削り、これにより接
続導体２０の突出端部を封止材２８から露出させる（図
１１）。
【００２８】次に、半導体チップ２２を固定部３０から
取り外し、集積回路部２２ａを封止材２８で封じ込んで
成る半導体パッケージ３４を得る（図１）。半導体チッ
プ２を固定部３０から取り外すのを容易にするため、型
２４と同様の突き棒ｐや部分ｒを固定部３０に設けるよ
うにしても良い。
取り外し、集積回路部２２ａを封止材２８で封じ込んで
成る半導体パッケージ３４を得る（図１）。半導体チッ
プ２を固定部３０から取り外すのを容易にするため、型
２４と同様の突き棒ｐや部分ｒを固定部３０に設けるよ
うにしても良い。
【００２９】第二発明の第一実施例の製造方法と従来の
リードフレームを用いた半導体パッケージの製造方法と
を比較すれば、この実施例ではボンディングワイヤ及び
リードフレームを用いないので、ボンディング工程及び
リードフレームのめっき工程が不要であり従って従来よ
りもＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）を大
幅に短縮出来、しかも製造設備に対する投資を低減出来
る。またこの実施例では従来よりも工程が簡略になるの
で、不良品検出のためのチェック項目を従来よりも少な
く出来る。
リードフレームを用いた半導体パッケージの製造方法と
を比較すれば、この実施例ではボンディングワイヤ及び
リードフレームを用いないので、ボンディング工程及び
リードフレームのめっき工程が不要であり従って従来よ
りもＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）を大
幅に短縮出来、しかも製造設備に対する投資を低減出来
る。またこの実施例では従来よりも工程が簡略になるの
で、不良品検出のためのチェック項目を従来よりも少な
く出来る。
【００３０】図１２は半導体チップの実装状態を概略的
に示す断面図である。同図に示す配線板３６は基板３６
ａと基板３６ａに設けた配線パターン３６ｂと配線パタ
ーン３６ｂの端子部分に設けた接続導体３６ｃとを備え
る。接続導体３６の形成材料を半田、金、導電性接着材
或はそのほかの導電性材料、好ましくはろう付けを行な
える導電性材料とする。半導体パッケージ３４の接続導
体２０及び配線板３６の接続導体３６ｃの少なくとも一
方をろう付けを行なえる導電性材料とする。
に示す断面図である。同図に示す配線板３６は基板３６
ａと基板３６ａに設けた配線パターン３６ｂと配線パタ
ーン３６ｂの端子部分に設けた接続導体３６ｃとを備え
る。接続導体３６の形成材料を半田、金、導電性接着材
或はそのほかの導電性材料、好ましくはろう付けを行な
える導電性材料とする。半導体パッケージ３４の接続導
体２０及び配線板３６の接続導体３６ｃの少なくとも一
方をろう付けを行なえる導電性材料とする。
【００３１】上述のようにして製造した半導体パッケー
ジ３４を配線板３６に実装するに当っては、半導体パッ
ケージ３４の接続導体２０及び配線板３６の接続導体３
６ｃを位置合わせして、接続導体２０を接続導体３６ｃ
上に位置させる。次いで接続導体２０及び又は３６ｃを
加熱溶融し然る後に冷却凝固させて、集積回路部２２ａ
と配線パターン３６ｂとを接続導体２０、３６ｃを介し
て電気接続する。
ジ３４を配線板３６に実装するに当っては、半導体パッ
ケージ３４の接続導体２０及び配線板３６の接続導体３
６ｃを位置合わせして、接続導体２０を接続導体３６ｃ
上に位置させる。次いで接続導体２０及び又は３６ｃを
加熱溶融し然る後に冷却凝固させて、集積回路部２２ａ
と配線パターン３６ｂとを接続導体２０、３６ｃを介し
て電気接続する。
【００３２】尚、半導体パッケージ３４の接続導体２０
がろう付けを行なえる導電性材料である場合には、配線
板３６の接続導体３６ｃを必ずしも設けなくとも良い。
がろう付けを行なえる導電性材料である場合には、配線
板３６の接続導体３６ｃを必ずしも設けなくとも良い。
【００３３】図１３は第一及び第二発明の第一実施例の
変形例の説明に供する図である。
変形例の説明に供する図である。
【００３４】この変形例の半導体パッケージ３７は、図
１３にも示すように、第一実施例の半導体パッケージ３
４に補助導体３８を設けて成る。補助導体３８を接続導
体２０上及び当該導体２０近傍の封止材２８上に突出さ
せて設け、接続導体２０の突出方向から見て補助導体３
８を接続導体２０よりも広く形成する。第一発明の第一
実施例の変形例でも、半導体パッケージ３７の厚さを、
第一実施例よりは厚いが従来パッケージよりも薄くする
ことが出来る。また半導体パッケージ３７の幅を従来パ
ッケージよりも狭く出来る。
１３にも示すように、第一実施例の半導体パッケージ３
４に補助導体３８を設けて成る。補助導体３８を接続導
体２０上及び当該導体２０近傍の封止材２８上に突出さ
せて設け、接続導体２０の突出方向から見て補助導体３
８を接続導体２０よりも広く形成する。第一発明の第一
実施例の変形例でも、半導体パッケージ３７の厚さを、
第一実施例よりは厚いが従来パッケージよりも薄くする
ことが出来る。また半導体パッケージ３７の幅を従来パ
ッケージよりも狭く出来る。
【００３５】さらに第二発明の変形例は半導体パッケー
ジ３７を製造する例であって、この例では、まず、半導
体パッケージ３４を上述した第一実施例と同様の工程を
経て完成する（図２〜図１１及び図１）。
ジ３７を製造する例であって、この例では、まず、半導
体パッケージ３４を上述した第一実施例と同様の工程を
経て完成する（図２〜図１１及び図１）。
【００３６】次に、補助導体３８を接続導体２０の突出
方向から見て接続導体２０よりも広く成るように接続導
体２０上及び当該導体２０近傍の封止材２８上に形成
し、補助導体３８を有する半導体パッケージ３７を得る
（図１３）。
方向から見て接続導体２０よりも広く成るように接続導
体２０上及び当該導体２０近傍の封止材２８上に形成
し、補助導体３８を有する半導体パッケージ３７を得る
（図１３）。
【００３７】補助導体３８の形成材料は半田、金或はそ
のほかの導電性材料、好ましくはろう付けを行なえる導
電性材料である。補助導体３８の形成には任意好適な技
術を用いることができ、例えば、厚膜印刷技術を用いて
形成する。或はフォトリソ及びエッチング技術と蒸着そ
のほかの薄膜形成技術とを組み合わせて用いて形成す
る。或はフォトリソ及びエッチング技術と無電解めっき
技術とを組み合わせて用いて形成する。或は球状又は半
球状の補助導体３８を接続導体２０に圧着して形成す
る。第二発明の第一実施例の変形例でも、第二発明の第
一実施例と同様の効果が得られる。
のほかの導電性材料、好ましくはろう付けを行なえる導
電性材料である。補助導体３８の形成には任意好適な技
術を用いることができ、例えば、厚膜印刷技術を用いて
形成する。或はフォトリソ及びエッチング技術と蒸着そ
のほかの薄膜形成技術とを組み合わせて用いて形成す
る。或はフォトリソ及びエッチング技術と無電解めっき
技術とを組み合わせて用いて形成する。或は球状又は半
球状の補助導体３８を接続導体２０に圧着して形成す
る。第二発明の第一実施例の変形例でも、第二発明の第
一実施例と同様の効果が得られる。
【００３８】図１４は第一発明の第二実施例の構成を概
略的に示す断面図である。尚、上述した第一実施例の構
成成分に対応する構成成分については同一の符号を付し
て示し、第一実施例と同様の点についてはその詳細な説
明を省略する。
略的に示す断面図である。尚、上述した第一実施例の構
成成分に対応する構成成分については同一の符号を付し
て示し、第一実施例と同様の点についてはその詳細な説
明を省略する。
【００３９】この実施例の半導体パッケージ４４は半導
体チップ２２、接続導体２０、封止材２８、４０を備え
る。この実施例では、接続導体２０を設けた半導体チッ
プ２２の全体を封止材２８、４０で覆う。封止材４０例
えばセラミック板で半導体チップ２２の集積回路部２２
ａとは反対側の部分を覆うと共に、封止材２８例えば熱
硬化型の樹脂で接続導体２０を露出させるようにしなが
ら残りの半導体チップ２２部分を覆う。
体チップ２２、接続導体２０、封止材２８、４０を備え
る。この実施例では、接続導体２０を設けた半導体チッ
プ２２の全体を封止材２８、４０で覆う。封止材４０例
えばセラミック板で半導体チップ２２の集積回路部２２
ａとは反対側の部分を覆うと共に、封止材２８例えば熱
硬化型の樹脂で接続導体２０を露出させるようにしなが
ら残りの半導体チップ２２部分を覆う。
【００４０】第一発明の第二実施例でも、半導体パッケ
ージ４４の厚さを、第一実施例よりは厚いが従来パッケ
ージよりも薄くすることが出来る。また半導体パッケー
ジ４４の幅を従来パッケージよりも狭く出来る。
ージ４４の厚さを、第一実施例よりは厚いが従来パッケ
ージよりも薄くすることが出来る。また半導体パッケー
ジ４４の幅を従来パッケージよりも狭く出来る。
【００４１】図１５〜図２１はこの発明の第二実施例の
説明に供する製造工程図である。この実施例は半導体パ
ッケージ４４を製造する例である。尚、第一実施例の構
成成分に対応する構成成分を同一の符号を付して示し、
第一実施例と同様の点についてはその詳細な説明を省略
する。
説明に供する製造工程図である。この実施例は半導体パ
ッケージ４４を製造する例である。尚、第一実施例の構
成成分に対応する構成成分を同一の符号を付して示し、
第一実施例と同様の点についてはその詳細な説明を省略
する。
【００４２】まず、接続導体２０を半導体チップ２２の
集積回路部２２ａから突出させて集積回路部２２ａに形
成する。
集積回路部２２ａから突出させて集積回路部２２ａに形
成する。
【００４３】次に、接続導体２０を設けた半導体チップ
２２の全体を、封止材２８、４０で覆う（図１５〜図１
９）。この実施例では、半導体チップ２２を型２４の凹
部２４ａ内に入れた状態で半導体チップ２２の側壁と凹
部２４ａの側壁との間にこれら側壁の全周にわたり封止
材を流し込むための間隙ｔが出来るように、凹部２４ａ
を半導体チップ２２よりも幅広く形成する（図１６参
照）。
２２の全体を、封止材２８、４０で覆う（図１５〜図１
９）。この実施例では、半導体チップ２２を型２４の凹
部２４ａ内に入れた状態で半導体チップ２２の側壁と凹
部２４ａの側壁との間にこれら側壁の全周にわたり封止
材を流し込むための間隙ｔが出来るように、凹部２４ａ
を半導体チップ２２よりも幅広く形成する（図１６参
照）。
【００４４】封止材２８、４０で覆うに当っては、ま
ず、集積回路部２２ａとは反対側の半導体チップ２２部
分に板状の封止材４０例えばセラミック板を接着剤４２
を介して固着する（図１５）。そして型２４、２６を封
止材２８が流動しやすい温度に予め加熱しておく。次い
で、半導体チップ２２を凹部２４ａ内に入れ、半導体チ
ップ２２及び凹部２４ａの側壁の間にこれら側壁の全周
にわたり間隙ｔが出来るように、任意好適な手段を用い
て半導体チップ２２を位置決めする（図１６）。次い
で、凹部２４ａを型２６の蓋部分２６ｂで閉じる（図１
７）。次いで、流動性を有し硬化していない状態の封止
材２８を型２６の封止材流路２６ａを介して凹部２４ａ
内に注入し、接続導体２０、集積回路部２２ａ及び半導
体チップ２２の側壁を封止材２８中に埋め込む（図１
８）。好ましくは、接続導体２０及び集積回路部２２ａ
特に集積回路部２２ａと封止材２８との間に気泡を残存
させないようにする。次いで、封止材２８を加熱して硬
化させ、その後、半導体チップ２２を型２４及び２６か
ら取り外す（図１９）。封止材２８を硬化させる際に
は、例えば、型２４を封止材２８が硬化する温度に加熱
し、型２６を封止材２８が硬化しない温度に加熱し、型
２４、２６の加熱温度の差を小さくして封止材２８の熱
応力を小さくするようにするのが良い。
ず、集積回路部２２ａとは反対側の半導体チップ２２部
分に板状の封止材４０例えばセラミック板を接着剤４２
を介して固着する（図１５）。そして型２４、２６を封
止材２８が流動しやすい温度に予め加熱しておく。次い
で、半導体チップ２２を凹部２４ａ内に入れ、半導体チ
ップ２２及び凹部２４ａの側壁の間にこれら側壁の全周
にわたり間隙ｔが出来るように、任意好適な手段を用い
て半導体チップ２２を位置決めする（図１６）。次い
で、凹部２４ａを型２６の蓋部分２６ｂで閉じる（図１
７）。次いで、流動性を有し硬化していない状態の封止
材２８を型２６の封止材流路２６ａを介して凹部２４ａ
内に注入し、接続導体２０、集積回路部２２ａ及び半導
体チップ２２の側壁を封止材２８中に埋め込む（図１
８）。好ましくは、接続導体２０及び集積回路部２２ａ
特に集積回路部２２ａと封止材２８との間に気泡を残存
させないようにする。次いで、封止材２８を加熱して硬
化させ、その後、半導体チップ２２を型２４及び２６か
ら取り外す（図１９）。封止材２８を硬化させる際に
は、例えば、型２４を封止材２８が硬化する温度に加熱
し、型２６を封止材２８が硬化しない温度に加熱し、型
２４、２６の加熱温度の差を小さくして封止材２８の熱
応力を小さくするようにするのが良い。
【００４５】次に、図２０〜図２１にも示すように、封
止材２８を削って接続導体２０を露出させる（図２０〜
図２１）。
止材２８を削って接続導体２０を露出させる（図２０〜
図２１）。
【００４６】接続導体２０を露出させるに当っては、ま
ず、接続導体２０とは反対側の半導体チップ２２部分を
封止材２８、４０を介して固定部３０に取り付け、接続
導体２０上の封止材２８を削り部３２の削り面３２ａに
当接させる（図２０）。次いで、封止材２８を削り面３
２ａに圧接した状態で封止材２８及び削り面３２ａを相
対的に動かし、接続導体２０が露出するまで封止材２８
を削る（図２１）。
ず、接続導体２０とは反対側の半導体チップ２２部分を
封止材２８、４０を介して固定部３０に取り付け、接続
導体２０上の封止材２８を削り部３２の削り面３２ａに
当接させる（図２０）。次いで、封止材２８を削り面３
２ａに圧接した状態で封止材２８及び削り面３２ａを相
対的に動かし、接続導体２０が露出するまで封止材２８
を削る（図２１）。
【００４７】次に、半導体チップ２２を固定部３０から
取り外し、半導体チップ２２を封止材２８、４０で封じ
込んで成る半導体パッケージ４４を得る（図１４）。第
二発明の第二実施例でも、第一実施例と同様の効果が得
られる。
取り外し、半導体チップ２２を封止材２８、４０で封じ
込んで成る半導体パッケージ４４を得る（図１４）。第
二発明の第二実施例でも、第一実施例と同様の効果が得
られる。
【００４８】図２２は第一発明の第三実施例の構成を概
略的に示す断面図である。尚、第一実施例の構成成分に
対応する構成成分については同一の符号を付して示し、
第一実施例と同様の点についてはその詳細な説明を省略
する。
略的に示す断面図である。尚、第一実施例の構成成分に
対応する構成成分については同一の符号を付して示し、
第一実施例と同様の点についてはその詳細な説明を省略
する。
【００４９】この実施例の半導体パッケージ４８は接続
導体２０、半導体チップ２２及び接続導体４６、４７を
備える。この実施例では、接続導体２０を設けた半導体
チップ２２の全体を封止材４６、４７で覆う。封止材４
６例えば熱可塑性樹脂で半導体チップ２２の集積回路部
２２ａとは反対側の部分を覆うと共に封止材４７例えば
熱可塑性樹脂で接続導体２０を露出させるようにしなが
ら残りの半導体チップ２２部分を覆う。
導体２０、半導体チップ２２及び接続導体４６、４７を
備える。この実施例では、接続導体２０を設けた半導体
チップ２２の全体を封止材４６、４７で覆う。封止材４
６例えば熱可塑性樹脂で半導体チップ２２の集積回路部
２２ａとは反対側の部分を覆うと共に封止材４７例えば
熱可塑性樹脂で接続導体２０を露出させるようにしなが
ら残りの半導体チップ２２部分を覆う。
【００５０】第一発明の第三実施例でも、半導体パッケ
ージ４８の厚さを、第一実施例よりは厚いが従来パッケ
ージよりも薄く出来る。また半導体パッケージ４８の幅
を従来パッケージよりも狭く出来る。
ージ４８の厚さを、第一実施例よりは厚いが従来パッケ
ージよりも薄く出来る。また半導体パッケージ４８の幅
を従来パッケージよりも狭く出来る。
【００５１】図２３〜図３０は第二発明の第三実施例の
説明に供する製造工程図である。この実施例は図２２に
示す半導体パッケージ４８を製造する例である。尚、第
一実施例の構成成分に対応する構成成分については同一
の符号を付して示し、第一実施例と同様の点については
その詳細な説明を省略する。
説明に供する製造工程図である。この実施例は図２２に
示す半導体パッケージ４８を製造する例である。尚、第
一実施例の構成成分に対応する構成成分については同一
の符号を付して示し、第一実施例と同様の点については
その詳細な説明を省略する。
【００５２】まず、第一実施例と同様にして、半導体チ
ップ２２及び接続導体２０を形成する。
ップ２２及び接続導体２０を形成する。
【００５３】次に、接続導体２０を設けた半導体チップ
２２の全体を、封止材４６、４７で覆う（図２３〜図２
８）。
２２の全体を、封止材４６、４７で覆う（図２３〜図２
８）。
【００５４】封止材４６、４７で覆うに当っては、ま
ず、封止材４６例えば熱可塑性樹脂を固化させた状態で
型２４の凹部２４ａ内に嵌め込み、封止材４６を凹部２
４ａで支持して位置決めする（図２３）。封止材４６は
固化させた状態でその中央部に凹部４６ａを備え、従っ
て封止材４６の周辺部の高さをその中央部の高さよりも
高くしてある。次いで、集積回路部２２ａとは反対側の
半導体チップ２２部分を封止材４６の凹部４６ａ内に嵌
め込み、封止材４７の周辺部を半導体チップ２２及び凹
部２４ａの側壁の間に挿入すると共に半導体チップ２２
を凹部４６ａで支持して位置決めする（図２４）。次い
で、封止材４７例えば熱可塑性樹脂を固化させた状態
で、型２４の凹部２４ａ内に嵌め込み、半導体チップ２
２の接続導電体２０上に載置する（図２５）。封止材４
７は固化させた状態でその中央部に凹部４７ａを備え、
従って封止材４６の周辺部の高さをその中央部の高さよ
りも高くしてある。この凹部４７ａ内に接続導体２０を
入れるようにして封止材４７を型２４の凹部２４ａ内に
嵌め込み、封止材４７の周辺部を半導体チップ２２及び
凹部２４ａの側壁の間に挿入する。次いで、型２６の蓋
部分２６ｂを摺動自在に型２４の凹部２４ａ内に嵌め込
み、蓋部分２６ｂを封止材４７に当接させる（図２
６）。尚、この例では封止材流路２６ａを型２６に設け
ていない。次いで、封止材４６、４７を、これらが可塑
性を示す温度に型２４、２６を介して加熱しながら型２
４、２６の間に押圧し、この押圧により、封止材４６、
４７の周辺部を互いに圧接させると共に接続導体２０を
設けた半導体チップ２２全体を封止材４６、４７中に埋
め込む。好ましくは、接続導体２０及び集積回路部２２
ａ特に集積回路部２２ａと封止材４７との間に気泡を残
存させないようにする。次いで、封止材４６、４７の周
辺部を圧接したまま封止材４６、４７を型２４、２６を
介し冷却して固化させ、これにより封止材４６、４７の
周辺部を互いに接着する（図２７）。次いで、半導体チ
ップ２２を型２４、２６から取り外し、封止材４６、４
７で覆われた半導体チップ２２及び接続導体２０を得る
（図２８）。
ず、封止材４６例えば熱可塑性樹脂を固化させた状態で
型２４の凹部２４ａ内に嵌め込み、封止材４６を凹部２
４ａで支持して位置決めする（図２３）。封止材４６は
固化させた状態でその中央部に凹部４６ａを備え、従っ
て封止材４６の周辺部の高さをその中央部の高さよりも
高くしてある。次いで、集積回路部２２ａとは反対側の
半導体チップ２２部分を封止材４６の凹部４６ａ内に嵌
め込み、封止材４７の周辺部を半導体チップ２２及び凹
部２４ａの側壁の間に挿入すると共に半導体チップ２２
を凹部４６ａで支持して位置決めする（図２４）。次い
で、封止材４７例えば熱可塑性樹脂を固化させた状態
で、型２４の凹部２４ａ内に嵌め込み、半導体チップ２
２の接続導電体２０上に載置する（図２５）。封止材４
７は固化させた状態でその中央部に凹部４７ａを備え、
従って封止材４６の周辺部の高さをその中央部の高さよ
りも高くしてある。この凹部４７ａ内に接続導体２０を
入れるようにして封止材４７を型２４の凹部２４ａ内に
嵌め込み、封止材４７の周辺部を半導体チップ２２及び
凹部２４ａの側壁の間に挿入する。次いで、型２６の蓋
部分２６ｂを摺動自在に型２４の凹部２４ａ内に嵌め込
み、蓋部分２６ｂを封止材４７に当接させる（図２
６）。尚、この例では封止材流路２６ａを型２６に設け
ていない。次いで、封止材４６、４７を、これらが可塑
性を示す温度に型２４、２６を介して加熱しながら型２
４、２６の間に押圧し、この押圧により、封止材４６、
４７の周辺部を互いに圧接させると共に接続導体２０を
設けた半導体チップ２２全体を封止材４６、４７中に埋
め込む。好ましくは、接続導体２０及び集積回路部２２
ａ特に集積回路部２２ａと封止材４７との間に気泡を残
存させないようにする。次いで、封止材４６、４７の周
辺部を圧接したまま封止材４６、４７を型２４、２６を
介し冷却して固化させ、これにより封止材４６、４７の
周辺部を互いに接着する（図２７）。次いで、半導体チ
ップ２２を型２４、２６から取り外し、封止材４６、４
７で覆われた半導体チップ２２及び接続導体２０を得る
（図２８）。
【００５５】次に、接続導体２０及び集積回路部２２ａ
を覆う封止材４７を削って接続導体２０を露出させる
（図２９〜図３０）。
を覆う封止材４７を削って接続導体２０を露出させる
（図２９〜図３０）。
【００５６】接続導体２０を露出させるに当っては、ま
ず半導体チップ２２を固定部３０に取り付けて位置決め
固定し、然る後、接続導体２０上の封止材４７部分を削
り部３２の削り面３２ａに当接させる（図２９）。次い
で、削り面３２ａにより、接続導体２０が露出するまで
封止材４７を削る（図３０）。
ず半導体チップ２２を固定部３０に取り付けて位置決め
固定し、然る後、接続導体２０上の封止材４７部分を削
り部３２の削り面３２ａに当接させる（図２９）。次い
で、削り面３２ａにより、接続導体２０が露出するまで
封止材４７を削る（図３０）。
【００５７】次に、半導体チップ２２を固定部３０から
取り外し、接続導体２０を設けた半導体チップ２２全体
を封止材４６、４７で封じ込んで成る半導体パッケージ
４８を得る（図２２）。第二発明の第三実施例でも、第
一実施例と同様の効果を得られる。
取り外し、接続導体２０を設けた半導体チップ２２全体
を封止材４６、４７で封じ込んで成る半導体パッケージ
４８を得る（図２２）。第二発明の第三実施例でも、第
一実施例と同様の効果を得られる。
【００５８】発明は上述した実施例にのみ限定されるも
のではなく、従って各構成成分の形状、配設位置、形成
材料、数値的条件及びそのほかを任意好適に変更出来
る。
のではなく、従って各構成成分の形状、配設位置、形成
材料、数値的条件及びそのほかを任意好適に変更出来
る。
【００５９】
【発明の効果】上述した説明からも明らかなように、第
一発明の半導体パッケージによれば、半導体チップをこ
れとは別の電気回路に接続するための接続導体を半導体
チップの集積回路部から突出させて形成するので、接続
導体の突出方向から見た半導体パッケージの長さ及び幅
を小さく出来る。また接続導体の突出方向における半導
体パッケージの高さを、接続導体の突出高さを低くする
ことによって低く出来る。従って従来のリードフレーム
を用いた半導体パッケージに比較して、パッケージサイ
ズを小さく出来る。さらに少なくとも集積回路部を封止
しているので、半導体パッケージを保管し或は運搬し或
は実装するときに集積回路部が損傷するのを防止出来
る。従来周知のフリップチップと比較すれば、フリップ
チップでは集積回路部を保護膜で保護しているものの保
護膜のみでは湿気や衝撃から集積回路部を必ずしも充分
に保護することが出来ず従ってフリップチップを封止材
で封止しない状態ではその保管や運搬や実装に注意を要
し不便である。これに対しこの発明の半導体パッケージ
は封止材により集積回路部を湿気や衝撃から保護してい
るので、このパッケージの保管や運搬や実装を行なうと
きに損傷が生じにくく便利である。
一発明の半導体パッケージによれば、半導体チップをこ
れとは別の電気回路に接続するための接続導体を半導体
チップの集積回路部から突出させて形成するので、接続
導体の突出方向から見た半導体パッケージの長さ及び幅
を小さく出来る。また接続導体の突出方向における半導
体パッケージの高さを、接続導体の突出高さを低くする
ことによって低く出来る。従って従来のリードフレーム
を用いた半導体パッケージに比較して、パッケージサイ
ズを小さく出来る。さらに少なくとも集積回路部を封止
しているので、半導体パッケージを保管し或は運搬し或
は実装するときに集積回路部が損傷するのを防止出来
る。従来周知のフリップチップと比較すれば、フリップ
チップでは集積回路部を保護膜で保護しているものの保
護膜のみでは湿気や衝撃から集積回路部を必ずしも充分
に保護することが出来ず従ってフリップチップを封止材
で封止しない状態ではその保管や運搬や実装に注意を要
し不便である。これに対しこの発明の半導体パッケージ
は封止材により集積回路部を湿気や衝撃から保護してい
るので、このパッケージの保管や運搬や実装を行なうと
きに損傷が生じにくく便利である。
【００６０】従って第一発明の半導体パッケージによれ
ば、小型であって、しかも保管や運搬や実装に便利な半
導体パッケージを提供出来る。
ば、小型であって、しかも保管や運搬や実装に便利な半
導体パッケージを提供出来る。
【００６１】さらに第二発明の半導体パッケージの製造
方法によれば、少なくとも接続導体及び集積回路部を封
止材で覆った後に封止材を削って接続導体を露出させる
ので、集積回路部の封止と接続導体の露出とを簡略に行
なえ、従って第一発明の半導体パッケージを簡略に製造
出来る。
方法によれば、少なくとも接続導体及び集積回路部を封
止材で覆った後に封止材を削って接続導体を露出させる
ので、集積回路部の封止と接続導体の露出とを簡略に行
なえ、従って第一発明の半導体パッケージを簡略に製造
出来る。
【図１】第一発明の第一実施例の構成を概略的に示す断
面図である。
面図である。
【図２】第二発明の第一実施例における製造工程の一段
階を概略的に示す断面図である。
階を概略的に示す断面図である。
【図３】（Ａ）及び（Ｂ）は第二発明の第一実施例にお
ける製造工程の同一工程段階を概略的に示す上面図及び
断面図である。
ける製造工程の同一工程段階を概略的に示す上面図及び
断面図である。
【図４】（Ａ）及び（Ｂ）は第二発明の第一実施例にお
ける製造工程の同一工程段階を概略的に示す上面図及び
断面図である。
ける製造工程の同一工程段階を概略的に示す上面図及び
断面図である。
【図５】（Ａ）及び（Ｂ）は第二発明の第一実施例にお
ける製造工程の同一工程段階を概略的に示す上面図及び
断面図である。
ける製造工程の同一工程段階を概略的に示す上面図及び
断面図である。
【図６】第二発明の第一実施例における製造工程の一段
階を概略的に示す断面図である。
階を概略的に示す断面図である。
【図７】第二発明の第一実施例における製造工程の一段
階を概略的に示す断面図である。
階を概略的に示す断面図である。
【図８】（Ａ）及び（Ｂ）は第二発明の第一実施例にお
ける製造工程の同一工程段階を概略的に示す下面図及び
断面図である。
ける製造工程の同一工程段階を概略的に示す下面図及び
断面図である。
【図９】（Ａ）及び（Ｂ）は第二発明の第一実施例にお
ける製造工程の同一工程段階を概略的に示す下面図及び
断面図である。
ける製造工程の同一工程段階を概略的に示す下面図及び
断面図である。
【図１０】第二発明の第一実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図１１】第二発明の第一実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図１２】半導体パッケージの実装状態を概略的に示す
断面図である。
断面図である。
【図１３】（Ａ）及び（Ｂ）は第一発明の第一実施例の
変形例の構成を概略的に示す上面及び断面図である。
変形例の構成を概略的に示す上面及び断面図である。
【図１４】第一発明の第二実施例の構成を概略的に示す
断面図である。
断面図である。
【図１５】第二発明の第二実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図１６】（Ａ）及び（Ｂ）は第二発明の第二実施例に
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
【図１７】（Ａ）及び（Ｂ）は第二発明の第二実施例に
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
【図１８】第二発明の第二実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図１９】第二発明の第二実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図２０】第二発明の第二実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図２１】第二発明の第二実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図２２】第一発明の第三実施例の構成を概略的に示す
断面図である。
断面図である。
【図２３】（Ａ）及び（Ｂ）は第二発明の第三実施例に
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
【図２４】（Ａ）及び（Ｂ）は第二発明の第三実施例に
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
【図２５】（Ａ）及び（Ｂ）は第二発明の第三実施例に
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
おける製造工程の同一工程段階を概略的に示す上面図及
び断面図である。
【図２６】（Ａ）及び（Ｂ）は第二発明の第三実施例に
おける製造工程の一段階を概略的に示す断面図である。
おける製造工程の一段階を概略的に示す断面図である。
【図２７】第二発明の第三実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図２８】第二発明の第三実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図２９】第二発明の第三実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図３０】第二発明の第三実施例における製造工程の一
段階を概略的に示す断面図である。
段階を概略的に示す断面図である。
【図３１】従来の半導体パッケージの構成を概略的に示
す断面図である。
す断面図である。
【図３２】（Ａ）及び（Ｂ）は従来の半導体パッケージ
の製造工程における異なる一段階を概略的に示す断面図
である。
の製造工程における異なる一段階を概略的に示す断面図
である。
【図３３】従来の半導体パッケージの製造工程における
一段階を概略的に示す断面図である。
一段階を概略的に示す断面図である。
２０：接続導体 ２２：半導体チップ ２２ａ：集積回路部 ２８：封止材 ３４、３７、４４、４８：半導体パッケージ ３８：補助導体
Claims (3)
- 【請求項１】 半導体チップと、半導体チップの集積回
路部に突出させて設けた接続導体と、接続導体の突出端
部を露出させて少なくとも集積回路部を封止する封止材
とを備えて成ることを特徴とする半導体パッケージ。 - 【請求項２】 接続導体を半導体チップの集積回路部か
ら突出させて集積回路部に形成する工程と、 少なくとも接続導体及び集積回路部を封止材で覆う工程
と、 封止材を削って接続導体の突出端部を露出させる工程と
を含むことを特徴とする半導体パッケージの製造方法。 - 【請求項３】 補助導体を、接続導体の突出方向から見
て接続導体よりも広く成るように接続導体上及び当該導
体近傍の封止材上に形成する工程を含むことを特徴とす
る請求項１記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19111692A JP3233990B2 (ja) | 1992-07-17 | 1992-07-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19111692A JP3233990B2 (ja) | 1992-07-17 | 1992-07-17 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001211950A Division JP3583086B2 (ja) | 2001-07-12 | 2001-07-12 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637127A true JPH0637127A (ja) | 1994-02-10 |
| JP3233990B2 JP3233990B2 (ja) | 2001-12-04 |
Family
ID=16269136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19111692A Expired - Fee Related JP3233990B2 (ja) | 1992-07-17 | 1992-07-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3233990B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
-
1992
- 1992-07-17 JP JP19111692A patent/JP3233990B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6459145B1 (en) | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3233990B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537856B2 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US5609889A (en) | Apparatus for encapsulating electronic packages | |
| US6983537B2 (en) | Method of making a plastic package with an air cavity | |
| US5652463A (en) | Transfer modlded electronic package having a passage means | |
| US20050023583A1 (en) | Multi media card formed by transfer molding | |
| JP3194917B2 (ja) | 樹脂封止方法 | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
| US20090039506A1 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JPH08148644A (ja) | 樹脂封止型半導体装置 | |
| US6191490B1 (en) | Semiconductor package having a separated die pad | |
| US6743706B2 (en) | Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| US6372553B1 (en) | Disposable mold runner gate for substrate based electronic packages | |
| JPH0637127A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JP2000164759A (ja) | プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品 | |
| KR100691057B1 (ko) | 반도체 부품용 패키지 및 그 제조 방법 | |
| KR100575858B1 (ko) | 칩 스캐일 패키지 및 그의 제조방법 | |
| JP3583086B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| US20040169276A1 (en) | Method of packaging a semiconductor chip | |
| JPH10112519A (ja) | 熱放散手段を有する集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070921 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |