JPH0635583A - 回路終端システムおよびこれに用いる終端回路 - Google Patents
回路終端システムおよびこれに用いる終端回路Info
- Publication number
- JPH0635583A JPH0635583A JP4189097A JP18909792A JPH0635583A JP H0635583 A JPH0635583 A JP H0635583A JP 4189097 A JP4189097 A JP 4189097A JP 18909792 A JP18909792 A JP 18909792A JP H0635583 A JPH0635583 A JP H0635583A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- termination
- constant voltage
- terminating
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 終端回路電源電圧変動の影響を受けなくす
る、あるいは、終端回路電源電圧そのものを負荷変動の
影響を受けないようにすることで、平衡バスでの信号品
質劣化を防止することを可能とする回路終端システムお
よびこれに用いる終端回路を提供すること。 【構成】 平衡バスに接続される終端回路の近傍に、定
電圧回路を設けたことを特徴とする回路終端システム、
および、上記定電圧回路から供給される定電圧を分圧し
て、上記平衝バスに所定の電位差を生ずる如く構成した
ことを特徴とする終端回路。
る、あるいは、終端回路電源電圧そのものを負荷変動の
影響を受けないようにすることで、平衡バスでの信号品
質劣化を防止することを可能とする回路終端システムお
よびこれに用いる終端回路を提供すること。 【構成】 平衡バスに接続される終端回路の近傍に、定
電圧回路を設けたことを特徴とする回路終端システム、
および、上記定電圧回路から供給される定電圧を分圧し
て、上記平衝バスに所定の電位差を生ずる如く構成した
ことを特徴とする終端回路。
Description
【０００１】
【産業上の利用分野】本発明は、回路終端システムおよ
びこれに用いる終端回路の改良に関するものである。
びこれに用いる終端回路の改良に関するものである。
【０００２】
【従来の技術】伝送路が長距離でかつ転送速度が高速に
なると、終端回路電源電圧の変動に起因する信号波形劣
化を防止するために終端回路の安定化が必要であり、そ
の際、高精度に安定化することが要望される。図９は、
従来の平衡バス回路の一例を示すもので、複数の送受信
回路(ＤＲ)５が信号線(ａｎ，ａｐ)から成る平衡バス４
に接続され、該平衡バス４を経由して情報の転送を行う
ものである。また、平衡バス４は、両端を終端回路(Ｔ)
３により終端され、該終端回路(Ｔ)３は、１つ以上の送
受信装置(ＤＶ)６から供給される終端回路電源電圧Ｖte
rmを電源としている。上述の終端回路(Ｔ)３は、前述の
平衡バス４の２線間インピーダンスに等しく整合されて
おり、前述の送受信回路(ＤＲ)から送出される信号が、
両端において反射波を発生するのを防止している。図９
において、２本の信号線ａｐとａｎとの電位差により真
擬が示され、この電位差は、平衡バスの駆動を行ってい
ない場合は、抵抗Ｒ１，Ｒ２，Ｒ３の分圧により決定さ
れる。なお、この種の技術として関連あるものには、例
えば、ＳＣＳＩ Ａlternativ２終端回路がある。これに
関しては、ＳＣＳＩ-２ ＡＮＳＩ Ｘ3.131 Ｘ3Ｔ9.2/86
-109の記載が参考になる。
なると、終端回路電源電圧の変動に起因する信号波形劣
化を防止するために終端回路の安定化が必要であり、そ
の際、高精度に安定化することが要望される。図９は、
従来の平衡バス回路の一例を示すもので、複数の送受信
回路(ＤＲ)５が信号線(ａｎ，ａｐ)から成る平衡バス４
に接続され、該平衡バス４を経由して情報の転送を行う
ものである。また、平衡バス４は、両端を終端回路(Ｔ)
３により終端され、該終端回路(Ｔ)３は、１つ以上の送
受信装置(ＤＶ)６から供給される終端回路電源電圧Ｖte
rmを電源としている。上述の終端回路(Ｔ)３は、前述の
平衡バス４の２線間インピーダンスに等しく整合されて
おり、前述の送受信回路(ＤＲ)から送出される信号が、
両端において反射波を発生するのを防止している。図９
において、２本の信号線ａｐとａｎとの電位差により真
擬が示され、この電位差は、平衡バスの駆動を行ってい
ない場合は、抵抗Ｒ１，Ｒ２，Ｒ３の分圧により決定さ
れる。なお、この種の技術として関連あるものには、例
えば、ＳＣＳＩ Ａlternativ２終端回路がある。これに
関しては、ＳＣＳＩ-２ ＡＮＳＩ Ｘ3.131 Ｘ3Ｔ9.2/86
-109の記載が参考になる。
【０００３】
【発明が解決しようとする課題】上記従来技術は、長距
離伝送時および送受信装置ＤＶの電源電圧低下時におけ
る、終端回路電源電圧Ｖtermの低下による信号品質劣化
については、何等配慮されておらず、終端回路電源を平
衡バスと同一の伝送路およびケーブル等を用いて両終端
に供給する形の長距離伝送路の場合に、信号品質の低下
が顕著である。上述の如く、従来の平衡バス終端回路で
は、終端回路電源電圧Ｖtermの変動がそのまま２本の信
号線ａｐ，ａｎの電位に反映されてしまうため、雑音耐
力を弱くする原因となっていた。すなわち、終端回路電
源電圧Ｖtermが低下すると、前述の信号線ａｐとａｎと
の電位差が減少し、雑音に対して弱くなってしまう欠点
があり、特に長距離、高速伝送時において問題となって
いた。本発明は上記事情に鑑みてなされたもので、その
目的とするところは、従来の技術における上述の如き問
題を解消し、終端回路電源電圧変動の影響を受けなくす
る、あるいは、終端回路電源電圧そのものを負荷変動の
影響を受けないようにすることで、平衡バスでの信号品
質劣化を防止することを可能とする回路終端システムお
よびこれに用いる終端回路を提供することにある。
離伝送時および送受信装置ＤＶの電源電圧低下時におけ
る、終端回路電源電圧Ｖtermの低下による信号品質劣化
については、何等配慮されておらず、終端回路電源を平
衡バスと同一の伝送路およびケーブル等を用いて両終端
に供給する形の長距離伝送路の場合に、信号品質の低下
が顕著である。上述の如く、従来の平衡バス終端回路で
は、終端回路電源電圧Ｖtermの変動がそのまま２本の信
号線ａｐ，ａｎの電位に反映されてしまうため、雑音耐
力を弱くする原因となっていた。すなわち、終端回路電
源電圧Ｖtermが低下すると、前述の信号線ａｐとａｎと
の電位差が減少し、雑音に対して弱くなってしまう欠点
があり、特に長距離、高速伝送時において問題となって
いた。本発明は上記事情に鑑みてなされたもので、その
目的とするところは、従来の技術における上述の如き問
題を解消し、終端回路電源電圧変動の影響を受けなくす
る、あるいは、終端回路電源電圧そのものを負荷変動の
影響を受けないようにすることで、平衡バスでの信号品
質劣化を防止することを可能とする回路終端システムお
よびこれに用いる終端回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明の上記目的は、平
衡バスに接続される終端回路の近傍に、定電圧回路を設
けたことを特徴とする回路終端システム、および、上記
定電圧回路から供給される定電圧を分圧して、上記平衝
バスに所定の電位差を生ずる如く構成したことを特徴と
する終端回路によって達成される。
衡バスに接続される終端回路の近傍に、定電圧回路を設
けたことを特徴とする回路終端システム、および、上記
定電圧回路から供給される定電圧を分圧して、上記平衝
バスに所定の電位差を生ずる如く構成したことを特徴と
する終端回路によって達成される。
【０００５】
【作用】本発明に係る回路終端システムにおいては、図
１にその概略構成を示す如く、終端回路電源電圧Ｖterm
と終端回路Ｔとの間の終端回路近傍に定電圧回路ＶＣを
挿入することにより、終端回路電源電圧Ｖtermが変動お
よび低下しても終端回路への供給電圧は一定とし、終端
回路電源電圧の変動に起因する信号品質劣化を防止す
る。また、図２に示す構成では、送受信装置ＤＶと終端
回路電源出力との間に定電圧回路ＶＣを挿入することに
より、送受信装置ＤＶの電源電圧の変動にかかわらず終
端回路電源電圧Ｖtermを一定とすることにより、終端回
路電源電圧の変動に起因する信号品質劣化を防止する。
図１および図２において、終端回路に接続する定電圧回
路としては、例えば、図３に示す如き回路を用いる。こ
の回路は、いわゆる３端子レギュレータであって、入力
電圧または負荷の変動または雑音にかかわらず出力電圧
は一定であり、終端回路に一定の電圧を加えることがで
きる。この結果、終端回路電源電圧変動に起因する平衡
バスでの雑音を防止することができる。
１にその概略構成を示す如く、終端回路電源電圧Ｖterm
と終端回路Ｔとの間の終端回路近傍に定電圧回路ＶＣを
挿入することにより、終端回路電源電圧Ｖtermが変動お
よび低下しても終端回路への供給電圧は一定とし、終端
回路電源電圧の変動に起因する信号品質劣化を防止す
る。また、図２に示す構成では、送受信装置ＤＶと終端
回路電源出力との間に定電圧回路ＶＣを挿入することに
より、送受信装置ＤＶの電源電圧の変動にかかわらず終
端回路電源電圧Ｖtermを一定とすることにより、終端回
路電源電圧の変動に起因する信号品質劣化を防止する。
図１および図２において、終端回路に接続する定電圧回
路としては、例えば、図３に示す如き回路を用いる。こ
の回路は、いわゆる３端子レギュレータであって、入力
電圧または負荷の変動または雑音にかかわらず出力電圧
は一定であり、終端回路に一定の電圧を加えることがで
きる。この結果、終端回路電源電圧変動に起因する平衡
バスでの雑音を防止することができる。
【０００６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図４〜図８に、本発明の実施例を示す。図
４〜図８ともに、定電圧回路として図３に示した回路を
使用した場合の図である。図４は、終端抵抗に定電圧回
路を組み合わせた例であり、例えば、図中の定電圧回路
の出力電圧Ｖｔを３Ｖに、分圧抵抗Ｒ１，Ｒ２，Ｒ３
を、それぞれ１８０Ωに設定しており、この場合の終端
回路のインピーダンスは１２０Ωとなる。また、２本の
信号線間の電位差Ｖｄは、１Ｖとなる。定電圧回路は、
入力電圧および負荷の変動に対して、出力電圧Ｖｔが３
Ｖで略一定である。本実施例においては、定電圧回路が
終端回路に近接して設けられているため伝送路長に依存
せず、長距離伝送においても性能低下がない。従って、
伝送路長がシステム構成によって異なる伝送路、すなわ
ち、システム構成の大小によって伝送路の長さが変わる
伝送路において、特に有効である。
に説明する。図４〜図８に、本発明の実施例を示す。図
４〜図８ともに、定電圧回路として図３に示した回路を
使用した場合の図である。図４は、終端抵抗に定電圧回
路を組み合わせた例であり、例えば、図中の定電圧回路
の出力電圧Ｖｔを３Ｖに、分圧抵抗Ｒ１，Ｒ２，Ｒ３
を、それぞれ１８０Ωに設定しており、この場合の終端
回路のインピーダンスは１２０Ωとなる。また、２本の
信号線間の電位差Ｖｄは、１Ｖとなる。定電圧回路は、
入力電圧および負荷の変動に対して、出力電圧Ｖｔが３
Ｖで略一定である。本実施例においては、定電圧回路が
終端回路に近接して設けられているため伝送路長に依存
せず、長距離伝送においても性能低下がない。従って、
伝送路長がシステム構成によって異なる伝送路、すなわ
ち、システム構成の大小によって伝送路の長さが変わる
伝送路において、特に有効である。
【０００７】図５は、終端回路電源供給回路に定電圧回
路を組み合わせた例であり、図中の定電圧回路の出力電
圧、すなわち、終端回路電源電圧Ｖtermを５．２５Ｖに
設定し、終端回路には、例として、ＳＣＳＩ平衡バスで
の標準的な終端回路を用いている。この場合の終端回路
のインピーダンスは１２２Ωであり、２本の信号線間の
電位差Ｖｄは、約１Ｖとなる。定電圧回路の出力電圧
は、負荷の変動に対して一定電圧を保持する。本実施例
においては、長距離伝送路において、特にケーブル等に
より終端回路電源を供給する場合に、定電圧回路の出力
電圧を、ケーブルの両端にある終端回路位置までの電圧
降下を想定して、終端回路位置で規定値のほぼ上限とな
るように規定値よりも若干高めに設定しているので、長
距離伝送時の性能低下を防止することができる。
路を組み合わせた例であり、図中の定電圧回路の出力電
圧、すなわち、終端回路電源電圧Ｖtermを５．２５Ｖに
設定し、終端回路には、例として、ＳＣＳＩ平衡バスで
の標準的な終端回路を用いている。この場合の終端回路
のインピーダンスは１２２Ωであり、２本の信号線間の
電位差Ｖｄは、約１Ｖとなる。定電圧回路の出力電圧
は、負荷の変動に対して一定電圧を保持する。本実施例
においては、長距離伝送路において、特にケーブル等に
より終端回路電源を供給する場合に、定電圧回路の出力
電圧を、ケーブルの両端にある終端回路位置までの電圧
降下を想定して、終端回路位置で規定値のほぼ上限とな
るように規定値よりも若干高めに設定しているので、長
距離伝送時の性能低下を防止することができる。
【０００８】図６は、図４に示した回路に終端抵抗の接
続を制御するスイッチ回路を付加した例である。構成変
更が可能なシステム構成において、終端回路の位置は常
に伝送路の両端に配置することが望ましいため、システ
ム変更時に、終端回路位置の変更が必要となるが、本実
施例は、これを容易にするために、スイッチ８による終
端回路の入／切制御回路を付加したものである。本実施
例に係る終端回路を使用する場合には、伝送路の両端に
位置する終端回路のスイッチ８を「入」に、その他の終端
回路のスイッチ８を「切」にすればよく、システム構成の
変更が簡単になり、かつ、長距離伝送を行っても、性能
の低下は無く伝送路長を延長することによる信号波形劣
化を防止することができる。また、図４および図６に示
した回路複数個を、１つの部品(集積回路等)に集積した
例を、図７に示す。複数の信号線で構成される平衡伝送
路では、信号線分の終端回路が必要となるため、本実施
例に係る終端回路では、終端回路を集積化して、更に、
定電圧回路を複数個の終端回路で共用化したものであ
り、性能低下を防止し、かつ、基板実装面積の縮小化の
実現が可能となる。
続を制御するスイッチ回路を付加した例である。構成変
更が可能なシステム構成において、終端回路の位置は常
に伝送路の両端に配置することが望ましいため、システ
ム変更時に、終端回路位置の変更が必要となるが、本実
施例は、これを容易にするために、スイッチ８による終
端回路の入／切制御回路を付加したものである。本実施
例に係る終端回路を使用する場合には、伝送路の両端に
位置する終端回路のスイッチ８を「入」に、その他の終端
回路のスイッチ８を「切」にすればよく、システム構成の
変更が簡単になり、かつ、長距離伝送を行っても、性能
の低下は無く伝送路長を延長することによる信号波形劣
化を防止することができる。また、図４および図６に示
した回路複数個を、１つの部品(集積回路等)に集積した
例を、図７に示す。複数の信号線で構成される平衡伝送
路では、信号線分の終端回路が必要となるため、本実施
例に係る終端回路では、終端回路を集積化して、更に、
定電圧回路を複数個の終端回路で共用化したものであ
り、性能低下を防止し、かつ、基板実装面積の縮小化の
実現が可能となる。
【０００９】また、同様の目的で、図４に示した回路
を、伝送路のコネクタに組み込んだ例を図８に示す。例
えば、１つの装置当たり２つのコネクタを持ち、ディジ
ーチェーン接続を行う伝送路を持つシステムにおいて、
その両端のコネクタは、更に接続される装置がないので
未接続である。このコネクタに、図８に示すコネクタを
接続することで、伝送路の両端に終端回路を設けること
ができるため、システム構成の変更が容易となり、か
つ、伝送路長が変わっても性能は一定であり、信号波形
劣化を防止することができる。上記各実施例はいずれも
本発明の一例を示すものであり、本発明はこれらに限定
されるべきものではないことは言うまでもないことであ
る。
を、伝送路のコネクタに組み込んだ例を図８に示す。例
えば、１つの装置当たり２つのコネクタを持ち、ディジ
ーチェーン接続を行う伝送路を持つシステムにおいて、
その両端のコネクタは、更に接続される装置がないので
未接続である。このコネクタに、図８に示すコネクタを
接続することで、伝送路の両端に終端回路を設けること
ができるため、システム構成の変更が容易となり、か
つ、伝送路長が変わっても性能は一定であり、信号波形
劣化を防止することができる。上記各実施例はいずれも
本発明の一例を示すものであり、本発明はこれらに限定
されるべきものではないことは言うまでもないことであ
る。
【００１０】
【発明の効果】以上、詳細に説明した如く、本発明によ
れば、平衡バスでの信号品質劣化を防止することを可能
とする回路終端システムおよびこれに用いる終端回路を
実現できるという顕著な効果を奏するものである。
れば、平衡バスでの信号品質劣化を防止することを可能
とする回路終端システムおよびこれに用いる終端回路を
実現できるという顕著な効果を奏するものである。
【００１１】
【図１】本発明の原理を説明する図(その１)である。
【図２】本発明の原理を説明する図(その２)である。
【図３】実施例に係る定電圧回路の構成を示す図であ
る。
る。
【図４】本発明の第１の実施例を示す構成図である。
【図５】本発明の第２の実施例を示す構成図である。
【図６】本発明の第３の実施例を示す構成図である。
【図７】本発明の第４の実施例を示す構成図である。
【図８】本発明の第５の実施例を示す構成図である。
【図９】従来の平衡バス伝送回路を示す図である。
１：終端回路電源、２：定電圧回路、３：終端回路、
４：平衝バス、５：送受信回路、６：送受信装置、７：
３端子レギュレータ、８：スイッチ、９：コネクタ(オ
ス)、１０：コネクタ(メス)。
４：平衝バス、５：送受信回路、６：送受信装置、７：
３端子レギュレータ、８：スイッチ、９：コネクタ(オ
ス)、１０：コネクタ(メス)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 謙一 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 吉野 晃 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム設計開発セ ンタ内
Claims (6)
- 【請求項１】 平衡バスに接続される終端回路の近傍
に、定電圧回路を設けたことを特徴とする回路終端シス
テム。 - 【請求項２】 前記定電圧回路は、電源電圧変動の下限
値においても保証される定電圧を供給するものであるこ
とを特徴とする請求項１記載の回路終端システム。 - 【請求項３】 平衡バスに接続される終端回路を含む回
路終端システムにおいて、システム内に、システム内に
おける電圧降下相当分を上乗せされた電圧を供給可能な
定電圧回路を設けたことを特徴とする回路終端システ
ム。 - 【請求項４】 前記定電圧回路から供給される定電圧を
分圧して、前記平衝バスに所定の電位差を生ずる如く構
成したことを特徴とする請求項２または３記載の回路終
端システムに用いる終端回路。 - 【請求項５】 前記定電圧回路から供給される定電圧を
分圧する抵抗のそれぞれに開閉手段を設けて、当該終端
回路が終端位置にあるときのみ前記開閉手段を閉じる如
く構成したことを特徴とする請求項４記載の終端回路。 - 【請求項６】 請求項４または５に記載の終端回路を、
コネクタを介して平衝バスに接続可能に構成したことを
特徴とする終端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189097A JPH0635583A (ja) | 1992-07-16 | 1992-07-16 | 回路終端システムおよびこれに用いる終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189097A JPH0635583A (ja) | 1992-07-16 | 1992-07-16 | 回路終端システムおよびこれに用いる終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0635583A true JPH0635583A (ja) | 1994-02-10 |
Family
ID=16235301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189097A Pending JPH0635583A (ja) | 1992-07-16 | 1992-07-16 | 回路終端システムおよびこれに用いる終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635583A (ja) |
-
1992
- 1992-07-16 JP JP4189097A patent/JPH0635583A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977797A (en) | Method and apparatus for transferring data on a voltage biased data line | |
| US6344765B2 (en) | Signal transmission with reduced ringing of signals | |
| CA2199902C (en) | Interface circuit and method for transmitting binary logic signals with reduced power dissipation | |
| US20050127940A1 (en) | Signal transmitting device suited to fast signal transmission | |
| EP1014615B1 (en) | Full duplex transmission | |
| US4994690A (en) | Split level bus | |
| US6501293B2 (en) | Method and apparatus for programmable active termination of input/output devices | |
| US6249142B1 (en) | Dynamically terminated bus | |
| US6084424A (en) | Adjustable biasing voltage for a bus line and associated method | |
| US5455523A (en) | Method and apparatus for non-linear transmission line termination | |
| US5414583A (en) | Current source bus terminator with voltage clamping and steady state power reduction | |
| EP1014584B1 (en) | Data transmitter | |
| US4912724A (en) | Bidirectional bus arrangement for a digital communication system | |
| CA1257355A (en) | Circuit arrangement for the transmission of binary signals | |
| KR920007097B1 (ko) | 제어된 사다리꼴 회전율을 갖는 버스 전송기 | |
| EP1047149A2 (en) | Signal transmitting/receiving apparatus | |
| JPH0635583A (ja) | 回路終端システムおよびこれに用いる終端回路 | |
| US5748024A (en) | Level convertor | |
| JPH03278744A (ja) | Ｒｓ２３２ｃラインレシーバｉｃ | |
| JPH10126316A (ja) | 終端装置 | |
| US6181167B1 (en) | Full duplex CMOS communication | |
| US6507218B1 (en) | Method and apparatus for reducing back-to-back voltage glitch on high speed data bus | |
| US6541998B2 (en) | Active termination circuit with an enable/disable | |
| JP2643779B2 (ja) | バス接続システム | |
| JP3736784B2 (ja) | 受信装置および信号伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100831 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110831 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120831 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130831 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |