JPH06350393A - 電力分配器 - Google Patents
電力分配器Info
- Publication number
- JPH06350393A JPH06350393A JP13634793A JP13634793A JPH06350393A JP H06350393 A JPH06350393 A JP H06350393A JP 13634793 A JP13634793 A JP 13634793A JP 13634793 A JP13634793 A JP 13634793A JP H06350393 A JPH06350393 A JP H06350393A
- Authority
- JP
- Japan
- Prior art keywords
- line
- transmission line
- lines
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 進行波増幅器の理論に従って、電力分配器を
構成する一般的な構造を提供する。 【構成】 ライン１，２とからなる伝送ラインは、ライ
ン１が入力ポート３３に、ライン２が抵抗３にそれぞれ
接続されている。ライン１，２の接続点は、ライン１
３，１４によってＦＥＴ４，５のゲートに接続されてい
る。ＦＥＴの各ソースは、接地されている。ライン６，
７からなる伝送ラインは、ライン６が抵抗８に、ライン
７が出力ポート４４にそれぞれ接続されている。ライン
６，７の接続点はライン１２によってＦＥＴ４のドレイ
ンに接続されている。ライン９，１０からなる伝送ライ
ンは、ライン９が抵抗１１に、ライン１０が出力ポート
５５にそれぞれ接続されている。ライン９，１０の接続
点は、ライン１５によってＦＥＴ５のドレインに接続さ
れている。
構成する一般的な構造を提供する。 【構成】 ライン１，２とからなる伝送ラインは、ライ
ン１が入力ポート３３に、ライン２が抵抗３にそれぞれ
接続されている。ライン１，２の接続点は、ライン１
３，１４によってＦＥＴ４，５のゲートに接続されてい
る。ＦＥＴの各ソースは、接地されている。ライン６，
７からなる伝送ラインは、ライン６が抵抗８に、ライン
７が出力ポート４４にそれぞれ接続されている。ライン
６，７の接続点はライン１２によってＦＥＴ４のドレイ
ンに接続されている。ライン９，１０からなる伝送ライ
ンは、ライン９が抵抗１１に、ライン１０が出力ポート
５５にそれぞれ接続されている。ライン９，１０の接続
点は、ライン１５によってＦＥＴ５のドレインに接続さ
れている。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＭＩＣやＭＩＣ回路
に適用可能な能動的な電力分配器に関する。
に適用可能な能動的な電力分配器に関する。
【０００２】
【従来の技術】多くの応用例においては、損失無しに信
号を分割することが必要とされる。このことは、特に、
多くの発振器出力また信号サンプリングを必要とする装
置において望まれている。この種の装置に用いられる電
力分配器は、Ｗｉｌｋｉｎｓｏｎによって、“Ａ ｎ
ｗａｙ ｈｙｂｒｉｄ ｐｏｗｅｒ ｄｉｖｉｄｅｒ，
ＩＲＥ Ｔｒａｎｓ ＭＴＴ−８ Ｊａｎ １９６０
ｐｐ１１６−１１８”に紹介されている電力分配器（実
際にはＮウェイ分配器である）のように、受動素子であ
る。
号を分割することが必要とされる。このことは、特に、
多くの発振器出力また信号サンプリングを必要とする装
置において望まれている。この種の装置に用いられる電
力分配器は、Ｗｉｌｋｉｎｓｏｎによって、“Ａ ｎ
ｗａｙ ｈｙｂｒｉｄ ｐｏｗｅｒ ｄｉｖｉｄｅｒ，
ＩＲＥ Ｔｒａｎｓ ＭＴＴ−８ Ｊａｎ １９６０
ｐｐ１１６−１１８”に紹介されている電力分配器（実
際にはＮウェイ分配器である）のように、受動素子であ
る。
【０００３】図７に、Ｗｉｌｋｉｎｓｏｎの電力分配器
の例を示す。この電力分配器は、５本の伝送ライン７１
〜７５と１個の抵抗器７６とによって構成されている。
伝送ライン７１の一端は入力ポート７７に接続され、伝
送ライン７１の他端は、伝送ライン７２および７３の一
端に接続されている。伝送ライン７２および７３の他端
は、抵抗７６を経て互いに接続されている。抵抗７６と
伝送ライン７２との接続点は、伝送ライン７４の一端に
接続され、伝送ライン７４の他端は出力ポート７８に接
続されている。抵抗７６と伝送ライン７３との接続点
は、伝送ライン７５の一端に接続され、伝送ライン７５
の他端は出力ポート７９に接続されている。
の例を示す。この電力分配器は、５本の伝送ライン７１
〜７５と１個の抵抗器７６とによって構成されている。
伝送ライン７１の一端は入力ポート７７に接続され、伝
送ライン７１の他端は、伝送ライン７２および７３の一
端に接続されている。伝送ライン７２および７３の他端
は、抵抗７６を経て互いに接続されている。抵抗７６と
伝送ライン７２との接続点は、伝送ライン７４の一端に
接続され、伝送ライン７４の他端は出力ポート７８に接
続されている。抵抗７６と伝送ライン７３との接続点
は、伝送ライン７５の一端に接続され、伝送ライン７５
の他端は出力ポート７９に接続されている。
【０００４】このようなＷｉｌｋｉｎｓｏｎの電力分配
器によれば、各伝送ラインの幅と長さを調整することに
より、中心周波数を最適化でき、分配の比も最適化でき
る。信号が電力分配器に与えられると、電力分配器は対
称性（すべての伝送ラインの長さが対称的に等しけれ
ば）によって、信号を等位相，等振幅である２つの部分
に分割する。
器によれば、各伝送ラインの幅と長さを調整することに
より、中心周波数を最適化でき、分配の比も最適化でき
る。信号が電力分配器に与えられると、電力分配器は対
称性（すべての伝送ラインの長さが対称的に等しけれ
ば）によって、信号を等位相，等振幅である２つの部分
に分割する。
【０００５】
【発明が解決しようとする課題】上述した従来のＷｉｌ
ｋｉｎｓｏｎの電力分配器は、各出力ポートに対して、
抵抗を接続する共通点が必要なため、３つ以上の出力ポ
ートを有するプレーナ回路網に対しては実用的でない。
また従来の電力分配器は、動作周波数帯域が制限され、
帯域幅は中心周波数の値の約３６％であるということ
が、“Ｍｉｃｒｏｗａｖｅ ｔｒａｎｓｍｉｓｓｉｏｎ
ｃｏｕｐｌｅｒｓ，Ｍａｌｈｅｒｂｅ Ｊ．Ａ．Ｇ．
Ａｒｔｅｃｈ Ｈｏｕｓｅ １９８５”に開示されてい
る。
ｋｉｎｓｏｎの電力分配器は、各出力ポートに対して、
抵抗を接続する共通点が必要なため、３つ以上の出力ポ
ートを有するプレーナ回路網に対しては実用的でない。
また従来の電力分配器は、動作周波数帯域が制限され、
帯域幅は中心周波数の値の約３６％であるということ
が、“Ｍｉｃｒｏｗａｖｅ ｔｒａｎｓｍｉｓｓｉｏｎ
ｃｏｕｐｌｅｒｓ，Ｍａｌｈｅｒｂｅ Ｊ．Ａ．Ｇ．
Ａｒｔｅｃｈ Ｈｏｕｓｅ １９８５”に開示されてい
る。
【０００６】また、これらの考察によると、伝送ライン
の長さと幅が固定されていれば、分配比は可変できない
ことが容易に理解できる。さらには、従来の電力分配器
は、伝送ラインが長いためにＭＭＩＣ回路上に伝送ライ
ンを集積できないことが、問題である。
の長さと幅が固定されていれば、分配比は可変できない
ことが容易に理解できる。さらには、従来の電力分配器
は、伝送ラインが長いためにＭＭＩＣ回路上に伝送ライ
ンを集積できないことが、問題である。
【０００７】以上の問題点を整理すると、以下のとおり
である。 （１）出力ポートが２つしかない。 （２）周波数帯域が狭い。 （３）損失が多い。 （４）ＭＭＩＣ回路上に集積できない。
である。 （１）出力ポートが２つしかない。 （２）周波数帯域が狭い。 （３）損失が多い。 （４）ＭＭＩＣ回路上に集積できない。
【０００８】本発明の目的は、これらの問題点を解決
し、３つ以上の出力ポート、広い周波数帯域、高利得を
有し、ＭＭＩＣ回路上に集積可能な構造を有する電力分
配器を実現することにある。
し、３つ以上の出力ポート、広い周波数帯域、高利得を
有し、ＭＭＩＣ回路上に集積可能な構造を有する電力分
配器を実現することにある。
【０００９】
【課題を解決するための手段】本発明の電力分配器は、
第１および第２のラインよりなる第１の伝送ラインを備
え、第１のラインは入力ポートに接続され、第２のライ
ンは抵抗を経て接地され、第３および第４のラインより
なる第２の伝送ラインを備え、第３のラインは抵抗を経
て接地され、第４のラインは第１の入力ポートに接続さ
れ、第５および第６のラインよりなる第３の伝送ライン
を備え、第５のラインは抵抗を経て接地され、第６のラ
インは第２の入力ポートに接続され、第１および第２の
ＦＥＴを備え、第１のＦＥＴのゲートは、第７のライン
を経て、前記第１と第２のラインの接続点に接続され、
ドレインは、第８のラインを経て、前記第３と第４のラ
インの接続点に接続され、ソースは、直接にまたはライ
ンを経て接地され、第２のＦＥＴのゲートは、第９のラ
インを経て、前記第１と第２のラインの接続点に接続さ
れ、ドレインは、第１０のラインを経て、前記第５と第
６のラインの接続点に接続され、ソースは、直接にまた
はラインを経て接地されている、ことを特徴とする。
第１および第２のラインよりなる第１の伝送ラインを備
え、第１のラインは入力ポートに接続され、第２のライ
ンは抵抗を経て接地され、第３および第４のラインより
なる第２の伝送ラインを備え、第３のラインは抵抗を経
て接地され、第４のラインは第１の入力ポートに接続さ
れ、第５および第６のラインよりなる第３の伝送ライン
を備え、第５のラインは抵抗を経て接地され、第６のラ
インは第２の入力ポートに接続され、第１および第２の
ＦＥＴを備え、第１のＦＥＴのゲートは、第７のライン
を経て、前記第１と第２のラインの接続点に接続され、
ドレインは、第８のラインを経て、前記第３と第４のラ
インの接続点に接続され、ソースは、直接にまたはライ
ンを経て接地され、第２のＦＥＴのゲートは、第９のラ
インを経て、前記第１と第２のラインの接続点に接続さ
れ、ドレインは、第１０のラインを経て、前記第５と第
６のラインの接続点に接続され、ソースは、直接にまた
はラインを経て接地されている、ことを特徴とする。
【００１０】
【作用】本発明の原理を説明する。高利得を実現するた
めの唯一の方法は、ＦＥＴのような能動素子を用いるこ
とである。ＦＥＴを用いると、信号を増幅するために多
くの種類の構造を選択することが可能になる。最も興味
のある構造は、進行波増幅器構造である。というのは、
動作帯域周波数が大きいからである。この構造の主な利
点は、数個のＦＥＴの相互コンダクタンスを、それらの
入力キャパシタンスを結合することなく、結合できるこ
とである。この種の構造は、計算が容易で、信頼性が改
善されているので、ＭＭＩＣ上で使用することは非常に
興味深い。また、多出力および多段に拡散することは、
もはや難しいことではない。
めの唯一の方法は、ＦＥＴのような能動素子を用いるこ
とである。ＦＥＴを用いると、信号を増幅するために多
くの種類の構造を選択することが可能になる。最も興味
のある構造は、進行波増幅器構造である。というのは、
動作帯域周波数が大きいからである。この構造の主な利
点は、数個のＦＥＴの相互コンダクタンスを、それらの
入力キャパシタンスを結合することなく、結合できるこ
とである。この種の構造は、計算が容易で、信頼性が改
善されているので、ＭＭＩＣ上で使用することは非常に
興味深い。また、多出力および多段に拡散することは、
もはや難しいことではない。
【００１１】進行波理論は、ＦＥＴの特性（キャパシタ
ンスとレジスタンス）および伝送ラインによって生成さ
れるインダクタンスの結合に基づいている。したがっ
て、その原理は、ＦＥＴのゲートおよびドレイン上に人
為的な伝送ラインを形成することである。この人為的な
伝送ラインは、抵抗と整合され、伝送ラインは広帯域周
波数で信号を駆動できるので、伝送ラインは非常に広帯
域となる。主な制限は、伝送ラインの特性を変化させる
ＦＥＴのキャパシタンスの変動による不具合である。こ
の不具合を解消するために、本発明の電力分配器は、Ｆ
ＥＴの増幅効果を利用し、最も簡単な場合（等分配）に
は、回路の対称性を利用している。伝送ラインのモデル
化は、並列に設けられた一連のインダクタンス（小さな
ライン）とキャパシタンスとによって行われる。入力伝
送ラインに到来する信号は、この伝送ラインの幾つかの
点において分割される。したがって、ｎ個の出力に関連
するパスは、ＦＥＴ特性に基づく増幅装置といくつかの
伝送ラインとによって再結合される。整合回路網は、各
出力および入力ポートに関連した１組の抵抗である。
ンスとレジスタンス）および伝送ラインによって生成さ
れるインダクタンスの結合に基づいている。したがっ
て、その原理は、ＦＥＴのゲートおよびドレイン上に人
為的な伝送ラインを形成することである。この人為的な
伝送ラインは、抵抗と整合され、伝送ラインは広帯域周
波数で信号を駆動できるので、伝送ラインは非常に広帯
域となる。主な制限は、伝送ラインの特性を変化させる
ＦＥＴのキャパシタンスの変動による不具合である。こ
の不具合を解消するために、本発明の電力分配器は、Ｆ
ＥＴの増幅効果を利用し、最も簡単な場合（等分配）に
は、回路の対称性を利用している。伝送ラインのモデル
化は、並列に設けられた一連のインダクタンス（小さな
ライン）とキャパシタンスとによって行われる。入力伝
送ラインに到来する信号は、この伝送ラインの幾つかの
点において分割される。したがって、ｎ個の出力に関連
するパスは、ＦＥＴ特性に基づく増幅装置といくつかの
伝送ラインとによって再結合される。整合回路網は、各
出力および入力ポートに関連した１組の抵抗である。
【００１２】
【実施例】以下、本発明の実施例を説明する。
【００１３】まず最初に、１段２出力の電力分配器の構
造を図１により説明する。この電力分配器は、２本のラ
イン１および２よりなる伝送ラインを備え、ライン１は
入力ポート３３に、ライン２は抵抗３の一端にそれぞれ
接続されている。抵抗３の他端は接地されている。２本
のライン１，２の接続点は、ＦＥＴ４およびＦＥＴ５の
ゲートに、ライン１３，１４を経て接続されている。
造を図１により説明する。この電力分配器は、２本のラ
イン１および２よりなる伝送ラインを備え、ライン１は
入力ポート３３に、ライン２は抵抗３の一端にそれぞれ
接続されている。抵抗３の他端は接地されている。２本
のライン１，２の接続点は、ＦＥＴ４およびＦＥＴ５の
ゲートに、ライン１３，１４を経て接続されている。
【００１４】ＦＥＴ４，５のソースは、直接に、または
ラインを経て接地することができる。本実施例では、直
接に接地されている。
ラインを経て接地することができる。本実施例では、直
接に接地されている。
【００１５】本実施例の電力分配器は、２本のライン６
および７よりなる伝送ラインをさらに備え、ライン７は
出力ポート４４に、ライン６は抵抗８の一端にそれぞれ
接続されている。抵抗８の他端は接地されている。２本
のライン６，７の接続点は、ライン１２を経てＦＥＴ４
のドレインに接続されている。
および７よりなる伝送ラインをさらに備え、ライン７は
出力ポート４４に、ライン６は抵抗８の一端にそれぞれ
接続されている。抵抗８の他端は接地されている。２本
のライン６，７の接続点は、ライン１２を経てＦＥＴ４
のドレインに接続されている。
【００１６】本実施例の電力分配器は、２本のライン９
および１０よりなる伝送ラインをさらに備え、ライン１
０は出力ポート５５に、ライン９は抵抗１１の一端にそ
れぞれ接続されている。抵抗１１の他端は接地されてい
る。２本のライン９，１０の接続点は、ライン１５を経
てＦＥＴ５のドレインに接続されている。
および１０よりなる伝送ラインをさらに備え、ライン１
０は出力ポート５５に、ライン９は抵抗１１の一端にそ
れぞれ接続されている。抵抗１１の他端は接地されてい
る。２本のライン９，１０の接続点は、ライン１５を経
てＦＥＴ５のドレインに接続されている。
【００１７】本発明者は、進行波増幅器の計算に基づい
て、ゲートのライン・モデル化においてＦＥＴ４とＦＥ
Ｔ５のゲート・ソース間に２つのキャパシタンスを並列
に含むことによって、単一増幅器と同じ効果が得られる
ことを、わかっている。この原理によれば、伝送ライン
は、長さが伝搬波長の１／２に等しく、整合インピーダ
ンスに適合しているライン１，２によってモデル化され
る。
て、ゲートのライン・モデル化においてＦＥＴ４とＦＥ
Ｔ５のゲート・ソース間に２つのキャパシタンスを並列
に含むことによって、単一増幅器と同じ効果が得られる
ことを、わかっている。この原理によれば、伝送ライン
は、長さが伝搬波長の１／２に等しく、整合インピーダ
ンスに適合しているライン１，２によってモデル化され
る。
【００１８】図２および図３に、２出力２段構造に関連
したシミュレーション例を示す。図２は、２出力２段構
造のＳパラメータ計算に関連する数値を示すグラフであ
り、入力整合Ｓ１１と出力整合Ｓ２２をＤＢ対周波数で
示している。また図３は、２出力２段構造のＳパラメー
タ計算に関連する数値を示すグラフであり、構造Ｓ２１
の利得をＤＢ対周波数で示している。
したシミュレーション例を示す。図２は、２出力２段構
造のＳパラメータ計算に関連する数値を示すグラフであ
り、入力整合Ｓ１１と出力整合Ｓ２２をＤＢ対周波数で
示している。また図３は、２出力２段構造のＳパラメー
タ計算に関連する数値を示すグラフであり、構造Ｓ２１
の利得をＤＢ対周波数で示している。
【００１９】このシミュレーションは、約１０ＧＨｚ帯
域で、約３ｄＢの利得と、同じ動作帯域で少なくとも−
７ｄＢの入力整合とを示している。この原理は、進行波
増幅器の場合と同様に多数のデバイスを直列に接続する
ことによって、簡単に多段装置に拡張できる。
域で、約３ｄＢの利得と、同じ動作帯域で少なくとも−
７ｄＢの入力整合とを示している。この原理は、進行波
増幅器の場合と同様に多数のデバイスを直列に接続する
ことによって、簡単に多段装置に拡張できる。
【００２０】ゲート上での等価ライン計算に対する、入
力キャパシタンスの組み合わせに、違いが存在する。Ｎ
個の出力が必要ならば、増幅器に対する古典的な計算
を、Ｃｇｄの代わりにＮ×Ｃｇｄに置き換えて使用する
ことができる。したがって、入力キャパシタンスが主要
な制限であり、非常に高い周波数を遮断するには、入力
キャパシタンスが小さいほど好適であることが容易に理
解できるであろう。すべての出力ポートにおける電力利
得は、以下の式で示される。
力キャパシタンスの組み合わせに、違いが存在する。Ｎ
個の出力が必要ならば、増幅器に対する古典的な計算
を、Ｃｇｄの代わりにＮ×Ｃｇｄに置き換えて使用する
ことができる。したがって、入力キャパシタンスが主要
な制限であり、非常に高い周波数を遮断するには、入力
キャパシタンスが小さいほど好適であることが容易に理
解できるであろう。すべての出力ポートにおける電力利
得は、以下の式で示される。
【００２１】Ｇ＝（Ｎｇｍ０／２）2 ＺodＺog ここに、ｇｍ０はＦＥＴの相互コンダクタンスを、Ｚod
はゲート・ライン上の整合インピーダンスを、Ｚogはド
レイン・ライン上の整合インピーダンスをそれぞれ表し
ている。ラインの特性によって、遮断周波数Ｆc は以下
の式で示される。
はゲート・ライン上の整合インピーダンスを、Ｚogはド
レイン・ライン上の整合インピーダンスをそれぞれ表し
ている。ラインの特性によって、遮断周波数Ｆc は以下
の式で示される。
【００２２】Ｆc ＝１／２πＣt Ｚod ここに、Ｃt はＦＥＴのドレイン・ソース間の容量であ
る。したがって、遮断周波数Ｆc の計算を定在波比（Ｓ
ＷＲ）に関係させることによって、利用できる最大周波
数Ｆを、次式により表すことができる。
る。したがって、遮断周波数Ｆc の計算を定在波比（Ｓ
ＷＲ）に関係させることによって、利用できる最大周波
数Ｆを、次式により表すことができる。
【００２３】
【数１】
【００２４】図４は、２出力多段電力分配器を示す。こ
の２出力多段電力分配器は、図１の１段２出力をほぼ基
本構成とし、これを縦続に接続することにより得られ
る。図４は、図面を簡単にするため、２段構成のものを
示している。第１段の構成で、図１と同じ要素には、図
１と同じ参照番号を付して示してある。２段目の構成
は、ＦＥＴ２１，２２と、ライン２３〜２９とで構成さ
れている。
の２出力多段電力分配器は、図１の１段２出力をほぼ基
本構成とし、これを縦続に接続することにより得られ
る。図４は、図面を簡単にするため、２段構成のものを
示している。第１段の構成で、図１と同じ要素には、図
１と同じ参照番号を付して示してある。２段目の構成
は、ＦＥＴ２１，２２と、ライン２３〜２９とで構成さ
れている。
【００２５】長い計算を避けるために、すべての中間ラ
インは同じ長さとした。出力ラインは、中間ラインの２
倍の長さとした。抵抗は５０Ωとした。帯域幅を増大さ
せるために、これらのすべての値を調整することは容易
である。段の数は、各出力の利得を決定する。進行波の
効果が無くならないようにするためには、相互コンダク
タンスの値およびラインの損失に関係した或る数に制限
される。
インは同じ長さとした。出力ラインは、中間ラインの２
倍の長さとした。抵抗は５０Ωとした。帯域幅を増大さ
せるために、これらのすべての値を調整することは容易
である。段の数は、各出力の利得を決定する。進行波の
効果が無くならないようにするためには、相互コンダク
タンスの値およびラインの損失に関係した或る数に制限
される。
【００２６】図５は、１段多出力の電力分配器を示す。
図面を簡単にするために、３出力の場合を示してある。
図１の構成に、ＦＥＴ３１、ライン３４〜３７、抵抗３
８、出力ポート６６を付加したものである。ＦＥＴ３１
のベースは、ライン３２を経て、ライン１と２の接続点
に接続されている。ＦＥＴ３１のソースは接地され、ド
レインはライン３５を経てライン３６と３７の接続点に
接続されている。ライン３６の他端は抵抗３８の一端に
接続され、抵抗の他端は接地されている。ライン３７の
他端は、出力ポート６６に接続されている。各出力の利
得は、図１の１段２出力の場合と同じである。
図面を簡単にするために、３出力の場合を示してある。
図１の構成に、ＦＥＴ３１、ライン３４〜３７、抵抗３
８、出力ポート６６を付加したものである。ＦＥＴ３１
のベースは、ライン３２を経て、ライン１と２の接続点
に接続されている。ＦＥＴ３１のソースは接地され、ド
レインはライン３５を経てライン３６と３７の接続点に
接続されている。ライン３６の他端は抵抗３８の一端に
接続され、抵抗の他端は接地されている。ライン３７の
他端は、出力ポート６６に接続されている。各出力の利
得は、図１の１段２出力の場合と同じである。
【００２７】図６は、図４と図５の構成を組み合わせ
た、２段３出力の電力分配器を示す。この構成によれ
ば、より多くの利得および３出力が得られる。この構造
は、並列ライン群および基本セル構成の段よりなるの
で、基本的に多くの計算を要しないことがわかってい
る。
た、２段３出力の電力分配器を示す。この構成によれ
ば、より多くの利得および３出力が得られる。この構造
は、並列ライン群および基本セル構成の段よりなるの
で、基本的に多くの計算を要しないことがわかってい
る。
【００２８】
【発明の効果】現在まで、電力分配器は、損失の多い構
造であり、かつ、調和周波数構造であるとみなされてき
た。本発明の主な利点は、１段の場合には、利得が得ら
れる、あるいは少なくとも損失がないことである。動作
周波数帯域は広く、少なくとも数ＧＨｚである。電圧を
調整でき、出力を等しくしないようにできるために、本
発明の電力分配器はある種の非等価広帯域電力分配器で
ある。ＭＭＩＣ集積化に好適に適合された技術の使用に
より、本発明の電力分配器を集積化できる。
造であり、かつ、調和周波数構造であるとみなされてき
た。本発明の主な利点は、１段の場合には、利得が得ら
れる、あるいは少なくとも損失がないことである。動作
周波数帯域は広く、少なくとも数ＧＨｚである。電圧を
調整でき、出力を等しくしないようにできるために、本
発明の電力分配器はある種の非等価広帯域電力分配器で
ある。ＭＭＩＣ集積化に好適に適合された技術の使用に
より、本発明の電力分配器を集積化できる。
【００２９】ＦＥＴのような能動素子の使用に基づい
て、利得は、ゲートまたはドレイン電圧（すなわちドレ
イン電流）を調整することにより可変できる。
て、利得は、ゲートまたはドレイン電圧（すなわちドレ
イン電流）を調整することにより可変できる。
【図１】２出力１段構造の電力分配器の回路図である。
【図２】２出力２段構造のＳパラメータ計算に関連する
数値を示すグラフであり、入力整合Ｓ１１と出力整合Ｓ
２２をｄＢ対周波数で示している。
数値を示すグラフであり、入力整合Ｓ１１と出力整合Ｓ
２２をｄＢ対周波数で示している。
【図３】２出力２段構造のＳパラメータ計算に関連する
シミュレーション結果を示すグラフであり、構造Ｓ２１
の利得をｄＢ対周波数で示している。
シミュレーション結果を示すグラフであり、構造Ｓ２１
の利得をｄＢ対周波数で示している。
【図４】２出力多段構造の電力分配器の回路図である。
【図５】多出力１段構造の電力分配器の回路図である。
【図６】多出力多段構造の電力分配器の回路図である。
【図７】Ｗｉｌｋｉｎｓｏｎの計算に基づいた典型的な
共通電力分配器の回路図である。
共通電力分配器の回路図である。
１，２，６，７，９，１０，１２，１３，１４，１５，
２３〜２９，３４，３５，３６，３７，７１，７２，７
３，７４，７５ 伝送ライン ４，５，２１，２２，３１ ＦＥＴ ３，８，１１，３８，７６ 抵抗器 ３３，７７ 入力ポート ４４，５５，６６，７８，７９ 出力ポート
２３〜２９，３４，３５，３６，３７，７１，７２，７
３，７４，７５ 伝送ライン ４，５，２１，２２，３１ ＦＥＴ ３，８，１１，３８，７６ 抵抗器 ３３，７７ 入力ポート ４４，５５，６６，７８，７９ 出力ポート
Claims (4)
- 【請求項１】電力が入力される入力伝送ラインと、この
入力伝送ラインから分岐する分岐伝送ラインと、この分
岐伝送ラインに接続される出力伝送ラインとを基本構成
要素として有し、前記分岐伝送ライン中に能動素子が設
けられていることを特徴とする電力分配器。 - 【請求項２】請求項１記載の構成が並列に接続されて１
段多出力を構成することを特徴とする電力分配器。 - 【請求項３】請求項２記載の構成が縦続に接続されて、
多段多出力を構成することを特徴とする電力分配器。 - 【請求項４】第１および第２のラインよりなる第１の伝
送ラインを備え、第１のラインは入力ポートに接続さ
れ、第２のラインは抵抗を経て接地され、 第３および第４のラインよりなる第２の伝送ラインを備
え、第３のラインは抵抗を経て接地され、第４のライン
は第１の入力ポートに接続され、 第５および第６のラインよりなる第３の伝送ラインを備
え、第５のラインは抵抗を経て接地され、第６のライン
は第２の入力ポートに接続され、 第１および第２のＦＥＴを備え、 第１のＦＥＴのゲートは、第７のラインを経て、前記第
１と第２のラインの接続点に接続され、ドレインは、第
８のラインを経て、前記第３と第４のラインの接続点に
接続され、ソースは、直接にまたはラインを経て接地さ
れ、 第２のＦＥＴのゲートは、第９のラインを経て、前記第
１と第２のラインの接続点に接続され、ドレインは、第
１０のラインを経て、前記第５と第６のラインの接続点
に接続され、ソースは、直接にまたはラインを経て接地
されている、 ことを特徴とする電力分配器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13634793A JPH06350393A (ja) | 1993-06-08 | 1993-06-08 | 電力分配器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13634793A JPH06350393A (ja) | 1993-06-08 | 1993-06-08 | 電力分配器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350393A true JPH06350393A (ja) | 1994-12-22 |
Family
ID=15173075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13634793A Pending JPH06350393A (ja) | 1993-06-08 | 1993-06-08 | 電力分配器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350393A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102354788A (zh) * | 2011-09-15 | 2012-02-15 | 南京肯立科技有限责任公司 | 一种空气带状线宽带低互调一分三功分器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181017A (ja) * | 1984-09-24 | 1986-04-24 | テクトロニツクス・インコーポレイテツド | 電力分割器及び電力結合器 |
| JPS645103A (en) * | 1987-06-26 | 1989-01-10 | Atr Kodenpa Tsushin Kenkyusho | Microwave branching circuit device |
| JPH04304707A (ja) * | 1991-04-01 | 1992-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 分配増幅器 |
-
1993
- 1993-06-08 JP JP13634793A patent/JPH06350393A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181017A (ja) * | 1984-09-24 | 1986-04-24 | テクトロニツクス・インコーポレイテツド | 電力分割器及び電力結合器 |
| JPS645103A (en) * | 1987-06-26 | 1989-01-10 | Atr Kodenpa Tsushin Kenkyusho | Microwave branching circuit device |
| JPH04304707A (ja) * | 1991-04-01 | 1992-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 分配増幅器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102354788A (zh) * | 2011-09-15 | 2012-02-15 | 南京肯立科技有限责任公司 | 一种空气带状线宽带低互调一分三功分器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769618A (en) | Distributed power combiner/divider | |
| US5060298A (en) | Monolithic double balanced mixer with high third order intercept point employing an active distributed balun | |
| US5361038A (en) | Active load applications for distributed circuits | |
| US8076975B1 (en) | Broadband high power amplifier | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| US4668920A (en) | Power divider/combiner circuit | |
| TWI655843B (zh) | 多路射頻功率放大裝置 | |
| JPH11330813A (ja) | 電力分配回路および電力増幅器 | |
| JPH0396007A (ja) | インピーダンス変換を行うための装置 | |
| US5412347A (en) | Compact cascadable microwave amplifier circuits | |
| US5072199A (en) | Broadband N-way active power splitter | |
| US4752746A (en) | Wideband microwave matrix amplifier | |
| JP2018093490A (ja) | ドハティアンプ | |
| EP3065293B1 (en) | Distributed amplifier | |
| JPH0680984B2 (ja) | 分布増幅ミキサ | |
| US6577198B1 (en) | Active power splitter with impedance matching | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| JPH06350393A (ja) | 電力分配器 | |
| Marsh et al. | Design and analysis of an X-band MMIC" bus-bar" power combiner | |
| US7239215B2 (en) | Multicell amplifier and power divider/combiner employable in same | |
| EP0176331A2 (en) | Power divider/combiner circuit | |
| EP1754306B1 (en) | Coupling net and mmic amplifier | |
| KR100799590B1 (ko) | 리액티브 피드백을 이용한 광대역 능동 벌룬 및 밸런스드믹서 | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| CN116112087B (zh) | 一种基于多路电流分段延时与合并输出架构的驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960702 |