JPH06350063A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPH06350063A
JPH06350063A JP5163870A JP16387093A JPH06350063A JP H06350063 A JPH06350063 A JP H06350063A JP 5163870 A JP5163870 A JP 5163870A JP 16387093 A JP16387093 A JP 16387093A JP H06350063 A JPH06350063 A JP H06350063A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
substrates
oxide film
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5163870A
Other languages
Japanese (ja)
Other versions
JP3293688B2 (en
Inventor
Mineo Shimotsusa
峰生 下津佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16387093A priority Critical patent/JP3293688B2/en
Publication of JPH06350063A publication Critical patent/JPH06350063A/en
Application granted granted Critical
Publication of JP3293688B2 publication Critical patent/JP3293688B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide substrates having good film thickness distribution with good productivity and to provide a manufacturing-by-lamination method for SOI substrates which lowers an interface level and suppresses the generation of fine voids, by making a bonding of a single crystal Si layer to an insulator layer (I layer) secure and high-quality. CONSTITUTION:This manufacture of semiconductor substrate concerns a manufacturing method for semiconductor substrates having a process of closely attaching, through the medium of an oxide film 103, two substrates 101-103 being Si substrates at least one of which has an oxide film 103, and making the bond of the said closely attached interface firmer by heat treatment, and it is characterized by implanting impurities 107 whose bond with Si is stronger than hydrogen beforehand into the oxide film 103 before the adhesion work, and by removing the above-mentioned porous part 101 of the closely-attached substrates selectively by etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、貼り合わせ法によって
得られるSOI半導体基板の作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an SOI semiconductor substrate obtained by a bonding method.

【0002】[0002]

【従来の技術】絶縁物上の単結晶Si半導体層の形成
は、Silicon on Insulator(SO
I)技術として広く知られ、通常のシリコン集積回路を
作製するバルクシリコン基板では到達しえない数々の優
位点をこの基板が有することから、多くの研究が成され
てきた。すなわち、SOI技術を利用することで、1.
誘電体分離が容易で高集積化が可能、2.対放射線耐性
に優れている、3.浮遊容量が低減され高速化が可能、
4.ウエル工程が省略できる、5.ラッチアップを防止
できる、6.薄膜化による完全空乏型電界効果トランジ
スタが可能、等の優位点が得られる。
2. Description of the Related Art The formation of a single crystal Si semiconductor layer on an insulator is performed by using a Silicon on Insulator (SO
I) A large amount of research has been done because this substrate has a number of advantages that are widely known as technology and cannot be reached by a bulk silicon substrate for producing a normal silicon integrated circuit. That is, by using the SOI technology, 1.
1. Easy dielectric isolation and high integration 2. Excellent radiation resistance 3. Stray capacitance is reduced and high speed is possible,
4. 4. The well process can be omitted. Latch-up can be prevented, 6. Advantages such as a fully depleted field effect transistor can be obtained by thinning the film.

【0003】近年最も注目を集めているSOI技術の一
つに、通称「貼り合わせSOI」と呼ばれる技術があ
る。これは少なくとも一方が酸化等により絶縁膜が形成
されている2枚のウェハーの鏡面同士を密着させ、熱処
理を施して密着界面の結合を強力なものとした後、どち
らか一方側から基板を研磨、或いはエッチングすること
によって絶縁膜上に任意の厚みを持ったシリコン単結晶
薄膜を残すという技術である。この貼り合わせSOIに
よって得られる薄膜は元々が単結晶基板そのものである
ため、結晶方位の制御性は勿論のこと、結晶欠陥が極め
て少なく、多くのSOI技術の中で結晶の完全性として
は最も優れていると考えられる。
One of the SOI technologies that has been receiving the most attention in recent years is a technology commonly called "bonded SOI". This is because the mirror surfaces of two wafers, at least one of which has an insulating film formed by oxidation etc., are brought into close contact with each other, and heat treatment is performed to strengthen the bond at the close contact interface, and then the substrate is polished from either side. Alternatively, it is a technique of leaving a silicon single crystal thin film having an arbitrary thickness on the insulating film by etching. Since the thin film obtained by this bonded SOI is originally a single crystal substrate itself, the crystal orientation is not only controllable but also crystal defects are extremely small, and the crystal perfection is the best among many SOI technologies. It is thought that

【0004】[0004]

【発明が解決しようとする課題】しかしながら、この貼
り合わせ法による従来の技術においても解決すべき課題
が残されている。
However, there are still problems to be solved in the conventional technique using this bonding method.

【0005】第1の課題は、貼り合わせた二枚のシリコ
ン基板の片方側を均一に薄膜化する工程における膜厚の
制御性である。即ち通常数百μmもの厚さのシリコン基
板を均一に数μm、もしくは1μm以下の厚さまで研
磨、或いはエッチングしなければならず、その制御性や
均一性の面で技術的に極めて困難である。膜厚の分布は
その上に形成される素子の電気的特性のバラツキを生じ
させる要因となるので、本課題の解決は急務とされてい
る。
The first problem is the controllability of the film thickness in the step of uniformly thinning one side of the two bonded silicon substrates. That is, a silicon substrate having a thickness of several hundred μm must be uniformly polished or etched to a thickness of several μm or 1 μm or less, which is technically extremely difficult in terms of controllability and uniformity. Since the film thickness distribution causes variations in the electrical characteristics of the elements formed on it, there is an urgent need to solve this problem.

【0006】また第2の課題として、二枚の基板の密着
界面に発生する未接着部分(以後「ボイド」と称する)
の制御がある。ボイドは界面に付着した微小な(数μm
もしくはそれ以下)塵などが原因の一つであるが、その
他にも単に貼り合わせ時に取り込まれた気泡であった
り、貼り合わせた基板の熱処理時に界面の化学反応によ
り発生した水蒸気であったり、または貼り合わせる前に
基板表面に物理吸着していた炭化水素系のコンタミネー
ションによって生ずる場合もあることが報告されてい
る。これらの原因によって発生するボイドの大きさは直
径1μm以下のものから数cmに及ぶものもある。2枚
の基板が貼り合った状態でボイドが発生している場合、
これらのボイド領域は研磨やエッチングによる薄膜化の
際に殆どが欠落して膜中に穴があいてしまう。当然薄膜
が欠落した領域にはSOIデバイスは形成できない。ま
た仮にボイド領域に薄膜が残っていたとしても、素子形
成プロセスによってボイド領域が欠落してしまう可能性
は極めて高い。
As a second problem, an unbonded portion (hereinafter referred to as a "void") generated at a contact interface between two substrates.
There is control of. Voids are minute (several μm) attached to the interface.
(Or less) One of the causes is dust etc., but other than that, it is simply bubbles taken in at the time of bonding, water vapor generated by a chemical reaction at the interface during heat treatment of the bonded substrates, or It has been reported that it may be caused by hydrocarbon-based contamination that was physically adsorbed on the substrate surface before bonding. The size of voids generated by these causes may range from a diameter of 1 μm or less to several cm. If a void is generated when the two substrates are stuck together,
Most of these void regions are lost during the thinning by polishing or etching, and holes are formed in the film. Naturally, the SOI device cannot be formed in the region where the thin film is missing. Even if the thin film remains in the void region, the void region is very likely to be lost due to the element forming process.

【0007】ここで従来の技術による貼り合わせのメカ
ニズムを述べておく。
Here, the pasting mechanism according to the conventional technique will be described.

【0008】図2は、2枚の基板210,203,20
3’の貼り合わせ界面の原子の結合状態を示す模式図で
あり、(A)は、従来の技術による界面の状態を各熱処
理温度ごとに示したものであり、また(B)は、本発明
の作製方法による界面の状態を示した模式図である。
FIG. 2 shows two substrates 210, 203, 20.
It is a schematic diagram which shows the bonding state of the atom of the 3'bonding interface, (A) shows the state of the interface by each conventional heat treatment temperature, and (B) shows this invention. FIG. 6 is a schematic diagram showing a state of an interface by the manufacturing method of FIG.

【0009】図2(A)の(a)に示されるように、貼
り合わせ前のウェハー表面にはOH基が形成されてい
る。ウェハーを室温で接触させると、(b)図に示すよ
うに、OH基が水素結合を起こし密着する。先程述べた
様に界面に付着した微少な塵などが存在すると密着不良
となりボイドの原因となる。このときの密着力は弱く3
〜5kg/cm2 程度である。
As shown in (a) of FIG. 2 (A), OH groups are formed on the wafer surface before bonding. When the wafers are brought into contact with each other at room temperature, the OH groups cause a hydrogen bond and adhere to each other, as shown in FIG. As described above, the presence of minute dust attached to the interface causes poor adhesion and causes voids. The adhesion at this time is weak 3
It is about 5 kg / cm 2 .

【0010】次に密着界面の結合を強力なものとするた
め熱処理を行なう。この際まず脱水縮合反応が起こり水
素結合が(c)図に示すようにSi−O−Si結合に変
わり、更に高温になると、(d)図に示すようにSi原
子が直接結合する場合もある。
Next, heat treatment is performed in order to strengthen the bond at the tight interface. At this time, a dehydration condensation reaction first occurs and the hydrogen bond is changed to a Si—O—Si bond as shown in FIG. (C), and when the temperature is further increased, the Si atom may be directly bonded as shown in FIG. .

【0011】しかしながら、従来の貼り合わせ法では、
図2(A)の(c),(d)図に示すように、貼り合わ
せ界面においてSi原子の終端がダングリングボンドを
形成する可能性がかなりの確率で起こるという問題があ
る。
However, in the conventional bonding method,
As shown in (c) and (d) of FIG. 2A, there is a problem that the termination of Si atoms may form a dangling bond at the bonding interface with a high probability.

【0012】このダングリングボンドは、SOI基板の
単結晶Siと絶縁物層(I層)との界面準位を増大させ
るとともに密度によっては、ボイドを形成するという問
題が生じる。
This dangling bond raises the problem of increasing the interface state between the single crystal Si of the SOI substrate and the insulating layer (I layer) and forming a void depending on the density.

【0013】これら諸問題の完全な解決法は未だに見い
だされていないために、貼り合わせSOIはSOI技術
の中でも最も良質な単結晶薄膜を提供できる可能性を持
っていながら、高品質、高信頼性のものは、未だ生産さ
れるに至ってない。
Since a complete solution to these problems has not yet been found, the bonded SOI has the possibility of providing the highest quality single crystal thin film in the SOI technology, but also has high quality and high reliability. Stuff has not been produced yet.

【0014】以上述べたように、高性能電子デバイスを
作製するに足る高品質なSOI基板を生産性よく提供で
きる技術は、未だ達成するに至っていない。
As described above, a technique capable of providing a high-quality SOI substrate with sufficient productivity for producing a high-performance electronic device with high productivity has not been achieved yet.

【0015】[発明の目的]本発明の目的は、貼り合わ
せ法によって高性能SOI基板を作製するにあたって、
膜厚分布の良好な基板を生産性良く提供するとともに、
単結晶Siと絶縁物層(I層)との貼り合わせをより確
実で高品質なものとすることにより、界面準位を低減さ
せ、なおかつ微少なボイドの発生率を抑制するSOI基
板の作製方法を提供することにある。
[Object of the Invention] An object of the present invention is to manufacture a high-performance SOI substrate by a bonding method.
While providing a substrate with a good film thickness distribution with good productivity,
Method for manufacturing an SOI substrate in which the interface state is reduced and the generation rate of minute voids is suppressed by making the bonding between the single crystal Si and the insulating layer (I layer) more reliable and high quality To provide.

【0016】[0016]

【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、少なくとも一方が酸化膜
を有するSi基板である2枚の基板を前記酸化膜を有す
る鏡面どうしを密着させ、熱処理を施して該密着界面の
結合を強固なものとする工程を有する半導体基板の作製
方法において、前記密着させる前に、Siとの結合が水
素よりも強い不純物を、前記酸化膜に導入しておくこと
を特徴とする半導体基板の作製方法を提供する。
As a means for solving the above-mentioned problems, the present invention has two substrates, at least one of which is a Si substrate having an oxide film, in which mirror surfaces having the oxide film are adhered to each other. In the method for manufacturing a semiconductor substrate, which includes a step of performing heat treatment to strengthen the bond at the adhesion interface, an impurity having a bond with Si stronger than hydrogen is introduced into the oxide film before the adhesion. A method for manufacturing a semiconductor substrate is provided.

【0017】また、絶縁物上に単結晶シリコンを有する
半導体基体の作製方法において、シリコン単結晶基板を
多孔質化する工程と、前記多孔質化した一表面上にシリ
コン単結晶薄膜をエピタキシャル成長させる工程と、該
エピタキシャル層の表面を酸化する工程と、該酸化面に
不純物を導入する工程と、を経て第1の基板を作製する
工程と、前記第1の基板と他に用意した第2の基板と密
着させ、前記密着した基板に熱処理を施して貼り合わせ
る工程と、前記貼り合わせた基板の前記多孔質部分を選
択的にエッチング除去する工程と、を有することを特徴
とする半導体基板の作製方法を、その手段とするもので
ある。
In the method of manufacturing a semiconductor substrate having single crystal silicon on an insulator, the step of making the silicon single crystal substrate porous and the step of epitaxially growing a silicon single crystal thin film on the one surface made porous. And a step of oxidizing the surface of the epitaxial layer, a step of introducing impurities into the oxidized surface, a step of producing a first substrate, and a second substrate prepared separately from the first substrate. A method for manufacturing a semiconductor substrate, comprising: a step of bringing the substrates into close contact with each other, subjecting the adhered substrates to a heat treatment to attach the substrates, and a step of selectively removing the porous portion of the attached substrates by etching. Is the means.

【0018】また、シリコン単結晶基板の全体を陽極化
成により多孔質化する工程と、該多孔質化した一表面上
にシリコン単結晶薄膜をエピタキシャル成長させる工程
と、を経て得られる第1の基板を作製する工程と、シリ
コン単結晶基板の表面を酸化する工程と、該酸化面に不
純物を導入する工程と、を経て得られる第2の基板を作
製する工程と、前記第1の基板のシリコン単結晶表面
と、前記第2の基板の前記不純物を導入した酸化膜表面
とを密着させ、熱処理により貼り合わせる工程と、前記
貼り合わされた基板の前記多孔質部分を選択的にエッチ
ング除去する工程と、を有することを特徴とする半導体
基板の作製方法を手段とするものでもある。
Further, a first substrate obtained through a step of making the entire silicon single crystal substrate porous by anodization and a step of epitaxially growing a silicon single crystal thin film on the one surface made porous is provided. A step of producing a second substrate obtained through a step of producing, a step of oxidizing the surface of the silicon single crystal substrate, a step of introducing impurities into the oxidized surface, and a step of producing a silicon single crystal of the first substrate. A step of bringing the crystal surface and the oxide film surface of the second substrate into which the impurities are introduced into close contact with each other, and bonding them by a heat treatment; and a step of selectively etching and removing the porous portion of the bonded substrates, And a method of manufacturing a semiconductor substrate, characterized in that

【0019】また、前記不純物は、フッ素およびフッ素
化合物であることを特徴とし、また、前記不純物は、炭
素および炭素化合物であることを特徴とする。
The impurities are fluorine and fluorine compounds, and the impurities are carbon and carbon compounds.

【0020】[0020]

【作用】本発明によれば、膜厚の不均一な分布の問題を
解決するために、多孔質シリコンが有する二点の物理的
効果が重要な役割を果たす。
According to the present invention, two physical effects of porous silicon play an important role in solving the problem of uneven distribution of film thickness.

【0021】一つには多孔質シリコンのエッチング特性
である。通常、シリコンはフッ酸では殆どエッチングさ
れないが、多孔質化することによってフッ酸でのエッチ
ングが可能となる。しかもフッ酸、過酸化水素水、アル
コールの混合エッチング液を用いると、非多孔質と多孔
質では約10の5乗倍以上ものエッチング速度比が得ら
れる。従って1μm前後の薄層でも均一に制御性よく選
択エッチングが可能になるため均一な膜厚でエッチング
することができる。
One is the etching characteristics of porous silicon. Normally, silicon is hardly etched with hydrofluoric acid, but it can be etched with hydrofluoric acid by making it porous. Moreover, when a mixed etching solution of hydrofluoric acid, hydrogen peroxide and alcohol is used, an etching rate ratio of about 10 5 times or more can be obtained between non-porous and porous. Therefore, even a thin layer with a thickness of about 1 μm can be selectively etched uniformly and with good controllability, so that a uniform film thickness can be obtained.

【0022】もう一つの効果は、エピタキシャル成長特
性である。多孔質シリコンは結晶構造としては単結晶構
造を保っており、表面から内部にわたって数十〜数百Å
径の孔が高密度に存在するものである。この表面に成長
するエピタキシャル層は、非多孔質の単結晶基板上のエ
ピタキシャル層と同等の結晶性が得られるという特性を
有する。従って活性層として信頼性の高い単結晶シリコ
ン基板上のエピタキシャル層と同等の単結晶薄膜を用い
るので、従来のSOI基板に比べて優れた結晶性を有す
るSOI基板が提供できる。
Another effect is the epitaxial growth characteristics. Porous silicon maintains a single crystal structure as a crystal structure, and it has several tens to several hundred Å from the surface to the inside.
The diameter of the holes is high. The epitaxial layer grown on this surface has the characteristic that crystallinity equivalent to that of an epitaxial layer on a non-porous single crystal substrate is obtained. Therefore, since the single crystal thin film equivalent to the epitaxial layer on the highly reliable single crystal silicon substrate is used as the active layer, it is possible to provide the SOI substrate having excellent crystallinity as compared with the conventional SOI substrate.

【0023】また上記問題点のうち、素子に対するボイ
ドの問題を解決するため、貼り合わせ界面の密着力の増
強、および単結晶Siと絶縁物層(I層)との界面準位
の低減を計るために、本発明の酸化膜面への不純物の導
入が重要な役割を果たす。
Further, among the above problems, in order to solve the problem of voids with respect to the device, the adhesion force at the bonding interface is enhanced, and the interface level between the single crystal Si and the insulating layer (I layer) is reduced. Therefore, the introduction of impurities into the oxide film surface of the present invention plays an important role.

【0024】即ち、不純物の導入を行なわない場合、界
面においてSi原子の終端がダングリングボンドを形成
する可能性がかなりの確率で起こる。このようになると
密度によっては支持母体がない状態で薄膜が基板と分離
した形となり、ボイドの発生しいては膜剥がれを引き起
こす。また、Si原子の終端がダングリングボンドを形
成すると界面準位が増加し素子特性を変化させる。これ
には、支持母体となる基板の電位を固定して、素子特性
を安定させる方法もあるが、相補形MOSの場合不可能
である。
That is, when impurities are not introduced, there is a high probability that the termination of Si atoms will form a dangling bond at the interface. In this case, depending on the density, the thin film is separated from the substrate without the support base, and voids are generated, causing film peeling. Further, when the terminal of Si atom forms a dangling bond, the interface state is increased and the device characteristics are changed. For this, there is a method of stabilizing the device characteristics by fixing the potential of the substrate serving as a support base, but this is not possible in the case of complementary MOS.

【0025】そこで、本発明では、酸化膜面に不純物を
導入することにより、界面のダングリングボンドをこの
不純物がターミネートし、しいては微少ボイドの発生の
抑制、密着力の増強、および界面準位の低減が達成でき
る。
Therefore, in the present invention, by introducing an impurity into the oxide film surface, the impurity terminates the dangling bond at the interface, and as a result, the generation of minute voids is suppressed, the adhesion is enhanced, and the interface level is improved. Can be achieved.

【0026】図2(B)は、このような本発明の方法を
示す2枚の基板210,203の貼り合わせ界面の結合
状態を示す模式図である。(c),(d)図に示すよう
に、本発明では、シリコン酸化面に、あらかじめ不純物
207として、Siに対して水素よりも結合力の大きい
フッ素等を導入しておくことにより、Siはフッ素等で
終端され、ダングリングボンドの発生を防止することが
できる。
FIG. 2B is a schematic diagram showing the bonding state of the bonding interface between the two substrates 210 and 203 showing the method of the present invention. As shown in FIGS. (C) and (d), in the present invention, Si is eliminated by introducing fluorine or the like, which has a larger binding force to hydrogen than Si as hydrogen, as the impurity 207 in advance on the silicon oxide surface. Termination with fluorine or the like can prevent the generation of dangling bonds.

【0027】(実施態様例)本発明の実施態様例を図1
及び図3を用いて説明する。
Embodiment Example FIG. 1 shows an embodiment example of the present invention.
3 and FIG.

【0028】(図1(a))の説明: 単結晶シリコン
基板100を陽極化成して多孔質シリコン101を形成
する。このとき多孔質化する領域は、基板の片側表面層
のみでも基板全体でもかまわない。片側表面層のみを多
孔質化する場合には、その領域は10〜100μmの厚
みでよい。
Description of (FIG. 1A): A single crystal silicon substrate 100 is anodized to form porous silicon 101. At this time, the region to be made porous may be only one surface layer of the substrate or the entire substrate. When only one surface layer is made porous, that region may have a thickness of 10 to 100 μm.

【0029】多孔質シリコンの形成方法については、図
3を用いて説明する。
A method for forming porous silicon will be described with reference to FIG.

【0030】まず基板としてP型の単結晶シリコン基板
300を用意する。N型でも不可能ではないが、その場
合は低抵抗の基板に限定される。基板300を図3
(a)に示すような装置にセッティングする。即ち基板
の片側がフッ酸系の溶液304に接していて、溶液側に
負の電極306がとられており、逆側は正の金属電極3
05に接している。
First, a P-type single crystal silicon substrate 300 is prepared as a substrate. The N type is not impossible, but in that case, it is limited to a low resistance substrate. The substrate 300 is shown in FIG.
Set in the device as shown in (a). That is, one side of the substrate is in contact with the hydrofluoric acid-based solution 304, the negative electrode 306 is provided on the solution side, and the opposite side is the positive metal electrode 3.
I am in contact with 05.

【0031】また、図3(b)に示すように、正電極側
305’も溶液304’を介して電位をとってもかまわ
ない。
Further, as shown in FIG. 3 (b), the positive electrode side 305 'may also have a potential via the solution 304'.

【0032】いずれにせよ、フッ酸系溶液に接している
負の電極側から多孔質化が起こる。フッ酸系溶液304
としては、一般的には濃フッ酸(49%HF)を用い
る。純水(H2 O)で希釈していくと、流す電流値にも
よるが、ある濃度からエッチングが起こってしまうので
好ましくない。
In any case, porosity occurs from the negative electrode side in contact with the hydrofluoric acid solution. Hydrofluoric acid solution 304
In general, concentrated hydrofluoric acid (49% HF) is used. Diluting with pure water (H 2 O) is not preferable because etching will occur from a certain concentration, although it depends on the value of the flowing current.

【0033】また陽極化成中に基板300の表面から気
泡が発生してしまい、この気泡を効率よく取り除く目的
から、界面活性剤としてアルコールを加える場合があ
る。アルコールとしてメタノール、エタノール、プロパ
ノール、イソプロパノール等が用いられる。また界面活
性剤の代わりに撹はん器を用いて、溶液を撹はんしなが
ら陽極化成を行ってもよい。
Bubbles are generated from the surface of the substrate 300 during anodization, and alcohol may be added as a surfactant for the purpose of efficiently removing the bubbles. Methanol, ethanol, propanol, isopropanol, etc. are used as alcohol. Further, a stirrer may be used instead of the surfactant, and the anodization may be performed while stirring the solution.

【0034】負電極306に関しては、フッ酸溶液に対
して侵食されないような材料、例えば金(Au)、白金
(Pt)等が用いられる。正側の電極305の材質は一
般に用いられる金属材料でかまわないが、陽極化成が基
板300すべてになされた時点で、フッ酸系溶液304
が正電極305に達するので、正電極305の表面にも
耐フッ酸溶液性の金属膜をコーティングしておくとよ
い。
For the negative electrode 306, a material that is not corroded by the hydrofluoric acid solution, such as gold (Au) or platinum (Pt), is used. The material of the positive electrode 305 may be a commonly used metal material, but when the anodization is performed on all the substrates 300, the hydrofluoric acid-based solution 304 is used.
Since it reaches the positive electrode 305, it is preferable to coat the surface of the positive electrode 305 with a hydrofluoric acid solution resistant metal film.

【0035】陽極化成を行う電流値は最大数百mA/c
2 であり、最小値は零でなければよい。この値は多孔
質化したシリコンの表面に良質のエピタキシャル成長が
できる範囲内で決定される。通常電流値が大きいと陽極
化成の速度が増すと同時に、多孔質シリコン層の密度が
小さくなる。即ち孔の占める体積が大きくなる。これに
よってエピタキシャル成長の条件が変わってくるのであ
る。
The maximum current value for anodization is several hundred mA / c.
m 2 and the minimum value should not be zero. This value is determined within a range that allows good quality epitaxial growth on the surface of porous silicon. Usually, when the current value is large, the rate of anodization increases, and at the same time, the density of the porous silicon layer decreases. That is, the volume occupied by the holes becomes large. This changes the conditions for epitaxial growth.

【0036】(図1(b))の説明: 以上のようにし
て形成した多孔質シリコン基板、もしくは多孔質層10
1上に、非多孔質の単結晶シリコン層102をエピタキ
シャル成長する。エピタキシャル成長は一般的な熱CV
D、減圧CVD、プラズマCVD、分子線エピタキシ
ー、スパッタ法等で行われる。成長する膜厚はSOI層
の設計値と同じくすれば良い。
Description of (FIG. 1B): The porous silicon substrate or porous layer 10 formed as described above.
A non-porous single crystal silicon layer 102 is epitaxially grown on the first layer 1. Epitaxial growth is a general thermal CV
D, low pressure CVD, plasma CVD, molecular beam epitaxy, sputtering method, etc. The grown film thickness may be the same as the design value of the SOI layer.

【0037】(図1(c))の説明: 上記成長したエ
ピタキシャル層102の表面を酸化しSiO2 層103
を形成する。この酸化膜103はSOI構造の絶縁物層
(I層)になる。エピタキシャル層102を酸化する
は、出来上がったSOI基板にデバイスを形成する際
に、活性層であるエピタキシャル層102の下地絶縁物
界面との界面準位密度を低下させるという意味も含む。
この際エピ酸化膜の厚みはSOIデバイスの特性を生か
すために0.5〜1.0μmの厚さにするのが好まし
い。
Description of FIG. 1C: The surface of the grown epitaxial layer 102 is oxidized to form a SiO 2 layer 103.
To form. The oxide film 103 becomes an insulator layer (I layer) having an SOI structure. Oxidizing the epitaxial layer 102 also includes reducing the interface state density of the epitaxial layer 102, which is an active layer, with the underlying insulator interface when forming a device on the completed SOI substrate.
At this time, the thickness of the epi oxide film is preferably 0.5 to 1.0 μm in order to utilize the characteristics of the SOI device.

【0038】(図1(d))の説明: 酸化層103の
表面に不純物107を導入する。不純物107としては
フッ素、フッ素化合物、炭素および炭素化合物であり、
水素よりもSiとの結合が強いものならば何でもかまわ
ない。導入方法も特に限定されず、イオン注入法、固相
拡散、スピンコートおよびCVD法等が用いられる。不
純物107の導入量は任意に決定すればよいが、導入量
が多いほど界面のダングリングボンドをターミネートす
る確率が高くなる。これは界面準位の低減および微少な
ボイド発生の抑制につながる。従って使用する装置の通
常のプロセス条件で容易に作成できる範囲で不純物10
7の導入量を決定すれば良い。例えばイオン注入法を不
純物107の導入に用いる場合、ドーズ量にして1×1
15〜1×1016[atom/cm2 ]程度である。
Description of FIG. 1D: Impurity 107 is introduced into the surface of the oxide layer 103. The impurities 107 are fluorine, fluorine compounds, carbon and carbon compounds,
Any material may be used as long as it has a stronger bond with Si than hydrogen. The introduction method is also not particularly limited, and an ion implantation method, solid phase diffusion, spin coating, CVD method or the like is used. The introduction amount of the impurities 107 may be determined arbitrarily, but the larger the introduction amount, the higher the probability of terminating the dangling bond at the interface. This leads to reduction of the interface state and suppression of generation of minute voids. Therefore, the amount of impurities 10 should be within the range that can be easily produced under the normal process conditions of the equipment used.
It is sufficient to determine the introduction amount of 7. For example, when the ion implantation method is used to introduce the impurities 107, the dose amount is 1 × 1.
It is about 0 15 to 1 × 10 16 [atom / cm 2 ].

【0039】また、イオン注入法等で不純物107を導
入するとエピタキシャル成長層102がアモルファスに
なる場合がある。これは熱処理を行なうと再び単結晶と
なるが、後の貼り合わせ後に熱処理を施こす工程がある
ため特別に熱処理を行なう必要は必らずしもない。
If the impurity 107 is introduced by the ion implantation method or the like, the epitaxial growth layer 102 may become amorphous. This becomes a single crystal again when heat treatment is performed, but it is not always necessary to perform special heat treatment because there is a step of performing heat treatment after the subsequent bonding.

【0040】また、CVD法により不純物107の導入
を行なうと表面にかなりの凹凸が存在する場合がある。
基板の貼り合わせを行なう際には基板表面の平坦性が重
要であるので、凹凸が生じた場合には基板表面を研磨し
て平坦化するか、または不純物107の導入後エッチン
グを行なって平坦化するとよい。
Further, when the impurity 107 is introduced by the CVD method, there are cases where considerable unevenness exists on the surface.
Since the flatness of the substrate surface is important when the substrates are bonded together, if unevenness occurs, the substrate surface is polished to be flattened, or after the impurity 107 is introduced, etching is performed to flatten the surface. Good to do.

【0041】以上の工程により得られた基板を以後「第
1の基板」と称する。
The substrate obtained by the above steps is hereinafter referred to as "first substrate".

【0042】(図1(e))の説明: 第1の基板と、
別に用意された第2の基板110を互いの鏡面で貼り合
わせ、引き続き貼り合った基板に熱処理を施す。熱処理
温度は、次の研磨或いはエッチング工程の際に、貼り合
わせ界面の剥離等が起こらない程度の結合力が得られる
温度で行う。具体的には約100℃以上が好ましい。し
かし比較的低温で行った場合には、研磨或いはエッチン
グが終了し、最終的なSOIの形態を得た後に1000
℃程度の熱処理をすることが好ましい。これはデバイス
プロセスの際の熱応力によって、膜剥がれ等を起こさな
いようにするためである。
Description of (FIG. 1 (e)): A first substrate,
The separately prepared second substrates 110 are bonded to each other with their mirror surfaces, and subsequently the bonded substrates are heat-treated. The heat treatment temperature is set to a temperature at which a bonding force is obtained to the extent that peeling of the bonding interface does not occur during the next polishing or etching process. Specifically, about 100 ° C. or higher is preferable. However, when the process is performed at a relatively low temperature, the polishing or etching is completed, and after the final SOI morphology is obtained, 1000
It is preferable to perform heat treatment at about ° C. This is to prevent film peeling or the like due to thermal stress during the device process.

【0043】第2の基板110は全く任意であり、シリ
コン基板、石英基板、その他のセラミックス基板等から
選択すればよい。
The second substrate 110 is completely arbitrary and may be selected from a silicon substrate, a quartz substrate, another ceramic substrate, and the like.

【0044】(図1(f))の説明: 次に第1の基板
側から、エピタキシャル成長層102を残して多孔質部
分101他を選択的に除去する。このとき除去される部
分が全体にわたって多孔質である場合には、貼り合わせ
た基板ごとフッ酸系溶液中に浸しておけば、多孔質部分
101は全て選択的にエッチングされる。エッチングさ
れる部分に単結晶シリコン基板100のままの領域を含
む場合には、シリコン基板100の領域のみを研磨して
除去するのが好ましい。そして多孔質部分101が露出
した時点で研磨を終了し、後にフッ酸系溶液中で選択エ
ッチングを行える。いづれの場合にせよ多孔質でない単
結晶のエピタキシャル成長部分102は殆どフッ酸と反
応しないので薄膜として残る。
Description of (FIG. 1 (f)): Next, the porous portion 101 and others are selectively removed from the first substrate side, leaving the epitaxial growth layer 102. If the portion to be removed at this time is entirely porous, if the bonded substrates are immersed in a hydrofluoric acid-based solution, the entire porous portion 101 is selectively etched. When the portion to be etched includes the region of the single crystal silicon substrate 100 as it is, it is preferable to polish and remove only the region of the silicon substrate 100. Then, the polishing is terminated when the porous portion 101 is exposed, and selective etching can be performed later in a hydrofluoric acid solution. In any case, the non-porous single crystal epitaxial growth portion 102 hardly reacts with hydrofluoric acid, and thus remains as a thin film.

【0045】また当然のことながら第2の基板110が
SiO2 を主成分とする場合にはフッ酸系溶液に反応し
易いので、予め貼り合わせ面と反対側の面にCVD等で
シリコン窒化膜や他のフッ酸と反応しにくい物質を堆積
しておくと良い。またはエッチング液に基板を浸す前に
多孔質部分101をある程度薄くしておけば、多孔質の
選択エッチングに要する時間が短くてすむので、第2の
基板もあまり反応させることなしに済む。もちろん第2
の基板がシリコンのようなフッ酸と反応しないものであ
れば問題ない。
Further, as a matter of course, when the second substrate 110 contains SiO 2 as a main component, it easily reacts with a hydrofluoric acid solution, so that a silicon nitride film is previously formed on the surface opposite to the bonding surface by CVD or the like. It is advisable to deposit a substance that does not easily react with or other hydrofluoric acid. Alternatively, if the porous portion 101 is made thin to some extent before the substrate is dipped in the etching solution, the time required for the porous selective etching can be shortened, so that the second substrate does not need to react much. Of course the second
There is no problem if the substrate of 1 is one that does not react with hydrofluoric acid such as silicon.

【0046】選択エッチングに用いるフッ酸系溶液とい
うのは、フッ酸のほかに過酸化水素水(H22 )やア
ルコール類を混合したものが用いられる。フッ酸と硝
酸、もしくはこれに酢酸を加えた混合液でも多孔質シリ
コンの選択エッチングは可能だが、この場合残されるべ
きエピタキシャルシリコン膜102も多少エッチングさ
れるので、精密に時間等の制御をする必要がある。
The hydrofluoric acid-based solution used for selective etching is a mixture of hydrofluoric acid, hydrogen peroxide solution (H 2 O 2 ) and alcohols. Selective etching of porous silicon is possible with a mixed solution of hydrofluoric acid and nitric acid or acetic acid, but in this case the epitaxial silicon film 102 to be left is also etched to some extent, so it is necessary to precisely control the time and the like. There is.

【0047】以上の工程を経ることにより、第2の基板
110上に堆積物107、シリコン酸化膜103、エピ
タキシャルシリコン層102を順次備えたSOI基板が
得られる。
Through the above steps, an SOI substrate having the deposit 107, the silicon oxide film 103, and the epitaxial silicon layer 102 on the second substrate 110 in order is obtained.

【0048】[0048]

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではない。
The present invention will be described in detail below with reference to specific examples, but the present invention is not limited to these examples.

【0049】(実施例1) (図1(a))の説明: 200ミクロンの厚みを持っ
た4インチP型(100)単結晶シリコン基板(0.1
〜0.2Ωcm)を用意し、これを図3(a)に示すよ
うな装置にセットして陽極化成を行ない、多孔質シリコ
ン101を得た。この時の溶液304は49%HF溶液
を用い、電流密度は100mA/cm2であった。そし
てこの時の多孔質化速度は8.4μm/min.であ
り、200μmの厚みを持ったP型(100)シリコン
基板は24分で全体が多孔質化された。
(Example 1) Description of (FIG. 1 (a)): 4-inch P-type (100) single crystal silicon substrate (0.1) having a thickness of 200 microns.
.About.0.2 .OMEGA.cm) was prepared, and this was set in an apparatus as shown in FIG. 3 (a) for anodization to obtain porous silicon 101. A 49% HF solution was used as the solution 304 at this time, and the current density was 100 mA / cm 2 . The porosification rate at this time is 8.4 μm / min. The P-type (100) silicon substrate having a thickness of 200 μm was entirely made porous in 24 minutes.

【0050】(図1(b))の説明: 該P型(10
0)多孔質シリコン基板101上にCVD法により、単
結晶シリコン層102を1.0μmエピタキシャル成長
した。堆積条件は以下のとおりである。
Description of (FIG. 1 (b)): The P-type (10
0) A single crystal silicon layer 102 was epitaxially grown on the porous silicon substrate 101 by the CVD method to a thickness of 1.0 μm. The deposition conditions are as follows.

【0051】 使用ガス:SiH4 /H2 ガス流量:0.62/140(1/min) 温度:750℃ 圧力:80Torr 成長速度:0.12μm/min. (図1(c))の説明: エピタキシャル成長層102
の表面を1000℃の水蒸気雰囲気中で酸化し、0.5
μmのシリコン酸化膜103を得た。
Gas used: SiH 4 / H 2 gas flow rate: 0.62 / 140 (1 / min) Temperature: 750 ° C. Pressure: 80 Torr Growth rate: 0.12 μm / min. Description of (FIG. 1C): Epitaxial growth layer 102
Surface is oxidized in a steam atmosphere at 1000 ° C.
A silicon oxide film 103 of μm was obtained.

【0052】(図1(d))の説明: 酸化膜103上
に、1価のFイオン107を5×1015[atom/c
2 ]、30[keV]の条件でイオン注入を行なっ
た。このようにして形成された基板を第一の基板とし
た。
Description of FIG. 1D: Monovalent F ions 107 are added to the oxide film 103 at 5 × 10 15 [atom / c].
m 2 ] and 30 [keV] were used for ion implantation. The substrate thus formed was used as the first substrate.

【0053】(図1(e))の説明: 第2の基板とし
て4インチのシリコン基板110を用意し、第1の基板
と共にCHl:H22 :H2 O溶液中で洗浄した。十
分に水洗後第1,第2の基板の鏡面同士を貼り合わせ
た。更にこの基板を窒素雰囲気中、1100℃で2時間
の熱処理を行い、貼り合わせた基板の界面の結合力を強
めた。
Description of (FIG. 1 (e)): A 4-inch silicon substrate 110 was prepared as a second substrate, and was washed together with the first substrate in a CHl: H 2 O 2 : H 2 O solution. After thoroughly washing with water, the mirror surfaces of the first and second substrates were bonded together. Further, this substrate was heat-treated in a nitrogen atmosphere at 1100 ° C. for 2 hours to strengthen the bonding force at the interface of the bonded substrates.

【0054】(図1(f))の説明: 熱処理後に密着
した基板を選択エッチング溶液中に浸し、多孔質部分1
01のみを選択的にエッチングした。このときエッチン
グ溶液の組成と多孔質シリコンに対するエッチング速度
は、 HF:H22 :C25 OH=5:25:6 1.6μm/min. であった。従って200μmの多孔質部分は、約125
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層102のエッチング速度は0.0006μ
m/hourであり、殆どエッチングされずに残った。
Description of (FIG. 1 (f)): The substrate adhered after the heat treatment is immersed in the selective etching solution to form the porous portion 1.
Only 01 was selectively etched. At this time, the composition of the etching solution and the etching rate for the porous silicon were HF: H 2 O 2 : C 2 H 5 OH = 5: 25: 6 1.6 μm / min. Met. Therefore, the porous part of 200 μm is about 125
All were etched in minutes. Incidentally, the etching rate of the single crystal silicon layer 102 at this time is 0.0006 μm.
m / hour, which remained without being etched.

【0055】以上の工程により、シリコン基板110上
に、シリコン酸化膜103、エピタキシャル成長層10
2を順次備えたSOI基板を得た。
Through the above steps, the silicon oxide film 103 and the epitaxial growth layer 10 are formed on the silicon substrate 110.
An SOI substrate having 2 was sequentially obtained.

【0056】ボイドの影響を比較するために、シリコン
酸化膜103上にFイオン107をイオン注入する工程
のみを省いて作成したSOI基板(以後比較用SOI基
板)を光学顕微鏡で観察したところ、直径0.1μm〜
1μm程度の微少なボイドが約5個/cm2 の密度で存
在し、かつこれらのボイドの約半数が膜破れを起こして
いた。一方、本実施例の上記工程にて作成した、Fイオ
ン107をイオン注入したSOI基板は、同じ光学顕微
鏡ではボイドが観察されなかった。
In order to compare the effects of voids, an SOI substrate (hereinafter referred to as a comparative SOI substrate) prepared by omitting only the step of implanting F ions 107 on the silicon oxide film 103 was observed with an optical microscope. 0.1 μm
Minute voids of about 1 μm were present at a density of about 5 / cm 2 , and about half of these voids caused film breakage. On the other hand, no void was observed with the same optical microscope in the SOI substrate in which the F ions 107 were ion-implanted, which was created in the above-mentioned process of this example.

【0057】また、引っ張り試験機を用いて密着力を上
記2種類のSOI基板について測定したところ、比較用
SOI基板は600〜700[kg/cm2 ]、上記工
程にて作成したFイオン107をイオン注入したSOI
基板は700〜800[kg/cm2 ]であった。
Further, when the adhesion force was measured for the above two kinds of SOI substrates by using a tensile tester, the comparative SOI substrate was 600 to 700 [kg / cm 2 ], and the F ion 107 produced in the above process was used. Ion-implanted SOI
The substrate had a thickness of 700 to 800 [kg / cm 2 ].

【0058】つづいてこの2種類のSOI基板に100
0℃酸素雰囲気で熱処理を行ない、1000[Å]のゲ
ート酸化膜を形成する。この後EB蒸着機によりAl
(アルミニウム)を形成し、これをフォトリソ技術を用
いてパターニングし、電極とした。
Next, 100 of these two types of SOI substrates are used.
A heat treatment is performed in an oxygen atmosphere at 0 ° C. to form a 1000 [Å] gate oxide film. After this, use an EB vapor deposition machine to
(Aluminum) was formed, and this was patterned using a photolithography technique to form an electrode.

【0059】以上の工程により作成された2種類のSO
I基板に対し、C−V特性を測定したところ、固定電荷
密度が比較用SOI基板では1012[cm-2]、Fイオ
ン107をイオン注入したSOI基板は1010[c
-2]と2桁の差が生じた。これはゲート酸化膜とSi
界面の差ではないため明らかにSiと絶縁膜層(I層)
との界面の差である。
Two kinds of SO created by the above process
The C-V characteristics of the I substrate were measured, and the fixed charge density was 10 12 [cm −2 ] for the comparative SOI substrate and 10 10 [c for the SOI substrate into which F ions 107 were ion-implanted.
m -2 ], and a two-digit difference occurred. This is the gate oxide and Si
Since there is no difference in the interface, it is clear that Si and the insulating film layer (I layer)
It is the difference in the interface with.

【0060】(実施例2)本実施例では、第2の基板と
して表面に酸化膜を有する基板を用い、この第2の基板
の酸化膜表面に本発明の特徴である不純物を導入した。
Example 2 In this example, a substrate having an oxide film on its surface was used as the second substrate, and impurities characteristic of the present invention were introduced into the oxide film surface of this second substrate.

【0061】多孔質シリコン基板上にエピタキシャル成
長層を有した第1の基板のシリコン単結晶表面と、第2
の基板の不純物を導入した酸化膜表面とを同様に貼り合
わせ、多孔質部分をエッチング除去した。
A silicon single crystal surface of a first substrate having an epitaxial growth layer on a porous silicon substrate;
Similarly, the surface of the substrate and the surface of the oxide film having impurities introduced therein were bonded together, and the porous portion was removed by etching.

【0062】本実施例で得られたSOI基板について、
密着力、C−V特性を測定したところ、実施例1で得ら
れたSOI基板と同様の効果が得られた。
Regarding the SOI substrate obtained in this example,
When the adhesion and C-V characteristics were measured, the same effect as that of the SOI substrate obtained in Example 1 was obtained.

【0063】なお、本発明の、貼り合わせ面の酸化膜に
不純物を導入してダングリングボンドを防止する方法
は、貼り合わせ工程を有する半導体基体の作製方法であ
れば適用可能であり、同様の効果を得ることができるも
のである。
Note that the method of introducing impurities into the oxide film on the bonding surface to prevent dangling bonds of the present invention can be applied as long as it is a method for manufacturing a semiconductor substrate having a bonding step, and the same method can be applied. The effect can be obtained.

【0064】[0064]

【発明の効果】以上説明したように、本発明によれば、
多孔質シリコン上に単結晶のエピタキシャル成長層、及
び酸化膜を形成し第1の基板を、任意の第2の基板と貼
り合わせ、熱処理を行ない、多孔質シリコンを選択的に
除去する工程により得られる貼り合わせSOI基板にお
いて、貼り合わせ工程の前に、貼り合わせ界面の酸化膜
に不純物を導入する工程を設けることにより、Si原子
は不純物で終端され、貼り合わせ界面に生じるダングリ
ングボンドを不純物がターミネートするため界面準位を
低減することができた。
As described above, according to the present invention,
Obtained by a process of forming a single crystal epitaxial growth layer and an oxide film on porous silicon, bonding a first substrate to an arbitrary second substrate, performing heat treatment, and selectively removing porous silicon. In the bonded SOI substrate, by providing a step of introducing impurities into the oxide film at the bonding interface before the bonding step, the Si atoms are terminated by the impurities, and the dangling bonds generated at the bonding interface are terminated by the impurities. Therefore, the interface state could be reduced.

【0065】また、貼り合わせ界面の結合が強化される
ことにより、微少なボイドを無くすことができた。
Further, by strengthening the bonding at the bonding interface, it was possible to eliminate minute voids.

【0066】従って、これまでは、貼り合わせ界面にボ
イドが発生した基板は、全て不良品として扱われていた
が、本発明により、ある程度のボイドの発生が許容でき
るようになったため、歩留りが著しく向上した。
Therefore, until now, all the substrates having voids at the bonding interface were treated as defective products. However, the present invention allows generation of voids to some extent, and thus yield is remarkable. Improved.

【0067】また、SOI基板特有の高速化、ウエル工
程の省略といった効果を界面準位の低減を行なうことに
より、より理想的な状態にすることができた。
Further, the effect of increasing the speed peculiar to the SOI substrate and omitting the well process can be made more ideal by reducing the interface state.

【0068】また、多孔質の選択エッチングにより、膜
厚の均一なSOI基板を得ることができた。
Further, by the porous selective etching, an SOI substrate having a uniform film thickness could be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の工程を説明するための模式図である。FIG. 1 is a schematic diagram for explaining a process of the present invention.

【図2】本発明と従来例の貼り合わせ界面における接合
のプロセスとそのメカニズムの模式図である。
FIG. 2 is a schematic diagram of a bonding process and its mechanism at a bonding interface between the present invention and a conventional example.

【図3】シリコン基板を多孔質化する際に使用する装置
の模式図である。
FIG. 3 is a schematic view of an apparatus used for making a silicon substrate porous.

【符号の説明】[Explanation of symbols]

100,300 単結晶シリコン基板 101 多孔質化したシリコン基板 102 エピタキシャル成長層 103,203 エピタキシャル層の酸化膜 107,207 不純物 110,210 単結晶シリコン基板 304,304’ エッチング液 305,305’ 正電極 306,306’ 負電極 100,300 Single crystal silicon substrate 101 Porous silicon substrate 102 Epitaxial growth layer 103,203 Epitaxial oxide film 107,207 Impurity 110,210 Single crystal silicon substrate 304,304 'Etching solution 305,305' Positive electrode 306, 306 'negative electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも一方が酸化膜を有するSi基
板である2枚の基板を前記酸化膜を介して密着させ、熱
処理を施して該密着界面の結合を強固なものとする工程
を有する半導体基板の作製方法において、 前記密着させる前に、Siとの結合が水素よりも強い不
純物を、前記酸化膜に導入しておくことを特徴とする半
導体基板の作製方法。
1. A semiconductor substrate having a step of bringing two substrates, at least one of which is an Si substrate having an oxide film, into close contact with each other through the oxide film and performing a heat treatment to strengthen the bond at the close contact interface. 2. The method for manufacturing a semiconductor substrate according to claim 1, wherein an impurity having a bond with Si stronger than hydrogen is introduced into the oxide film before the adhesion.
【請求項2】 絶縁物上に単結晶シリコンを有する半導
体基体の作製方法において、 シリコン単結晶基板を多孔質化する工程と、 前記多孔質化した一表面上にシリコン単結晶薄膜をエピ
タキシャル成長させる工程と、 該エピタキシャル層の表面を酸化する工程と、 該酸化面に不純物を導入する工程と、を経て第1の基板
を作製する工程と、 前記第1の基板と他に用意した第2の基板とを密着さ
せ、前記密着した基板に熱処理を施して貼り合わせる工
程と、 前記貼り合わせた基板の前記多孔質部分を選択的にエッ
チング除去する工程と、を有することを特徴とする半導
体基板の作製方法。
2. A method for manufacturing a semiconductor substrate having single crystal silicon on an insulator, the step of making a silicon single crystal substrate porous, and the step of epitaxially growing a silicon single crystal thin film on the one surface made porous. And a step of oxidizing the surface of the epitaxial layer, a step of introducing impurities into the oxidized surface, a step of producing a first substrate, and a step of preparing the first substrate and another second substrate And a step of bringing the adhered substrates into contact with each other by heat treatment, and a step of selectively etching and removing the porous portion of the adhered substrates. Method.
【請求項3】 シリコン単結晶基板の全体を陽極化成に
より多孔質化する工程と、該多孔質化した一表面上にシ
リコン単結晶薄膜をエピタキシャル成長させる工程と、
を経て得られる第1の基板を作製する工程と、 シリコン単結晶基板の表面を酸化する工程と、該酸化面
に不純物を導入する工程と、を経て得られる第2の基板
を作製する工程と、 前記第1の基板のシリコン単結晶表面と、前記第2の基
板の前記不純物を導入した酸化膜表面とを密着させ、熱
処理により貼り合わせる工程と、 前記貼り合わされた基板の前記多孔質部分を選択的にエ
ッチング除去する工程と、を有することを特徴とする半
導体基板の作製方法。
3. A step of making the entire silicon single crystal substrate porous by anodization, and a step of epitaxially growing a silicon single crystal thin film on the one surface made porous.
A step of producing a first substrate obtained through, a step of oxidizing the surface of the silicon single crystal substrate, a step of introducing impurities into the oxidized surface, and a step of producing a second substrate obtained through A step of bringing the silicon single crystal surface of the first substrate and the oxide film surface of the second substrate into which the impurities are introduced into close contact with each other, and attaching them by heat treatment; and And a step of selectively removing by etching.
【請求項4】 前記不純物は、フッ素およびフッ素化合
物であることを特徴とする請求項1〜3のいずれか1項
に記載の半導体基板の作製方法。
4. The method for manufacturing a semiconductor substrate according to claim 1, wherein the impurities are fluorine and a fluorine compound.
【請求項5】 前記不純物は、炭素および炭素化合物で
あることを特徴とする請求項1〜3のいずれか1項に記
載の半導体基板の作製方法。
5. The method for manufacturing a semiconductor substrate according to claim 1, wherein the impurities are carbon and carbon compounds.
JP16387093A 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate Expired - Fee Related JP3293688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16387093A JP3293688B2 (en) 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16387093A JP3293688B2 (en) 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH06350063A true JPH06350063A (en) 1994-12-22
JP3293688B2 JP3293688B2 (en) 2002-06-17

Family

ID=15782343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16387093A Expired - Fee Related JP3293688B2 (en) 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP3293688B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031570A (en) * 2001-07-18 2003-01-31 Nec Corp Silicon insulation film, method of manufacturing the same, and method of terminating silicon dangling bond

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137652A (en) * 1987-11-24 1989-05-30 Fujitsu Ltd Plate bonding
JPH029127A (en) * 1988-06-28 1990-01-12 Matsushita Electron Corp Forming method for soi substrate
JPH0218961A (en) * 1988-07-07 1990-01-23 Seiko Epson Corp Manufacture of semiconductor substrate
JPH0391227A (en) * 1989-09-01 1991-04-16 Nippon Soken Inc Adhering method for semiconductor substrate
JPH04137625A (en) * 1990-09-28 1992-05-12 Fujitsu Ltd Silicon-on-insulator substrate
JPH04346418A (en) * 1991-05-24 1992-12-02 Canon Inc Manufacture of semiconductor substrate
JPH0547726A (en) * 1991-08-20 1993-02-26 Fujitsu Ltd Manufacture of semiconductor device
JPH0555230A (en) * 1991-08-23 1993-03-05 Fujitsu Ltd Soi wafer and manufacture thereof
JPH05198549A (en) * 1991-08-26 1993-08-06 Nippondenso Co Ltd Manufacture of semiconductor substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137652A (en) * 1987-11-24 1989-05-30 Fujitsu Ltd Plate bonding
JPH029127A (en) * 1988-06-28 1990-01-12 Matsushita Electron Corp Forming method for soi substrate
JPH0218961A (en) * 1988-07-07 1990-01-23 Seiko Epson Corp Manufacture of semiconductor substrate
JPH0391227A (en) * 1989-09-01 1991-04-16 Nippon Soken Inc Adhering method for semiconductor substrate
JPH04137625A (en) * 1990-09-28 1992-05-12 Fujitsu Ltd Silicon-on-insulator substrate
JPH04346418A (en) * 1991-05-24 1992-12-02 Canon Inc Manufacture of semiconductor substrate
JPH0547726A (en) * 1991-08-20 1993-02-26 Fujitsu Ltd Manufacture of semiconductor device
JPH0555230A (en) * 1991-08-23 1993-03-05 Fujitsu Ltd Soi wafer and manufacture thereof
JPH05198549A (en) * 1991-08-26 1993-08-06 Nippondenso Co Ltd Manufacture of semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031570A (en) * 2001-07-18 2003-01-31 Nec Corp Silicon insulation film, method of manufacturing the same, and method of terminating silicon dangling bond

Also Published As

Publication number Publication date
JP3293688B2 (en) 2002-06-17

Similar Documents

Publication Publication Date Title
JP3416163B2 (en) Semiconductor substrate and manufacturing method thereof
JP3294934B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JP3237888B2 (en) Semiconductor substrate and method of manufacturing the same
JP3112106B2 (en) Manufacturing method of semiconductor substrate
KR100246902B1 (en) Semiconductor substrate and fabrication method for the same
JP3112126B2 (en) Semiconductor article manufacturing method
KR960006687B1 (en) Manufacturing method of semiconductor substrate
EP0747935B1 (en) Process for preparing an SOI-member
US6468663B1 (en) Semiconductor substrate and process for producing the same
JPH05275663A (en) Semiconductor element substrate and manufacture thereof
JPH09223782A (en) Manufacturing method of soi substrate
JPH09223783A (en) Manufacturing method and apparatus for soi substrate
JPH09331049A (en) Pasted soi substrate and its production
JPH05275358A (en) Method of controlling irregularity at surface of single crystal
JPH05217893A (en) Manufacture of semiconductor substrate
JPH05217823A (en) Manufacture of semiconductor base material
JP3262470B2 (en) Semiconductor substrate and manufacturing method thereof
JP3293688B2 (en) Manufacturing method of semiconductor substrate
JPH04346418A (en) Manufacture of semiconductor substrate
JP3302228B2 (en) Method for manufacturing SOI substrate
JPH05217994A (en) Manufacture of semiconductor substrate
JPH06342784A (en) Etchant used for etching porous silicon, etching method using it, and manufacture of semiconductor base using it
JP3391984B2 (en) Semiconductor substrate manufacturing method and SOI substrate
JP3098811B2 (en) Insulated gate field effect transistor and semiconductor device using the same
JP3112101B2 (en) Manufacturing method of semiconductor substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees