JP3293688B2 - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate

Info

Publication number
JP3293688B2
JP3293688B2 JP16387093A JP16387093A JP3293688B2 JP 3293688 B2 JP3293688 B2 JP 3293688B2 JP 16387093 A JP16387093 A JP 16387093A JP 16387093 A JP16387093 A JP 16387093A JP 3293688 B2 JP3293688 B2 JP 3293688B2
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon
porous
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16387093A
Other languages
Japanese (ja)
Other versions
JPH06350063A (en
Inventor
峰生 下津佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16387093A priority Critical patent/JP3293688B2/en
Publication of JPH06350063A publication Critical patent/JPH06350063A/en
Application granted granted Critical
Publication of JP3293688B2 publication Critical patent/JP3293688B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、貼り合わせ法によって
得られるSOI半導体基板の作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an SOI semiconductor substrate obtained by a bonding method.

【0002】[0002]

【従来の技術】絶縁物上の単結晶Si半導体層の形成
は、Silicon on Insulator(SO
I)技術として広く知られ、通常のシリコン集積回路を
作製するバルクシリコン基板では到達しえない数々の優
位点をこの基板が有することから、多くの研究が成され
てきた。すなわち、SOI技術を利用することで、1.
誘電体分離が容易で高集積化が可能、2.対放射線耐性
に優れている、3.浮遊容量が低減され高速化が可能、
4.ウエル工程が省略できる、5.ラッチアップを防止
できる、6.薄膜化による完全空乏型電界効果トランジ
スタが可能、等の優位点が得られる。
2. Description of the Related Art The formation of a single crystal Si semiconductor layer on an insulator is performed by using a silicon on insulator (SO
I) Much research has been done because this substrate has numerous advantages that are widely known as technology and cannot be reached with a bulk silicon substrate for making ordinary silicon integrated circuits. That is, by using the SOI technology,
1. Easy dielectric separation and high integration. 2. Excellent radiation resistance. Stray capacitance is reduced, enabling higher speed,
4. 4. Well step can be omitted. 5. Latch-up can be prevented. Advantages such as the possibility of a fully depleted field-effect transistor by thinning can be obtained.

【0003】近年最も注目を集めているSOI技術の一
つに、通称「貼り合わせSOI」と呼ばれる技術があ
る。これは少なくとも一方が酸化等により絶縁膜が形成
されている2枚のウェハーの鏡面同士を密着させ、熱処
理を施して密着界面の結合を強力なものとした後、どち
らか一方側から基板を研磨、或いはエッチングすること
によって絶縁膜上に任意の厚みを持ったシリコン単結晶
薄膜を残すという技術である。この貼り合わせSOIに
よって得られる薄膜は元々が単結晶基板そのものである
ため、結晶方位の制御性は勿論のこと、結晶欠陥が極め
て少なく、多くのSOI技術の中で結晶の完全性として
は最も優れていると考えられる。
[0003] One of the SOI technologies that has attracted the most attention in recent years is a technology commonly called "bonded SOI". In this method, the mirror surfaces of two wafers having at least one of which has an insulating film formed by oxidation or the like are brought into close contact with each other, heat treatment is applied to strengthen the bond at the contact interface, and then the substrate is polished from one side. Alternatively, this is a technique in which a silicon single crystal thin film having an arbitrary thickness is left on an insulating film by etching. Since the thin film obtained by this bonded SOI is originally a single crystal substrate itself, not only the controllability of the crystal orientation but also extremely few crystal defects, and the most excellent crystal perfection among many SOI technologies. It is thought that it is.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、この貼
り合わせ法による従来の技術においても解決すべき課題
が残されている。
However, there are still problems to be solved in the prior art using this bonding method.

【0005】第1の課題は、貼り合わせた二枚のシリコ
ン基板の片方側を均一に薄膜化する工程における膜厚の
制御性である。即ち通常数百μmもの厚さのシリコン基
板を均一に数μm、もしくは1μm以下の厚さまで研
磨、或いはエッチングしなければならず、その制御性や
均一性の面で技術的に極めて困難である。膜厚の分布は
その上に形成される素子の電気的特性のバラツキを生じ
させる要因となるので、本課題の解決は急務とされてい
る。
The first problem is the controllability of the film thickness in the step of uniformly thinning one side of two bonded silicon substrates. That is, usually, a silicon substrate having a thickness of several hundred μm must be uniformly polished or etched to a thickness of several μm or 1 μm or less, which is technically extremely difficult in terms of controllability and uniformity. Since the distribution of the film thickness causes a variation in the electrical characteristics of elements formed thereon, it is urgently necessary to solve this problem.

【0006】また第2の課題として、二枚の基板の密着
界面に発生する未接着部分(以後「ボイド」と称する)
の制御がある。ボイドは界面に付着した微小な(数μm
もしくはそれ以下)塵などが原因の一つであるが、その
他にも単に貼り合わせ時に取り込まれた気泡であった
り、貼り合わせた基板の熱処理時に界面の化学反応によ
り発生した水蒸気であったり、または貼り合わせる前に
基板表面に物理吸着していた炭化水素系のコンタミネー
ションによって生ずる場合もあることが報告されてい
る。これらの原因によって発生するボイドの大きさは直
径1μm以下のものから数cmに及ぶものもある。2枚
の基板が貼り合った状態でボイドが発生している場合、
これらのボイド領域は研磨やエッチングによる薄膜化の
際に殆どが欠落して膜中に穴があいてしまう。当然薄膜
が欠落した領域にはSOIデバイスは形成できない。ま
た仮にボイド領域に薄膜が残っていたとしても、素子形
成プロセスによってボイド領域が欠落してしまう可能性
は極めて高い。
As a second problem, an unbonded portion (hereinafter referred to as a "void") generated at an interface between two substrates in close contact with each other.
There is control. The voids are small (several μm
Dust etc. is one of the causes, but it is also simply bubbles taken in at the time of bonding, water vapor generated by a chemical reaction at the interface during heat treatment of the bonded substrate, or It has been reported that hydrocarbon-based contamination that has been physically adsorbed on the substrate surface before bonding may sometimes occur. The size of voids generated by these causes ranges from a diameter of 1 μm or less to several cm. If a void is generated when two substrates are bonded together,
Most of these void regions are missing when thinning by polishing or etching, and holes are formed in the film. Naturally, an SOI device cannot be formed in a region where the thin film is missing. Even if a thin film remains in the void region, there is a very high possibility that the void region will be lost due to the element forming process.

【0007】ここで従来の技術による貼り合わせのメカ
ニズムを述べておく。
[0007] Here, the bonding mechanism according to the conventional technique will be described.

【0008】図2は、2枚の基板210,203,20
3’の貼り合わせ界面の原子の結合状態を示す模式図で
あり、(A)は、従来の技術による界面の状態を各熱処
理温度ごとに示したものであり、また(B)は、本発明
の作製方法による界面の状態を示した模式図である。
FIG. 2 shows two substrates 210, 203 and 20.
It is a schematic diagram which shows the bonding state of the atom of 3 'of bonding interface, (A) shows the state of the interface by the prior art for every heat treatment temperature, (B) is this invention. FIG. 4 is a schematic diagram showing a state of an interface according to the manufacturing method of FIG.

【0009】図2(A)の(a)に示されるように、貼
り合わせ前のウェハー表面にはOH基が形成されてい
る。ウェハーを室温で接触させると、(b)図に示すよ
うに、OH基が水素結合を起こし密着する。先程述べた
様に界面に付着した微少な塵などが存在すると密着不良
となりボイドの原因となる。このときの密着力は弱く3
〜5kg/cm2 程度である。
As shown in FIG. 2A, an OH group is formed on the wafer surface before bonding. When the wafer is brought into contact at room temperature, the OH group causes a hydrogen bond and adheres as shown in FIG. As described above, the presence of minute dust adhering to the interface causes poor adhesion and causes voids. Adhesion at this time is weak 3
55 kg / cm 2 .

【0010】次に密着界面の結合を強力なものとするた
め熱処理を行なう。この際まず脱水縮合反応が起こり水
素結合が(c)図に示すようにSi−O−Si結合に変
わり、更に高温になると、(d)図に示すようにSi原
子が直接結合する場合もある。
Next, heat treatment is performed to strengthen the bonding at the contact interface. At this time, first, a dehydration condensation reaction occurs, and the hydrogen bond is changed to a Si—O—Si bond as shown in (c), and at a higher temperature, Si atoms may be directly bonded as shown in (d). .

【0011】しかしながら、従来の貼り合わせ法では、
図2(A)の(c),(d)図に示すように、貼り合わ
せ界面においてSi原子の終端がダングリングボンドを
形成する可能性がかなりの確率で起こるという問題があ
る。
However, in the conventional bonding method,
As shown in FIGS. 2C and 2D, there is a problem that the possibility that a dangling bond is formed at the bonding interface by the termination of the Si atom occurs at a considerable probability.

【0012】このダングリングボンドは、SOI基板の
単結晶Siと絶縁物層(I層)との界面準位を増大させ
るとともに密度によっては、ボイドを形成するという問
題が生じる。
The dangling bond increases the interface state between the single crystal Si of the SOI substrate and the insulator layer (I layer), and has a problem that voids are formed depending on the density.

【0013】これら諸問題の完全な解決法は未だに見い
だされていないために、貼り合わせSOIはSOI技術
の中でも最も良質な単結晶薄膜を提供できる可能性を持
っていながら、高品質、高信頼性のものは、未だ生産さ
れるに至ってない。
[0013] Since a complete solution to these problems has not yet been found, a bonded SOI has the potential to provide the highest quality single crystal thin film in SOI technology, but has high quality and high reliability. Has not yet been produced.

【0014】以上述べたように、高性能電子デバイスを
作製するに足る高品質なSOI基板を生産性よく提供で
きる技術は、未だ達成するに至っていない。
As described above, a technique capable of providing a high-quality SOI substrate sufficient for manufacturing a high-performance electronic device with high productivity has not yet been achieved.

【0015】[発明の目的]本発明の目的は、貼り合わ
せ法によって高性能SOI基板を作製するにあたって、
膜厚分布の良好な基板を生産性良く提供するとともに、
単結晶Siと絶縁物層(I層)との貼り合わせをより確
実で高品質なものとすることにより、界面準位を低減さ
せ、なおかつ微少なボイドの発生率を抑制するSOI基
板の作製方法を提供することにある。
[Object of the Invention] An object of the present invention is to manufacture a high-performance SOI substrate by a bonding method.
While providing substrates with good film thickness distribution with high productivity,
A method for manufacturing an SOI substrate in which the bonding between single crystal Si and an insulator layer (I layer) is made more reliable and of high quality, thereby reducing the interface state and suppressing the generation rate of minute voids. Is to provide.

【0016】[0016]

【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、少なくとも一方の基板が
酸化膜を有するSi基板である2枚の基板を前記酸化膜
を介して貼り合わせる工程を有する半導体基板の作製方
法において、前記貼り合わせ工程前に、前記酸化膜表面
にSiとの結合が水素よりも強い不純物を導入しておく
ことを特徴とする半導体基板の作製方法を提供する。
た、本発明は、多孔質シリコン層上に非多孔質単結晶シ
リコン層を介して酸化シリコン層を有する第1の基板を
用意し、前記酸化シリコン層と、シリコンからなる第2
の基板とを貼り合わせて多層構造体を形成し、前記多層
構造体から前記多孔質シリコン層を除去することによ
り、前記第2の基板上に前記酸化シリコン層を介して前
記非多孔質単結晶シリコン層を形成する半導体基板の作
製方法において、前記貼り合わせの前に、前記酸化シリ
コン層表面にシリコンとの結合が水素より強い不純物を
導入し、前記貼り合わせの後に、熱処理を施すことによ
り、前記酸化シリコン層と前記第2の基板との結合力を
強めることを特徴とする。
According to the present invention, as a means for solving the above-mentioned problems, two substrates, at least one of which is a Si substrate having an oxide film, are bonded via the oxide film. In the method for manufacturing a semiconductor substrate having a step, an impurity having a stronger bond with Si than hydrogen is introduced into the surface of the oxide film before the bonding step. . Ma
The present invention also provides a non-porous single crystal silicon layer on a porous silicon layer.
A first substrate having a silicon oxide layer via a recon layer
Preparing a silicon oxide layer and a second silicon
Bonded to a substrate to form a multilayer structure,
By removing the porous silicon layer from the structure
Through the silicon oxide layer on the second substrate.
Fabrication of semiconductor substrate to form non-porous single-crystal silicon layer
In the manufacturing method, before the bonding, the silicon oxide is used.
Impurities whose bonding to silicon is stronger than hydrogen
By introducing and then performing a heat treatment after the bonding.
The bonding force between the silicon oxide layer and the second substrate.
It is characterized by strengthening.

【0017】また、多孔質シリコン層上に非多孔質単結
晶シリコン層を介して酸化層を有する第1の基板を用意
する工程、前記第1の基板と第2の基板を前記酸化層が
内側に位置するように貼り合わせ、多層構造体を形成す
る貼り合わせ工程、を含み、前記酸化層上に前記非多孔
質単結晶シリコン層を有する半導体基板の作製方法にお
いて、前記貼り合わせ工程前に、前記酸化層表面に不純
物を導入することを特徴とする半導体基板の作製方法で
もある。
Further , a non-porous single bond is formed on the porous silicon layer.
The first substrate having an oxide layer via a crystalline silicon layer
The oxide layer is formed between the first substrate and the second substrate.
Laminate so that it is located inside to form a multilayer structure
Bonding step, wherein the non-porous layer is formed on the oxide layer.
Method for manufacturing a semiconductor substrate having a porous single-crystal silicon layer
Before the bonding step, the oxide layer surface is impure.
A method of manufacturing a semiconductor substrate characterized by introducing a substance.
There is also.

【0018】また、多孔質シリコン層上に非多孔質単結
晶シリコン層を有する第1の基板を用意する工程、前記
第1の基板と表面にシリコン酸化層を有する第2の基板
を前記シリコン酸化層が内側に位置するように貼り合わ
せ、多層構造体を形成する貼り合わせ工程、を含み、前
記シリコン酸化層上に前記非多孔質単結晶シリコン層を
有する半導体基板の作製方法において、前記貼り合わせ
工程前に、前記シリコン酸化層表面に不純物を導入する
ことを特徴とする半導体基板の作製方法でもある。
Also, a non-porous single bond is formed on the porous silicon layer.
Providing a first substrate having a crystalline silicon layer,
First substrate and second substrate having silicon oxide layer on surface
Bonded so that the silicon oxide layer is located inside
Including a bonding step of forming a multilayer structure,
The non-porous single-crystal silicon layer on the silicon oxide layer
In the method for manufacturing a semiconductor substrate having
Before the process, impurities are introduced into the surface of the silicon oxide layer.
The present invention also provides a method for manufacturing a semiconductor substrate.

【0019】また、多孔質シリコン層上に非多孔質単結
晶シリコン層を有する第1の基板を用意する工程、前記
第1の基板と第2の基板を酸化層を介して貼り合わせ、
多層構造体を形成する貼り合わせ工程、を含み、前記酸
化層上に前記非多孔質単結晶シリコン層を有する半導体
基板の作製方法において、前記貼り合わせ工程前に、前
記酸化層表面に不純物を導入することを特徴とする半導
体基板の作製方法でもある。
Also, a non-porous single bond is formed on the porous silicon layer.
Providing a first substrate having a crystalline silicon layer,
Bonding the first substrate and the second substrate via an oxide layer,
A bonding step of forming a multilayer structure,
Having the non-porous single-crystal silicon layer on a passivation layer
In the method for manufacturing a substrate, before the bonding step,
A semiconductor characterized by introducing impurities to the surface of the oxide layer
It is also a method of manufacturing a body substrate.

【0020】[0020]

【作用】本発明によれば、膜厚の不均一な分布の問題を
解決するために、多孔質シリコンが有する二点の物理的
効果が重要な役割を果たす。
According to the present invention, two physical effects of the porous silicon play an important role in solving the problem of uneven distribution of the film thickness.

【0021】一つには多孔質シリコンのエッチング特性
である。通常、シリコンはフッ酸では殆どエッチングさ
れないが、多孔質化することによってフッ酸でのエッチ
ングが可能となる。しかもフッ酸、過酸化水素水、アル
コールの混合エッチング液を用いると、非多孔質と多孔
質では約10の5乗倍以上ものエッチング速度比が得ら
れる。従って1μm前後の薄層でも均一に制御性よく選
択エッチングが可能になるため均一な膜厚でエッチング
することができる。
One is the etching characteristics of porous silicon. Normally, silicon is hardly etched with hydrofluoric acid, but by making it porous, etching with hydrofluoric acid becomes possible. In addition, when a mixed etching solution of hydrofluoric acid, aqueous hydrogen peroxide and alcohol is used, an etching rate ratio of about 10 times or more can be obtained for non-porous and porous materials. Therefore, even a thin layer having a thickness of about 1 μm can be selectively etched uniformly and with good controllability.

【0022】もう一つの効果は、エピタキシャル成長特
性である。多孔質シリコンは結晶構造としては単結晶構
造を保っており、表面から内部にわたって数十〜数百Å
径の孔が高密度に存在するものである。この表面に成長
するエピタキシャル層は、非多孔質の単結晶基板上のエ
ピタキシャル層と同等の結晶性が得られるという特性を
有する。従って活性層として信頼性の高い単結晶シリコ
ン基板上のエピタキシャル層と同等の単結晶薄膜を用い
るので、従来のSOI基板に比べて優れた結晶性を有す
るSOI基板が提供できる。
Another effect is an epitaxial growth characteristic. Porous silicon has a single crystal structure as a crystal structure, and has a thickness of several tens to several hundreds
The holes having a large diameter exist at a high density. The epitaxial layer grown on this surface has the property that the same crystallinity as the epitaxial layer on the non-porous single crystal substrate can be obtained. Therefore, since a single crystal thin film equivalent to an epitaxial layer on a single crystal silicon substrate having high reliability is used as an active layer, an SOI substrate having better crystallinity than a conventional SOI substrate can be provided.

【0023】また上記問題点のうち、素子に対するボイ
ドの問題を解決するため、貼り合わせ界面の密着力の増
強、および単結晶Siと絶縁物層(I層)との界面準位
の低減を計るために、本発明の酸化膜面への不純物の導
入が重要な役割を果たす。
Of the above problems, in order to solve the problem of voids to the element, the adhesion at the bonding interface is increased and the interface state between the single crystal Si and the insulator layer (I layer) is reduced. Therefore, the introduction of impurities into the oxide film surface of the present invention plays an important role.

【0024】即ち、不純物の導入を行なわない場合、界
面においてSi原子の終端がダングリングボンドを形成
する可能性がかなりの確率で起こる。このようになると
密度によっては支持母体がない状態で薄膜が基板と分離
した形となり、ボイドの発生しいては膜剥がれを引き起
こす。また、Si原子の終端がダングリングボンドを形
成すると界面準位が増加し素子特性を変化させる。これ
には、支持母体となる基板の電位を固定して、素子特性
を安定させる方法もあるが、相補形MOSの場合不可能
である。
That is, when no impurity is introduced, there is a considerable probability that the termination of Si atoms at the interface forms dangling bonds. In this case, depending on the density, the thin film is separated from the substrate in the absence of the supporting base, and if a void is generated, the film is peeled. Further, when the termination of the Si atom forms a dangling bond, the interface state increases and the device characteristics are changed. For this, there is a method of fixing the potential of a substrate serving as a supporting base to stabilize the element characteristics, but this is not possible in the case of a complementary MOS.

【0025】そこで、本発明では、酸化膜面に不純物を
導入することにより、界面のダングリングボンドをこの
不純物がターミネートし、しいては微少ボイドの発生の
抑制、密着力の増強、および界面準位の低減が達成でき
る。
Therefore, in the present invention, by introducing an impurity into the oxide film surface, the impurity terminates the dangling bond at the interface, thereby suppressing the generation of minute voids, enhancing the adhesion, and improving the interface state. Order reduction can be achieved.

【0026】図2(B)は、このような本発明の方法を
示す2枚の基板210,203の貼り合わせ界面の結合
状態を示す模式図である。(c),(d)図に示すよう
に、本発明では、シリコン酸化面に、あらかじめ不純物
207として、Siに対して水素よりも結合力の大きい
フッ素等を導入しておくことにより、Siはフッ素等で
終端され、ダングリングボンドの発生を防止することが
できる。
FIG. 2B is a schematic view showing the bonding state of the bonding interface between the two substrates 210 and 203 showing the method of the present invention. As shown in FIGS. 3C and 3D, according to the present invention, by introducing fluorine or the like having a larger bonding force than Si as hydrogen into the silicon oxide surface as the impurity 207 in advance, Si Terminating with fluorine or the like, it is possible to prevent generation of dangling bonds.

【0027】(実施態様例)本発明の実施態様例を図1
及び図3を用いて説明する。
(Embodiment) FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG.

【0028】(図1(a))の説明: 単結晶シリコン
基板100を陽極化成して多孔質シリコン101を形成
する。このとき多孔質化する領域は、基板の片側表面層
のみでも基板全体でもかまわない。片側表面層のみを多
孔質化する場合には、その領域は10〜100μmの厚
みでよい。
Description of FIG. 1A: A single-crystal silicon substrate 100 is anodized to form porous silicon 101. At this time, the region to be made porous may be only one surface layer of the substrate or the entire substrate. When only one surface layer is made porous, the region may have a thickness of 10 to 100 μm.

【0029】多孔質シリコンの形成方法については、図
3を用いて説明する。
A method for forming porous silicon will be described with reference to FIG.

【0030】まず基板としてP型の単結晶シリコン基板
300を用意する。N型でも不可能ではないが、その場
合は低抵抗の基板に限定される。基板300を図3
(a)に示すような装置にセッティングする。即ち基板
の片側がフッ酸系の溶液304に接していて、溶液側に
負の電極306がとられており、逆側は正の金属電極3
05に接している。
First, a P-type single crystal silicon substrate 300 is prepared as a substrate. Although it is not impossible even with an N-type, in that case, the substrate is limited to a low-resistance substrate. FIG.
Set in the device as shown in (a). That is, one side of the substrate is in contact with the hydrofluoric acid-based solution 304, the solution side is provided with a negative electrode 306, and the opposite side is provided with a positive metal electrode 3
It touches 05.

【0031】また、図3(b)に示すように、正電極側
305’も溶液304’を介して電位をとってもかまわ
ない。
As shown in FIG. 3 (b), the positive electrode side 305 'may also take a potential via the solution 304'.

【0032】いずれにせよ、フッ酸系溶液に接している
負の電極側から多孔質化が起こる。フッ酸系溶液304
としては、一般的には濃フッ酸(49%HF)を用い
る。純水(H2 O)で希釈していくと、流す電流値にも
よるが、ある濃度からエッチングが起こってしまうので
好ましくない。
In any case, porosity occurs from the negative electrode side in contact with the hydrofluoric acid-based solution. Hydrofluoric acid solution 304
In general, concentrated hydrofluoric acid (49% HF) is used. Diluting with pure water (H 2 O) is not preferable because etching occurs at a certain concentration, depending on the value of the current flowing.

【0033】また陽極化成中に基板300の表面から気
泡が発生してしまい、この気泡を効率よく取り除く目的
から、界面活性剤としてアルコールを加える場合があ
る。アルコールとしてメタノール、エタノール、プロパ
ノール、イソプロパノール等が用いられる。また界面活
性剤の代わりに撹はん器を用いて、溶液を撹はんしなが
ら陽極化成を行ってもよい。
During the anodization, bubbles are generated from the surface of the substrate 300, and alcohol may be added as a surfactant for the purpose of efficiently removing the bubbles. As the alcohol, methanol, ethanol, propanol, isopropanol and the like are used. Alternatively, anodizing may be performed while stirring the solution using a stirrer instead of the surfactant.

【0034】負電極306に関しては、フッ酸溶液に対
して侵食されないような材料、例えば金(Au)、白金
(Pt)等が用いられる。正側の電極305の材質は一
般に用いられる金属材料でかまわないが、陽極化成が基
板300すべてになされた時点で、フッ酸系溶液304
が正電極305に達するので、正電極305の表面にも
耐フッ酸溶液性の金属膜をコーティングしておくとよ
い。
For the negative electrode 306, a material that is not eroded by a hydrofluoric acid solution, for example, gold (Au), platinum (Pt), or the like is used. The material of the positive electrode 305 may be a commonly used metal material, but when the anodization is performed on all the substrates 300, the hydrofluoric acid solution 304 is used.
Reaches the positive electrode 305, the surface of the positive electrode 305 may be coated with a metal film resistant to hydrofluoric acid solution.

【0035】陽極化成を行う電流値は最大数百mA/c
2 であり、最小値は零でなければよい。この値は多孔
質化したシリコンの表面に良質のエピタキシャル成長が
できる範囲内で決定される。通常電流値が大きいと陽極
化成の速度が増すと同時に、多孔質シリコン層の密度が
小さくなる。即ち孔の占める体積が大きくなる。これに
よってエピタキシャル成長の条件が変わってくるのであ
る。
The current value for anodizing is up to several hundred mA / c.
m 2 and the minimum value need not be zero. This value is determined within a range where good quality epitaxial growth can be performed on the surface of the porous silicon. Usually, when the current value is large, the rate of anodization increases, and at the same time, the density of the porous silicon layer decreases. That is, the volume occupied by the holes increases. This changes the conditions for epitaxial growth.

【0036】(図1(b))の説明: 以上のようにし
て形成した多孔質シリコン基板、もしくは多孔質層10
1上に、非多孔質の単結晶シリコン層102をエピタキ
シャル成長する。エピタキシャル成長は一般的な熱CV
D、減圧CVD、プラズマCVD、分子線エピタキシ
ー、スパッタ法等で行われる。成長する膜厚はSOI層
の設計値と同じくすれば良い。
Description of FIG. 1B: The porous silicon substrate or porous layer 10 formed as described above
1, a non-porous single-crystal silicon layer 102 is epitaxially grown. Epitaxial growth is common thermal CV
D, low pressure CVD, plasma CVD, molecular beam epitaxy, sputtering or the like. The grown film thickness may be the same as the design value of the SOI layer.

【0037】(図1(c))の説明: 上記成長したエ
ピタキシャル層102の表面を酸化しSiO2 層103
を形成する。この酸化膜103はSOI構造の絶縁物層
(I層)になる。エピタキシャル層102を酸化する
は、出来上がったSOI基板にデバイスを形成する際
に、活性層であるエピタキシャル層102の下地絶縁物
界面との界面準位密度を低下させるという意味も含む。
この際エピ酸化膜の厚みはSOIデバイスの特性を生か
すために0.5〜1.0μmの厚さにするのが好まし
い。
Description of FIG. 1C: The surface of the grown epitaxial layer 102 is oxidized to form a SiO 2 layer 103.
To form This oxide film 103 becomes an insulator layer (I layer) having an SOI structure. Oxidizing the epitaxial layer 102 also means reducing the interface state density of the epitaxial layer 102, which is the active layer, with the underlying insulator interface when forming a device on the completed SOI substrate.
At this time, the thickness of the epi oxide film is preferably 0.5 to 1.0 μm in order to make use of the characteristics of the SOI device.

【0038】(図1(d))の説明: 酸化層103の
表面に不純物107を導入する。不純物107としては
フッ素、フッ素化合物、炭素および炭素化合物であり、
水素よりもSiとの結合が強いものならば何でもかまわ
ない。導入方法も特に限定されず、イオン注入法、固相
拡散、スピンコートおよびCVD法等が用いられる。不
純物107の導入量は任意に決定すればよいが、導入量
が多いほど界面のダングリングボンドをターミネートす
る確率が高くなる。これは界面準位の低減および微少な
ボイド発生の抑制につながる。従って使用する装置の通
常のプロセス条件で容易に作成できる範囲で不純物10
7の導入量を決定すれば良い。例えばイオン注入法を不
純物107の導入に用いる場合、ドーズ量にして1×1
15〜1×1016[atom/cm2 ]程度である。
Description of FIG. 1D: Impurity 107 is introduced into the surface of oxide layer 103. The impurities 107 are fluorine, a fluorine compound, carbon and a carbon compound,
Anything that has a stronger bond with Si than hydrogen can be used. The method of introduction is not particularly limited, and an ion implantation method, solid phase diffusion, spin coating, a CVD method, or the like is used. The introduction amount of the impurity 107 may be arbitrarily determined, but the greater the introduction amount, the higher the probability of terminating dangling bonds at the interface. This leads to a reduction in interface states and suppression of generation of minute voids. Therefore, the impurity 10 should be within a range that can be easily prepared under the normal process conditions of the equipment used.
7 may be determined. For example, when the ion implantation method is used to introduce the impurity 107, the dose amount is 1 × 1
It is about 0 15 to 1 × 10 16 [atom / cm 2 ].

【0039】また、イオン注入法等で不純物107を導
入するとエピタキシャル成長層102がアモルファスに
なる場合がある。これは熱処理を行なうと再び単結晶と
なるが、後の貼り合わせ後に熱処理を施こす工程がある
ため特別に熱処理を行なう必要は必らずしもない。
When the impurity 107 is introduced by ion implantation or the like, the epitaxial growth layer 102 may become amorphous. This becomes a single crystal again after the heat treatment, but there is a step of performing a heat treatment after the subsequent bonding, so that it is not necessary to perform a special heat treatment.

【0040】また、CVD法により不純物107の導入
を行なうと表面にかなりの凹凸が存在する場合がある。
基板の貼り合わせを行なう際には基板表面の平坦性が重
要であるので、凹凸が生じた場合には基板表面を研磨し
て平坦化するか、または不純物107の導入後エッチン
グを行なって平坦化するとよい。
Further, when the impurity 107 is introduced by the CVD method, there may be considerable unevenness on the surface.
When the substrates are bonded, the flatness of the substrate surface is important. Therefore, when unevenness occurs, the substrate surface is polished and flattened, or after the impurity 107 is introduced, the surface is flattened by etching. Good to do.

【0041】以上の工程により得られた基板を以後「第
1の基板」と称する。
The substrate obtained by the above steps is hereinafter referred to as "first substrate".

【0042】(図1(e))の説明: 第1の基板と、
別に用意された第2の基板110を互いの鏡面で貼り合
わせ、引き続き貼り合った基板に熱処理を施す。熱処理
温度は、次の研磨或いはエッチング工程の際に、貼り合
わせ界面の剥離等が起こらない程度の結合力が得られる
温度で行う。具体的には約100℃以上が好ましい。し
かし比較的低温で行った場合には、研磨或いはエッチン
グが終了し、最終的なSOIの形態を得た後に1000
℃程度の熱処理をすることが好ましい。これはデバイス
プロセスの際の熱応力によって、膜剥がれ等を起こさな
いようにするためである。
Description of (FIG. 1E): a first substrate;
The separately prepared second substrates 110 are bonded to each other with a mirror surface, and subsequently the bonded substrates are subjected to a heat treatment. The heat treatment is performed at a temperature at which a bonding force that does not cause peeling of the bonding interface or the like is obtained in the next polishing or etching step. Specifically, about 100 ° C. or higher is preferable. However, if the polishing is performed at a relatively low temperature, polishing or etching is completed, and after obtaining the final SOI form, 1000
It is preferable to perform a heat treatment at about ° C. This is to prevent film peeling and the like due to thermal stress during the device process.

【0043】第2の基板110は全く任意であり、シリ
コン基板、石英基板、その他のセラミックス基板等から
選択すればよい。
The second substrate 110 is completely arbitrary, and may be selected from a silicon substrate, a quartz substrate, another ceramic substrate, or the like.

【0044】(図1(f))の説明: 次に第1の基板
側から、エピタキシャル成長層102を残して多孔質部
分101他を選択的に除去する。このとき除去される部
分が全体にわたって多孔質である場合には、貼り合わせ
た基板ごとフッ酸系溶液中に浸しておけば、多孔質部分
101は全て選択的にエッチングされる。エッチングさ
れる部分に単結晶シリコン基板100のままの領域を含
む場合には、シリコン基板100の領域のみを研磨して
除去するのが好ましい。そして多孔質部分101が露出
した時点で研磨を終了し、後にフッ酸系溶液中で選択エ
ッチングを行える。いづれの場合にせよ多孔質でない単
結晶のエピタキシャル成長部分102は殆どフッ酸と反
応しないので薄膜として残る。
Description of FIG. 1 (f): Next, the porous portion 101 and the like are selectively removed from the first substrate side except the epitaxial growth layer 102. If the part to be removed at this time is entirely porous, the whole of the porous part 101 is selectively etched by immersing the whole of the bonded substrates in a hydrofluoric acid-based solution. In the case where the portion to be etched includes a region where the single crystal silicon substrate 100 remains, it is preferable to remove only the region of the silicon substrate 100 by polishing. Polishing is completed when the porous portion 101 is exposed, and selective etching can be performed later in a hydrofluoric acid-based solution. In any case, the non-porous single crystal epitaxially grown portion 102 hardly reacts with hydrofluoric acid and remains as a thin film.

【0045】また当然のことながら第2の基板110が
SiO2 を主成分とする場合にはフッ酸系溶液に反応し
易いので、予め貼り合わせ面と反対側の面にCVD等で
シリコン窒化膜や他のフッ酸と反応しにくい物質を堆積
しておくと良い。またはエッチング液に基板を浸す前に
多孔質部分101をある程度薄くしておけば、多孔質の
選択エッチングに要する時間が短くてすむので、第2の
基板もあまり反応させることなしに済む。もちろん第2
の基板がシリコンのようなフッ酸と反応しないものであ
れば問題ない。
If the second substrate 110 is mainly composed of SiO 2 , it easily reacts with a hydrofluoric acid-based solution. Therefore, a silicon nitride film is previously formed on the surface opposite to the bonding surface by CVD or the like. And other substances that are difficult to react with hydrofluoric acid should be deposited. Alternatively, if the porous portion 101 is thinned to some extent before the substrate is immersed in the etching solution, the time required for the porous selective etching can be shortened, and the second substrate does not need to react much. Of course the second
There is no problem if the substrate does not react with hydrofluoric acid such as silicon.

【0046】選択エッチングに用いるフッ酸系溶液とい
うのは、フッ酸のほかに過酸化水素水(H22 )やア
ルコール類を混合したものが用いられる。フッ酸と硝
酸、もしくはこれに酢酸を加えた混合液でも多孔質シリ
コンの選択エッチングは可能だが、この場合残されるべ
きエピタキシャルシリコン膜102も多少エッチングさ
れるので、精密に時間等の制御をする必要がある。
As the hydrofluoric acid solution used for the selective etching, a mixture of hydrofluoric acid, hydrogen peroxide (H 2 O 2 ) and alcohols is used. Selective etching of porous silicon is possible with hydrofluoric acid and nitric acid, or a mixture of acetic acid and acetic acid. However, in this case, the remaining epitaxial silicon film 102 is also etched to some extent. There is.

【0047】以上の工程を経ることにより、第2の基板
110上に堆積物107、シリコン酸化膜103、エピ
タキシャルシリコン層102を順次備えたSOI基板が
得られる。
Through the above steps, an SOI substrate having the deposit 107, the silicon oxide film 103, and the epitaxial silicon layer 102 sequentially on the second substrate 110 is obtained.

【0048】[0048]

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではない。
The present invention will be described in detail with reference to specific examples, but the present invention is not limited to these examples.

【0049】(実施例1) (図1(a))の説明: 200ミクロンの厚みを持っ
た4インチP型(100)単結晶シリコン基板(0.1
〜0.2Ωcm)を用意し、これを図3(a)に示すよ
うな装置にセットして陽極化成を行ない、多孔質シリコ
ン101を得た。この時の溶液304は49%HF溶液
を用い、電流密度は100mA/cm2であった。そし
てこの時の多孔質化速度は8.4μm/min.であ
り、200μmの厚みを持ったP型(100)シリコン
基板は24分で全体が多孔質化された。
Example 1 Description of FIG. 1A: A 4-inch P-type (100) single-crystal silicon substrate having a thickness of 200 microns (0.1
.About.0.2 .OMEGA.cm), which was set in a device as shown in FIG. 3A and anodized to obtain porous silicon 101. At this time, the solution 304 used was a 49% HF solution, and the current density was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. The P-type (100) silicon substrate having a thickness of 200 μm was entirely made porous in 24 minutes.

【0050】(図1(b))の説明: 該P型(10
0)多孔質シリコン基板101上にCVD法により、単
結晶シリコン層102を1.0μmエピタキシャル成長
した。堆積条件は以下のとおりである。
Description of (FIG. 1B): The P-type (10
0) A single-crystal silicon layer 102 was epitaxially grown on the porous silicon substrate 101 by a CVD method to a thickness of 1.0 μm. The deposition conditions are as follows.

【0051】 使用ガス:SiH4 /H2 ガス流量:0.62/140(1/min) 温度:750℃ 圧力:80Torr 成長速度:0.12μm/min. (図1(c))の説明: エピタキシャル成長層102
の表面を1000℃の水蒸気雰囲気中で酸化し、0.5
μmのシリコン酸化膜103を得た。
Gas used: SiH 4 / H 2 gas flow rate: 0.62 / 140 (1 / min) Temperature: 750 ° C. Pressure: 80 Torr Growth rate: 0.12 μm / min. Description of FIG. 1C: Epitaxial growth layer 102
Is oxidized in a steam atmosphere at 1000 ° C.
A μm silicon oxide film 103 was obtained.

【0052】(図1(d))の説明: 酸化膜103上
に、1価のFイオン107を5×1015[atom/c
2 ]、30[keV]の条件でイオン注入を行なっ
た。このようにして形成された基板を第一の基板とし
た。
Description of FIG. 1D: Monovalent F ions 107 are formed on the oxide film 103 at 5 × 10 15 [atom / c].
m 2 ] and 30 [keV]. The substrate thus formed was used as a first substrate.

【0053】(図1(e))の説明: 第2の基板とし
て4インチのシリコン基板110を用意し、第1の基板
と共にCHl:H22 :H2 O溶液中で洗浄した。十
分に水洗後第1,第2の基板の鏡面同士を貼り合わせ
た。更にこの基板を窒素雰囲気中、1100℃で2時間
の熱処理を行い、貼り合わせた基板の界面の結合力を強
めた。
Description of (FIG. 1E): A 4-inch silicon substrate 110 was prepared as a second substrate, and was cleaned in a CH1: H 2 O 2 : H 2 O solution together with the first substrate. After sufficient washing with water, the mirror surfaces of the first and second substrates were bonded together. Further, this substrate was subjected to a heat treatment at 1100 ° C. for 2 hours in a nitrogen atmosphere to strengthen the bonding force at the interface of the bonded substrates.

【0054】(図1(f))の説明: 熱処理後に密着
した基板を選択エッチング溶液中に浸し、多孔質部分1
01のみを選択的にエッチングした。このときエッチン
グ溶液の組成と多孔質シリコンに対するエッチング速度
は、 HF:H22 :C25 OH=5:25:6 1.6μm/min. であった。従って200μmの多孔質部分は、約125
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層102のエッチング速度は0.0006μ
m/hourであり、殆どエッチングされずに残った。
Description of FIG. 1 (f): The substrate adhered after the heat treatment is immersed in a selective etching solution,
Only 01 was selectively etched. At this time, the composition of the etching solution and the etching rate for the porous silicon were as follows: HF: H 2 O 2 : C 2 H 5 OH = 5: 25: 6 1.6 μm / min. Met. Thus, a 200 μm porous section is about 125
Everything was etched in minutes. Incidentally, the etching rate of the single crystal silicon layer 102 at this time is 0.0006 μm.
m / hour and remained almost without being etched.

【0055】以上の工程により、シリコン基板110上
に、シリコン酸化膜103、エピタキシャル成長層10
2を順次備えたSOI基板を得た。
Through the above steps, the silicon oxide film 103 and the epitaxial growth layer 10 are formed on the silicon substrate 110.
2 were sequentially obtained.

【0056】ボイドの影響を比較するために、シリコン
酸化膜103上にFイオン107をイオン注入する工程
のみを省いて作成したSOI基板(以後比較用SOI基
板)を光学顕微鏡で観察したところ、直径0.1μm〜
1μm程度の微少なボイドが約5個/cm2 の密度で存
在し、かつこれらのボイドの約半数が膜破れを起こして
いた。一方、本実施例の上記工程にて作成した、Fイオ
ン107をイオン注入したSOI基板は、同じ光学顕微
鏡ではボイドが観察されなかった。
In order to compare the effects of voids, an SOI substrate (hereinafter referred to as a comparative SOI substrate) prepared by omitting only the step of implanting F ions 107 on the silicon oxide film 103 was observed with an optical microscope. 0.1 μm or more
Fine voids of about 1 μm were present at a density of about 5 / cm 2 , and about half of these voids had film breakage. On the other hand, no void was observed with the same optical microscope in the SOI substrate implanted with the F ions 107, which was formed in the above process of this example.

【0057】また、引っ張り試験機を用いて密着力を上
記2種類のSOI基板について測定したところ、比較用
SOI基板は600〜700[kg/cm2 ]、上記工
程にて作成したFイオン107をイオン注入したSOI
基板は700〜800[kg/cm2 ]であった。
The adhesion was measured for the above two types of SOI substrates using a tensile tester. The comparison SOI substrate was 600 to 700 [kg / cm 2 ]. SOI with ion implantation
The substrate had a weight of 700 to 800 [kg / cm 2 ].

【0058】つづいてこの2種類のSOI基板に100
0℃酸素雰囲気で熱処理を行ない、1000[Å]のゲ
ート酸化膜を形成する。この後EB蒸着機によりAl
(アルミニウム)を形成し、これをフォトリソ技術を用
いてパターニングし、電極とした。
Subsequently, the two types of SOI substrates have 100
Heat treatment is performed in an oxygen atmosphere at 0 ° C. to form a gate oxide film of 1000 [Å]. After that, the EB evaporation machine
(Aluminum) was formed, and this was patterned using a photolithography technique to form an electrode.

【0059】以上の工程により作成された2種類のSO
I基板に対し、C−V特性を測定したところ、固定電荷
密度が比較用SOI基板では1012[cm-2]、Fイオ
ン107をイオン注入したSOI基板は1010[c
-2]と2桁の差が生じた。これはゲート酸化膜とSi
界面の差ではないため明らかにSiと絶縁膜層(I層)
との界面の差である。
The two types of SO prepared by the above steps
When the CV characteristics were measured for the I substrate, the fixed charge density was 10 12 [cm −2 ] for the comparative SOI substrate, and 10 10 [c] for the SOI substrate implanted with the F ions 107.
m -2 ] and two digits. This is due to the gate oxide and Si
Obviously because there is no difference between the interfaces, Si and the insulating film layer (I layer)
And the difference between the interfaces.

【0060】(実施例2)本実施例では、第2の基板と
して表面に酸化膜を有する基板を用い、この第2の基板
の酸化膜表面に本発明の特徴である不純物を導入した。
Example 2 In this example, a substrate having an oxide film on the surface was used as the second substrate, and impurities characteristic of the present invention were introduced into the surface of the oxide film of the second substrate.

【0061】多孔質シリコン基板上にエピタキシャル成
長層を有した第1の基板のシリコン単結晶表面と、第2
の基板の不純物を導入した酸化膜表面とを同様に貼り合
わせ、多孔質部分をエッチング除去した。
A silicon single crystal surface of a first substrate having an epitaxial growth layer on a porous silicon substrate,
The substrate was similarly bonded to the surface of the oxide film into which impurities were introduced, and the porous portion was removed by etching.

【0062】本実施例で得られたSOI基板について、
密着力、C−V特性を測定したところ、実施例1で得ら
れたSOI基板と同様の効果が得られた。
With respect to the SOI substrate obtained in this embodiment,
When the adhesion and the CV characteristics were measured, the same effects as those of the SOI substrate obtained in Example 1 were obtained.

【0063】なお、本発明の、貼り合わせ面の酸化膜に
不純物を導入してダングリングボンドを防止する方法
は、貼り合わせ工程を有する半導体基体の作製方法であ
れば適用可能であり、同様の効果を得ることができるも
のである。
It should be noted that the method for preventing dangling bonds by introducing impurities into the oxide film on the bonding surface according to the present invention can be applied as long as it is a method of manufacturing a semiconductor substrate having a bonding step. The effect can be obtained.

【0064】[0064]

【発明の効果】以上説明したように、本発明によれば、
多孔質シリコン上に単結晶のエピタキシャル成長層、及
び酸化膜を形成し第1の基板を、任意の第2の基板と貼
り合わせ、熱処理を行ない、多孔質シリコンを選択的に
除去する工程により得られる貼り合わせSOI基板にお
いて、貼り合わせ工程の前に、貼り合わせ界面の酸化膜
に不純物を導入する工程を設けることにより、Si原子
は不純物で終端され、貼り合わせ界面に生じるダングリ
ングボンドを不純物がターミネートするため界面準位を
低減することができた。
As described above, according to the present invention,
A single-crystal epitaxial growth layer and an oxide film are formed on porous silicon, and the first substrate is bonded to an arbitrary second substrate, heat treatment is performed, and porous silicon is selectively removed. In a bonded SOI substrate, a step of introducing an impurity into an oxide film at a bonding interface is provided before a bonding step, so that Si atoms are terminated with the impurity, and a dangling bond generated at the bonding interface is terminated by the impurity. As a result, the interface state can be reduced.

【0065】また、貼り合わせ界面の結合が強化される
ことにより、微少なボイドを無くすことができた。
Further, by strengthening the bonding at the bonding interface, minute voids could be eliminated.

【0066】従って、これまでは、貼り合わせ界面にボ
イドが発生した基板は、全て不良品として扱われていた
が、本発明により、ある程度のボイドの発生が許容でき
るようになったため、歩留りが著しく向上した。
Thus, all substrates in which voids have occurred at the bonding interface have been treated as defective products. However, according to the present invention, the occurrence of voids can be tolerated to some extent. Improved.

【0067】また、SOI基板特有の高速化、ウエル工
程の省略といった効果を界面準位の低減を行なうことに
より、より理想的な状態にすることができた。
Further, by reducing the interface state, the effect of increasing the speed peculiar to the SOI substrate and omitting the well process can be made more ideal.

【0068】また、多孔質の選択エッチングにより、膜
厚の均一なSOI基板を得ることができた。
Further, an SOI substrate having a uniform film thickness could be obtained by the porous selective etching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の工程を説明するための模式図である。FIG. 1 is a schematic diagram for explaining a process of the present invention.

【図2】本発明と従来例の貼り合わせ界面における接合
のプロセスとそのメカニズムの模式図である。
FIG. 2 is a schematic diagram of a bonding process and a mechanism at a bonding interface of the present invention and a conventional example.

【図3】シリコン基板を多孔質化する際に使用する装置
の模式図である。
FIG. 3 is a schematic view of an apparatus used for making a silicon substrate porous.

【符号の説明】[Explanation of symbols]

100,300 単結晶シリコン基板 101 多孔質化したシリコン基板 102 エピタキシャル成長層 103,203 エピタキシャル層の酸化膜 107,207 不純物 110,210 単結晶シリコン基板 304,304’ エッチング液 305,305’ 正電極 306,306’ 負電極 100, 300 single crystal silicon substrate 101 porous silicon substrate 102 epitaxial growth layer 103, 203 oxide film of epitaxial layer 107, 207 impurity 110, 210 single crystal silicon substrate 304, 304 'etching solution 305, 305' positive electrode 306, 306 'negative electrode

フロントページの続き (56)参考文献 特開 平5−47726(JP,A) 特開 平5−55230(JP,A) 特開 平4−346418(JP,A) 特開 平4−137625(JP,A) 特開 平5−198549(JP,A) 特開 平1−137652(JP,A) 特開 平2−9127(JP,A) 特開 平2−18961(JP,A) 特開 平3−91227(JP,A) 高萩隆行,”Si表面の不活性化”, 応用物理,1990年11月5日,Vol. 59,No.11,pp.1441−1450 R.STENGL,et.al.," A Model for the Si licon Wafer Bondin g Process”,Jpn.J.A ppl.Phys.,1989年10月31日, VOL.28,NO.10,pp.1735− 1741 (58)調査した分野(Int.Cl.7,DB名) H01L 27/12 H01L 21/02 H01L 21/26 - 21/268 H01L 21/322 - 21/326 H01L 21/304 Continuation of the front page (56) References JP-A-5-47726 (JP, A) JP-A-5-55230 (JP, A) JP-A-4-346418 (JP, A) JP-A-4-137625 (JP) JP-A-5-198549 (JP, A) JP-A-1-137652 (JP, A) JP-A-2-9127 (JP, A) JP-A-2-18961 (JP, A) 3-91227 (JP, A) Takayuki Takahagi, "Inactivation of Si Surface", Applied Physics, November 5, 1990, Vol. 11, pp. 1441-1450 R.C. STENGL, et. al. , "A Model for the Silicon Wafer Bonding Process", Jpn. J. A ppl. Phys. , October 31, 1989, VOL. 28, NO. 10, pp. 1735− 1741 (58) Surveyed fields (Int.Cl. 7 , DB name) H01L 27/12 H01L 21/02 H01L 21/26-21/268 H01L 21/322-21/326 H01L 21/304

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 多孔質シリコン層上に非多孔質単結晶シ
リコン層を介して酸化シリコン層を有する第1の基板を
用意し、 前記酸化シリコン層と、シリコンからなる第2の基板と
を貼り合わせて多層構造体を形成し、 前記多層構造体から前記多孔質シリコン層を除去するこ
とにより、前記第2の基板上に前記酸化シリコン層を介
して前記非多孔質単結晶シリコン層を形成する半導体基
板の作製方法において、 前記貼り合わせの前に、前記酸化シリコン層表面にシリ
コンとの結合が水素より強い不純物を導入し、 前記貼り合わせの後に、熱処理を施すことにより、 前記酸化シリコン層と前記第2の基板との結合力を強め
ることを特徴とする半導体基板の作製方法。
A non-porous single-crystal silicon layer is formed on a porous silicon layer.
A first substrate having a silicon oxide layer via a recon layer
Preparing the silicon oxide layer and a second substrate made of silicon;
To form a multilayer structure, and removing the porous silicon layer from the multilayer structure.
With this, the silicon oxide layer is interposed on the second substrate.
Semiconductor substrate forming the non-porous single crystal silicon layer by
In the method of manufacturing a plate, before the bonding , a silicon oxide layer is formed on the surface of the silicon oxide layer.
By introducing an impurity having a bond with hydrogen that is stronger than that of hydrogen and performing heat treatment after the bonding, the bonding strength between the silicon oxide layer and the second substrate is increased.
A method for manufacturing a semiconductor substrate, comprising:
【請求項2】 前記不純物は、フッ素またはフッ素化合
物である請求項記載の半導体基板の作製方法。
Wherein said impurity is a method for manufacturing a semiconductor substrate according to claim 1, wherein the fluorine or fluorine compound.
【請求項3】 前記不純物は、炭素または炭素化合物で
ある請求項記載の半導体基板の作製方法。
Wherein the impurity to a method for manufacturing a semiconductor substrate according to claim 1, wherein the carbon or carbon compound.
【請求項4】 前記不純物の導入は、イオン注入法、固
相拡散法、スピンコート法及びCVD法の中から選ばれ
る請求項記載の半導体基板の作製方法。
Wherein the introduction of said impurities, ion implantation method, solid phase diffusion method, a method for manufacturing a semiconductor substrate according to claim 1, which is selected from among a spin coating method and CVD method.
【請求項5】 導入された不純物のドーズ量が、1×1
15atom/cm2〜1×1016atom/cm2であ
る請求項記載の半導体基板の作製方法。
5. The method according to claim 1, wherein the dose of the introduced impurity is 1 × 1.
2. The method of manufacturing a semiconductor substrate according to claim 1 , wherein the concentration is from 0 15 atom / cm 2 to 1 × 10 16 atom / cm 2 .
JP16387093A 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate Expired - Fee Related JP3293688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16387093A JP3293688B2 (en) 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16387093A JP3293688B2 (en) 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH06350063A JPH06350063A (en) 1994-12-22
JP3293688B2 true JP3293688B2 (en) 2002-06-17

Family

ID=15782343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16387093A Expired - Fee Related JP3293688B2 (en) 1993-06-10 1993-06-10 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP3293688B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4466809B2 (en) * 2001-07-18 2010-05-26 日本電気株式会社 Silicon insulating film, manufacturing method thereof, and termination method of silicon dangling bond

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576163B2 (en) * 1987-11-24 1997-01-29 富士通株式会社 Plate bonding method
JPH029127A (en) * 1988-06-28 1990-01-12 Matsushita Electron Corp Forming method for soi substrate
JPH0218961A (en) * 1988-07-07 1990-01-23 Seiko Epson Corp Manufacture of semiconductor substrate
JPH0391227A (en) * 1989-09-01 1991-04-16 Nippon Soken Inc Adhering method for semiconductor substrate
JPH04137625A (en) * 1990-09-28 1992-05-12 Fujitsu Ltd Silicon-on-insulator substrate
JPH04346418A (en) * 1991-05-24 1992-12-02 Canon Inc Manufacture of semiconductor substrate
JPH0547726A (en) * 1991-08-20 1993-02-26 Fujitsu Ltd Manufacture of semiconductor device
JP3217089B2 (en) * 1991-08-23 2001-10-09 富士通株式会社 SOI wafer and method for manufacturing the same
JP3175323B2 (en) * 1991-08-26 2001-06-11 株式会社デンソー Semiconductor substrate manufacturing method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
R.STENGL,et.al.,"A Model for the Silicon Wafer Bonding Process",Jpn.J.Appl.Phys.,1989年10月31日,VOL.28,NO.10,pp.1735−1741
高萩隆行,"Si表面の不活性化",応用物理,1990年11月5日,Vol.59,No.11,pp.1441−1450

Also Published As

Publication number Publication date
JPH06350063A (en) 1994-12-22

Similar Documents

Publication Publication Date Title
JP3416163B2 (en) Semiconductor substrate and manufacturing method thereof
JP3237888B2 (en) Semiconductor substrate and method of manufacturing the same
JP3294934B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
KR950014609B1 (en) Semiconductor device and manufacturing method thereof
JP3112106B2 (en) Manufacturing method of semiconductor substrate
JP3261685B2 (en) Semiconductor element substrate and method of manufacturing the same
JP3352340B2 (en) Semiconductor substrate and method of manufacturing the same
JP3112126B2 (en) Semiconductor article manufacturing method
JP3112121B2 (en) Method for producing semiconductor substrate and semiconductor member
US6103009A (en) Fabrication process for a SOI substrate
JPH09223783A (en) Manufacturing method and apparatus for soi substrate
JPH05217821A (en) Manufacture of semiconductor substrate
JPH05275358A (en) Method of controlling irregularity at surface of single crystal
JPH05217824A (en) Semiconductor wafer and its manufacture
JP3262470B2 (en) Semiconductor substrate and manufacturing method thereof
JPH05206422A (en) Semiconductor device and its manufacture
JP3297600B2 (en) Manufacturing method of semiconductor substrate
JP3293688B2 (en) Manufacturing method of semiconductor substrate
JPH04346418A (en) Manufacture of semiconductor substrate
JP3157030B2 (en) Semiconductor substrate and manufacturing method thereof
JP3302228B2 (en) Method for manufacturing SOI substrate
JPH05217994A (en) Manufacture of semiconductor substrate
JP3171463B2 (en) Manufacturing method of semiconductor substrate
JP3112100B2 (en) Manufacturing method of semiconductor substrate
JP3112101B2 (en) Manufacturing method of semiconductor substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees