JPH06342467A - Memory access device - Google Patents

Memory access device

Info

Publication number
JPH06342467A
JPH06342467A JP5130580A JP13058093A JPH06342467A JP H06342467 A JPH06342467 A JP H06342467A JP 5130580 A JP5130580 A JP 5130580A JP 13058093 A JP13058093 A JP 13058093A JP H06342467 A JPH06342467 A JP H06342467A
Authority
JP
Japan
Prior art keywords
register
memory
copy
setting
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5130580A
Other languages
Japanese (ja)
Inventor
Norio Yoshida
典生 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5130580A priority Critical patent/JPH06342467A/en
Publication of JPH06342467A publication Critical patent/JPH06342467A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE:To facilitate operations and to accelerate processing speed by calculating and copying a copy source rectangle according to a start pointer and direction data set to the copy source rectangle. CONSTITUTION:The width (horizontal size) and height (vertical size) of a memory are decided by setting values to a total horizontal size register 41 and a total vertical size register 42, and the rectangle of a total memory area is set. Further, the width and height of the copy source rectangle are decided by setting arbitrary values to a horizontal size register and a vertical size register, and a rectangular area to transfer data. Then, a copy destination rectangle is generated by the copy processing of rectangular data transfer means 48-51 by setting the start address of the copy source rectangle to a pointer register 45, setting a vertical direction to a direction setting register 46, setting vertical and horizontal directions to a copy destination pointer register 46 and setting the start address of the copy destination to a copy destination pointer register 47.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ビット操作を行なう
メモリに使用して好適なメモリアクセス装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory access device suitable for use in a memory for bit manipulation.

【0002】[0002]

【従来の技術】従来、コンピュータシステムにおいて、
内蔵のメモリをアクセスする場合、バイト単位、又はワ
ード単位等でアクセスを行なう。メモリをアクセスする
には、通常、下位メモリ番地から上位メモリ番地に向か
い、バイト単位もしくはワード単位でアクセス(読取
り、書込み)を行なう。
2. Description of the Related Art Conventionally, in computer systems,
When accessing the built-in memory, access is performed in byte units or word units. To access the memory, access (reading and writing) is usually performed in byte units or word units from the lower memory address to the upper memory address.

【0003】メモリのある矩形領域をアクセスする場
合、横方向(連続アドレス順)に対しては容易にアクセ
ス可能であるが、縦方向にアクセスするときは、該当す
るビットを含むアドレスをバイト単位でアクセスし、ビ
ット操作(シフトあるいはマスク等)を行なって合成す
る必要があった。
When accessing a rectangular area of the memory, it is easy to access in the horizontal direction (sequential address order), but when accessing in the vertical direction, the address containing the corresponding bit is expressed in byte units. It was necessary to access and perform bit operation (shift or mask etc.) to synthesize.

【0004】例えば、図4(a)に示すようなメモリ上
の矩形領域4Aを同図(b)に示すようにメモリ上の矩
形領域4Bに複写(コピー)する場合は、アドレスA1
−1,B1−1,A1−2,B1−2,…の順にアクセ
スすることによって実現される。しかし、同図(a)に
示すような矩形領域4Aを左方向に90度回転した同図
(d)に示すようなデータを得るためには、同図(c)
に示すように、アドレスA1−3,A2−3,A3−
3,…の順でアクセスし、ビット操作を施しながら最下
位ビットを合成してコピーしなければならない。尚、図
中、符号4Aは複写元矩形領域であり、ここでは横24
ビット、縦24ビットの領域を表している。1つの升目
は8ビットで構成され、左上をアドレスA1−1、右下
をアドレスA24−3で示す。符号4Bは複写先矩形領
域であり、ここでは、矩形領域4Aをそのままの状態で
複写した例を示している。符号4Cは複写先矩形領域で
あり、ここでは矩形領域4Aを左方向に90度回転した
状態で複写した例を示している。
For example, when a rectangular area 4A on the memory as shown in FIG. 4A is copied to a rectangular area 4B on the memory as shown in FIG. 4B, the address A1 is used.
It is realized by accessing -1, B1-1, A1-2, B1-2, ... In this order. However, in order to obtain the data as shown in FIG. 7D, which is obtained by rotating the rectangular area 4A as shown in FIG.
As shown in, the addresses A1-3, A2-3, A3-
It is necessary to access in the order of 3, ..., Combine and copy the least significant bit while performing bit manipulation. In the figure, reference numeral 4A is a copy source rectangular area, and in this case, the width is 24
It represents an area of 24 bits in the vertical direction. One square is composed of 8 bits, and the upper left is indicated by address A1-1 and the lower right is indicated by address A24-3. Reference numeral 4B is a copy destination rectangular area, and here, an example is shown in which the rectangular area 4A is copied as it is. Reference numeral 4C is a copy destination rectangular area, and here, an example is shown in which the rectangular area 4A is copied in a state of being rotated 90 degrees to the left.

【0005】[0005]

【発明が解決しようとする課題】上述したように、従来
例に従えば、矩形領域をそのままの形でコピーすること
は容易であるが、回転またはミラー複写等を行なう場合
は、バイトもしくはワード単位でデータを読取り、シフ
トやマスク等のビット操作を実行し合成する処理が必要
となり、従って操作が繁雑化し、アクセスに多くの時間
がかかる等の問題があった。
As described above, according to the conventional example, it is easy to copy the rectangular area as it is, but when rotating or mirror copying, byte or word units are used. Therefore, there is a problem that the data is read, and a process of performing a bit operation such as a shift and a mask to synthesize the data is required, and thus the operation becomes complicated and it takes a lot of time to access.

【0006】本発明は上記事情に鑑みなされたもので、
ある矩形領域に格納されたデータの回転、ミラー等の処
理が簡単なデータ設定操作のみで可能となり、操作の容
易化、並びに処理速度の高速化が図れるメモリアクセス
装置を提供することを目的とする。
The present invention has been made in view of the above circumstances.
It is an object of the present invention to provide a memory access device capable of rotating data stored in a certain rectangular area and processing mirrors and the like only by a simple data setting operation, facilitating the operation and increasing the processing speed. .

【0007】[0007]

【課題を解決するための手段】本発明のメモリアクセス
装置は、メモリをアクセスする際の総メモリ領域を示す
水平総サイズレジスタ及び垂直総サイズレジスタ(図2
符号41,42)と、上記水平及び垂直の各総サイズレ
ジスタに設定される総メモリ領域のうち、アクセスを実
行する転送元の矩形領域を示す水平サイズレジスタ及び
垂直サイズレジスタ(図2符号43,44)と、この矩
形内でアクセスを開始するビット位置を示すスタートポ
インタレジスタ及びアクセス方向が設定される方向レジ
スタ(図2符号45,46)と、複写先を示す複写先ポ
インタアドレスが設定されるポインタレジスタ(図2符
号47)と、上記複写元矩形データを複写先ポインタで
示す矩形領域に複写する際、複写元矩形に対し設定され
るスタートポインタと方向データに従い該当するビット
を含むアドレスをビット単位でアクセスし演算操作を施
して複写を実行する矩形データ転送手段(図2符号48
〜51)とを具備することを特徴とする。
A memory access device according to the present invention includes a horizontal total size register and a vertical total size register (FIG. 2) showing a total memory area when a memory is accessed.
41 and 42) and a horizontal size register and a vertical size register (reference numeral 43, FIG. 44), a start pointer register indicating the bit position to start access within this rectangle, a direction register (reference numerals 45 and 46 in FIG. 2) in which the access direction is set, and a copy destination pointer address indicating the copy destination. A pointer register (reference numeral 47 in FIG. 2) and, when copying the copy source rectangular data to the rectangular area indicated by the copy destination pointer, set the start pointer set for the copy source rectangle and the address including the corresponding bit according to the direction data. Rectangular data transfer means (reference numeral 48 in FIG. 2) for accessing in units and performing arithmetic operations to execute copying.
To 51) are included.

【0008】[0008]

【作用】総水平サイズレジスタ(図2符号41)、総垂
直サイズレジスタ(図2符号42)に値を設定すること
によりメモリの幅(水平サイズ)と高さ(垂直サイズ)
が決まり、総メモリ領域の矩形(図3符号A)が設定さ
れる。更に水平サイズレジスタ(図2符号43)、垂直
サイズレジスタ(図2符号44)に任意の値を設定する
ことにより複写元矩形の幅と高さが決まり、データ転送
すべき矩形領域(図3符号B)が設定される。ポインタ
レジスタ(図2符号45)に複写元矩形(図3符号B)
のスタートアドレスを、方向設定レジスタ(図2符号4
6)に上下左右の方向を、複写先ポインタレジスタ(図
2符号47)に複写先のスタートアドレスを設定するこ
とにより、矩形データ転送手段(図2符号48〜51)
の複写処理により複写先矩形(図3符号C)が生成され
る。この際の各スタートポインタが示すスタート位置を
図3(b)にB−1〜B−4で示し、複写先矩形のバリ
エーションを図3(c)にC01〜C08で示す。これ
により、ある矩形領域に格納されたデータの回転、ミラ
ー等が単にデータ設定操作のみで可能となり、操作の容
易化、及び処理速度の高速化が図れる。
The width (horizontal size) and height (vertical size) of the memory are set by setting values in the total horizontal size register (reference numeral 41 in FIG. 2) and the total vertical size register (reference numeral 42 in FIG. 2).
Is determined, and the rectangle (A in FIG. 3) of the total memory area is set. Further, by setting arbitrary values in the horizontal size register (reference numeral 43 in FIG. 2) and the vertical size register (reference numeral 44 in FIG. 2), the width and height of the copy source rectangle are determined, and the rectangular area (data in FIG. 3) to be transferred. B) is set. Copy source rectangle (reference numeral 45 in FIG. 3) to the pointer register (reference numeral 45 in FIG. 2).
Start address of the direction setting register (4 in Figure 2
By setting the vertical and horizontal directions in 6) and the start address of the copy destination in the copy destination pointer register (reference numeral 47 in FIG. 2), rectangular data transfer means (reference numerals 48 to 51 in FIG. 2) are set.
A copy destination rectangle (reference numeral C in FIG. 3) is generated by the copy processing. The start positions indicated by the respective start pointers at this time are indicated by B-1 to B-4 in FIG. 3B, and variations of the copy destination rectangle are indicated by C01 to C08 in FIG. 3C. As a result, the data stored in a certain rectangular area can be rotated, mirrored, and the like by simply performing the data setting operation, so that the operation can be facilitated and the processing speed can be increased.

【0009】[0009]

【実施例】以下、図面を使用して本発明の実施例につい
て説明する。図1は本発明の実施例を示すブロック図で
ある。図に於いて、符号1はシステムの制御中枢となる
CPUである。符号2はシステムRAMであり、プログ
ラム領域、ワーク領域が割り付けられる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, reference numeral 1 is a CPU which is a control center of the system. Reference numeral 2 is a system RAM to which a program area and a work area are allocated.

【0010】符号3はメモリアクセスコントローラであ
り、機能的には矩形転送ハードウェア回路4(Bit−
BLTハードウェア)と、出力コントロール回路5(P
RT/CRTC)からなる。
Reference numeral 3 is a memory access controller, which is functionally a rectangular transfer hardware circuit 4 (Bit-
BLT hardware) and output control circuit 5 (P
RT / CRTC).

【0011】矩形転送ハードウェア回路4は、ビット操
作を行ない矩形領域のデータ転送を高速に実行処理する
描画回路であり、その内部の構成については図3を参照
して後述する。
The rectangular transfer hardware circuit 4 is a drawing circuit that performs bit operation and executes data transfer in a rectangular area at high speed. The internal structure of the rectangular transfer hardware circuit 4 will be described later with reference to FIG.

【0012】又、出力コントロール回路5は利用装置と
なる印刷装置(PRT)もしくはCRTディスプレイ等
の表示装置にデータを表示するためにアドレスを生成す
るメモリ参照回路である。
The output control circuit 5 is a memory reference circuit for generating an address for displaying data on a display device such as a printing device (PRT) or a CRT display which is a utilization device.

【0013】符号6は表示もしくは印刷データがビット
マップ形式にて格納されるビットマップメモリである。
符号7はビットマップメモリ6に格納されたデータを印
刷するプリンタ、もしくは表示するCRTディスプレイ
から成る利用装置(PRT/CRT)である。
Reference numeral 6 is a bitmap memory in which display or print data is stored in a bitmap format.
Reference numeral 7 is a utilization device (PRT / CRT) including a printer for printing the data stored in the bitmap memory 6 or a CRT display for displaying the data.

【0014】符号8はシステムバスであり、データ/ア
ドレス/コントロールの複数本の各ラインからなり、上
述した各コンポーネントブロック(1〜7)が共通に直
接又は間接接続される。
Reference numeral 8 is a system bus, which is composed of a plurality of data / address / control lines, and is directly or indirectly connected to the above-mentioned component blocks (1 to 7) in common.

【0015】図2はラスタオペレーション回路をなす図
1に示す矩形転送ハードウェア回路4の内部構成を示す
ブロック図である。図2に於いて、符号41は総水平サ
イズレジスタ、符号42は総垂直サイズレジスタであ
る。この総水平サイズレジスタ41と総垂直サイズレジ
スタ42には縦横の総メモリ領域が設定される。
FIG. 2 is a block diagram showing the internal structure of the rectangular transfer hardware circuit 4 shown in FIG. 1 which constitutes the raster operation circuit. In FIG. 2, reference numeral 41 is a total horizontal size register, and reference numeral 42 is a total vertical size register. The vertical and horizontal total memory areas are set in the total horizontal size register 41 and the total vertical size register 42.

【0016】符号43は水平サイズレジスタ、符号44
は垂直サイズレジスタである。この水平サイズレジスタ
43と垂直サイズレジスタ44にはアクセスを行なう縦
横の矩形領域が設定される。
Reference numeral 43 is a horizontal size register, and reference numeral 44.
Is the vertical size register. In the horizontal size register 43 and the vertical size register 44, vertical and horizontal rectangular areas to be accessed are set.

【0017】符号45はポインタレジスタ、符号46は
方向設定レジスタである。ポインタレジスタ45には水
平サイズレジスタ43、及び垂直サイズレジスタ44に
設定された矩形領域内のうち、アクセスを開始するスタ
ートアドレスが設定され、方向設定レジスタ46にはア
クセス方向が設定される。
Reference numeral 45 is a pointer register, and reference numeral 46 is a direction setting register. A start address for starting access is set in the pointer register 45 in the rectangular area set in the horizontal size register 43 and the vertical size register 44, and an access direction is set in the direction setting register 46.

【0018】符号47は複写先ポインタレジスタであ
り、このレジスタ47に複写先のスタートアドレスが設
定される。符号48〜51はそれぞれ複写元矩形に対し
設定されるスタートポインタ及び方向データに従い該当
するビットを含むアドレスをビット単位でアクセスし演
算操作を施して複写を実行する矩形データ転送手段の構
成要素である。
Reference numeral 47 is a copy destination pointer register, and the start address of the copy destination is set in this register 47. Reference numerals 48 to 51 are components of rectangular data transfer means for executing a copy by accessing an address including a corresponding bit in a bit unit according to a start pointer and direction data set for the copy source rectangle and performing a copy operation. .

【0019】符号48はアドレス演算回路であり、一方
の入力端子に上記各レジスタ41〜47の出力のうちセ
レクタ回路49で選択されたデータが供給され、他方の
入力端子にアドレス更新回路50の出力が供給されて、
アドレス更新のためのアドレス演算を実行する。
Reference numeral 48 is an address operation circuit, one input terminal of which is supplied with the data selected by the selector circuit 49 from the outputs of the registers 41 to 47, and the other input terminal of which is the output of the address update circuit 50. Is supplied,
The address calculation for updating the address is executed.

【0020】符号51はデータ操作回路であり、ソース
データと上記アドレス演算回路48により生成されるア
ドレスに相当するデータとのビット操作演算を行ない、
そのビット操作内容をアドレス演算回路48によって指
示されるメモリアドレスに書き込む。
Reference numeral 51 is a data operation circuit, which performs a bit operation operation on the source data and the data corresponding to the address generated by the address operation circuit 48,
The bit operation content is written to the memory address designated by the address calculation circuit 48.

【0021】図3は本発明の実施例の動作をメモリ上で
概念的に示す図である。図において、Aは総メモリ領域
であり、総水平サイズレジスタ41、総垂直サイズレジ
スタ42に値を設定することによりメモリの幅(水平サ
イズ)と高さ(垂直サイズ)が決まり、全体の矩形が設
定される。符号Bは複写元矩形であり、水平サイズレジ
スタ43、垂直サイズレジスタ44に任意の値を設定す
ることにより幅と高さが決まり、データ転送すべき矩形
領域が設定されることになる。符号Cは複写先矩形であ
り、複写元矩形Bより等しいかまたは大きい領域を持つ
矩形を示す。ポインタレジスタ45に複写元矩形Bのス
タートアドレスを、方向設定レジスタ46に、上下左右
の方向を、複写先ポインタレジスタ47に複写先のスタ
ートアドレスを設定することにより、複写先矩形Cが生
成される。図中、B−1〜B−4はスタートポインタ
を、C01〜C08は複写先矩形のバリエーションをそ
れぞれ示す。
FIG. 3 is a diagram conceptually showing the operation of the embodiment of the present invention on a memory. In the figure, A is a total memory area, and the width (horizontal size) and height (vertical size) of the memory are determined by setting values in the total horizontal size register 41 and the total vertical size register 42, and the entire rectangle is Is set. Reference numeral B is a copy source rectangle, and by setting arbitrary values in the horizontal size register 43 and the vertical size register 44, the width and height are determined, and the rectangular area for data transfer is set. Reference numeral C is a copy destination rectangle, and indicates a rectangle having an area equal to or larger than the copy source rectangle B. The copy destination rectangle C is generated by setting the start address of the copy source rectangle B in the pointer register 45, the vertical and horizontal directions in the direction setting register 46, and the copy destination start address in the copy destination pointer register 47. . In the figure, B-1 to B-4 are start pointers, and C01 to C08 are variations of the copy destination rectangle.

【0022】以下、本発明の実施例の動作について上記
各図を参照して説明する。図1に於いて、まず、CPU
1は、システムRAM2に格納されたプログラムに従
い、データ生成を行ない、そのデータを図示しないパタ
ーンメモリ経由でドットパターンに変換し、同じくシス
テムRAM2に割り付けられるワークRAMにその内容
を格納する。
The operation of the embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, first, the CPU
1 generates data according to the program stored in the system RAM 2, converts the data into a dot pattern via a pattern memory (not shown), and stores the content in the work RAM similarly allocated to the system RAM 2.

【0023】矩形転送ハードウェア回路4は、そのワー
クRAM内の内容に、複写、回転、ミラー等の操作を施
し、ワークRAMの別領域に格納する。また、必要に応
じてそのデータをビットマップメモリ6に書き込み、出
力コントロール回路5を経由して読み出し、利用装置7
を介して所望の表示もしくは印刷結果を得る。
The rectangular transfer hardware circuit 4 performs operations such as copying, rotating, and mirroring on the contents in the work RAM and stores them in another area of the work RAM. If necessary, the data is written in the bit map memory 6 and read via the output control circuit 5, and the utilization device 7
The desired display or print result is obtained via.

【0024】図2、及び図3を参照して矩形転送ハード
ウェア回路4によるデータ操作について説明する。ま
ず、CPU1は、図3(a)に示す総メモリ領域Aを決
定することにより矩形の幅を決め、その領域A内で複写
元矩形Bを指定する。また、同図(b)に示すように、
複写元矩形Bに対してスタートポインタを指定すること
により、複写先矩形Cへ8通りのコピー(C10〜0
8)が可能となる。
The data operation by the rectangular transfer hardware circuit 4 will be described with reference to FIGS. 2 and 3. First, the CPU 1 determines the width of the rectangle by determining the total memory area A shown in FIG. 3A, and specifies the copy source rectangle B in the area A. Further, as shown in FIG.
By designating a start pointer for the copy source rectangle B, eight kinds of copies (C10-0
8) is possible.

【0025】例えば、図3(c)に示すCO2のように
コピーする場合は、ポインタレジスタ45に“B−2”
を設定し、かつ方向設定レジスタ46に“下”に設定す
る。そして複写先ポインタレジスタ47に複写先の任意
アドレスを設定する。
For example, when copying like CO2 shown in FIG. 3C, "B-2" is set in the pointer register 45.
Is set, and the direction setting register 46 is set to "down". Then, an arbitrary address of the copy destination is set in the copy destination pointer register 47.

【0026】これにより、アドレス演算回路48にてア
ドレス演算が行なわれ、ここで生成されるアドレスに対
するデータがアクセスされ、データ操作回路51によっ
てビット操作が行なわれ、メモリへのデータ書き込み処
理が実行される。この操作をアドレス更新回路50によ
り生成されるアドレス分(矩形領域B相当)だけ繰り返
し、コピー操作がなされる。
As a result, the address operation circuit 48 performs the address operation, the data for the address generated here is accessed, the data operation circuit 51 performs the bit operation, and the data writing process to the memory is executed. It This operation is repeated for the addresses generated by the address update circuit 50 (corresponding to the rectangular area B), and the copy operation is performed.

【0027】図3(c)において、CO1からCO4で
示すパターンは回転となる。また、CO8のようにコピ
ーする場合は、スタートポインタを“B−4”に設定
し、かつ方向を“左”に設定する。CO5からCO8の
パターンはミラーおよび回転となる。
In FIG. 3C, the patterns indicated by CO1 to CO4 are rotations. When copying like CO8, the start pointer is set to "B-4" and the direction is set to "left". The pattern of CO5 to CO8 is mirror and rotation.

【0028】上記したように本発明の実施例によれば、
ある矩形領域内に書き込まれたデータの回転操作、ミラ
ー操作等が上記のような簡単な設定を行なうだけで可能
となり、操作の容易化、処理速度の高速化が図れる。
As described above, according to the embodiment of the present invention,
The rotation operation, the mirror operation, etc. of the data written in a certain rectangular area can be performed only by performing the above-mentioned simple setting, and the operation can be facilitated and the processing speed can be increased.

【0029】上記した本発明の実施例による矩形データ
転送制御機構は、イメージ転送に用いて好適であるが、
これに限らず例えばプリンタの縦横変換に用いても同様
の効果が得られる。
The rectangular data transfer control mechanism according to the embodiment of the present invention described above is suitable for use in image transfer.
Not limited to this, for example, the same effect can be obtained even when used for vertical / horizontal conversion of a printer.

【0030】[0030]

【発明の効果】以上説明のように本発明によれば、ある
矩形領域内に書き込まれたデータの回転操作、ミラー操
作等が簡単な設定操作のみで可能となり、操作の容易
化、並びに処理速度の高速化が図れる。
As described above, according to the present invention, the rotation operation of data written in a certain rectangular area, the mirror operation, etc. can be performed only by a simple setting operation, facilitating the operation and increasing the processing speed. Can be speeded up.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of an exemplary embodiment of the present invention.

【図2】図1に示す矩形転送ハードウェア回路の内部構
成を示すブロック図。
FIG. 2 is a block diagram showing an internal configuration of a rectangular transfer hardware circuit shown in FIG.

【図3】上記実施例の動作を概念的に示す図。FIG. 3 is a diagram conceptually showing the operation of the above embodiment.

【図4】従来技術による動作を概念的に示す図。FIG. 4 is a diagram conceptually showing an operation according to a conventional technique.

【符号の説明】[Explanation of symbols]

1…CPU、2…システムRAM、3…メモリアクセス
コントローラ、4…矩形転送ハードウェア回路(Bit
−BLTハードウェア)、5…出力コントロール回路
(PRT/CRTC)、41…総水平サイズレジスタ、
42…総垂直サイズレジスタ、43…水平サイズレジス
タ、44…垂直サイズレジスタ、45…ポインタレジス
タ、46…方向設定レジスタ、47…複写先ポインタレ
ジスタ、48…アドレス演算回路、49…セレクタ、5
0…アドレス更新回路、51…データ操作回路。
1 ... CPU, 2 ... System RAM, 3 ... Memory access controller, 4 ... Rectangular transfer hardware circuit (Bit)
-BLT hardware), 5 ... Output control circuit (PRT / CRTC), 41 ... Total horizontal size register,
42 ... Total vertical size register, 43 ... Horizontal size register, 44 ... Vertical size register, 45 ... Pointer register, 46 ... Direction setting register, 47 ... Copy destination pointer register, 48 ... Address arithmetic circuit, 49 ... Selector, 5
0 ... Address update circuit, 51 ... Data operation circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 メモリと、メモリをアクセスする際の総
メモリ領域を示す水平総サイズレジスタ及び垂直総サイ
ズレジスタと、上記各総サイズレジスタに設定される総
メモリ領域のうち、アクセスを実行する転送元の矩形領
域を示す水平サイズレジスタ及び垂直サイズレジスタ
と、この矩形内でアクセスを開始するビット位置を示す
スタートポインタレジスタ、及びアクセス方向を示す方
向レジスタと、複写先アドレスが設定される複写先ポイ
ンタレジスタと、上記複写元矩形データを複写先ポイン
タに従う矩形領域に複写する際、複写元矩形に対し設定
されるスタートポインタ及び方向データに従い該当する
ビットを含むアドレスをビット単位でアクセスし演算操
作を施して複写を実行する矩形データ転送手段とを具備
してなることを特徴とするメモリアクセス装置。
1. A memory, a horizontal total size register and a vertical total size register indicating a total memory area when accessing the memory, and a transfer for executing access among the total memory areas set in the respective total size registers. A horizontal size register and a vertical size register indicating the original rectangular area, a start pointer register indicating the bit position to start access within this rectangle, a direction register indicating the access direction, and a copy destination pointer to which the copy destination address is set. When copying the register and the copy source rectangle data to the rectangular area according to the copy destination pointer, the address including the corresponding bit is accessed bit by bit according to the start pointer and direction data set for the copy source rectangle, and arithmetic operation is performed. And a rectangular data transfer means for executing copying. Memory access device.
【請求項2】 複写元矩形に対し、スタートポインタと
アクセス方向を設定することにより、上記矩形データ転
送手段を介して、回転又はミラー操作を含むビット処理
を施す請求項1記載のメモリアクセス装置。
2. The memory access device according to claim 1, wherein a bit pointer including a rotation or a mirror operation is performed via the rectangular data transfer means by setting a start pointer and an access direction for a copy source rectangle.
JP5130580A 1993-06-01 1993-06-01 Memory access device Pending JPH06342467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5130580A JPH06342467A (en) 1993-06-01 1993-06-01 Memory access device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5130580A JPH06342467A (en) 1993-06-01 1993-06-01 Memory access device

Publications (1)

Publication Number Publication Date
JPH06342467A true JPH06342467A (en) 1994-12-13

Family

ID=15037621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5130580A Pending JPH06342467A (en) 1993-06-01 1993-06-01 Memory access device

Country Status (1)

Country Link
JP (1) JPH06342467A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028546A (en) * 1998-10-13 2000-05-25 다니구찌 이찌로오;기타오카 다카시 Processor and memory control method
JP2007282085A (en) * 2006-04-11 2007-10-25 Toshiba Corp Image filter processing apparatus and image processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028546A (en) * 1998-10-13 2000-05-25 다니구찌 이찌로오;기타오카 다카시 Processor and memory control method
JP2007282085A (en) * 2006-04-11 2007-10-25 Toshiba Corp Image filter processing apparatus and image processor
US8170363B2 (en) 2006-04-11 2012-05-01 Kabushiki Kaisha Toshiba Image processing apparatus for performing deblocking filtering process

Similar Documents

Publication Publication Date Title
KR19980703654A (en) Hardware that rotates an image for display of longitudinal orientation
JPH0345076A (en) Processing system for picture data
JPH0640259B2 (en) Data processing device
JPH06342467A (en) Memory access device
JP2866153B2 (en) Character processing apparatus and method
JP2797320B2 (en) Image display device
JPS6339947B2 (en)
JPS647393Y2 (en)
JPS6363913B2 (en)
JPS62299892A (en) Access system for character generator memory
JPH07152356A (en) Display controller
JPH0728991A (en) Data processing circuit using memory
JPS62111283A (en) Expansion pattern converter
JP2727667B2 (en) Drawing equipment
JPH04205678A (en) Image information processor
JP2605609B2 (en) Dot display processing device
EP0325409A2 (en) Character generation
JPS6248561A (en) Printing image memory
JPH05342343A (en) Picture processing circuit
JP2829051B2 (en) Character display method
JPS605469B2 (en) galley printing system
JP2969924B2 (en) Document processing device
JPS62200467A (en) Image editing device
JPH0550013B2 (en)
JPH05241542A (en) System control display