JPH06338767A - Voltage controlled oscillation circuit and voltage controlled oscillator - Google Patents

Voltage controlled oscillation circuit and voltage controlled oscillator

Info

Publication number
JPH06338767A
JPH06338767A JP5127193A JP12719393A JPH06338767A JP H06338767 A JPH06338767 A JP H06338767A JP 5127193 A JP5127193 A JP 5127193A JP 12719393 A JP12719393 A JP 12719393A JP H06338767 A JPH06338767 A JP H06338767A
Authority
JP
Japan
Prior art keywords
circuit
voltage
control voltage
voltage controlled
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5127193A
Other languages
Japanese (ja)
Inventor
Takahiro Kamei
孝浩 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5127193A priority Critical patent/JPH06338767A/en
Publication of JPH06338767A publication Critical patent/JPH06338767A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To improve followup ability for the frequency fluctuation of a voltage controlled oscillation circuit. CONSTITUTION:The oscillation frequency(f) of a multivibrator type voltage controlled oscillation circuit provided with transistors 14, 15 of a feedback means, first and second transistors 12, 13, and a capacitor 11 varies by the charge/discharge time of the capacitor 11 and delay time generated in the feedback means. A first constant current source 20 which inputs a first control voltage V1 controls a current I relating to the charge/discharge time of the capacitor, and a second constant current source 30 which inputs a second control voltage V2 controls the delay time generated in the feedback means and the current I.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、PLL(Phase Locked
Loop)周波数シンセサイザシステム(以下PLLシステ
ムという)等に使用される電圧制御発振器(以下、VC
Oという)に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to a PLL (Phase Locked).
Loop) Voltage controlled oscillator (hereinafter VC) used in frequency synthesizer system (hereinafter PLL system), etc.
O)).

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献;特開平2−119309号公報 従来、VCOとして回路構成が簡単であり、かつ、モノ
リシック集積回路化に適したいわゆるエミッタ結合マル
チバイブレータ形電圧制御発振回路が広く用いられてい
る。図2は、従来のエミッタ結合マルチバイブレータ形
電圧制御発振回路の構成例を示す回路図である。図2
は、外部から与えられる第1の制御電圧に応じた発振周
波数の信号を出力する回路であり、マルチバイブレータ
10と、第1の定電流源20を備えている。マルチバイ
ブレータ10は、エミッタ同志が第1の容量素子のコン
デンサ11によって結合された第1,第2のトランジス
タ12,13と、トランジスタ12,13のコレクタを
ベースに接続し、トランジスタ13,12のベースへそ
れぞれ電流を供給する帰還手段のトランジスタ14,1
5と、トランジスタ12,13のベースと接地電位VE
Eにそれぞれ接続された定電流源16,17とを、有し
ている。各トランジスタ14,15のコレクタは、電源
電位VCCに接続されると共に、トランジスタ14,1
5のベースは、バイアス抵抗18,19を介して電源電
位Vccにそれぞれ接続されている。定電流源20は、
第1の制御電圧V1をベースに共通に入力するトランジ
スタ21,22を有している。各トランジスタ21,2
2のコレクタは、前記コンデンサC11の電極にそれぞ
れ接続され、各トランジスタ21,22のエミッタと接
地電位VEE間に安定化抵抗23,24が、それぞれ接
続されている。
2. Description of the Related Art Conventionally, as a technique in such a field,
For example, some documents were described in the following documents. Reference: Japanese Patent Laid-Open No. 2-119309 SUMMARY OF THE INVENTION Conventionally, a so-called emitter-coupled multivibrator type voltage controlled oscillator circuit having a simple circuit configuration as a VCO and suitable for a monolithic integrated circuit has been widely used. FIG. 2 is a circuit diagram showing a configuration example of a conventional emitter-coupled multivibrator type voltage controlled oscillator circuit. Figure 2
Is a circuit that outputs a signal having an oscillation frequency according to a first control voltage provided from the outside, and includes a multivibrator 10 and a first constant current source 20. The multivibrator 10 connects the bases of the transistors 13 and 12 by connecting the collectors of the transistors 12 and 13 to the bases of the first and second transistors 12 and 13 whose emitters are coupled by the capacitor 11 of the first capacitive element. Transistors 14 and 1 as feedback means for supplying currents to the respective
5, the bases of the transistors 12 and 13 and the ground potential VE
And constant current sources 16 and 17 respectively connected to E. The collectors of the transistors 14 and 15 are connected to the power supply potential VCC and the transistors 14 and 1 are connected to each other.
The base of No. 5 is connected to the power supply potential Vcc via bias resistors 18 and 19, respectively. The constant current source 20 is
It has transistors 21 and 22 which commonly input the first control voltage V1. Each transistor 21,2
The collectors of 2 are connected to the electrodes of the capacitor C11, and the stabilizing resistors 23 and 24 are connected between the emitters of the transistors 21 and 22 and the ground potential VEE.

【0003】次に、図2の電圧制御発振回路の動作を説
明する。トランジスタ12がオン、トランジスタ13が
オフのとき、電流Iは、抵抗18、トランジスタ12、
コンデンサ11、トランジスタ22、抵抗24を介して
VEEへ流れる。電流Iによってコンデンサ11が充電
されると、トランジスタ13のエミッタの電位が低下
し、トランジスタ13がオン、トランジスタ12がオフ
の状態となる。トランジスタ13がオン、トランジスタ
12がオフの状態では、電流Iは、それまでと逆方向、
即ち、抵抗19、トランジスタ13、コンデンサ11、
トランジスタ21、抵抗23を介して、VEEへ流れ
る。この電流Iによってコンデンサ11は、逆方向に充
電される。それに伴ない、トランジスタ12のエミッタ
の電位が低下し、再びトランジスタ12がオン、トラン
ジスタ13がオフの状態に戻る。以後、同様の動作を繰
り返すことによって、電圧制御発振回路は発振する。こ
こで、その発振周波数fは、コンデンサ11を充放電す
る時間と、トランジスタ14,15及び定電流源16,
17よりなる帰還回路の遅延時間によって決定される。
図2の場合、帰還回路の遅延時間が一定であるので、発
振周波数fは、コンデンサ11の充放電時間によって決
まる。発振周波数fは、次式のように、電流Iの大きさ
に比例し、コンデンサ11の容量Cに反比例する。 f=kI/C 但し、kは比例定数 トランジスタ21,22のベースに与えられた第1の制
御電圧V1は、電流Iを制御してコンデンサ11の充放
電時間を制御し、発振周波数fが変化する。
Next, the operation of the voltage controlled oscillator circuit of FIG. 2 will be described. When the transistor 12 is on and the transistor 13 is off, the current I flows through the resistor 18, the transistor 12,
It flows to VEE through the capacitor 11, the transistor 22, and the resistor 24. When the capacitor 11 is charged by the current I, the potential of the emitter of the transistor 13 decreases, and the transistor 13 is turned on and the transistor 12 is turned off. When the transistor 13 is on and the transistor 12 is off, the current I is in the opposite direction to
That is, the resistor 19, the transistor 13, the capacitor 11,
It flows to VEE through the transistor 21 and the resistor 23. The current I charges the capacitor 11 in the opposite direction. Along with that, the potential of the emitter of the transistor 12 is lowered, and the transistor 12 is turned on again and the transistor 13 is turned off again. After that, by repeating the same operation, the voltage controlled oscillator circuit oscillates. Here, the oscillation frequency f is the time for charging and discharging the capacitor 11, the transistors 14, 15 and the constant current source 16,
It is determined by the delay time of the feedback circuit consisting of 17.
In the case of FIG. 2, since the delay time of the feedback circuit is constant, the oscillation frequency f is determined by the charging / discharging time of the capacitor 11. The oscillation frequency f is proportional to the magnitude of the current I and inversely proportional to the capacitance C of the capacitor 11, as in the following equation. f = kI / C where k is a proportional constant The first control voltage V1 applied to the bases of the transistors 21 and 22 controls the current I to control the charging / discharging time of the capacitor 11, and the oscillation frequency f changes. To do.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
電圧制御発振回路においては、次のような課題があっ
た。 (1)発振周波数の制御用電圧が制御電圧V1の1つで
あり、例えばPLLシステムにおいては、発振周波数を
安定化させるために低域フィルタ(以下、LPFとい
う)を介して制御電圧V1を制御している。この場合、
周波数を僅かに変動させるにも、LPFの時定数のため
に、所望の周波数になるまでに長い時間が必要となる。
時間を短縮するために、LPFの時定数を小さくする
と、発振周波数fが安定しないという課題があった。 (2)電圧制御発振回路の持つ自走発振周波数は、コン
デンサ11の容量Cに反比例する。製造時のばらつきに
よって製品ごとの容量Cが変動した場合、自走発振周波
数が製造ロット毎に変化する。そのため、製造ロットご
とに制御電圧V1を抵抗等でオフセット調節しなければ
ならないという課題があった。 本発明は前記従来技術が持っていた課題として、発振周
波数の変化に時間を要する、また、自走周波数が製造ロ
ットごとに異なる点について解決をした電圧制御発振回
路を提供するものである。
However, the conventional voltage controlled oscillator circuit has the following problems. (1) The control voltage for the oscillation frequency is one of the control voltages V1, and in a PLL system, for example, the control voltage V1 is controlled via a low-pass filter (hereinafter referred to as LPF) in order to stabilize the oscillation frequency. is doing. in this case,
Even if the frequency is slightly changed, it takes a long time to reach the desired frequency because of the time constant of the LPF.
If the time constant of the LPF is reduced to shorten the time, there is a problem that the oscillation frequency f is not stable. (2) The free-running oscillation frequency of the voltage controlled oscillator circuit is inversely proportional to the capacitance C of the capacitor 11. When the capacitance C of each product fluctuates due to manufacturing variations, the free-running oscillation frequency changes for each manufacturing lot. Therefore, there is a problem that the control voltage V1 must be offset-adjusted by a resistor or the like for each manufacturing lot. SUMMARY OF THE INVENTION The present invention provides a voltage-controlled oscillation circuit that solves the problems that the above-mentioned conventional techniques have with respect to the fact that it takes time to change the oscillation frequency and that the free-running frequency differs for each manufacturing lot.

【0005】[0005]

【課題を解決するための手段】第1の発明では、前記課
題を解決するために、電圧制御発振回路は、エミッタ同
志がコンデンサを介して接続された第1,第2のトラン
ジスタと、前記第1,第2のトランジスタのコレクタ電
位に基づくベース電流を該第2,第1のトランジスタの
ベースへそれぞれ供給する帰還手段と、前記第1,第2
のトランジスタのエミッタと接地電位間に接続され、第
1の制御電圧に基づき前記コンデンサの充放電電流を制
御する第1の定電流源回路とを備え、前記第1の制御電
圧に応じた発振周波数の信号を出力する構成となってい
る。さらに本発明における電圧制御発振回路は、前記第
1,第2のトランジスタのベースと接地電位間に接続さ
れ、第2の制御電圧に基づき前記ベース電流を制御する
第2の定電流源を設けている。第2の発明では、第1の
発明の電圧制御発振回路において、前記第2の定電流源
と並列に接続され、第3の制御電圧に基づき前記ベース
電流を制御する第3の定電流源を設けている。第3の発
明では、電圧制御発振装置に、自走周波数が決まる第1
の容量素子を有し、入力された第1の制御電圧に応じた
発振周波数の信号を出力する電圧制御発振回路が、半導
体基板上にモノリシックに搭載されている。ここで、前
記基板上に形成された前記第1の容量素子と同一構造の
第2の容量素子を有し、電圧制御発振回路の出力に基づ
き該第2の容量素子の容量値に応じた第2の制御電圧を
生成する制御回路を設けている。そして、第2の制御電
圧を第1の制御電圧に重畳させて電圧制御発振回路に入
力する構成にしている。
According to a first aspect of the present invention, in order to solve the above-mentioned problems, a voltage-controlled oscillation circuit includes first and second transistors whose emitters are connected to each other via a capacitor, and the above-mentioned first and second transistors. Feedback means for supplying base currents based on collector potentials of the first and second transistors to the bases of the second and first transistors, respectively;
A constant current source circuit connected between the emitter of the transistor and the ground potential and controlling the charging / discharging current of the capacitor based on a first control voltage, and an oscillation frequency according to the first control voltage. It is configured to output the signal of. Further, the voltage controlled oscillator circuit according to the present invention is provided with a second constant current source which is connected between the bases of the first and second transistors and the ground potential and which controls the base current based on a second control voltage. There is. According to a second invention, in the voltage controlled oscillator circuit according to the first invention, a third constant current source connected in parallel with the second constant current source for controlling the base current based on a third control voltage is provided. It is provided. According to a third aspect of the invention, in the voltage controlled oscillator, the first free running frequency is determined.
The voltage controlled oscillator circuit, which has the capacitive element and outputs the signal of the oscillation frequency according to the input first control voltage, is monolithically mounted on the semiconductor substrate. Here, a second capacitance element having the same structure as the first capacitance element formed on the substrate is provided, and a second capacitance element corresponding to the capacitance value of the second capacitance element is output based on the output of the voltage controlled oscillation circuit. A control circuit for generating a control voltage of 2 is provided. Then, the second control voltage is superimposed on the first control voltage and input to the voltage controlled oscillator circuit.

【0006】[0006]

【作用】第1の発明によれば、以上のように電圧制御発
振回路を構成したので、第1,第2のトランジスタは、
帰還手段によって相補的に作動する。第1,第2のトラ
ンジスタの作動によって、コンデンサが充放電がする。
コンデンサの充放電によって第1,第2のトランジスタ
の各コレクタ電位が変化し、第1,第2のトランジスタ
の動作モードが変化する。この変化によってコンデンサ
の充放電電流の方向が変化し、電圧制御発振回路が発振
する。第1の制御電圧は、第1の定電流源を制御してコ
ンデンサの充放電時間を制御する。第2の制御電圧は、
第2の定電流源を制御し、帰還手段によって発生する遅
延時間と第1,第2のトランジスタのベース電流を制御
する。第2の発明によれば、第3の制御電圧が第3の定
電流源を制御する。この第3の制御電圧と第1の発明に
おける第2の制御電圧が、第1,第2のトランジスタの
ベース電流を制御する。第3の発明によれば、以上のよ
うに電圧制御発振回路装置を構成したので、第第1の容
量素子と第2の容量素子は、同一基板上に形成された同
一構造の容量素子である。第2の容量素子の容量値に応
じた第2の制御電圧が、制御回路から出力され、第2の
制御電圧が第1の制御電圧と重畳されて電圧制御発振回
路に入力される。そのため、第1の容量素子の容量値に
よって決まる製造ロット毎の自走周波数のばらつきが抑
制される。従って、前記課題を解決できるのである。
According to the first aspect of the invention, since the voltage controlled oscillator circuit is configured as described above, the first and second transistors are
It operates complementarily by the feedback means. The capacitor is charged and discharged by the operation of the first and second transistors.
The charge / discharge of the capacitor changes the collector potentials of the first and second transistors, and the operation modes of the first and second transistors change. This change changes the direction of the charging / discharging current of the capacitor, causing the voltage controlled oscillator circuit to oscillate. The first control voltage controls the first constant current source to control the charging / discharging time of the capacitor. The second control voltage is
The second constant current source is controlled to control the delay time generated by the feedback means and the base currents of the first and second transistors. According to the second invention, the third control voltage controls the third constant current source. The third control voltage and the second control voltage in the first invention control the base currents of the first and second transistors. According to the third invention, since the voltage controlled oscillator circuit device is configured as described above, the first capacitive element and the second capacitive element are capacitive elements formed on the same substrate and having the same structure. . A second control voltage corresponding to the capacitance value of the second capacitive element is output from the control circuit, the second control voltage is superimposed on the first control voltage, and the second control voltage is input to the voltage controlled oscillator circuit. Therefore, the variation of the free-running frequency for each manufacturing lot determined by the capacitance value of the first capacitive element is suppressed. Therefore, the above problem can be solved.

【0007】[0007]

【実施例】第1の実施例 図1は、第1の発明の実施例の電圧制御発振回路の構成
例を示す回路図である。図1は、エミッタ結合マルチバ
イブレータ形電圧制御発振回路であり、この電圧制御発
振回路は、第1の制御電圧V1と第2の制御電圧V2に
制御された発振周波数の信号を出力する。図1は、マル
チバイブレータ10と、外部から制御電圧V1を入力す
る第1の定電流源回路20と、制御電圧V2を入力する
第2の定電流源30を備えている。マルチバイブレータ
10は、エミッタ同志が第1の容量素子のコンデンサ1
1によって結合された第1,第2のトランジスタ12,
13を有している。マルチバイブレータ10は、トラン
ジスタ12,13のコレクタをベースに接続して該各ト
ランジスタ13,12へベース電流をそれぞれ供給する
帰還手段のトランジスタ14,15を有している。トラ
ンジスタ14,15のコレクタは、電源電位VCCに接
続され、トランジスタ14,15の各ベースが、バイア
ス抵抗18,19を介して電源電位VCCにそれぞれ接
続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a circuit diagram showing a configuration example of a voltage controlled oscillator circuit according to a first embodiment of the invention. FIG. 1 shows an emitter-coupled multivibrator type voltage controlled oscillator circuit, which outputs a signal having an oscillation frequency controlled by a first control voltage V1 and a second control voltage V2. FIG. 1 includes a multivibrator 10, a first constant current source circuit 20 that inputs a control voltage V1 from the outside, and a second constant current source 30 that inputs a control voltage V2. The multivibrator 10 has a capacitor 1 whose emitters are the first capacitive element.
A first and a second transistor 12, coupled by 1
Have 13. The multivibrator 10 has transistors 14 and 15 as feedback means for connecting the collectors of the transistors 12 and 13 to the bases and supplying base currents to the transistors 13 and 12, respectively. The collectors of the transistors 14 and 15 are connected to the power supply potential VCC, and the bases of the transistors 14 and 15 are connected to the power supply potential VCC via the bias resistors 18 and 19, respectively.

【0008】定電流源20は、第1の制御電圧V1を入
力端子T1からそれぞれベースに入力するトランジスタ
21,22を有している。各トランジスタ21,22の
コレクタが、前記コンデンサC11の電極にそれぞれ接
続され、各トランジスタ21,22のエミッタと接地電
位VEE間には、安定化抵抗23,24が接続されてい
る。定電流源30は、前記トランジスタ12,13のベ
ースと接地電位VEE間に接続され、制御電圧V2を入
力端子T2から各ベースに入力するトランジスタ31,
32を有している。トランジスタ31,32のコレクタ
がトランジスタ12,13のベースにそれぞれ接続さ
れ、そのトランジスタ31,32のエミッタと接地電位
VEE間には、安定化抵抗33,34が接続されてい
る。図3は、本実施例の電圧制御発振回路からなるVC
Oを用いたPLLシステムの構成図である。図3のPL
Lシステムは、入力信号SiとVCOの出力信号Soの
周波数を比較してその位相差に応じた信号をLPFに出
力する第1の位相比較器41と、位相比較器41の出力
信号を直流の第1の制御電圧V1に変換するLPF42
と、本実施例の電圧制御発振回路で構成されたVCO4
3と、VCO43の出力信号Soと入力信号Siの周波
数の比較を行いその位相差に応じた第2の制御電圧V2
をVCOに出力する第2の位相比較器44とを備えてい
る。
The constant current source 20 has transistors 21 and 22 for inputting the first control voltage V1 to the bases from the input terminal T1. The collectors of the transistors 21 and 22 are connected to the electrodes of the capacitor C11, respectively, and the stabilizing resistors 23 and 24 are connected between the emitters of the transistors 21 and 22 and the ground potential VEE. The constant current source 30 is connected between the bases of the transistors 12 and 13 and the ground potential VEE, and inputs the control voltage V2 from the input terminal T2 to each base 31,
Has 32. The collectors of the transistors 31 and 32 are connected to the bases of the transistors 12 and 13, respectively, and the stabilizing resistors 33 and 34 are connected between the emitters of the transistors 31 and 32 and the ground potential VEE. FIG. 3 shows a VC including the voltage controlled oscillator circuit of this embodiment.
It is a block diagram of the PLL system using O. PL in Figure 3
The L system compares the frequencies of the input signal Si and the output signal So of the VCO and outputs a signal according to the phase difference to the LPF, and the output signal of the phase comparator 41 is a DC signal. LPF 42 for converting to the first control voltage V1
And a VCO 4 composed of the voltage controlled oscillator circuit of this embodiment.
3 and the frequency of the output signal So of the VCO 43 and the frequency of the input signal Si, and the second control voltage V2 corresponding to the phase difference
To the VCO.

【0009】次に、図3を参照しつつ図1の動作を説明
する。図1において、トランジスタ12がオン、トラン
ジスタ13がオフのとき、電流Iが抵抗18、トランジ
スタ12、コンデンサ11、トランジスタ22、抵抗2
4を介して接地電位VEEへ流れる。電流Iによってコ
ンデンサ11が充電されると、トランジスタ13のエミ
ッタの電位が低下し、トランジスタ13がオン、トラン
ジスタ12がオフの状態となる。トランジスタ13がオ
ン、トランジスタ12がオフの状態では、電流Iは、そ
れまでと逆方向、即ち、抵抗19、トランジスタ13、
コンデンサ11、トランジスタ21、抵抗23を介し
て、接地電位VEEへ流れる。この電流Iによってコン
デンサ11は、逆方向に充電され、それに伴ない、トラ
ンジスタ12のエミッタの電位が低下し、再びトランジ
スタ12がオン、トランジスタ13がオフの状態に戻
る。以後、同様の動作を繰り返すことによって、図1の
電圧制御発振回路は、発振する。電圧制御発振回路の発
振周波数fは、コンデンサ11を充放電する時間と、ト
ランジスタ14,15及び定電流源30よりなる帰還回
路の遅延時間によって決定される。
Next, the operation of FIG. 1 will be described with reference to FIG. In FIG. 1, when the transistor 12 is on and the transistor 13 is off, the current I is the resistance 18, the transistor 12, the capacitor 11, the transistor 22, and the resistance 2.
4 to the ground potential VEE. When the capacitor 11 is charged by the current I, the potential of the emitter of the transistor 13 decreases, and the transistor 13 is turned on and the transistor 12 is turned off. When the transistor 13 is on and the transistor 12 is off, the current I is in the opposite direction, that is, the resistor 19, the transistor 13,
It flows to the ground potential VEE through the capacitor 11, the transistor 21, and the resistor 23. The current I charges the capacitor 11 in the opposite direction, and accordingly, the potential of the emitter of the transistor 12 decreases, and the transistor 12 returns to the on state and the transistor 13 returns to the off state. After that, by repeating the same operation, the voltage controlled oscillator circuit of FIG. 1 oscillates. The oscillation frequency f of the voltage controlled oscillator circuit is determined by the time for charging and discharging the capacitor 11 and the delay time of the feedback circuit including the transistors 14 and 15 and the constant current source 30.

【0010】図3のLPFで生成された制御電圧V1
は、電流Iを制御してコンデンサ11の充放電時間を制
御し、発振周波数fが変化する。第2の位相比較器44
によって生成された第2の制御電圧V2は、トランジス
タ14,15及び定電流源30よりなる帰還回路の遅延
時間を制御すると共に、トランジスタ11,12のベー
ス電流を制御する。以上のように本実施例では、発振周
波数を制御するための制御電圧V1の他に第2の制御電
圧V2を入力する定電流源30を設けている。制御電圧
V2は、時定数の長いLPFを介さずVCOの出力周波
数fを制御しているので、特に高周波領域における周波
数変化への追従性が改良される。そのため、発振周波数
が安定してPLLシステムへの適したVCOを構成する
ことができる。また、すべて集積化が可能な素子で構成
されているので、回路の小形化が可能となっている。第2の実施例 第2の実施例は、第1の実施例の電圧制御発振回路に、
さらに第3の制御電圧V3に制御される第3の定電流源
50を設けている。図4は、図1における第2の定電流
源と第3の定電流源とが示された回路図である。定電流
源50は、図1のトランジスタ12,13のベースと接
地電位VEE間に第2の定電流源30と並列にそれぞれ
接続され、制御電圧V3を入力端子T3から各ベースに
共通に入力するトランジスタ51,52を有している。
トランジスタ51,52のコレクタがトランジスタ1
2,13のベースにそれぞれ接続され、そのトランジス
タ51,52のエミッタと接地電位VEE間には、安定
化抵抗53,54が接続されている。図4の回路が搭載
された電圧制御発振回路は、図1と同様に、発振し、制
御電圧V1,V2,V3によって発振周波数fが制御さ
れる。ここで、例えば、入力端子T3の電位を一定、即
ち、制御電圧V3を一定電位に固定すると、制御電圧V
2と相俟って、デジタル的な信号の発振周波数を制御す
ることが、容易に可能となる。
A control voltage V1 generated by the LPF of FIG.
Controls the current I to control the charging / discharging time of the capacitor 11, and the oscillation frequency f changes. Second phase comparator 44
The second control voltage V2 generated by controls the delay time of the feedback circuit including the transistors 14 and 15 and the constant current source 30, and also controls the base currents of the transistors 11 and 12. As described above, in this embodiment, the constant current source 30 for inputting the second control voltage V2 in addition to the control voltage V1 for controlling the oscillation frequency is provided. Since the control voltage V2 controls the output frequency f of the VCO without passing through the LPF having a long time constant, the followability to the frequency change is improved especially in the high frequency region. Therefore, the oscillation frequency is stable, and a VCO suitable for the PLL system can be configured. In addition, since all of them are composed of elements that can be integrated, the circuit can be downsized. Second Embodiment The second embodiment is a voltage-controlled oscillator circuit of the first embodiment,
Further, a third constant current source 50 controlled by the third control voltage V3 is provided. FIG. 4 is a circuit diagram showing the second constant current source and the third constant current source in FIG. The constant current source 50 is connected in parallel with the second constant current source 30 between the bases of the transistors 12 and 13 and the ground potential VEE in FIG. 1, and inputs the control voltage V3 from the input terminal T3 to each base in common. It has transistors 51 and 52.
The collector of the transistors 51 and 52 is the transistor 1
Stabilizing resistors 53 and 54 are connected between the emitters of the transistors 51 and 52 and the ground potential VEE, respectively. The voltage controlled oscillator circuit equipped with the circuit of FIG. 4 oscillates similarly to FIG. 1, and the oscillation frequency f is controlled by the control voltages V1, V2 and V3. Here, for example, if the potential of the input terminal T3 is constant, that is, if the control voltage V3 is fixed to a constant potential, the control voltage V3
In combination with 2, it becomes possible to easily control the oscillation frequency of a digital signal.

【0011】第3の実施例 図5は、本発明の電圧制御発振装置の実施例を示す構成
図である。図5の回路は、半導体基板上にモノリシック
に搭載された電圧制御発振装置であり、第1の容量素子
を内蔵して第1の制御電圧V4に応じた発振周波数の信
号Soを出力する電圧制御発振回路100と、その出力
信号Soを入力して内蔵する第2の容量素子の容量値に
応じた第2の制御電圧V5を出力する制御回路110
と、制御電圧V4,V5を重畳して電圧制御発振回路1
00へ出力する重畳用回路120とを備えている。図6
は、図5の制御回路110の一構成例を示す回路図であ
る。図6の回路は、信号Soをベースに入力するエミッ
タフォロワのトランジスタ111と、第1の容量素子と
同一条件下で製造されてトランジスタ111のエミッタ
に接続された第2の容量素子のコンデンサ112と、コ
ンデンサ112と相俟って遅延の生じた遅延信号Sd生
成する抵抗113とを有している。図6の回路は、さら
に、トランジスタ114,115、負荷抵抗117、及
び定電流源116で構成されて信号Sdを差動増幅する
アンプと、LPF118とを設けている。
Third Embodiment FIG. 5 is a block diagram showing an embodiment of the voltage controlled oscillator of the present invention. The circuit of FIG. 5 is a voltage controlled oscillator monolithically mounted on a semiconductor substrate, and has a first capacitive element built therein to output a signal So having an oscillation frequency corresponding to a first control voltage V4. The oscillator circuit 100 and a control circuit 110 which receives the output signal So thereof and outputs a second control voltage V5 corresponding to the capacitance value of the second capacitor element incorporated therein.
And the control voltages V4 and V5 are superposed on each other, and the voltage controlled oscillation circuit 1
00 for outputting to 00. Figure 6
FIG. 6 is a circuit diagram showing a configuration example of control circuit 110 in FIG. 5. The circuit of FIG. 6 includes a transistor 111 of an emitter follower for inputting a signal So to a base, and a capacitor 112 of a second capacitor element manufactured under the same conditions as the first capacitor element and connected to an emitter of the transistor 111. , And a resistor 113 for generating a delayed signal Sd, which is delayed together with the capacitor 112. The circuit of FIG. 6 further includes an amplifier configured by transistors 114 and 115, a load resistor 117, and a constant current source 116 for differentially amplifying the signal Sd, and an LPF 118.

【0012】次に、図7を参照しつつ図5の動作を説明
する。図7は、制御回路110に入力される信号So
と、信号Sdと、制御電圧V5のタイムチャートであ
る。電圧制御発振回路100は、内蔵された第1の容量
素子の容量値に依存した自走周波数の発信をする。自走
周波数の信号Soが出力されると、この信号Soが、制
御回路110のコンデンサ112と抵抗113によっ
て、該信号Soの立ち下がり時間が遅延された信号Sd
とされる。ここで、信号Sdの遅延時間tdは、コンデ
ンサ112と抵抗113の時定数で決まり、コンデンサ
112の容量値C1 に比例した遅延時間となる。コンデ
ンサ112は、電圧制御発振回路100に内蔵された第
1の容量素子と同一構造になっているため、例えば、同
時に製造されたものであれば、コンデンサ112と第1
の容量素子の容量値の比は、製造ロットによらずほぼ一
定となり、第1の容量素子の容量値をCとすると次式で
表すことができる。 C1 =kC 但し、kは比例定数 そのため、差動アンプを介してLPF118から出力さ
れる信号V5は、図7のようになり、その直流成分は、
遅延時間tdに比例、つまり容量値C1 に比例した値と
なる。なお、図7の破線は、容量値C1 の小さな時の信
号レベル示し、実線は、容量値C1 の大きい時の信号レ
ベル示している。図8は、重畳用回路120の出力V6
と、容量値C1 の関係を示す図である。重畳用回路12
0は、制御電圧V4,V5を重畳して電圧制御発振回路
100へ出力する。即ち、容量値C,C1 が大のとき
は、電圧制御発振回路100の第1の制御電圧も大とな
り、発信周波数fが、上がるように制御される。以上の
ように本実施例では、容量値Cの製品毎のばらつきによ
る自走周波数の変動を抑制することが可能なり、外付け
の抵抗値を用いて製造ロット毎に調整する必要が無い。
Next, the operation of FIG. 5 will be described with reference to FIG. FIG. 7 shows a signal So input to the control circuit 110.
3 is a time chart of the signal Sd and the control voltage V5. The voltage controlled oscillator circuit 100 emits a free-running frequency depending on the capacitance value of the built-in first capacitive element. When the signal So of the free-running frequency is output, this signal So is delayed by the capacitor 112 and the resistor 113 of the control circuit 110 so that the fall time of the signal So is delayed.
It is said that Here, the delay time td of the signal Sd is determined by the time constant of the capacitor 112 and the resistor 113, and is a delay time proportional to the capacitance value C 1 of the capacitor 112. Since the capacitor 112 has the same structure as the first capacitive element built in the voltage controlled oscillator circuit 100, if the capacitors 112 are manufactured at the same time, the capacitor 112 and
The capacitance value ratio of the capacitance element is substantially constant irrespective of the manufacturing lot, and can be expressed by the following equation, where C is the capacitance value of the first capacitance element. C 1 = kC However, k is a proportional constant. Therefore, the signal V5 output from the LPF 118 via the differential amplifier is as shown in FIG. 7, and its DC component is
The value is in proportion to the delay time td, that is, in proportion to the capacitance value C 1 . The broken line in FIG. 7 shows the signal level when the capacitance value C 1 is small, and the solid line shows the signal level when the capacitance value C 1 is large. FIG. 8 shows the output V6 of the superposition circuit 120.
When a diagram showing the relationship between the capacitance value C 1. Superimposing circuit 12
0 superimposes the control voltages V4 and V5 and outputs them to the voltage controlled oscillator circuit 100. That is, when the capacitance values C and C 1 are large, the first control voltage of the voltage controlled oscillator circuit 100 also becomes large, and the oscillation frequency f is controlled to increase. As described above, in the present embodiment, it is possible to suppress the fluctuation of the free-running frequency due to the variation of the capacitance value C for each product, and it is not necessary to adjust each manufacturing lot by using the external resistance value.

【0013】第4の実施例 図9は、図5において制御回路110の代わりに使用さ
れる制御回路130である。制御回路130は、信号S
oを入力するインバータ131と、第1の容量素子と同
一条件下で製造されインバータ131の出力端子と接地
電位間に接続された第2の容量素子のコンデンサ132
と、インバータ131の出力端子に直列に接続されたイ
ンバータ133と、インバータ133の出力信号及び信
号Soを入力する排他的論理和回路134と、LPF1
35とで構成されている。次に、図9の制御回路130
の用いられた電圧制御発振装置の動作を図10を参照し
つつ説明する。図10は、信号Soと、排他的論理和回
路134の出力信号Aのレベルを示す図である。
Fourth Embodiment FIG. 9 shows a control circuit 130 used in place of the control circuit 110 in FIG. The control circuit 130 outputs the signal S
An inverter 131 for inputting o and a capacitor 132 of a second capacitance element manufactured under the same conditions as the first capacitance element and connected between the output terminal of the inverter 131 and the ground potential.
An inverter 133 serially connected to the output terminal of the inverter 131; an exclusive OR circuit 134 for inputting the output signal of the inverter 133 and the signal So;
And 35. Next, the control circuit 130 of FIG.
The operation of the voltage controlled oscillator used in the above will be described with reference to FIG. FIG. 10 is a diagram showing the levels of the signal So and the output signal A of the exclusive OR circuit 134.

【0014】図5と同様に、自走周波数の信号Soが出
力されると、この信号Soが、制御回路130のインバ
ータ131によって位相が反転される。インバータ13
1の出力パルスは、コンデンサ132によって遅延さ
れ、さらにインバータ133が、その信号の位相を反転
させる。これによって、信号Soのパルスは、遅延され
て排他的論理和回路134の一方の入力端子へ入力され
る。排他的論理和回路134の他方の入力端子には、信
号Soがそのまま入力され、LPFの出力信号V5は、
図10のように信号Soのパルスの一周期に対して2パ
ルスが、出力されることになる。図10において、破線
は、コンデンサ132の容量値C1 の小さな時の信号レ
ベル示し、実線は、容量値C1 の大きい時の信号レベル
示している。そのため、図9の制御回路130を図5の
制御回路110の代わりに使用しても、容量値C,C1
が大のときは、電圧制御発振回路100の第1の制御電
圧も大となり、発信周波数fが、上がるように制御され
る。以上のように本実施例では、容量値Cの製品毎のば
らつきによる自走周波数の変動を抑制することが可能な
り、外付けの抵抗値を製造ロット毎に調整する必要が無
い。
Similarly to FIG. 5, when the signal So of the free-running frequency is output, the phase of the signal So is inverted by the inverter 131 of the control circuit 130. Inverter 13
The output pulse of 1 is delayed by the capacitor 132, and the inverter 133 inverts the phase of the signal. As a result, the pulse of the signal So is delayed and input to one input terminal of the exclusive OR circuit 134. The signal So is directly input to the other input terminal of the exclusive OR circuit 134, and the output signal V5 of the LPF is
As shown in FIG. 10, two pulses are output for one cycle of the pulse of the signal So. In FIG. 10, the broken line shows the signal level when the capacitance value C 1 of the capacitor 132 is small, and the solid line shows the signal level when the capacitance value C 1 is large. Therefore, even if the control circuit 130 of FIG. 9 is used instead of the control circuit 110 of FIG. 5, the capacitance values C, C 1
Is high, the first control voltage of the voltage controlled oscillator circuit 100 is also high, and the oscillation frequency f is controlled to increase. As described above, in the present embodiment, it is possible to suppress the fluctuation of the free-running frequency due to the variation of the capacitance value C for each product, and it is not necessary to adjust the external resistance value for each manufacturing lot.

【0015】第5の実施例 図11は、図9の制御回路130を変形した制御回路1
40で、排他的論理和回路134の代わりにAND回路
144が設けられ、制御回路140は、図5の電圧制御
発振装置に制御回路として用いられる。制御回路140
は、信号Soを入力するインバータ141と、第1の容
量素子と同一条件下で製造されインバータ141の出力
端子と接地電位間に接続された第2の容量素子のコンデ
ンサ142と、インバータ141の出力端子に直列に接
続されたインバータ143と、インバータ143の出力
信号及び信号Soを入力するAND回路144と、LP
F145とで構成されている。AND回路144の一方
の入力端子には、信号Soがそのまま入力され、AND
回路144の一方の入力端子には、遅延された信号が、
極性反転されて入力される構造となっている。
Fifth Embodiment FIG. 11 shows a control circuit 1 obtained by modifying the control circuit 130 shown in FIG.
At 40, an AND circuit 144 is provided instead of the exclusive OR circuit 134, and the control circuit 140 is used as a control circuit in the voltage controlled oscillator of FIG. Control circuit 140
Is an inverter 141 for inputting the signal So, a capacitor 142 of a second capacitance element manufactured under the same conditions as the first capacitance element and connected between the output terminal of the inverter 141 and the ground potential, and an output of the inverter 141. An inverter 143 connected in series to the terminal, an AND circuit 144 for receiving the output signal of the inverter 143 and the signal So, and an LP
It is composed of F145. The signal So is directly input to one input terminal of the AND circuit 144,
The delayed signal is applied to one input terminal of the circuit 144.
The structure is such that the polarity is inverted and input.

【0016】次に、図11の制御回路140の用いられ
た電圧制御発振装置の動作を図12を参照しつつ説明す
る。図12は、信号Soと、AND回路144の出力信
号Bのレベルを示す図である。第4の実施例と同様に、
自走周波数の信号Soが出力されると、この信号So
が、遅延されてAND回路144の一方の入力端子へ入
力される。AND回路144の他方の入力端子には、信
号Soがそのまま入力され、LPFの出力信号V5は、
図12のように信号Soのパルスの一周期に対して1パ
ルスが、出力されることになる。図12において、破線
は、コンデンサ142の容量値C1 の小さな時の信号レ
ベル示し、実線は、容量値C1 の大きい時の信号レベル
示している。そのため、図11の制御回路140を図5
の制御回路110の代わりに使用しても、容量値C,C
1 が大のときは、電圧制御発振回路100の第1の制御
電圧も大となり、発信周波数fが、上がるように制御さ
れる。以上のように本実施例では、第3,第4の実施例
と同様に、容量値Cの製品毎のばらつきによる自走周波
数の変動を抑制することが可能となり、外付けの抵抗値
を製造ロット毎に調整する必要が無い。
Next, the operation of the voltage controlled oscillator using the control circuit 140 of FIG. 11 will be described with reference to FIG. FIG. 12 is a diagram showing the levels of the signal So and the output signal B of the AND circuit 144. Similar to the fourth embodiment,
When the signal So of the free-running frequency is output, this signal So
Is delayed and input to one input terminal of the AND circuit 144. The signal So is directly input to the other input terminal of the AND circuit 144, and the output signal V5 of the LPF is
As shown in FIG. 12, one pulse is output for one cycle of the pulse of the signal So. In FIG. 12, the broken line shows the signal level when the capacitance value C 1 of the capacitor 142 is small, and the solid line shows the signal level when the capacitance value C 1 is large. Therefore, the control circuit 140 of FIG.
Even if it is used instead of the control circuit 110, the capacitance values C, C
When 1 is large, the first control voltage of the voltage controlled oscillator circuit 100 also becomes large, and the oscillation frequency f is controlled to increase. As described above, in the present embodiment, as in the third and fourth embodiments, it is possible to suppress the fluctuation of the free-running frequency due to the variation in the capacitance value C of each product, and to manufacture the external resistance value. No need to adjust for each lot.

【0017】なお、本発明は、上記実施例に限定されず
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 (1)第3〜第5の実施例において、制御回路110,
130,140は、信号Soを入力しているが、分周器
を介して入力する構成としても、同様の効果を発揮する
ことができる。 (2)第1,第2の実施例において、帰還手段を構成す
るトランジスタ12,13は、MOSトランジスタ等で
構成してもよい。 (3)第2の実施例において、入力端子T3の電位を一
定に固定しているが、入力端子T2の電位を一定にして
入力端子T3を変化させる構成としても同様の効果が発
揮される。
The present invention is not limited to the above embodiment, and various modifications can be made. The following are examples of such modifications. (1) In the third to fifth embodiments, the control circuit 110,
Although the signals So are input to the input terminals 130 and 140, the same effect can be obtained even if the input signals are input via a frequency divider. (2) In the first and second embodiments, the transistors 12 and 13 forming the feedback means may be MOS transistors or the like. (3) In the second embodiment, the potential of the input terminal T3 is fixed to a constant value, but the same effect can be achieved by changing the input terminal T3 while keeping the potential of the input terminal T2 constant.

【0018】[0018]

【発明の効果】以上詳細に説明したように、第1の発明
によれば、電圧制御発振回路にいて、第1の制御電圧が
第1の定電流源を制御し、第2の制御電圧が第2の定電
流源を制御する。これらの第1,第2の定電流源の制御
によって、発振周波数が制御される構成としている。そ
のため、例えばPLLシステムに用いられた場合、位相
の変化に対して追従性がよく、かつ発振周波数の安定し
た電圧制御発振回路とすることができる。第2の発明に
よれば、第3の制御電圧に制御される第3の定電流源
が、第1の発明の第2の定電流源に並列に接続されてい
る。例えば、第3の制御電圧を一定の電位に固定して使
用すると、第2の制御電圧に応じた信号によって発振周
波数が制御されることになる。このため、デジタル信号
によって発振周波数の制御することを容易にしている。
第3の発明によれば、自走発振周波数を決める第1の容
量素子と同一構造の第2の容量素子を用いて、発振周波
数を第1の制御電圧を制御する構成としている。そのた
め、製造ロット毎の自走発振周波数のばらつきを抑制す
ることが可能となり、外部に調整用の端子が不要となっ
て装置の小型か或いは無調整化を可能としている。第1
〜第3の発明では、すべて集積化の可能な素子で構成す
ることができ、回路の大型化をせずに上記効果を実現で
きる。
As described above in detail, according to the first invention, in the voltage controlled oscillator circuit, the first control voltage controls the first constant current source, and the second control voltage is Control the second constant current source. The oscillation frequency is controlled by controlling the first and second constant current sources. Therefore, when used in a PLL system, for example, it is possible to obtain a voltage-controlled oscillation circuit having good followability with respect to a change in phase and a stable oscillation frequency. According to the second invention, the third constant current source controlled by the third control voltage is connected in parallel to the second constant current source of the first invention. For example, when the third control voltage is fixed and used at a constant potential, the oscillation frequency is controlled by the signal according to the second control voltage. Therefore, it is easy to control the oscillation frequency with a digital signal.
According to the third invention, the second capacitive element having the same structure as the first capacitive element that determines the free-running oscillation frequency is used to control the oscillation frequency of the first control voltage. Therefore, it is possible to suppress variations in the free-running oscillation frequency for each manufacturing lot, and it is possible to eliminate the need for an external adjustment terminal and make the apparatus compact or non-adjustable. First
According to the third invention, all the elements can be integrated, and the above effect can be realized without increasing the size of the circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例の電圧制御発振回路を示す回路図
である。
FIG. 1 is a circuit diagram showing a voltage controlled oscillator circuit according to a first embodiment.

【図2】従来の電圧制御発振回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional voltage controlled oscillator circuit.

【図3】図1を用いたPLLシステムを示す構成図であ
る。
FIG. 3 is a configuration diagram showing a PLL system using FIG.

【図4】第2の実施例の第2,第3の定電流源を示す回
路図である。
FIG. 4 is a circuit diagram showing second and third constant current sources of a second embodiment.

【図5】第3の実施例の電圧制御発振装置を示す構成図
である。
FIG. 5 is a configuration diagram showing a voltage controlled oscillator according to a third embodiment.

【図6】図5の制御回路を示す回路図である。6 is a circuit diagram showing a control circuit of FIG.

【図7】図6のタイムチャートである。FIG. 7 is a time chart of FIG.

【図8】図6の重畳用回路の出力と容量値の関係を示す
図である。
8 is a diagram showing a relationship between an output of the superimposing circuit of FIG. 6 and a capacitance value.

【図9】第4の実施例の制御回路を示す回路図である。FIG. 9 is a circuit diagram showing a control circuit of a fourth embodiment.

【図10】図9のタイムチャートである。FIG. 10 is a time chart of FIG.

【図11】第5の実施例の制御回路を示す回路図であ
る。
FIG. 11 is a circuit diagram showing a control circuit of a fifth embodiment.

【図12】図11のタイムチャートである。FIG. 12 is a time chart of FIG.

【符号の説明】[Explanation of symbols]

11 コンデンサ(第1の容量
素子) 12,13 第1,第2のトランジス
タ 13,14 帰還手段 20 第1の定電流源 30 第2の定電流源 100 電圧制御発振回路 110,130,140 制御回路 112,132,142 コンデンサ(第2の容量
素子) V1,V4 第1の制御電圧 V2,V5 第2の制御電圧 V3 第3の制御電圧
11 Capacitor (First Capacitance Element) 12, 13 First and Second Transistors 13, 14 Feedback Means 20 First Constant Current Source 30 Second Constant Current Source 100 Voltage Controlled Oscillation Circuit 110, 130, 140 Control Circuit 112, 132, 142 capacitors (second capacitance elements) V1, V4 first control voltage V2, V5 second control voltage V3 third control voltage

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 エミッタ同志がコンデンサを介して接続
された第1,第2のトランジスタと、 前記第1,第2のトランジスタのコレクタ電位に基づく
ベース電流を該第2,第1のトランジスタのベースへそ
れぞれ供給する帰還手段と、 前記第1,第2のトランジスタのエミッタと接地電位間
に接続され、第1の制御電圧に基づき前記コンデンサの
充放電電流を制御する第1の定電流源回路とを備え、 前記第1の制御電圧に応じた発振周波数の信号を出力す
る電圧制御発振回路において、 前記第1,第2のトランジスタのベースと接地電位間に
接続され、第2の制御電圧に基づき前記ベース電流を制
御する第2の定電流源を設けたことを特徴とする電圧制
御発振回路。
1. A first and a second transistor whose emitters are connected to each other through a capacitor, and a base current based on a collector potential of the first and the second transistor, and a base current of the second and the first transistor. And a first constant current source circuit that is connected between the emitters of the first and second transistors and the ground potential and that controls the charging / discharging current of the capacitor based on a first control voltage. A voltage-controlled oscillation circuit that outputs a signal having an oscillation frequency according to the first control voltage, wherein the voltage-controlled oscillation circuit is connected between the bases of the first and second transistors and a ground potential and is based on a second control voltage. A voltage controlled oscillator circuit comprising a second constant current source for controlling the base current.
【請求項2】 請求項1記載の電圧制御発振回路におい
て、 前記第2の定電流源と並列に接続され、第3の制御電圧
に基づき前記ベース電流を制御する第3の定電流源を設
けたことを特徴とする電圧制御発振回路。
2. The voltage controlled oscillator circuit according to claim 1, further comprising a third constant current source connected in parallel with the second constant current source and controlling the base current based on a third control voltage. A voltage controlled oscillator circuit characterized in that
【請求項3】 自走周波数が決まる第1の容量素子を有
し、入力された第1の制御電圧に応じた発振周波数の信
号を出力する電圧制御発振回路が、半導体基板上にモノ
リシックに搭載された電圧制御発振装置において、 前記基板上に形成された前記第1の容量素子と同一構造
の第2の容量素子を有し、前記電圧制御発振回路の出力
に基づき該第2の容量素子の容量値に応じた第2の制御
電圧を生成する制御回路を設け、前記第2の制御電圧を
前記第1の制御電圧に重畳させて前記電圧制御発振回路
に入力する構成にしたことを特徴とする電圧制御発振装
置。
3. A voltage controlled oscillator circuit, which has a first capacitive element whose free-running frequency is determined and which outputs a signal of an oscillation frequency according to an input first control voltage, is monolithically mounted on a semiconductor substrate. In the above voltage-controlled oscillation device, a second capacitance element having the same structure as the first capacitance element formed on the substrate is provided, and the second capacitance element of the second capacitance element is formed based on the output of the voltage-controlled oscillation circuit. A control circuit for generating a second control voltage according to a capacitance value is provided, and the second control voltage is superimposed on the first control voltage and input to the voltage controlled oscillation circuit. Voltage controlled oscillator.
JP5127193A 1993-05-28 1993-05-28 Voltage controlled oscillation circuit and voltage controlled oscillator Withdrawn JPH06338767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5127193A JPH06338767A (en) 1993-05-28 1993-05-28 Voltage controlled oscillation circuit and voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5127193A JPH06338767A (en) 1993-05-28 1993-05-28 Voltage controlled oscillation circuit and voltage controlled oscillator

Publications (1)

Publication Number Publication Date
JPH06338767A true JPH06338767A (en) 1994-12-06

Family

ID=14954000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5127193A Withdrawn JPH06338767A (en) 1993-05-28 1993-05-28 Voltage controlled oscillation circuit and voltage controlled oscillator

Country Status (1)

Country Link
JP (1) JPH06338767A (en)

Similar Documents

Publication Publication Date Title
US5359298A (en) VCO having voltage-to-current converter and PLL using same
JPH0289422A (en) Voltage controlled oscillating circuit
US5793257A (en) Oscillator having switching capacitors and phase-locked loop employing same
US6255872B1 (en) Charge pump circuit for PLL
JPH02262714A (en) Duty control circuit device
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
JPH01106525A (en) Frequency generation circuit apparatus
US4595887A (en) Voltage controlled oscillator suited for being formed in an integrated circuit
US7449973B2 (en) Semiconductor circuit for reducing flicker noise
JPH06338767A (en) Voltage controlled oscillation circuit and voltage controlled oscillator
US6320458B1 (en) Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements
JP2001024485A (en) Pll circuit
JP3534379B2 (en) Amplitude controlled oscillator
JPH11274902A (en) Waveform-shaping circuit
JP2737747B2 (en) Voltage controlled oscillator
JP2000013220A (en) Phase locked loop circuit
WO2023247081A1 (en) Phase-locked loop
CN117397169A (en) Sensor interface circuit and sensor module
JPH037417A (en) Oscillation circuit
JPH1013153A (en) Voltage-controlled oscillator
JP3299367B2 (en) Pulse generation circuit
JP2000004155A (en) Pll device
JP3224870B2 (en) Frequency modulation circuit
JP3794080B2 (en) PLL circuit
JPS62603B2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801