JPH06335243A - Power supply device - Google Patents

Power supply device

Info

Publication number
JPH06335243A
JPH06335243A JP5118411A JP11841193A JPH06335243A JP H06335243 A JPH06335243 A JP H06335243A JP 5118411 A JP5118411 A JP 5118411A JP 11841193 A JP11841193 A JP 11841193A JP H06335243 A JPH06335243 A JP H06335243A
Authority
JP
Japan
Prior art keywords
voltage
output
power supply
supply device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5118411A
Other languages
Japanese (ja)
Other versions
JP3100797B2 (en
Inventor
Shunichi Komatsu
俊一 小松
Kazuto Watanabe
和人 渡辺
Atsushi Asayama
厚 朝山
Tetsushi Saito
哲史 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP05118411A priority Critical patent/JP3100797B2/en
Publication of JPH06335243A publication Critical patent/JPH06335243A/en
Application granted granted Critical
Publication of JP3100797B2 publication Critical patent/JP3100797B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To prevent a switching element from being turned off due to erroneous operation by stopping a protective function against overcurrent while surge noise is generated in the current of the switching element in synchronization with the ON/OFF signal of the switching element and generating a delay signal with an ON period which is shorter than the ON period of the ON/OFF signal. CONSTITUTION:A PWM output circuit 8 operates so that the flyback pulse width becomes constant during the OFF period of a transistor Tr1 and performs frequency control operation for making constant OFF period and varying the pulse width of ON period according to a feedback voltage. Then, the deviation width of timing is controlled by delay circuits 5 and 15 to prevent an overcurrent limiter function from functioning on turn-on/turn-off, thus preventing an overcurrent protection function from functioning by a logic circuit 4, namely an overcurrent protection function change-over means, while the surge noise is generated and preventing the transistor Tr1 from being turned off by an erroneous operation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電源装置に関するもの
である。特に電子写真方法を用いた複写機、プリンター
等、画像形成装置に適する高圧出力を有する電源装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device. In particular, the present invention relates to a power supply device having a high voltage output suitable for an image forming apparatus such as a copying machine and a printer using an electrophotographic method.

【0002】[0002]

【従来の技術】図14は、従来の電源装置の一例を示す
回路図である。
2. Description of the Related Art FIG. 14 is a circuit diagram showing an example of a conventional power supply device.

【0003】従来、低圧出力及び高圧出力を一つのトラ
ンスにより生成する電源装置においては、図14に示す
ように、コントロール回路30からのパルス信号をトラ
ンス24を介して、駆動回路25に供給し、スイッチン
グトランジスタ27をスイッチング動作させ、出力負荷
が必要とするエネルギーをトランス26を介して供給し
ている。
Conventionally, in a power supply device which generates a low voltage output and a high voltage output by one transformer, as shown in FIG. 14, a pulse signal from a control circuit 30 is supplied to a drive circuit 25 via a transformer 24. The switching transistor 27 is switched to supply the energy required by the output load through the transformer 26.

【0004】一つのトランス26により、低圧出力52
及び高圧出力53を生成する電源回路に於いては、低圧
出力52の電圧をコントロール回路39により、一定電
圧になるように制御する。このため、高圧出力53電圧
の制御は、電圧比較器43等によりトランジスタ34を
オン,オフして、スイッチングトランジスタ27のスイ
ッチング動作とは無関係に制御して、一定電圧になるよ
うに制御している。
Low voltage output 52 by one transformer 26
In the power supply circuit that generates the high voltage output 53, the voltage of the low voltage output 52 is controlled by the control circuit 39 to be a constant voltage. Therefore, the voltage of the high-voltage output 53 is controlled by turning on and off the transistor 34 by the voltage comparator 43 and the like, irrespective of the switching operation of the switching transistor 27, so that the voltage becomes a constant voltage. .

【0005】カラー複写機、カラープリンターの現像を
終えた感光ドラム上のトナー粉像の転写紙への転写プロ
セスにはコロナ帯電が用いられ、コロナワイヤーには概
略、6〜9KV、0.1〜1mAの定電流電源によって
給電されていた。
Corona charging is used in the process of transferring the toner powder image on the photosensitive drum, which has been developed by a color copying machine or a color printer, to the transfer paper, and the corona wire is generally 6-9 KV, 0.1-0.1. It was powered by a 1 mA constant current power supply.

【0006】また、正負両極性の出力電圧発生手段とし
ては、正負の電源をシリーズ接続し、出力レンジの小さ
い極性側を固定出力とし、逆極性側を可変にして必要な
正負の出力レンジをカバーするようにしたものが普通で
あった。
As the output voltage generating means for both positive and negative polarities, positive and negative power supplies are connected in series, the polarity side having a small output range is a fixed output, and the reverse polarity side is variable to cover the required positive and negative output ranges. It was normal to do so.

【0007】そして、従来の電源装置では、スイッチン
グ素子の過電流検出の方法は、コレクタ(ドレイン)に
流れる電流を検知し、これが一定値を越えたら、ドライ
ブを停止又は間欠発振させるという構成になっている。
In the conventional power supply device, the method of detecting the overcurrent of the switching element is such that the current flowing through the collector (drain) is detected, and when the current exceeds a certain value, the drive is stopped or intermittent oscillation is performed. ing.

【0008】すなわち、スイッチング素子のゲート(ベ
ース)に加えられる信号がオンであってもオフであって
も無関係に、一定値を越えたら、そのまま即座にスイッ
チング素子をオフさせるような構成になっている。
That is, regardless of whether the signal applied to the gate (base) of the switching element is on or off, the switching element is immediately turned off as soon as it exceeds a certain value. There is.

【0009】[0009]

【発明が解決しようとする課題】ところが、上記のスイ
ッチング素子過電流検出の方法では、例えば抵抗で電流
検出を行う場合、抵抗器のインダクタンス成分のため、
ターンオン時やターンオフ時にサージノイズが発生す
る。このサージのため、過電流保護回路が誤動作すると
いう欠点があった。
However, in the above-described switching element overcurrent detection method, for example, when the current is detected by the resistor, the inductance component of the resistor causes
Surge noise occurs at turn-on and turn-off. This surge has a drawback that the overcurrent protection circuit malfunctions.

【0010】特に発振周波数が高くなってくると、抵抗
検出以外でも、この欠点が顕著になるといった問題があ
った。
Particularly, when the oscillation frequency becomes high, there is a problem that this defect becomes remarkable other than the resistance detection.

【0011】そして、図14に示す前記従来例では、高
圧出力電圧の制御をスイッチングトランジスタ27のス
イッチング動作とは無関係に、高圧制御用トランジスタ
34をオン,オフして行っている。このため、高圧制御
用トランジスタ34のオン,オフ時に、高圧制御用トラ
ンジスタ34のスイッチングロスがかなり発生する。こ
れにより、電源装置の効率低下及び発熱があり、電源装
置全体の信頼性の低下及び大型化の問題があった。
In the conventional example shown in FIG. 14, the high voltage output voltage is controlled by turning on and off the high voltage control transistor 34 regardless of the switching operation of the switching transistor 27. Therefore, when the high voltage control transistor 34 is turned on and off, a considerable switching loss of the high voltage control transistor 34 occurs. As a result, the efficiency of the power supply device is reduced and heat is generated, and there is a problem that the reliability of the power supply device as a whole is reduced and the power supply device is enlarged.

【0012】本発明は、上記従来技術の問題点を解消す
るためになされたもので、高圧出力電圧の制御を行うた
めの高圧制御トランジスタのオン,オフを、スイッチン
グトランジスタの制御とは無関係に行っているために起
こる、高圧制御トランジスタのロスによる電源装置の効
率低下及び発熱をなくすことを目的にしており、これに
より、高信頼性,高効率,小型化の電源装置を実現する
ものである。
The present invention has been made to solve the above-mentioned problems of the prior art. The high voltage control transistor for controlling the high voltage output voltage is turned on and off independently of the control of the switching transistor. The purpose of the present invention is to eliminate the efficiency reduction and heat generation of the power supply device due to the loss of the high-voltage control transistor, which is caused by the loss of power, thereby realizing a highly reliable, highly efficient and miniaturized power supply device.

【0013】そして近年、カラー画質改善のために転写
プロセスの見直しが計られ、コロナ帯電から接触帯電に
切換えられている。
In recent years, the transfer process has been reviewed to improve color image quality, and corona charging has been switched to contact charging.

【0014】感光ドラム上のトナーを転写紙に吸引させ
るために、転写紙の裏側にマイラフィルムを介して転写
ブラシを当接させ、転写ブラシにトナーと逆極性の高電
圧を印加させるものである。同一転写紙上にイエロー,
マゼンタ,シアン,ブラックの4色のトナーを転写する
ために、印加電圧は転写回数を重ねるごとにステップ状
に上昇する。
In order to attract the toner on the photosensitive drum to the transfer paper, a transfer brush is brought into contact with the back side of the transfer paper via a mylar film, and a high voltage having a polarity opposite to that of the toner is applied to the transfer brush. . Yellow on the same transfer paper,
In order to transfer the four color toners of magenta, cyan, and black, the applied voltage increases stepwise as the number of times of transfer increases.

【0015】4色目には10kVを越えるようになるた
め、リーク等の悪影響が発生するようになる。これを防
ぐために、印加電圧を正負両極性にして印加電圧の絶対
値の最大値を半分にするようにしている。
Since the fourth color exceeds 10 kV, adverse effects such as leakage will occur. In order to prevent this, the applied voltage has both positive and negative polarities so that the maximum absolute value of the applied voltage is halved.

【0016】すなわち、1色目の転写を行う前に転写紙
に負の高電圧を印加しておき、4色目に概略、スタート
時の負の高電圧と等しいレベルの正の高電圧が印加され
るようにするものである。
That is, a negative high voltage is applied to the transfer paper before the transfer of the first color, and a positive high voltage of the same level as the negative high voltage at the start is applied to the fourth color. To do so.

【0017】本発明の目的の一つは、かかる転写プロセ
スに必要な正負両極性の高電圧電源を提供するものであ
る。特に従来の正負両極性の電圧発生手段では、可変出
力側の電源の出力レンジが大幅に広くなって、コストア
ップ,大型化,信頼性低下していたのを防ぐものであ
る。
One of the objects of the present invention is to provide a positive and negative bipolar high voltage power supply required for such a transfer process. Particularly, in the conventional positive / negative bipolar voltage generating means, the output range of the power source on the variable output side is significantly widened, which prevents cost increase, size increase, and reliability decrease.

【0018】本発明は、上記従来技術の問題点を解消す
るために成されたもので、より確実に出力を制御でき、
複写機、プリンター等の画像形成装置に適した電源装置
の提供を目的とするものである。
The present invention has been made to solve the above-mentioned problems of the prior art, and the output can be controlled more reliably.
An object of the present invention is to provide a power supply device suitable for an image forming apparatus such as a copying machine and a printer.

【0019】[0019]

【課題を解決するための手段】このため、この発明に係
る電源装置は、トランスの2次側出力電圧に対応して1
次側のスイッチング素子のオン/オフ時間を計算しコン
バータトランスの1次側の励磁期間を制御する制御手段
を備え複数の2次側出力のうち少なくとも一つを所定の
電圧に制御する電源装置であって、前記スイッチング素
子の電流検出をする電流検出手段と、該電流検出手段に
より検出した値を指定値と比較する比較手段と、前記制
御手段からのスイッチング素子のオン/オフ信号に同期
し、かつ同信号のオン期間より短いオン期間を有する遅
延信号を生成する遅延信号生成手段と、前記比較手段の
出力と前記遅延信号とを入力する論理積回路と、該論理
積回路の出力に応じて前記スイッチング素子をオフする
過電流保護手段とを備えたことを特徴とする構成によっ
て、前記の目的を達成しようとするものである。
For this reason, the power supply device according to the present invention corresponds to the secondary side output voltage of the transformer.
A power supply device for controlling at least one of a plurality of secondary outputs to a predetermined voltage, comprising control means for calculating an on / off time of a secondary switching element and controlling an excitation period of a primary side of a converter transformer. There, current detection means for detecting the current of the switching element, comparison means for comparing the value detected by the current detection means with a designated value, and in synchronization with the ON / OFF signal of the switching element from the control means, And a delay signal generating means for generating a delay signal having an ON period shorter than the ON period of the same signal, an AND circuit for inputting the output of the comparing means and the delayed signal, and an output of the AND circuit The present invention is intended to achieve the above object by a configuration including an overcurrent protection means for turning off the switching element.

【0020】[0020]

【作用】上記構成により、スイッチング素子の電流にサ
ージノイズが発生している期間は、遅延信号生成手段か
らの遅延信号を入力する論理積回路により過電流保護手
段は機能しないよう制御されるので、誤動作によるスイ
ッチング素子のオフを防止できる。即ち、過電流保護機
能の切替え手段としての作用をも有している。
With the above structure, during the period when surge noise is generated in the current of the switching element, the AND circuit for inputting the delay signal from the delay signal generation means controls the overcurrent protection means so that it does not function. It is possible to prevent the switching element from being turned off due to a malfunction. That is, it also functions as a switching means for the overcurrent protection function.

【0021】そして、制御手段自体がスイッチング素子
のオン/オフのドライブ信号のタイミングを生成し掌握
しているので上記過電流保護機能の切替えを容易・確実
に行うことができる。
Since the control means itself generates and controls the timing of the drive signal for turning on / off the switching element, the overcurrent protection function can be switched easily and reliably.

【0022】[0022]

【実施例】本発明に係る電源装置を実施例により説明す
る。
EXAMPLES A power supply device according to the present invention will be described by way of examples.

【0023】(第1実施例)図1は第1実施例のブロッ
ク図であり、同図を参照して第1実施例の構成を説明す
る。ACライン入力電圧1を整流・平滑した+出力はト
ランスT1のN1巻線の一端に接続される。またN1巻
線の他端はスイッチングトランジスタ(本実施例ではF
ET)Tr1のドレインに接続され、スイッチングトラ
ンジスタTr1(以下、トランジスタTr1という)の
ソースは整流・平滑の−出力に接続される。またトラン
ジスタTr1のドレインとソース間には共振コンデンサ
C2が挿入される。これは、N1巻線のインダクタンス
と共振して、効率的にトランスT1の2次側に電力を伝
達するためのものである。トランジスタTr1を駆動す
るパルス信号はパルス幅変調(以下、PWMという)出
力回路8により生成され、ドライブ回路3を介してトラ
ンジスタTr1のゲートを駆動する。なお、本実施例で
はPWM出力回路8は2次側に置かれるためドライブ回
路3は絶縁手段を含む。
(First Embodiment) FIG. 1 is a block diagram of the first embodiment, and the configuration of the first embodiment will be described with reference to FIG. The + output obtained by rectifying and smoothing the AC line input voltage 1 is connected to one end of the N1 winding of the transformer T1. The other end of the N1 winding is a switching transistor (in this embodiment, F
ET) Tr1 is connected to the drain, and the source of the switching transistor Tr1 (hereinafter referred to as transistor Tr1) is connected to the rectified / smoothed-output. Further, a resonance capacitor C2 is inserted between the drain and the source of the transistor Tr1. This is to resonate with the inductance of the N1 winding and efficiently transmit the power to the secondary side of the transformer T1. A pulse signal for driving the transistor Tr1 is generated by a pulse width modulation (hereinafter referred to as PWM) output circuit 8 and drives the gate of the transistor Tr1 via the drive circuit 3. In this embodiment, since the PWM output circuit 8 is placed on the secondary side, the drive circuit 3 includes an insulating means.

【0024】トランスT1の二次巻線N2の出力は、ダ
イオードD1,D2、インダクタンスL1、コンデンサ
C2により整流・平滑され、出力2として出力される。
トランスT1の二次巻線N3巻線の出力は、ダイオード
D3、コンデンサC3により整流・平滑され、出力1と
して出力される。そして、この出力1が制御系にフィー
ドバックされ、PWM制御が行われる。なお、本実施例
では2次側制御回路へは別の補助電源(図示せず)より
電源を供給している。
The output of the secondary winding N2 of the transformer T1 is rectified and smoothed by the diodes D1 and D2, the inductance L1 and the capacitor C2, and output as output 2.
The output of the secondary winding N3 of the transformer T1 is rectified and smoothed by the diode D3 and the capacitor C3 and output as output 1. Then, this output 1 is fed back to the control system, and PWM control is performed. In this embodiment, the secondary side control circuit is supplied with power from another auxiliary power supply (not shown).

【0025】7は出力1の値を中央演算処理装置(以
下、CPUという)14に取り込むA/D変換回路、6
はCPU14の発振回路、10,11はCPU14のた
めのメモリーRAM,ROMである。12はPWM制御
を行う際のオン/オフ時間を決定するためのダウンカウ
ンターで、この初期値を変化させることにより時間及び
時間比率を制御する。
Reference numeral 7 denotes an A / D conversion circuit for taking the value of the output 1 into a central processing unit (hereinafter referred to as CPU) 14, 6
Are oscillation circuits of the CPU 14, and 10 and 11 are memory RAM and ROM for the CPU 14. Reference numeral 12 is a down counter for determining the on / off time when performing PWM control, and controls the time and the time ratio by changing this initial value.

【0026】13はパルス幅変調(PWM)制御計算回
路で、A/D変換回路7で取り込んだ出力電圧、及びそ
の他、例えば入力電圧、出力のタイミング制御、例えば
複写機の場合にはコピー中のシーケンスコントロール等
のパラメーターをもとに、トランジスタTr1のオン/
オフ時間を計算する。
Reference numeral 13 denotes a pulse width modulation (PWM) control calculation circuit, which outputs the output voltage taken in by the A / D conversion circuit 7, and other factors such as input voltage and output timing control, for example, in the case of a copying machine, during copying. Based on parameters such as sequence control, turn on / off transistor Tr1.
Calculate the off time.

【0027】8はPWM出力回路であり、PWM制御計
算回路13で計算された値をもとに、トランジスタTr
1をドライブする。5および15は遅延回路であり、ト
ランジスタTr1のドライブ信号とは少しタイミングが
ずれた信号を生成する。この信号のずれで、過電流保護
回路の誤動作を防ぐ。
Reference numeral 8 denotes a PWM output circuit, which is based on the value calculated by the PWM control calculation circuit 13
Drive 1 Reference numerals 5 and 15 are delay circuits, which generate signals whose timings are slightly different from the drive signal of the transistor Tr1. This signal shift prevents malfunction of the overcurrent protection circuit.

【0028】4は論理積回路(以下、AND回路とい
う)であり、コンパレータQ1の出力がハイの状態すな
わち過電流が流れている状態と、ドライブ信号とは少し
タイミングがずれた信号が来ている状態すなわち電流サ
ージを拾わないタイミング信号が来ている状態とが、同
時に起きた場合のみ、その出力がハイ(High:以
下、Hと記す)となるAND回路である。
Reference numeral 4 denotes an AND circuit (hereinafter referred to as an AND circuit), which outputs a signal whose timing is slightly different from the drive signal when the output of the comparator Q1 is high, that is, when an overcurrent flows. This is an AND circuit whose output becomes high (High: hereinafter, referred to as H) only when the state, that is, the state in which a timing signal that does not pick up a current surge comes, occurs at the same time.

【0029】9はAND回路4の出力がハイの場合、P
WM回路8の出力を停止させるための、ラッチ型出力停
止回路である。R2,R3はコンパレータQ1のリファ
レンス電圧を決定するための抵抗、R1は過電流検出用
の抵抗である。
Reference numeral 9 indicates P when the output of the AND circuit 4 is high.
This is a latch-type output stop circuit for stopping the output of the WM circuit 8. R2 and R3 are resistors for determining the reference voltage of the comparator Q1, and R1 is a resistor for detecting overcurrent.

【0030】次に本実施例の動作を説明する。Next, the operation of this embodiment will be described.

【0031】図2は第1実施例のタイミングチャートで
あり、(a)から(g)までの各ポイントを図1中のポ
イントと対応させてある。但し、(a)から(e)まで
は本実施例、(f)および(g)は従来例である。
FIG. 2 is a timing chart of the first embodiment, in which points (a) to (g) are associated with the points in FIG. However, (a) to (e) are the present embodiment, and (f) and (g) are the conventional examples.

【0032】図2(a)はPWM出力回路8の出力から
のトランジスタTr1のゲート電圧であり、N3巻線出
力1が所定値より低い場合はトランジスタTr1のON
期間(本図においてはHの期間)を長くし、所定値より
高い場合はトランジスタTr1のON期間を短くするよ
うに動作する。
FIG. 2A shows the gate voltage of the transistor Tr1 from the output of the PWM output circuit 8. When the N3 winding output 1 is lower than a predetermined value, the transistor Tr1 is turned on.
The period (H period in this figure) is lengthened, and when it is higher than a predetermined value, the ON period of the transistor Tr1 is shortened.

【0033】トランジスタTr1がONの期間、N3巻
線には−電圧が発生しておりダイオードD3は非導通で
ありN3巻線を介してのエネルギーの放出はなく、1次
インダクタンスに電磁エネルギーを蓄積する。そしてト
ランジスタTr1がOFFすると、N1巻線にはフライ
バックパルスが発生すると同時にN3巻線の電圧波形も
反転し、ダイオードD3が導通することで1次インダク
タンスに蓄積されたエネルギーを2次側に放出する。な
お、このフライバックパルスは1次インダクタンスと共
振コンデンサC2及び巻線容量で決まるパルス幅を持
つ。
While the transistor Tr1 is ON, a negative voltage is generated in the N3 winding, the diode D3 is non-conducting, no energy is released through the N3 winding, and electromagnetic energy is stored in the primary inductance. To do. Then, when the transistor Tr1 is turned off, a flyback pulse is generated in the N1 winding, the voltage waveform of the N3 winding is inverted at the same time, and the diode D3 is turned on to release the energy stored in the primary inductance to the secondary side. To do. The flyback pulse has a pulse width determined by the primary inductance, the resonance capacitor C2, and the winding capacitance.

【0034】PWM出力回路8は、トランジスタTr1
のOFF期間は前記フライバックパルス幅が一定になる
ように動作する。これは、電圧波形がゼロレベルのとき
にトランジスタTr1をONさせるゼロ電位スイッチン
グにより、スイッチングロスをなくすためである。即
ち、OFF期間は一定で、ON期間のパルス幅を可変す
るという周波数制御動作を行っている。
The PWM output circuit 8 includes a transistor Tr1.
During the OFF period of, the flyback pulse width is kept constant. This is to eliminate switching loss by zero potential switching that turns on the transistor Tr1 when the voltage waveform is at the zero level. That is, the OFF period is constant, and the frequency control operation of varying the pulse width of the ON period is performed.

【0035】図2(b)はトランジスタTr1のドレイ
ン電流波形(リミッタ無しの場合)を示す。(b)にお
いて、1個目のオンと2個目のオンは過電流リミッタを
かけなくてもよい状態の電流波形、3個目のオンは負荷
に何らかの過電流が流れ、過電流リミッタをかけなけれ
ばいけない状態の電流波形、についてそれぞれ示してあ
る。
FIG. 2B shows a drain current waveform of the transistor Tr1 (without a limiter). In (b), the first ON and the second ON are current waveforms in a state in which the overcurrent limiter does not need to be applied, and the third ON is some overcurrent flows to the load and the overcurrent limiter is applied. The current waveforms in the states that must be shown are shown respectively.

【0036】図2(c)は、AND回路4の入力2で、
この信号のタイミングは、(a)の信号のタイミングよ
りも、ターンオンの時でt1だけ、ターンオフの時でt
2だけずれている。このずれがあるため、コンパレータ
Q1がオンすなわちAND回路4の入力1がHになった
としても、入力2がロー(LOW:以下、Lと記す)で
あるので、出力はオンしない。
FIG. 2C shows the input 2 of the AND circuit 4,
The timing of this signal is t1 at the time of turn-on and t at the time of turn-off than the timing of the signal in (a).
It is off by 2. Due to this shift, even if the comparator Q1 is turned on, that is, the input 1 of the AND circuit 4 becomes H, the output is not turned on because the input 2 is low (LOW: hereinafter referred to as L).

【0037】即ち、リミッタ機能を、ターンオン/ター
ンオフ時のみ機能しないように作用する。これにより、
ターンオン/ターンオフ時のドレイン電流のサージによ
り、過電流リミッタが誤動作するのを防ぐことが可能で
ある。ただし、ずれ幅が大きくなり過ぎると、本来過電
流リミッタをかけなければいけないのにかからなくなる
ため、このずれ幅の設定には注意が必要である。
That is, the limiter function acts so that it does not function only during turn-on / turn-off. This allows
It is possible to prevent the overcurrent limiter from malfunctioning due to the surge of drain current at turn-on / turn-off. However, if the deviation width becomes too large, it will not be necessary to apply the overcurrent limiter originally, so it is necessary to be careful in setting the deviation width.

【0038】上記のタイミングのずれ幅の制御は、5,
15に示す遅延回路1,2で行う。このずれ幅制御及び
ずれ幅計算は、CPU14自身がその計算に必要なタイ
ミングデータを所有しているので、簡単にできる。
The control of the above-mentioned timing deviation width is performed by
The delay circuits 1 and 2 shown in FIG. The deviation width control and the deviation width calculation can be easily performed because the CPU 14 owns the timing data necessary for the calculation.

【0039】図2(d)には、3個目のオン時の過電流
で、AND回路4の出力がHになった様子を示す。1個
目のオンや2個目のオン時の電流では、サージを拾わな
いので、AND回路4の出力はHにはならない。
FIG. 2 (d) shows a state in which the output of the AND circuit 4 becomes H due to the overcurrent when the third transistor is turned on. Since the surge is not picked up by the first ON current and the second ON current, the output of the AND circuit 4 does not become H.

【0040】図2(e)では、AND回路出力(d)の
信号を受けて、ドレイン電流にリミッタがかかった様子
を示す。
FIG. 2E shows how the drain current is limited by the signal from the AND circuit output (d).

【0041】ここで、従来例の動作を図2(f),
(g)を参照して説明する。従来例では、AND回路4
がない。このため、コンパレータQ1がオンすると、即
座に過電流リミッタがかかって、出力が停止してしま
う。(f),(g)では、1個目のオン時に、ドレイン
電流のサージで、過電流リミッタ機能が誤動作してしま
い、ラッチ型出力停止回路9が動作してしまう様子を示
す。
Here, the operation of the conventional example is shown in FIG.
This will be described with reference to (g). In the conventional example, the AND circuit 4
There is no. Therefore, when the comparator Q1 is turned on, the overcurrent limiter is immediately applied and the output is stopped. In (f) and (g), when the first switch is turned on, the surge of the drain current causes the overcurrent limiter function to malfunction and the latch-type output stop circuit 9 to operate.

【0042】上記構成と制御により、サージノイズが発
生している期間は、論理積回路4、即ち過電流保護機能
切替え手段により、過電流保護機能が機能しないように
なっているので、誤動作によるスイッチングトランジス
タTr1のオフを防止できる。
With the above configuration and control, during the period when surge noise is generated, the AND circuit 4, that is, the overcurrent protection function switching means, prevents the overcurrent protection function from functioning. It is possible to prevent the transistor Tr1 from turning off.

【0043】そして、CPU14自身がオン/オフのド
ライブ信号のタイミングを把握しているため、上記の過
電流保護機能の切り替えは簡単・確実に行える。即ちオ
ン/オフのドライブ信号のタイミングを拾ってくる別回
路を設ける必要がないため、簡単な回路構成にて実現す
ることができる。
Since the CPU 14 itself knows the timing of the ON / OFF drive signal, the switching of the overcurrent protection function can be easily and surely performed. That is, since it is not necessary to provide another circuit for picking up the timing of the on / off drive signal, it can be realized with a simple circuit configuration.

【0044】(第2実施例)図3は第2実施例のブロッ
ク図である。第1実施例と同一または相当部分は同一符
号で示してあり、重複説明を省略する。
(Second Embodiment) FIG. 3 is a block diagram of the second embodiment. The same or corresponding parts as those in the first embodiment are designated by the same reference numerals, and the duplicated description will be omitted.

【0045】第1実施例では、PWM出力回路が一つだ
ったのに対して、第2実施例では、二つのPWM出力回
路8,16を備えており、第1実施例では、AND回路
4の入力2へのタイミングとドライバー3へのタイミン
グとのずれを、PWM出力回路8からの同一信号を遅延
回路1(15)および遅延回路2(5)に入力し、両回
路の遅延のずれで行っていたが、第2実施例では、2つ
のPWM出力回路(8,16)でそれぞれ独立に行う構
成となっている。
The first embodiment has one PWM output circuit, whereas the second embodiment has two PWM output circuits 8 and 16. In the first embodiment, the AND circuit 4 is provided. The same signal from the PWM output circuit 8 is input to the delay circuit 1 (15) and the delay circuit 2 (5) as the deviation between the timing of the input 2 and the timing of the driver 3, and However, in the second embodiment, the two PWM output circuits (8, 16) are configured to perform each independently.

【0046】第2実施例は第1実施例に比較すると、遅
延回路が必要なくなるという利点があるが、PWM制御
計算回路13の負担が大きくなる。
Compared to the first embodiment, the second embodiment has the advantage that the delay circuit is not necessary, but the load on the PWM control calculation circuit 13 is heavy.

【0047】(第3実施例)第3実施例のブロック図で
あり、第1実施例と同一または相当部分は同一符号で示
してあり、重複説明を省略する。
(Third Embodiment) FIG. 9 is a block diagram of a third embodiment, in which the same or corresponding parts as in the first embodiment are designated by the same reference numerals, and the duplicated description will be omitted.

【0048】第1実施例では、電流検出に抵抗R1を用
いていたのに対して、第3実施例では、カレントトラン
ス17を用いた構成となっており、第3実施例は上記構
成により、ドライバー回路3での絶縁が不要になるとい
う利点がある。そして、第1実施例の抵抗検出に比較す
ると、部品はやや大型化するが、トランジスタTr1の
スイッチング周波数が高くなってくると、抵抗検出では
インダクタンス成分によるサージの影響が無視できなく
なるといった問題があるが、第3実施例の構成では、そ
のような問題は生じない。
In the first embodiment, the resistor R1 is used for current detection, whereas in the third embodiment, the current transformer 17 is used. There is an advantage that insulation in the driver circuit 3 is unnecessary. Then, as compared with the resistance detection of the first embodiment, the components become slightly larger, but when the switching frequency of the transistor Tr1 becomes higher, there is a problem that the influence of the surge due to the inductance component cannot be ignored in the resistance detection. However, the structure of the third embodiment does not cause such a problem.

【0049】(第4実施例)図5は第4実施例のブロッ
ク図である。前記実施例と同一または相当部分は同一符
号で示してあり、重複説明を省略する。
(Fourth Embodiment) FIG. 5 is a block diagram of the fourth embodiment. The same or corresponding parts as those in the above-mentioned embodiment are designated by the same reference numerals, and the duplicated description will be omitted.

【0050】第4実施例では、前記実施例のCPU,R
OM,RAM,カウンター等のデジタル回路と、A/D
変換回路等のアナログ回路と、上述してきた過電流リミ
ッタ機能回路とを、ワンチップに集積した構成となって
いる。
In the fourth embodiment, the CPU and R of the above embodiment are used.
Digital circuits such as OM, RAM, counter, A / D
An analog circuit such as a conversion circuit and the above-described overcurrent limiter function circuit are integrated on one chip.

【0051】図5中の、18が同一チップで形成される
部分であり、こうすることで、例えば複写機,プリンタ
ー等のシーケンス制御を複写機制御用マイコン19で行
いつつ、その状態に最も適応した電源制御を行うことが
できる。
Reference numeral 18 in FIG. 5 is a portion formed by the same chip. By doing so, for example, while the sequence control of the copying machine, printer, etc. is performed by the copying machine control microcomputer 19, it is most adapted to the state. Power control can be performed.

【0052】例えば、遅延回路5,15をプログラマブ
ルカウンターで構成しておけば、負荷状態によってPW
M出力回路8が出力すべき最適値が変化するような場合
でも、CPU14は負荷状態を把握しているため、最適
値を前記プログラマブルカウンターに設定することが可
能である。またコンパレータQ1の比較電圧を定常時と
静止時で切換えることで、低消費電力が可能になる。
For example, if the delay circuits 5 and 15 are composed of programmable counters, the PW will depend on the load state.
Even when the optimum value to be output by the M output circuit 8 changes, the CPU 14 keeps track of the load state, so that the optimum value can be set in the programmable counter. Further, by switching the comparison voltage of the comparator Q1 between the steady state and the stationary state, low power consumption becomes possible.

【0053】上記のように同一チップ上に集積すること
で、汎用性が高く、よりインテリジェントな電源制御が
可能になる。
By integrating them on the same chip as described above, versatility is high and more intelligent power supply control is possible.

【0054】(第5実施例)図6は第5実施例の回路図
である。
(Fifth Embodiment) FIG. 6 is a circuit diagram of the fifth embodiment.

【0055】21は交流電源、22は整流ダイオード、
23は平滑コンデンサ、24はスイッチングトランジス
タ27の駆動トランス、25はスイッチングトランジス
タ27の駆動回路、26は負荷52,53にエネルギー
を伝達するトランス、27はスイッチングトランジス
タ、28は整流ダイオード、29は平滑コンデンサ、3
0はコントロール回路、31,35,38は高圧コンデ
ンサ、32,36,37は高圧ダイオード、33は電流
制限抵抗、34は高圧制御用トランジスタ、39,40
は高圧出力電圧検出抵抗、41,42,50,51は基
準電圧生成抵抗、43,49は電圧比較器、44はフリ
ップフロップ、45,54は抵抗、46はコンデンサ、
47はダイオード、48はカレントトランス、52,5
3は負荷である。
21 is an AC power source, 22 is a rectifying diode,
Reference numeral 23 is a smoothing capacitor, 24 is a drive transformer for the switching transistor 27, 25 is a drive circuit for the switching transistor 27, 26 is a transformer for transmitting energy to the loads 52 and 53, 27 is a switching transistor, 28 is a rectifying diode, and 29 is a smoothing capacitor. Three
0 is a control circuit, 31, 35 and 38 are high voltage capacitors, 32, 36 and 37 are high voltage diodes, 33 is a current limiting resistor, 34 is a high voltage control transistor, 39 and 40
Is a high voltage output voltage detecting resistor, 41, 42, 50 and 51 are reference voltage generating resistors, 43 and 49 are voltage comparators, 44 is a flip-flop, 45 and 54 are resistors, 46 is a capacitor,
47 is a diode, 48 is a current transformer, 52, 5
3 is a load.

【0056】交流電圧が印加されると、コントロール回
路30からトランス24を介してパルス電圧がスイッチ
ングトランジスタ27の駆動回路25に供給され、スイ
ッチングトランジスタ27がスイッチング動作を行い負
荷52,53が必要とするエネルギーをトランス26を
介して負荷52,53に供給する。
When an AC voltage is applied, a pulse voltage is supplied from the control circuit 30 to the drive circuit 25 of the switching transistor 27 via the transformer 24, the switching transistor 27 performs a switching operation, and the loads 52 and 53 are required. Energy is supplied to the loads 52 and 53 via the transformer 26.

【0057】負荷52に供給された電圧は、負荷52が
必要とする電圧にコントロール回路30により制御され
る。また、負荷53に供給された電圧は、電圧比較器4
3,49、フリップフロップ44、カレントトランス4
8、ダイオード47、コンデンサ46、抵抗39,4
0,41,42,45,50,51,54、及び高圧制
御用トランジスタ34により制御される。
The voltage supplied to the load 52 is controlled by the control circuit 30 to a voltage required by the load 52. In addition, the voltage supplied to the load 53 is the voltage comparator 4
3, 49, flip-flop 44, current transformer 4
8, diode 47, capacitor 46, resistors 39, 4
It is controlled by 0, 41, 42, 45, 50, 51, 54 and the high voltage control transistor 34.

【0058】本実施例の特徴は、負荷53の高圧出力電
圧を制御する制御回路にある。
The feature of this embodiment resides in the control circuit for controlling the high voltage output voltage of the load 53.

【0059】負荷53の高圧出力電圧を制御するための
高圧制御用トランジスタ34のオン,オフを、スイッチ
ングトランジスタ27のスイッチング動作に同期させる
ために、カレントトランス48によりスイッチングトラ
ンジスタ27のコレクタ,エミッタ間電流を検出し、そ
の信号をダイオード47とコンデンサ46により電圧変
換し、その値を電圧比較器49に与え、電圧比較器49
の出力信号をフリップフロップ44のクロック信号と
し、電圧比較器43の高圧出力電圧の検出出力をフリッ
プフロップ44のD端子信号とし、フリップフロップ4
4のQ端子信号を高圧制御用トランジスタ34のオン,
オフ信号とし、高圧出力電圧を制御する。
In order to synchronize ON / OFF of the high voltage control transistor 34 for controlling the high voltage output voltage of the load 53 with the switching operation of the switching transistor 27, a current between the collector and emitter currents of the switching transistor 27 is provided by the current transformer 48. Is detected, the signal is converted into a voltage by the diode 47 and the capacitor 46, the value is given to the voltage comparator 49, and the voltage comparator 49
Is used as the clock signal of the flip-flop 44, and the detection output of the high voltage output voltage of the voltage comparator 43 is used as the D terminal signal of the flip-flop 44.
The Q terminal signal of 4 turns on the high voltage control transistor 34,
An off signal is used to control the high voltage output voltage.

【0060】上記の構成により、高圧出力電圧を制御す
れば、スイッチングトランジスタ27のオン,オフに同
期させることができるため、高圧制御用トランジスタ3
4のコレクタ,エミッタ間電圧がゼロの状態で、高圧制
御用トランジスタ34をオン,オフできるため、今まで
の様に、高圧制御用トランジスタ34のオン,オフによ
るスイッチングロスを無くすことができ、電源装置の効
率低下及び発熱を無くすことができる。
By controlling the high-voltage output voltage with the above configuration, it is possible to synchronize the switching transistor 27 with ON and OFF, so that the high-voltage control transistor 3 is controlled.
Since the high-voltage control transistor 34 can be turned on and off while the collector-emitter voltage of 4 is zero, the switching loss due to the on-off of the high-voltage control transistor 34 can be eliminated as before, and the power supply can be eliminated. It is possible to eliminate a decrease in efficiency of the device and heat generation.

【0061】上記の様に、本実施例の構成により、電源
装置の高効率化,高信頼性化,小型化が実現できる。例
えば、従来方式では、高圧制御用トランジスタ34にT
O−3パッケージを使用していたが、本発明の制御回路
により、TO−220パッケージでも発熱はほとんど無
くなった。また、高圧制御用トランジスタ34のオン,
オフによるロスはゼロになる。
As described above, with the configuration of this embodiment, it is possible to realize high efficiency, high reliability, and miniaturization of the power supply device. For example, in the conventional system, the high voltage control transistor 34 has a T
Although the O-3 package was used, the control circuit of the present invention almost eliminated heat generation even in the TO-220 package. Further, the high voltage control transistor 34 is turned on,
The loss due to off is zero.

【0062】即ち、高圧出力電圧を制御する高圧制御ト
ランジスタのオン,オフを、高圧制御トランジスタのコ
レクタ,エミッタ間電圧がゼロのポイントで行うことが
可能となり、今までのような高圧制御トランジスタのロ
スが無くなり、高信頼性,高効率,小型化を実現するこ
とができる。
That is, it becomes possible to turn on and off the high voltage control transistor for controlling the high voltage output voltage at a point where the voltage between the collector and emitter of the high voltage control transistor is zero. It is possible to realize high reliability, high efficiency and miniaturization.

【0063】(第6実施例)図7は、第6実施例の回路
図であり、第5実施例と同一または相当部分は同一符号
で示してある。
(Sixth Embodiment) FIG. 7 is a circuit diagram of the sixth embodiment, in which the same or corresponding parts as in the fifth embodiment are designated by the same reference numerals.

【0064】即ち、21は交流電源、22は整流ダイオ
ード、23は平滑コンデンサ、24はスイッチングトラ
ンジスタ27の駆動トランス、25はスイッチングトラ
ンジスタ27の駆動回路、26は負荷52,53にエネ
ルギーを伝達するトランス、27はスイッチングトラン
ジスタ、28は整流ダイオード、29は平滑コンデン
サ、30はコントロール回路、31,35,38は高圧
コンデンサ、32,36,37は高圧ダイオード、33
は電流制限抵抗、34は高圧制御用トランジスタ、3
9,40は高圧出力電圧検出抵抗、41,42は基準電
圧生成抵抗、43は電圧比較器、44はフリップフロッ
プ、54は抵抗、46はコンデンサ、47はダイオー
ド、52,53は負荷である。
That is, 21 is an AC power supply, 22 is a rectifying diode, 23 is a smoothing capacitor, 24 is a drive transformer for the switching transistor 27, 25 is a drive circuit for the switching transistor 27, and 26 is a transformer for transmitting energy to the loads 52 and 53. , 27 is a switching transistor, 28 is a rectifying diode, 29 is a smoothing capacitor, 30 is a control circuit, 31, 35 and 38 are high voltage capacitors, 32, 36 and 37 are high voltage diodes, 33
Is a current limiting resistor, 34 is a high voltage control transistor, 3
Reference numerals 9 and 40 are high-voltage output voltage detecting resistors, 41 and 42 are reference voltage generating resistors, 43 is a voltage comparator, 44 is a flip-flop, 54 is a resistor, 46 is a capacitor, 47 is a diode, and 52 and 53 are loads.

【0065】交流電圧が印加されると、コントロール回
路30からトランス24を介してパルス電圧がスイッチ
ングトランジスタ27の駆動回路25に供給され、スイ
ッチングトランジスタ27がスイッチング動作を行い負
荷52,53が必要とするエネルギーをトランス26を
介して負荷52,53に供給する。
When an AC voltage is applied, a pulse voltage is supplied from the control circuit 30 to the drive circuit 25 of the switching transistor 27 via the transformer 24, the switching transistor 27 performs a switching operation, and the loads 52 and 53 are required. Energy is supplied to the loads 52 and 53 via the transformer 26.

【0066】負荷52に供給された電圧は、負荷52が
必要とする電圧にコントロール回路30により制御され
る。また、負荷53に供給された電圧は、電圧比較器4
3、フリップフロップ44、ダイオード47、コンデン
サ46、抵抗39,40,41,42,54、及び高圧
制御用トランジスタ34により制御される。
The voltage supplied to the load 52 is controlled by the control circuit 30 to the voltage required by the load 52. In addition, the voltage supplied to the load 53 is the voltage comparator 4
3, the flip-flop 44, the diode 47, the capacitor 46, the resistors 39, 40, 41, 42, 54, and the high voltage control transistor 34.

【0067】本実施例の特徴は、負荷53の高圧出力電
圧を制御する制御回路にある。
The feature of this embodiment resides in the control circuit for controlling the high voltage output voltage of the load 53.

【0068】即ち、負荷53の高圧出力電圧を制御する
ための高圧制御用トランジスタ34のオン,オフを、ス
イッチングトランジスタ27のスイッチング動作に同期
させる為に、低圧出力電圧用巻線からの巻線電圧を検出
し、その信号をダイオード47とコンデンサ46により
直流電圧化し、その値をフリップフロップ44のクロッ
ク信号とし、電圧比較器43の高圧出力電圧の検出出力
をフリップフロップ44のD端子信号とし、フリップフ
ロップ44のQ端子信号を高圧制御用トランジスタ34
のオン,オフ信号とし、高圧出力電圧を制御する。
That is, in order to synchronize ON / OFF of the high voltage control transistor 34 for controlling the high voltage output voltage of the load 53 with the switching operation of the switching transistor 27, the winding voltage from the low voltage output voltage winding is used. Is detected by the diode 47 and the capacitor 46, the signal is converted into a direct current voltage, the value is used as the clock signal of the flip-flop 44, and the detection output of the high voltage output voltage of the voltage comparator 43 is used as the D terminal signal of the flip-flop 44. Q terminal signal of the high voltage control transistor 34 for high voltage control
The high voltage output voltage is controlled by the ON and OFF signals of.

【0069】上記の構成により、高圧出力電圧を制御す
れば、スイッチングトランジスタ27のオン,オフに同
期させることができるため、高圧制御用トランジスタ3
4のコレクタ,エミッタ間電圧がゼロの状態で、高圧制
御用トランジスタ34をオン,オフできるため、今まで
の様に、高圧制御用トランジスタ34のオン,オフによ
るスイッチングロスを無くすことができ、電源装置の効
率低下及び発熱を無くすことができる。これにより、電
源装置の高効率化,高信頼性化,小型化が実現できる。
With the above configuration, by controlling the high voltage output voltage, it is possible to synchronize the switching transistor 27 with ON and OFF, so that the high voltage control transistor 3 is controlled.
Since the high-voltage control transistor 34 can be turned on and off while the collector-emitter voltage of 4 is zero, the switching loss due to the on-off of the high-voltage control transistor 34 can be eliminated as before, and the power supply can be eliminated. It is possible to eliminate a decrease in efficiency of the device and heat generation. As a result, it is possible to realize high efficiency, high reliability, and downsizing of the power supply device.

【0070】(第7実施例)図8は、第7実施例の回路
図であり、第5実施例と同一または相当部分は同一符号
で示してある。
(Seventh Embodiment) FIG. 8 is a circuit diagram of the seventh embodiment, in which the same or corresponding parts as in the fifth embodiment are designated by the same reference numerals.

【0071】即ち、21は交流電源、22は整流ダイオ
ード、23は平滑コンデンサ、24はスイッチングトラ
ンジスタ27の駆動トランス、25はスイッチングトラ
ンジスタ27の駆動回路、26は負荷52,53にエネ
ルギーを伝達するトランス、27はスイッチングトラン
ジスタ、28は整流ダイオード、29は平滑コンデン
サ、30はコントロール回路、31,35,38は高圧
コンデンサ、32,36,37は高圧ダイオード、33
は電流制限抵抗、34は高圧制御用トランジスタ、3
9,40は高圧出力電圧検出抵抗、53,53は負荷で
ある。
That is, 21 is an AC power supply, 22 is a rectifying diode, 23 is a smoothing capacitor, 24 is a drive transformer for the switching transistor 27, 25 is a drive circuit for the switching transistor 27, and 26 is a transformer for transmitting energy to the loads 52 and 53. , 27 is a switching transistor, 28 is a rectifying diode, 29 is a smoothing capacitor, 30 is a control circuit, 31, 35 and 38 are high voltage capacitors, 32, 36 and 37 are high voltage diodes, 33
Is a current limiting resistor, 34 is a high voltage control transistor, 3
Reference numerals 9 and 40 are high-voltage output voltage detection resistors, and 53 and 53 are loads.

【0072】交流電圧が印加されると、コントロール回
路30からトランス24を介してパルス電圧がスイッチ
ングトランジスタ27の駆動回路25に供給され、スイ
ッチングトランジスタ27がスイッチング動作を行い負
荷52,53が必要とするエネルギーをトランス26を
介して負荷52,53に供給する。
When an AC voltage is applied, a pulse voltage is supplied from the control circuit 30 to the drive circuit 25 of the switching transistor 27 via the transformer 24, the switching transistor 27 performs a switching operation, and the loads 52 and 53 are required. Energy is supplied to the loads 52 and 53 via the transformer 26.

【0073】負荷52に供給された電圧は、負荷52が
必要とする電圧にコントロール回路30により制御され
る。また、負荷53に供給された電圧も同様にコントロ
ール回路30により、オン,オフ信号が高圧制御用トラ
ンジスタ34に伝えられ制御される。
The voltage supplied to the load 52 is controlled by the control circuit 30 to a voltage required by the load 52. Similarly, the voltage supplied to the load 53 is also controlled by the control circuit 30 by transmitting ON / OFF signals to the high voltage control transistor 34.

【0074】本実施例の特徴は、負荷53の高圧出力電
圧を制御する制御回路にある。
The feature of this embodiment resides in the control circuit for controlling the high voltage output voltage of the load 53.

【0075】負荷53の高圧出力電圧を制御するための
高圧制御用トランジスタ34のオン,オフを、スイッチ
ングトランジスタ27のスイッチング動作に同期させる
ために、コントロール回路30にマイクロプロセッサを
使用し、高圧出力電圧検出用ポートの値とスイッチング
パルスのタイミングを、マイクロプロセッサ内部で比較
し、スイッチングパルスと同期を取りながら、高圧出力
電圧検出ポート値に合せて、高圧制御用トランジスタ3
4にオン,オフ信号を供給し、高圧出力電圧を制御す
る。
In order to synchronize ON / OFF of the high voltage control transistor 34 for controlling the high voltage output voltage of the load 53 with the switching operation of the switching transistor 27, a microprocessor is used for the control circuit 30 and the high voltage output voltage is controlled. The value of the detection port and the timing of the switching pulse are compared inside the microprocessor, and in synchronization with the switching pulse, the high voltage output transistor 3 is adjusted to match the high voltage output voltage detection port value.
An ON / OFF signal is supplied to 4 to control the high voltage output voltage.

【0076】上記の構成により、高圧出力電圧を制御す
れば、スイッチングトランジスタ27のオン,オフに同
期させることができるため、高圧制御用トランジスタ3
4のコレクタ,エミッタ間電圧がゼロの状態で、高圧制
御用トランジスタ34をオン,オフできるため、今まで
の様に、高圧制御用トランジスタ34のオン,オフによ
るスイッチングロスを無くすことができ、電源装置の効
率低下及び発熱を無くすことができる。これにより、電
源装置の高効率化,高信頼性化,小型化が実現できる。
By controlling the high-voltage output voltage with the above configuration, it is possible to synchronize the switching transistor 27 with ON and OFF, so that the high-voltage control transistor 3 is controlled.
Since the high-voltage control transistor 34 can be turned on and off while the collector-emitter voltage of 4 is zero, the switching loss due to the on-off of the high-voltage control transistor 34 can be eliminated as before, and the power supply can be eliminated. It is possible to eliminate a decrease in efficiency of the device and heat generation. As a result, high efficiency, high reliability, and downsizing of the power supply device can be realized.

【0077】(第8実施例)図9は、第8実施例のブロ
ック図、図10は本実施例の出力が給電される転写ブラ
シ、吸着ブラシ周辺構成の概略図である。
(Eighth Embodiment) FIG. 9 is a block diagram of an eighth embodiment, and FIG. 10 is a schematic view of the peripheral structure of a transfer brush and an attraction brush to which the output of this embodiment is fed.

【0078】図10において、感光ドラム310上に1
次帯電311、レーザー光312による像露光、現像器
313による現像プロセスをへて形成された粉像は、転
写ドラム314上に吸着された転写紙320に転写され
る。
In FIG. 10, 1 is placed on the photosensitive drum 310.
The powder image formed by the secondary charging 311, the image exposure by the laser light 312, and the developing process by the developing device 313 is transferred to the transfer paper 320 adsorbed on the transfer drum 314.

【0079】転写ドラム314は、円筒上の枠体に薄膜
のマイラーフィルムを巻きつけたもので、感光ドラム3
10と当接する画像形成部分はフィルム単体で構成され
る。
The transfer drum 314 is formed by winding a thin Mylar film around a cylindrical frame.
The image forming portion that contacts 10 is composed of a single film.

【0080】吸着ブラシ318は、転写ガイドを伝って
きた転写紙320を静電気力を持って転写ドラム314
に吸着する役目をする。転写ブラシ317は、感光ドラ
ム310上のトナーを静電気力によって転写紙上に転写
させる役目をする。
The suction brush 318 uses the electrostatic force to transfer the transfer paper 320 that has passed through the transfer guide to the transfer drum 314.
It serves to adsorb to. The transfer brush 317 serves to transfer the toner on the photosensitive drum 310 onto the transfer paper by electrostatic force.

【0081】外側除電帯電器316は、後述する転写ブ
ラシ317の印加電圧の絶対値を下げるために用いられ
る。315は内側除電帯電器である。
The outer charge eliminating charger 316 is used to reduce the absolute value of the voltage applied to the transfer brush 317, which will be described later. Reference numeral 315 denotes an inner charge eliminating charger.

【0082】分離帯電器319は、AC+DCのコロナ
帯電を行うことによって、転写紙320と転写ドラム3
14間の静電吸着力を完全に無くす役目をする。
The separation charger 319 charges the transfer paper 320 and the transfer drum 3 by performing AC + DC corona charging.
It serves to completely eliminate the electrostatic adsorption force between the fourteen.

【0083】図9に示す本実施例の高圧電源は、転写ブ
ラシ317及び吸着ブラシ318に給電するためのもの
である。
The high-voltage power supply of this embodiment shown in FIG. 9 is for supplying power to the transfer brush 317 and the suction brush 318.

【0084】図11は、転写ドラム周辺の帯電器、帯電
ブラシの動作シーケンスを示すタイミングチャートであ
る。
FIG. 11 is a timing chart showing the operation sequence of the charger and the charging brush around the transfer drum.

【0085】転写ドラム314は、A3の転写紙1枚を
縦方向に張り付けるだけの円周を持つ。図11はA4の
転写紙1枚をコピーする場合を示す。
The transfer drum 314 has a circumference enough to stick one A3 transfer sheet in the vertical direction. FIG. 11 shows the case of copying one sheet of A4 transfer paper.

【0086】紙搬送系から転写紙320が送られてくる
と、吸着ブラシ318に定電流制御モードで+15μA
流して転写紙を転写ドラムに吸着させる。
When the transfer paper 320 is sent from the paper carrying system, +15 μA is applied to the suction brush 318 in the constant current control mode.
It is made to flow and the transfer paper is adsorbed to the transfer drum.

【0087】内側除電帯電器315に負の高電圧をかけ
て、転写ドラム314内側を−6kVに帯電させる。同
時に外側除電帯電器316に正の高電圧をかけて転写紙
の剥離を防ぐ。
A high negative voltage is applied to the inner charge eliminating charger 315 to charge the inside of the transfer drum 314 to −6 kV. At the same time, a positive high voltage is applied to the outer charge eliminating charger 316 to prevent the transfer paper from peeling off.

【0088】転写紙320が転写ドラム314に吸着さ
れ、更に転写ドラム内側が−6kVに帯電されると、転
写ブラシ317に定電流制御モードで+10μAが流さ
れ、感光ドラムから転写紙へのトナー像の転写が行われ
る。
When the transfer paper 320 is attracted to the transfer drum 314 and the inside of the transfer drum is further charged to −6 kV, +10 μA is flown to the transfer brush 317 in the constant current control mode, and the toner image from the photosensitive drum to the transfer paper is transferred. Is transcribed.

【0089】転写プロセスは、マゼンタ,シアン,イエ
ロー,ブラックの4色毎に繰返されることは言うまでも
ない。このときの転写ブラシ給電電圧は、図10のbに
示すように紙間ではほぼ−6kVに留るが、転写紙への
転写タイミングでは前回の電荷が保持されるために、各
色毎におよそ2kVステップで上昇する。
It goes without saying that the transfer process is repeated for each of the four colors of magenta, cyan, yellow and black. The transfer brush power supply voltage at this time stays at about −6 kV between the sheets as shown in FIG. 10B, but since the previous charge is retained at the transfer timing to the transfer sheet, it is about 2 kV for each color. Ascend in steps.

【0090】4色目の転写が終了すると、図示はしてな
いが、分離帯電器319にAC+DCの高圧を印加し、
コロナ帯電することによって転写紙、転写ドラム上の電
荷を除電して転写紙320を転写ドラム314から分離
させる。
When the transfer of the fourth color is completed, a high voltage of AC + DC is applied to the separation charger 319 (not shown),
By corona charging, the charges on the transfer paper and the transfer drum are removed to separate the transfer paper 320 from the transfer drum 314.

【0091】以上の説明で明らかなように、転写ブラシ
317、吸着ブラシ318に給電する電源は、正負両極
性の電源でなければならない。
As is clear from the above description, the power supply for supplying power to the transfer brush 317 and the suction brush 318 must be a power supply of both positive and negative polarities.

【0092】図9に示す第8実施例において、320は
発振器、T2は昇圧トランスであり、その2次巻線NS
1にはダイオードD3,D4、インダクタンスL6によ
り正出力フォワードコンバータを形成し、2次巻線NS
2にはダイオードD5により負出力フライバックコンバ
ータを構成する。そして、両コンバータ出力を直列に接
続してある。
In the eighth embodiment shown in FIG. 9, 320 is an oscillator, T2 is a step-up transformer, and its secondary winding NS.
A positive output forward converter is formed by diode D3, D4 and inductance L6 at
A diode D5 forms a negative output flyback converter at 2. Both converter outputs are connected in series.

【0093】1次巻線Npをトランジスタ(FET)Q
7に接続して、そのON/OFF,DUTYをパルス幅
(PWM)コントローラ321によりPWM制御する。
ここで、PWM,DUTYをDとするとフォワード側に
は、 Vin*(NS1/NP)*D フライバック側には −Vin*(NS2/NP)*{D/(1−D)} なる電圧が発生して、その直列接続では、 Vo=Vin*D/(1−D)*{(A−B)−AD} ただし、A=NS1/NP B=NS2/NP ここで、A>Bになるように、A,Bを選べば、明らか
にDの値を制御することで、正負両電圧を連続的に制御
できる。
The primary winding Np is connected to a transistor (FET) Q
7, and ON / OFF and DUTY are PWM-controlled by a pulse width (PWM) controller 321.
Here, assuming that PWM and DUTY are D, a voltage of Vin * (NS1 / NP) * D on the forward side and a voltage of −Vin * (NS2 / NP) * {D / (1-D)} on the flyback side are obtained. Occurrence occurs, and in the series connection, Vo = Vin * D / (1-D) * {(AB) -AD} where A = NS1 / NP B = NS2 / NP where A> B As described above, if A and B are selected, the positive and negative voltages can be continuously controlled by obviously controlling the value of D.

【0094】(第9実施例)図12は、第9実施例のブ
ロック図であり、第8実施例と同一または相当部分は同
一符号で示し重複説明を省略する。
(Ninth Embodiment) FIG. 12 is a block diagram of the ninth embodiment, in which the same or corresponding parts as those of the eighth embodiment are designated by the same reference numerals and their duplicate description is omitted.

【0095】本実施例では、発振器320のDUTYを
特定の2つの値で動作させる。即ち、片方は、出力Vo
が正電圧になる値、他方は出力Voが負電圧になる値に
選ぶ。制御回路322は昇圧トランスT2の入力電圧を
制御する。この両者の組み合わせにより、正負両電源を
実現する。
In this embodiment, the DUTY of the oscillator 320 is operated with two specific values. That is, one is the output Vo
Is a positive voltage and the other is a value that the output Vo is a negative voltage. The control circuit 322 controls the input voltage of the step-up transformer T2. Both positive and negative power supplies are realized by the combination of both.

【0096】(第10実施例)図13は、第10実施例
のブロック図であり、第8実施例,第9実施例と同一ま
たは相当部分は同一符号で示し重複説明を省略する。
(Tenth Embodiment) FIG. 13 is a block diagram of the tenth embodiment, in which the same or corresponding parts as those of the eighth and ninth embodiments are designated by the same reference numerals and their duplicate description will be omitted.

【0097】本実施例では、2次側NS1回路のインダ
クタンスL6をカットしてあり、フォワード側をピーク
整流構成とすることで、高電圧,低電流向きの構成とな
っている。
In this embodiment, the inductance L6 of the secondary side NS1 circuit is cut off and the forward side has a peak rectification structure, which is suitable for high voltage and low current.

【0098】上記第12,13,14実施例の構成と制
御により、従来の固定出力DC−DCコンバータと可変
出力DC−DCコンバータとをシリーズ接続する両極性
高圧発生方式に較べて、トランスの数量を2個から1個
に減らせる。しかもPWMコントローラも1つだけで実
現できる。
With the configurations and controls of the above twelfth, thirteenth and fourteenth embodiments, the number of transformers can be increased as compared with the conventional bipolar high voltage generating system in which a fixed output DC-DC converter and a variable output DC-DC converter are connected in series. Can be reduced from 2 to 1. Moreover, only one PWM controller can be realized.

【0099】また、負荷側に含まれる抵抗成分、電圧源
成分のあらゆる変動に対して、自動的にかつ安定に定電
流を供給できる。
Further, a constant current can be automatically and stably supplied to any variation of the resistance component and the voltage source component included on the load side.

【0100】そして、1つのPWMコントローラと1つ
のトランスで、正負のDC−DCコンバータを切換えて
いるので、正負の出力の動作の切換えがスムーズに行わ
れ、出力に異常が発生するような事がない。
Since the positive and negative DC-DC converters are switched by one PWM controller and one transformer, the operation of positive and negative outputs can be smoothly switched, and abnormal output may occur. Absent.

【0101】上記のように、トランス,PWMコントロ
ーラを各1つで構成したために大幅なコストダウン、信
頼性向上ができる。
As described above, since the transformer and the PWM controller are each configured by one, the cost can be significantly reduced and the reliability can be improved.

【0102】[0102]

【発明の効果】以上各実施例で詳細に説明したように、
この発明によれば、確実に出力を制御でき、複写機、プ
リンター等の画像形成装置に適した電源装置を提供する
ことができる。
As described above in detail in each embodiment,
According to the present invention, it is possible to provide a power supply device that can reliably control output and is suitable for an image forming apparatus such as a copying machine or a printer.

【0103】即ち、制御手段CPUからスイッチング素
子へ送るドライブ信号を利用することにより、簡単な回
路構成にて、過電流リミッタの誤動作の無い複合電源が
実現できる。
That is, by using the drive signal sent from the control means CPU to the switching element, it is possible to realize a composite power supply without a malfunction of the overcurrent limiter with a simple circuit configuration.

【0104】また、高圧出力電圧を制御する高圧制御用
トランジスタのオン,オフ動作において、スイッチング
トランジスタに同期させるために、スイッチングトラン
ジスタのコレクタ,エミッタ間電流を、カレントトラン
スにより検出し、検出信号に同期させ、高圧制御用トラ
ンジスタをオン,オフさせることにより、高圧制御用ト
ランジスタのスイッチングロスを無くすことができる。
また、低圧出力電圧用巻線からの巻線電圧を検出し、同
期させ、高圧制御用トランジスタをオン,オフさせるこ
とにより、高圧制御用トランジスタのスイッチングロス
を無くすことができた。さらに、コントロール回路にマ
イクロプロセッサを使用することにより、スイッチング
パルスに同期したオン,オフ信号を高圧制御用トランジ
スタに供給することにより、高圧制御用トランジスタの
スイッチングロスを無くすことができた。これにより、
電源装置の高効率化、高信頼性化、小型化が実現でき
る。
In the ON / OFF operation of the high-voltage control transistor for controlling the high-voltage output voltage, the current between the collector and emitter of the switching transistor is detected by the current transformer in order to synchronize with the switching transistor, and the current is synchronized with the detection signal. By turning on and off the high-voltage control transistor, the switching loss of the high-voltage control transistor can be eliminated.
Further, by detecting and synchronizing the winding voltage from the winding for low voltage output voltage and turning on and off the high voltage controlling transistor, the switching loss of the high voltage controlling transistor can be eliminated. Further, by using a microprocessor for the control circuit, the ON / OFF signals synchronized with the switching pulse are supplied to the high voltage control transistor, whereby the switching loss of the high voltage control transistor can be eliminated. This allows
High efficiency, high reliability, and miniaturization of the power supply device can be realized.

【0105】更に、従来の固定出力DC−DCコンバー
タと可変出力DC−DCコンバータとをシリーズ接続す
る両極性高圧発生方式に較べて、トランスの数量を2個
から1個に減らせる。しかもPWMコントローラも1つ
だけで実現できる。そして負荷側に含まれる抵抗成分、
電圧源成分のあらゆる変動に対して、自動的にかつ安定
に定電流を供給できる。
Further, the number of transformers can be reduced from two to one as compared with the conventional bipolar high-voltage generating system in which a fixed output DC-DC converter and a variable output DC-DC converter are connected in series. Moreover, only one PWM controller can be realized. And the resistance component included on the load side,
A constant current can be automatically and stably supplied to any fluctuation of the voltage source component.

【0106】1つのPWMコントローラと1つのトラン
スで、正負のDC−DCコンバータを切換えることによ
り、正負の出力の動作の切換えがスムーズに行われ、出
力に異常が発生するようなことがない。トランス、PW
Mコントローラを1つで構成することにより、大幅なコ
ストダウン,信頼性向上ができる。
By switching the positive and negative DC-DC converters by one PWM controller and one transformer, the operation of the positive and negative outputs can be smoothly switched, and no abnormality occurs in the output. Transformer, PW
By configuring one M controller, it is possible to significantly reduce costs and improve reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】 第1実施例のブロック図である。FIG. 1 is a block diagram of a first embodiment.

【図2】 第1実施例のタイミングチャートである。FIG. 2 is a timing chart of the first embodiment.

【図3】 第2実施例のブロック図である。FIG. 3 is a block diagram of a second embodiment.

【図4】 第3実施例のブロック図である。FIG. 4 is a block diagram of a third embodiment.

【図5】 第4実施例のブロック図である。FIG. 5 is a block diagram of a fourth embodiment.

【図6】 第5実施例の回路図である。FIG. 6 is a circuit diagram of a fifth embodiment.

【図7】 第6実施例の回路図である。FIG. 7 is a circuit diagram of a sixth embodiment.

【図8】 第7実施例の回路図である。FIG. 8 is a circuit diagram of a seventh embodiment.

【図9】 第8実施例のブロック図である。FIG. 9 is a block diagram of an eighth embodiment.

【図10】 複写機の転写ドラム周辺の構成該略図であ
る。
FIG. 10 is a schematic diagram of a configuration around a transfer drum of a copying machine.

【図11】 第8実施例のタイミングチャートである。FIG. 11 is a timing chart of the eighth embodiment.

【図12】 第9実施例のブロック図である。FIG. 12 is a block diagram of a ninth embodiment.

【図13】 第10実施例のブロック図である。FIG. 13 is a block diagram of a tenth embodiment.

【図14】 従来の電源装置の回路図である。FIG. 14 is a circuit diagram of a conventional power supply device.

【符号の説明】[Explanation of symbols]

1 AC入力電圧 4 論理積回路(AND回路) 5,15 遅延回路 6 発振回路 9 ラッチ型出力停止回路 14 中央演算処理装置(CPU) C 遅延信号 Q1 コンパレータ R1 過電流検出用の抵抗 T1 コンバータトランス Tr1 スイッチングトランジスタ 1 AC input voltage 4 AND circuit (AND circuit) 5,15 Delay circuit 6 Oscillation circuit 9 Latch type output stop circuit 14 Central processing unit (CPU) C Delay signal Q1 Comparator R1 Overcurrent detection resistor T1 Converter transformer Tr1 Switching transistor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 哲史 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Satoshi Saito 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 トランスの2次側出力電圧に対応して1
次側のスイッチング素子のオン/オフ時間を計算しコン
バータトランスの1次側の励磁期間を制御する制御手段
を備え複数の2次側出力のうち少なくとも一つを所定の
電圧に制御する電源装置であって、前記スイッチング素
子の電流検出をする電流検出手段と、該電流検出手段に
より検出した値を指定値と比較する比較手段と、前記制
御手段からのスイッチング素子のオン/オフ信号に同期
し、かつ同信号のオン期間より短いオン期間を有する遅
延信号を生成する遅延信号生成手段と、前記比較手段の
出力と前記遅延信号とを入力する論理積回路と、該論理
積回路の出力に応じて前記スイッチング素子をオフする
過電流保護手段とを備えたことを特徴とする電源装置。
1. A value corresponding to the secondary output voltage of the transformer is 1
A power supply device for controlling at least one of a plurality of secondary outputs to a predetermined voltage, comprising control means for calculating an on / off time of a secondary switching element and controlling an excitation period of a primary side of a converter transformer. There, current detection means for detecting the current of the switching element, comparison means for comparing the value detected by the current detection means with a designated value, and in synchronization with the ON / OFF signal of the switching element from the control means, And a delay signal generating means for generating a delay signal having an ON period shorter than the ON period of the same signal, an AND circuit for inputting the output of the comparing means and the delayed signal, and an output of the AND circuit A power supply device comprising: an overcurrent protection unit that turns off the switching element.
【請求項2】 スイッチング素子の電流検出をする電流
検出手段は、抵抗により構成したことを特徴とする請求
項1記載の電源装置。
2. The power supply device according to claim 1, wherein the current detecting means for detecting the current of the switching element is constituted by a resistor.
【請求項3】 スイッチング素子の電流検出をする電流
検出手段は、カレントトランスにより構成したことを特
徴とする請求項1記載の電源装置。
3. The power supply device according to claim 1, wherein the current detecting means for detecting the current of the switching element is constituted by a current transformer.
【請求項4】 スイッチング素子へのオン/オフタイミ
ング信号からの遅延によって遅延信号を生成する遅延信
号生成手段を備えたことを特徴とする請求項1記載の電
源装置。
4. The power supply device according to claim 1, further comprising a delay signal generation unit that generates a delay signal by delaying the on / off timing signal to the switching element.
【請求項5】 制御手段に備えたパルス幅変調制御計算
回路によりターンオン/ターンオフのタイミングを計算
する遅延信号生成手段を備えたことを特徴とする請求項
1記載の電源装置。
5. The power supply device according to claim 1, further comprising delay signal generation means for calculating turn-on / turn-off timing by a pulse width modulation control calculation circuit provided in the control means.
【請求項6】 制御手段に備えたデジタル回路である演
算処理装置および同メモリおよび周辺のアナログ回路、
そして比較手段、遅延信号生成手段、論理積回路、およ
び過電流保護手段を同一チップ上に形成したことを特徴
とする請求項1ないし5のいずれかに記載の電源装置。
6. An arithmetic processing unit which is a digital circuit and a memory and peripheral analog circuits provided in the control means,
The power supply device according to any one of claims 1 to 5, wherein the comparison means, the delay signal generation means, the AND circuit, and the overcurrent protection means are formed on the same chip.
【請求項7】 遅延信号生成手段は、スイッチング素子
のスイッチ特性のバラツキに対応して遅延信号の遅延の
度合いを変化させることを特徴とする請求項1ないし6
のいずれかに記載の電源装置。
7. The delay signal generating means changes the degree of delay of the delay signal in response to variations in switch characteristics of the switching element.
The power supply device according to any one of 1.
【請求項8】 同一のトランスにより高圧出力と低圧出
力とを生成する電源装置であって、カレントトランスを
備え1次側のスイッチングトランジスタのコレクタ・エ
ミッタ間電流を検出する1次側電流検出手段と、該1次
側電流検出手段からの検出信号に同期して2次側に備え
た高圧制御用トランジスタをオンオフ制御する高圧制御
手段を備えたことを特徴とする電源装置。
8. A power supply device for generating a high voltage output and a low voltage output by the same transformer, and a primary side current detecting means for detecting a collector-emitter current of a primary side switching transistor, comprising a current transformer. A power supply device comprising a high voltage control means for controlling on / off of a high voltage control transistor provided on the secondary side in synchronization with a detection signal from the primary side current detection means.
【請求項9】 同一のトランスにより高圧出力と低圧出
力とを生成する電源装置であって、低圧出力用巻線から
電圧を入力し同期信号を生成し該同期信号により2次側
に備えた高圧制御用トランジスタを1次側のスイッチン
グトランジスタに同期させてオンオフ制御する高圧制御
手段を備えたことを特徴とする電源装置。
9. A power supply device for generating a high voltage output and a low voltage output by the same transformer, wherein a voltage is input from a low voltage output winding to generate a synchronization signal, and the high voltage provided on the secondary side by the synchronization signal. A power supply device comprising high-voltage control means for performing on / off control by synchronizing a control transistor with a switching transistor on a primary side.
【請求項10】 一つのトランスにより高圧出力と低圧
出力とを生成する電源装置であって、1次側のスイッチ
ングトランジスタのオン・オフタイミング信号と同オン
・オフタイミング信号に同期した高圧制御信号を出力し
て2次側に備えた高圧制御用トランジスタを1次側のス
イッチングトランジスタに同期させてオンオフ制御する
高圧制御手段を備えたことを特徴とする電源装置。
10. A power supply device for generating a high-voltage output and a low-voltage output by a single transformer, wherein an ON / OFF timing signal of a switching transistor on the primary side and a high-voltage control signal synchronized with the ON / OFF timing signal are provided. A power supply device comprising a high-voltage control means for outputting and outputting a high-voltage control transistor provided on the secondary side to perform on / off control in synchronization with a switching transistor on the primary side.
【請求項11】 トランスの1次側入力をオン/オフす
るスイッチング手段と、該スイッチング手段を制御する
パルス幅変調制御手段と、2次側に第1の高圧出力と第
2の高圧出力とを有する電源装置であって、前記第1の
高圧出力巻線はフォワードコンバータを形成し、第2の
高圧出力巻線はフライバックコンバータを形成し、第1
の高圧出力と第2の高圧出力とを直列接続したことを特
徴とする電源装置。
11. A switching means for turning on / off the primary side input of the transformer, a pulse width modulation control means for controlling the switching means, and a first high voltage output and a second high voltage output on the secondary side. A power supply device having the first high-voltage output winding forms a forward converter, and the second high-voltage output winding forms a flyback converter;
A high-voltage output and a second high-voltage output are connected in series.
【請求項12】 第1の高圧出力巻線で形成したはフォ
ワードコンバータからは正電圧を第2の高圧出力巻線で
形成したフライバックコンバータからは負電圧を出力す
るよう2次側出力を整流し、パルス幅変調制御手段は前
記正負の電圧を連続的に出力するよう制御することを特
徴とする請求項11記載の電源装置。
12. A secondary side output is rectified so that a positive voltage is output from a forward converter formed of a first high voltage output winding and a negative voltage is output from a flyback converter formed of a second high voltage output winding. 12. The power supply device according to claim 11, wherein the pulse width modulation control means controls so that the positive and negative voltages are continuously output.
【請求項13】 第1の高圧出力巻線で形成したはフォ
ワードコンバータからは負電圧を第2の高圧出力巻線で
形成したフライバックコンバータからは正電圧を出力す
るよう2次側出力を整流し、パルス幅変調制御手段は前
記正負の電圧を連続的に出力するよう制御することを特
徴とする請求項11記載の電源装置。
13. The secondary side output is rectified so that a negative voltage is output from a forward converter formed of the first high voltage output winding and a positive voltage is output from a flyback converter formed of a second high voltage output winding. 12. The power supply device according to claim 11, wherein the pulse width modulation control means controls so that the positive and negative voltages are continuously output.
JP05118411A 1993-05-20 1993-05-20 Power supply Expired - Fee Related JP3100797B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05118411A JP3100797B2 (en) 1993-05-20 1993-05-20 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05118411A JP3100797B2 (en) 1993-05-20 1993-05-20 Power supply

Publications (2)

Publication Number Publication Date
JPH06335243A true JPH06335243A (en) 1994-12-02
JP3100797B2 JP3100797B2 (en) 2000-10-23

Family

ID=14735986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05118411A Expired - Fee Related JP3100797B2 (en) 1993-05-20 1993-05-20 Power supply

Country Status (1)

Country Link
JP (1) JP3100797B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002369512A (en) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd Integrated circuit for switching power supply
JP2004312955A (en) * 2003-04-10 2004-11-04 Matsushita Electric Ind Co Ltd Overcurrent detecting circuit and motor drive
KR100801498B1 (en) * 2005-06-24 2008-02-12 산요덴키가부시키가이샤 Switching control circuit and self-excited dc-dc converter
JP2010022097A (en) * 2008-07-09 2010-01-28 Panasonic Corp Switching control circuit, semiconductor device, and switching power source apparatus
JP2011215262A (en) * 2010-03-31 2011-10-27 Brother Industries Ltd Image forming apparatus
JP2019022304A (en) * 2017-07-14 2019-02-07 キヤノン株式会社 Power supply device and image formation device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060236719A1 (en) * 2005-04-22 2006-10-26 Lane Jonathan A Gas stream purification method utilizing electrically driven oxygen ion transport

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002369512A (en) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd Integrated circuit for switching power supply
JP4694044B2 (en) * 2001-06-08 2011-06-01 三洋電機株式会社 Integrated circuit for switching power supply
JP2004312955A (en) * 2003-04-10 2004-11-04 Matsushita Electric Ind Co Ltd Overcurrent detecting circuit and motor drive
KR100801498B1 (en) * 2005-06-24 2008-02-12 산요덴키가부시키가이샤 Switching control circuit and self-excited dc-dc converter
JP2010022097A (en) * 2008-07-09 2010-01-28 Panasonic Corp Switching control circuit, semiconductor device, and switching power source apparatus
JP2011215262A (en) * 2010-03-31 2011-10-27 Brother Industries Ltd Image forming apparatus
JP2019022304A (en) * 2017-07-14 2019-02-07 キヤノン株式会社 Power supply device and image formation device

Also Published As

Publication number Publication date
JP3100797B2 (en) 2000-10-23

Similar Documents

Publication Publication Date Title
US10432084B2 (en) Power supply apparatus and image forming apparatus controlling switching elements based on detection of a malfunction
JP5729989B2 (en) Switching power supply and image forming apparatus equipped with switching power supply
JP5873293B2 (en) Power supply device and image forming apparatus
US10171002B2 (en) Switching power supply and image forming apparatus
US10389259B2 (en) Power supply apparatus and image forming apparatus switching a capacitance value of a resonance capacitor at a time of a continuous operation and an intermittent operation
JP6824708B2 (en) Power supply device and image forming device
US10148167B2 (en) Power supply device and control method
JP6028653B2 (en) Power supply system and image forming apparatus equipped with the power supply system
US11088626B2 (en) Power supply apparatus and image forming apparatus
US9851680B2 (en) Power supply device and image forming apparatus including power supply device
JP3100797B2 (en) Power supply
US20140293659A1 (en) High-voltage generating apparatus, high-voltage power supply, and image forming apparatus
US8513834B2 (en) Power supply apparatus and image forming apparatus
JP2017175381A (en) Power supply circuit and image forming apparatus
JP2015019533A (en) High-voltage power source device and image forming apparatus
US9356529B2 (en) Power supply and image forming apparatus
US6977823B2 (en) Switch power supply apparatus
JP2019083617A (en) Power supply device and image forming apparatus
JP2004180385A (en) Switching power supply
JP2002010642A (en) Power unit and output-control method for the unit
JP6961421B2 (en) Power supply and image forming equipment
JPH0622550A (en) Dc high-voltage power supply
JP3747746B2 (en) Power supply
US9977394B2 (en) Power source device, image forming apparatus and voltage control method
JP2016039727A (en) Power unit and image forming apparatus

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000711

LAPS Cancellation because of no payment of annual fees