JP6961421B2

JP6961421B2 - Power supply and image forming equipment

Info

Publication number: JP6961421B2
Application number: JP2017156871A
Authority: JP
Inventors: 泰洋志村; 裕基淺野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2017-08-15
Filing date: 2017-08-15
Publication date: 2021-11-05
Anticipated expiration: 2037-08-15
Also published as: JP2019037073A

Description

本発明は、電源装置及び画像形成装置に関し、特に、フライバックトランスを用いた絶縁型コンバータに、アクティブクランプ方式を用いたスイッチング電源装置に関する。 The present invention relates to a power supply device and an image forming device, and more particularly to a switching power supply device using an active clamp method for an isolated converter using a flyback transformer.

商用電源等の交流電圧から直流電圧に変換するスイッチング電源において、スイッチング電源の消費電力を低減するため、スイッチング電源の効率を改善することが求められている。ここで、スイッチング電源の効率は、スイッチング電源に供給された電力に対する、スイッチング電源が出力する電力の比率で表される。 In a switching power supply that converts an AC voltage into a DC voltage such as a commercial power supply, it is required to improve the efficiency of the switching power supply in order to reduce the power consumption of the switching power supply. Here, the efficiency of the switching power supply is represented by the ratio of the power output by the switching power supply to the power supplied to the switching power supply.

スイッチング電源の効率を改善する手段としては、例えば、特許文献１に記載されているように、スイッチング電源の二次側出力に同期整流を用いる方法が提案されている。 As a means for improving the efficiency of the switching power supply, for example, as described in Patent Document 1, a method of using synchronous rectification for the secondary side output of the switching power supply has been proposed.

特許第３１５２０１６号公報Japanese Patent No. 3152016

しかし、フライバックトランスを用いた絶縁型コンバータにアクティブクランプ方式を用いたスイッチング電源においては、次のような課題がある。すなわち、スイッチング電源の二次側出力に同期整流を用いる場合、二次側整流に用いるスイッチング素子をオフする最適なタイミングを検知することが難しいという課題がある。二次側出力の同期整流に用いるスイッチング素子をオフするタイミングが最適なタイミングでない場合、電源効率が低下する。すなわち、同期整流に用いるスイッチング素子のオフのタイミングが早い場合、整流がダイオードによって行われるため効率が低下する。一方、同期整流に用いるスイッチング素子のオフのタイミングが遅い場合、二次側から一次側に電流が逆流し、ノイズが発生したり、大きな損失が生じ故障の原因となったりする。 However, the switching power supply using the active clamp method for the isolated converter using the flyback transformer has the following problems. That is, when synchronous rectification is used for the secondary side output of the switching power supply, there is a problem that it is difficult to detect the optimum timing for turning off the switching element used for the secondary side rectification. If the timing for turning off the switching element used for synchronous rectification of the secondary output is not the optimum timing, the power supply efficiency will decrease. That is, when the switching element used for synchronous rectification is turned off early, the efficiency is lowered because the rectification is performed by the diode. On the other hand, if the off timing of the switching element used for synchronous rectification is late, a current flows back from the secondary side to the primary side, causing noise or a large loss, which may cause a failure.

本発明は、このような状況のもとでなされたもので、アクティブクランプ方式を用いたスイッチング電源の効率を改善することを目的とする。 The present invention has been made under such circumstances, and an object of the present invention is to improve the efficiency of a switching power supply using an active clamp method.

上述した課題を解決するために、本発明は、以下の構成を備える。 In order to solve the above-mentioned problems, the present invention includes the following configurations.

（１）一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、前記二次巻線に誘起された電圧を整流するための整流手段と、前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、を備え、前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、前記第二の制御手段は、前記第三のスイッチング素子をオフからオンにしてから第一の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオン状態を保持するように制御し、前記第一の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオンからオフにするように制御し、前記第一の時間は、前記第二のスイッチング素子のオンにより前記電圧検知手段により検知された電圧が負となってから前記検知された電圧が最小の値となるまでの期間よりも長く、かつ、前記第二のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。
（２）一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、前記二次巻線に誘起された電圧を整流するための整流手段と、前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、を備え、前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、前記第二の制御手段は、前記第三のスイッチング素子をオンからオフにしてから第二の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオフ状態を保持するように制御し、前記第二の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオフからオンにするように制御し、前記第二の時間は、前記第二のスイッチング素子がオフしてから二次側に流れる電流がゼロになるまでの期間よりも長く、かつ、前記第一のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。
（３）記録材に画像形成を行う画像形成手段と、前記（１）又は前記（２）に記載の電源装置と、を備えることを特徴とする画像形成装置。 (1) A transformer having a primary winding and a secondary winding, a first switching element connected in series with the primary winding of the transformer, and a first switching element connected in parallel with the primary winding of the transformer. A second switching element, a capacitor connected in series with the second switching element and connected in parallel with the first winding of the transformer together with the second switching element, and induced in the secondary winding. Based on the rectifying means for rectifying the voltage, the feedback means for outputting the feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer, and the first A switching element and a first control means for controlling the on / off of the second switching element are provided, and the first control means turns off both the first switching element and the second switching element. A power supply device that performs a switching operation in which the first switching element and the second switching element are alternately turned on or off with a dead time to be caused, and the rectifying means is induced in the secondary winding. It has a third switching element for rectifying a voltage, an inductor connected in series with the third switching element, and a second control means for controlling the switching operation of the third switching element. The third switching element connected in series and the voltage detecting means for detecting the voltage across the inductor are provided, and the second control means turns the third switching element from off to on and then turns the third switching element on. It is controlled so as to keep the on state of the third switching element regardless of the voltage detected by the voltage detecting means for one time, and after the first time elapses, it is detected by the voltage detecting means. The third switching element is controlled to be turned from on to off according to the voltage, and during the first time, the voltage detected by the voltage detecting means due to the on of the second switching element becomes negative. A power supply device characterized in that it is longer than the period from when the detected voltage becomes the minimum value and shorter than the on-time of the second switching element.
(2) A transformer having a primary winding and a secondary winding, a first switching element connected in series with the primary winding of the transformer, and a first switching element connected in parallel with the primary winding of the transformer. A second switching element, a capacitor connected in series with the second switching element and connected in parallel with the first winding of the transformer together with the second switching element, and induced in the secondary winding. Based on the rectifying means for rectifying the voltage, the feedback means for outputting the feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer, and the first A switching element and a first control means for controlling the on / off of the second switching element are provided, and the first control means turns off both the first switching element and the second switching element. A power supply device that performs a switching operation in which the first switching element and the second switching element are alternately turned on or off with a dead time to be caused, and the rectifying means is induced in the secondary winding. It has a third switching element for rectifying a voltage, an inductor connected in series with the third switching element, and a second control means for controlling the switching operation of the third switching element. The third switching element connected in series and the voltage detecting means for detecting the voltage across the inductor are provided, and the second control means turns the third switching element from on to off and then turns the third switching element on. It is controlled so as to keep the off state of the third switching element regardless of the voltage detected by the voltage detecting means for two hours, and after the second time elapses, it is detected by the voltage detecting means. The third switching element is controlled to be turned from off to on according to the voltage, and the second time is from when the second switching element is turned off until the current flowing to the secondary side becomes zero. A power supply device characterized by being longer than the period of 1 and shorter than the on-time of the first switching element.
(3) An image forming apparatus including an image forming means for forming an image on a recording material and a power supply device according to the above (1) or (2).

本発明によれば、アクティブクランプ方式を用いたスイッチング電源の効率を改善することができる。 According to the present invention, the efficiency of a switching power supply using the active clamp method can be improved.

実施例１の電源回路の概略図Schematic diagram of the power supply circuit of the first embodiment 実施例１のインダクタＬ１２の説明図Explanatory drawing of inductor L12 of Example 1 実施例１の電源回路の制御方法の説明図Explanatory drawing of control method of power supply circuit of Example 1 実施例２の電源回路の概略図Schematic diagram of the power supply circuit of the second embodiment 実施例２の電源回路の制御方法の説明図Explanatory drawing of control method of power supply circuit of Example 2 実施例３の電源回路の概略図Schematic diagram of the power supply circuit of the third embodiment 実施例４の画像形成装置を示す図The figure which shows the image forming apparatus of Example 4.

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings by way of examples.

［電源装置］
図１は実施例１のアクティブクランプ方式を用いたスイッチング電源回路の概略を示す回路図である。商用電源等の交流電源１０は交流電圧を出力しており、全波整流手段であるブリッジダイオードＢＤ１で整流された電圧は、スイッチング電源回路１００に入力されている。平滑用コンデンサＣ３は整流された電圧の平滑手段として用いられ、平滑用コンデンサＣ３の低い側の電位をＤＣＬ、高い側の電位をＤＣＨとする。スイッチング電源回路１００は、平滑用コンデンサＣ３に充電された入力電圧Ｖｉｎから、絶縁された二次側へ出力電圧Ｖｏｕｔを出力する。実施例１では、スイッチング電源回路１００は、出力電圧Ｖｏｕｔの一例として、例えば２４Ｖの一定の電圧を出力する。 [Power supply]
FIG. 1 is a circuit diagram showing an outline of a switching power supply circuit using the active clamp method of the first embodiment. The AC power supply 10 such as a commercial power supply outputs an AC voltage, and the voltage rectified by the bridge diode BD1 which is a full-wave rectifying means is input to the switching power supply circuit 100. The smoothing capacitor C3 is used as a smoothing means for the rectified voltage, and the potential on the low side of the smoothing capacitor C3 is DCL and the potential on the high side is DCH. The switching power supply circuit 100 outputs an output voltage Vout from the input voltage Vin charged in the smoothing capacitor C3 to the isolated secondary side. In the first embodiment, the switching power supply circuit 100 outputs a constant voltage of, for example, 24V as an example of the output voltage Vout.

スイッチング電源回路１００は、一次側に一次巻線Ｐ１、補助巻線Ｐ２、二次側に二次巻線Ｓ１を備えた絶縁型のトランスＴ１を有している。トランスＴ１の一次巻線Ｐ１から二次巻線Ｓ１には、後述する図３で説明するスイッチング動作によってエネルギーが供給されている。トランスＴ１の補助巻線Ｐ２は、一次巻線Ｐ１に印加された入力電圧Ｖｉｎのフォワード電圧を、ダイオードＤ４及びコンデンサＣ４で整流平滑し、電源電圧Ｖ１を供給するために用いられる。 The switching power supply circuit 100 has an insulated transformer T1 having a primary winding P1 and an auxiliary winding P2 on the primary side and a secondary winding S1 on the secondary side. Energy is supplied to the primary winding P1 to the secondary winding S1 of the transformer T1 by a switching operation described later with reference to FIG. The auxiliary winding P2 of the transformer T1 is used to rectify and smooth the forward voltage of the input voltage Vin applied to the primary winding P1 by the diode D4 and the capacitor C4 to supply the power supply voltage V1.

スイッチング電源回路１００の一次側には、トランスＴ１の一次巻線Ｐ１に第一のスイッチング素子である電界効果トランジスタ（以下、ＦＥＴとする）１が直列に接続されている。電圧クランプ用のコンデンサＣ２と第二のスイッチング素子であるＦＥＴ２は直列に接続されている。直列に接続された電圧クランプ用のコンデンサＣ２とＦＥＴ２は、トランスＴ１の一次巻線Ｐ１に並列に接続されている。スイッチング電源回路１００の一次側には、ＦＥＴ１及びＦＥＴ２の第一の制御手段として、制御部１０１を有している。ＦＥＴ１と並列に接続された電圧共振用のコンデンサＣ１は、ＦＥＴ１及びＦＥＴ２のスイッチオフ時の損失を低減するために設けられている。電圧共振用のコンデンサＣ１を設けずに、ＦＥＴ１のドレイン端子とソース端子間の容量を用いてもよい。図３で説明するゼロ電圧でスイッチング素子をオンする動作を容易にするため、電圧共振用のコンデンサＣ１は、電圧クランプ用のコンデンサＣ２に比べて、小さい静電容量のものが選択されている。スイッチング電源回路１００の二次側には、トランスＴ１の二次巻線Ｓ１に誘起された電圧であるフライバック電圧の二次側の整流手段である第三のスイッチング素子であるＦＥＴ１２、ダイオードＤ１２、インダクタＬ１２、制御部２００を有している。なお、実施例１のダイオードＤ１は、ＦＥＴ１のボディーダイオードである。同様に、ダイオードＤ２はＦＥＴ２のボディーダイオードである。同様に、ダイオードＤ１２はＦＥＴ１２のボディーダイオードである。 On the primary side of the switching power supply circuit 100, a field effect transistor (hereinafter referred to as FET) 1 which is a first switching element is connected in series to the primary winding P1 of the transformer T1. The capacitor C2 for voltage clamping and the FET 2 which is the second switching element are connected in series. The voltage clamp capacitors C2 and FET2 connected in series are connected in parallel to the primary winding P1 of the transformer T1. On the primary side of the switching power supply circuit 100, a control unit 101 is provided as a first control means for the FET 1 and the FET 2. The voltage resonance capacitor C1 connected in parallel with the FET 1 is provided in order to reduce the loss when the FET 1 and the FET 2 are switched off. The capacitance between the drain terminal and the source terminal of the FET 1 may be used without providing the capacitor C1 for voltage resonance. In order to facilitate the operation of turning on the switching element at the zero voltage described with reference to FIG. 3, the capacitor C1 for voltage resonance is selected to have a smaller capacitance than the capacitor C2 for voltage clamping. On the secondary side of the switching power supply circuit 100, the FET 12, the diode D12, which is the third switching element which is the rectifying means on the secondary side of the flyback voltage, which is the voltage induced in the secondary winding S1 of the transformer T1, It has an inductor L12 and a control unit 200. The diode D1 of the first embodiment is a body diode of the FET1. Similarly, the diode D2 is the body diode of the FET 2. Similarly, the diode D12 is the body diode of the FET 12.

トランスＴ１の二次巻線Ｓ１に誘起された電圧は、二次側の平滑手段であるコンデンサＣ１１によって平滑され、出力電圧Ｖｏｕｔとして出力される。スイッチング電源回路１００の二次側には、二次側に出力される出力電圧Ｖｏｕｔに応じた情報を一次側にフィードバックするフィードバック手段として、フィードバック電圧を出力するフィードバック部１１５を有している（図中、点線枠部）。 The voltage induced in the secondary winding S1 of the transformer T1 is smoothed by the capacitor C11 which is a smoothing means on the secondary side, and is output as an output voltage Vout. The secondary side of the switching power supply circuit 100 has a feedback unit 115 that outputs a feedback voltage as a feedback means for feeding back information according to the output voltage Vout output to the secondary side to the primary side (FIG. FIG. Middle, dotted frame).

（制御部１０１）
制御部１０１は、フィードバック部１１５からＦＢ端子に入力された電圧信号（フィードバック電圧）（以下、ＦＢ端子電圧という）に基づき、ゲート駆動信号ＤＬ及びゲート駆動信号ＤＨを制御する回路である。ゲート駆動信号ＤＬはＦＥＴ１のゲート電圧を制御する信号であり、ゲート駆動信号ＤＨはＦＥＴ２のゲート電圧を制御する信号である。制御部１０１のＶＣ端子とＧ端子の間には、補助巻線Ｐ２で生成された電源電圧Ｖ１が供給されている。ＦＥＴ１とＦＥＴ２によるスイッチングが開始されると、補助巻線Ｐ２から電力が供給される状態となる。制御部１０１のＶＳ端子には、起動抵抗Ｒ６から、スイッチング電源回路１００の起動時に必要な電力が供給されており、スイッチングが開始されるまでの間の電力供給手段として用いられる。また、ＦＥＴ２を駆動するため、コンデンサＣ５及びダイオードＤ５で構成されるチャージポンプ回路によって、ＶＨ端子とＧＨ端子の間に電源電圧Ｖ１が供給されている。 (Control unit 101)
The control unit 101 is a circuit that controls the gate drive signal DL and the gate drive signal DH based on the voltage signal (feedback voltage) (hereinafter referred to as FB terminal voltage) input from the feedback unit 115 to the FB terminal. The gate drive signal DL is a signal for controlling the gate voltage of the FET 1, and the gate drive signal DH is a signal for controlling the gate voltage of the FET 2. The power supply voltage V1 generated by the auxiliary winding P2 is supplied between the VC terminal and the G terminal of the control unit 101. When the switching between the FET 1 and the FET 2 is started, the power is supplied from the auxiliary winding P2. The VS terminal of the control unit 101 is supplied with power necessary for starting the switching power supply circuit 100 from the start resistor R6, and is used as a power supply means until switching is started. Further, in order to drive the FET 2, a power supply voltage V1 is supplied between the VH terminal and the GH terminal by a charge pump circuit composed of a capacitor C5 and a diode D5.

（制御部２００）
第二の制御手段である制御部２００は、二次側電流Ｉ２を図１の矢印方向に整流するための制御回路である。制御部２００のＶＣ端子とＧ端子の間には、出力電圧Ｖｏｕｔが電源電圧として供給されている。実施例１では、二次巻線Ｓ１のＧＮＤ（グランド）側にＦＥＴ１２のソース端子が接続され、ＦＥＴ１２のドレイン端子にインダクタＬ１２の一端が接続され、インダクタＬ１２の他端に二次巻線Ｓ１が接続されている。電圧検知手段である電圧検知部２０１は、ＦＥＴ１２とインダクタＬ１２の直列回路の両端電圧を検知することで、ＦＥＴ１２のオン状態とオフ状態を遷移させるタイミングを検知している。ＦＥＴ１２とインダクタＬ１２の直列回路の両端電圧は、制御部２００のＳ端子とＧ端子との間に印加された検知電圧Ｖ２として制御部２００によって検知される。実施例１では、インダクタＬ１２を挟んで電圧を検知する点を特徴としている。ゲート駆動部２０２は、電圧検知部２０１の検知結果に基づき、ＦＥＴ１２のゲート駆動信号ＤＳ２を出力している。なお、制御部２００による制御方法の説明は図３を用いて後述する。 (Control unit 200)
The control unit 200, which is the second control means, is a control circuit for rectifying the secondary side current I2 in the direction of the arrow in FIG. An output voltage Vout is supplied as a power supply voltage between the VC terminal and the G terminal of the control unit 200. In the first embodiment, the source terminal of the FET 12 is connected to the GND (ground) side of the secondary winding S1, one end of the inductor L12 is connected to the drain terminal of the FET 12, and the secondary winding S1 is connected to the other end of the inductor L12. It is connected. The voltage detection unit 201, which is a voltage detecting means, detects the timing of transitioning the ON state and the OFF state of the FET 12 by detecting the voltage across the series circuit of the FET 12 and the inductor L12. The voltage across the series circuit of the FET 12 and the inductor L12 is detected by the control unit 200 as a detection voltage V2 applied between the S terminal and the G terminal of the control unit 200. The first embodiment is characterized in that the voltage is detected by sandwiching the inductor L12. The gate drive unit 202 outputs the gate drive signal DS2 of the FET 12 based on the detection result of the voltage detection unit 201. The control method by the control unit 200 will be described later with reference to FIG.

（インダクタＬ１２）
図２は、インダクタＬ１２の形成方法の例を示す図である。図２は、コイルを用いずにインダクタを形成する方法の例を示している。図２にはＦＥＴ１２と、ＦＥＴ１２のゲート端子（Ｇ端子）、ドレイン端子（Ｄ端子）、ソース端子（Ｓ端子）を図示している。図２（Ａ）では、ＦＥＴ１２のＤ端子を磁性体５０の間に通すことで、インダクタンスを形成している。なお、磁性体５０は、中央に穴の空いた、ビーズ形状に形成された磁性体である。また、図２（Ｂ）では、ＦＥＴ１２のＤ端子は基板５２上（基板上）の導電層５１のパターンを介してトランスＴ１と接続されており、ＦＥＴ１２のＤ端子及び導電層５１のパターンによって、インダクタンスを形成している。基板５２は、ＦＥＴ１２やトランスＴ１等の電源回路が実装される基板である。図２（Ａ）、（Ｂ）に示す方法を用いることで、回路規模やコストを増加せずに、インダクタンスを形成することができる。また、インダクタＬ１２にはコイルを用いてもよい。 (Inductor L12)
FIG. 2 is a diagram showing an example of a method for forming the inductor L12. FIG. 2 shows an example of a method of forming an inductor without using a coil. FIG. 2 illustrates the FET 12, the gate terminal (G terminal), drain terminal (D terminal), and source terminal (S terminal) of the FET 12. In FIG. 2A, the inductance is formed by passing the D terminal of the FET 12 between the magnetic materials 50. The magnetic material 50 is a magnetic material formed in a bead shape with a hole in the center. Further, in FIG. 2B, the D terminal of the FET 12 is connected to the transformer T1 via the pattern of the conductive layer 51 on the substrate 52 (on the substrate), and the pattern of the D terminal of the FET 12 and the conductive layer 51 It forms an inductance. The board 52 is a board on which a power supply circuit such as an FET 12 or a transformer T1 is mounted. By using the methods shown in FIGS. 2A and 2B, the inductance can be formed without increasing the circuit scale and cost. Further, a coil may be used for the inductor L12.

（フィードバック部１１５）
図１の説明に戻る。フィードバック部１１５は、出力電圧Ｖｏｕｔを所定の一定電圧に制御するために用いられる。出力電圧Ｖｏｕｔの電圧値は、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦの基準電圧、抵抗Ｒ５２及び抵抗Ｒ５３によって設定される。出力電圧Ｖｏｕｔが所定の電圧（ここでは２４Ｖ）より高くなると、シャントレギュレータＩＣ５のカソード端子Ｋから電流が流れ、プルアップ抵抗Ｒ５１を介してフォトカプラＰＣ５の二次側ダイオードが導通状態となる。これにより、フォトカプラＰＣ５の一次側トランジスタが動作し、コンデンサＣ６から電荷が放電される。このため、制御部１０１のＦＢ端子電圧が低下する。一方、出力電圧Ｖｏｕｔが２４Ｖより低くなると、フォトカプラＰＣ５の二次側ダイオードが非導通状態となる。これにより、フォトカプラＰＣ５の一次側のトランジスタがオフ状態となり、制御部１０１のＦＢ端子からコンデンサＣ６に一定電流が流れるため、制御部１０１のＦＢ端子電圧が上昇する。 (Feedback section 115)
Returning to the description of FIG. The feedback unit 115 is used to control the output voltage Vout to a predetermined constant voltage. The voltage value of the output voltage Vout is set by the reference voltage of the reference terminal REF of the shunt regulator IC5, the resistor R52, and the resistor R53. When the output voltage Vout becomes higher than a predetermined voltage (24V in this case), a current flows from the cathode terminal K of the shunt regulator IC5, and the secondary side diode of the photocoupler PC5 becomes conductive via the pull-up resistor R51. As a result, the primary transistor of the photocoupler PC5 operates, and the electric charge is discharged from the capacitor C6. Therefore, the FB terminal voltage of the control unit 101 drops. On the other hand, when the output voltage Vout becomes lower than 24V, the secondary side diode of the photocoupler PC5 becomes non-conducting. As a result, the transistor on the primary side of the photocoupler PC5 is turned off, and a constant current flows from the FB terminal of the control unit 101 to the capacitor C6, so that the FB terminal voltage of the control unit 101 rises.

このように、フィードバック部１１５は、出力電圧Ｖｏｕｔの変動に応じて制御部１０１のＦＢ端子電圧を変化させる。制御部１０１は、フィードバック部１１５から入力されたＦＢ端子電圧を検知することで、出力電圧Ｖｏｕｔを所定の一定電圧に制御するためのフィードバック制御を行うことができる。制御部１０１は、ＰＷＭ等の制御方法を用いて、ＦＢ端子電圧に応じて、ＦＥＴ１のオンデューティを制御することで、出力電圧Ｖｏｕｔを制御している。 In this way, the feedback unit 115 changes the FB terminal voltage of the control unit 101 according to the fluctuation of the output voltage Vout. The control unit 101 can perform feedback control for controlling the output voltage Vout to a predetermined constant voltage by detecting the FB terminal voltage input from the feedback unit 115. The control unit 101 controls the output voltage Vout by controlling the on-duty of the FET 1 according to the FB terminal voltage by using a control method such as PWM.

［スイッチング電源回路１００の制御方法］
図３は、制御部１０１及び制御部２００によるアクティブクランプ方式を用いたスイッチング電源回路１００の制御方法の説明図である。図３において、（ｉ）はＦＥＴ１のゲート駆動信号ＤＬを示す図、（ｉｉ）はＦＥＴ２のゲート駆動信号ＤＨを示す図である。図３において、（ｉｉｉ）はＦＥＴ１のドレイン電流を示す図、（ｉｖ）はＦＥＴ１のドレイン端子とソース端子間の電圧を示す図である。図３において、（ｖ）は二次側電流Ｉ２を示す図、（ｖｉ）はＦＥＴ１２のゲート駆動信号ＤＳ２を示す図、（ｖｉｉ）は電圧検知部２０１の検知電圧Ｖ２を示す図である。横軸はいずれも時間を示す。 [Control method of switching power supply circuit 100]
FIG. 3 is an explanatory diagram of a control method of the switching power supply circuit 100 using the active clamp method by the control unit 101 and the control unit 200. In FIG. 3, (i) is a diagram showing the gate drive signal DL of the FET 1, and (ii) is a diagram showing the gate drive signal DH of the FET 2. In FIG. 3, (iii) is a diagram showing the drain current of the FET 1, and (iv) is a diagram showing the voltage between the drain terminal and the source terminal of the FET 1. In FIG. 3, (v) is a diagram showing the secondary side current I2, (vi) is a diagram showing the gate drive signal DS2 of the FET 12, and (vi) is a diagram showing the detection voltage V2 of the voltage detection unit 201. The horizontal axis shows time.

（制御部１０１の制御方法）
制御部１０１は、ＦＥＴ１とＦＥＴ２をともにオフさせるデッドタイム（図３の〔４〕、〔５〕の期間）を挟んでＦＥＴ１とＦＥＴ２を交互にオン又はオフさせて繰り返し制御を行っている。ＦＥＴ２と電圧クランプ用のコンデンサＣ２を用いた動作（以下、アクティブクランプ動作という）を図３の（ｉ）〜（ｖ）で説明する。 (Control method of control unit 101)
The control unit 101 repeatedly turns the FET 1 and the FET 2 on and off alternately with a dead time (the period of [4] and [5] in FIG. 3) for turning off both the FET 1 and the FET 2. The operation using the FET 2 and the capacitor C2 for voltage clamping (hereinafter referred to as active clamping operation) will be described with reference to FIGS. 3 (i) to 3 (v).

図３の（ｉ）（ｉｉｉ）に示すように、ＦＥＴ１のゲート駆動信号ＤＬがオン状態の期間〔３〕では、ＦＥＴ１及びトランスＴ１の一次巻線Ｐ１を流れる電流が線形的に増加する。ＦＥＴ１がオン状態からオフ状態に遷移すると、図３に示すデッドタイム期間〔５〕において、電圧共振用のコンデンサＣ１とトランスＴ１の電圧共振動作によって、図３の（ｉｖ）に示すようにＦＥＴ１のドレイン端子とソース端子間の電圧が上昇する。 As shown in FIGS. 3 (i) and 3 (iii), the current flowing through the primary winding P1 of the FET 1 and the transformer T1 linearly increases during the period [3] in which the gate drive signal DL of the FET 1 is on. When the FET1 transitions from the on state to the off state, during the dead time period [5] shown in FIG. 3, the voltage resonance operation of the voltage resonance capacitor C1 and the transformer T1 causes the FET1 to be as shown in FIG. 3 (iv). The voltage between the drain terminal and the source terminal rises.

アクティブクランプ方式のスイッチング電源回路１００では、電圧共振用のコンデンサＣ１の働きによって、ＦＥＴ１のドレイン端子とソース端子間の電圧上昇の速度を抑えることができるため、ＦＥＴ１のスイッチングオフ時の損失を低減できる。また、アクティブクランプ方式のスイッチング電源回路１００では、電圧共振用のコンデンサＣ１よりも容量の大きい電圧クランプ用のコンデンサＣ２が接続されている。このため、ＦＥＴ１のオフ時に生じる、トランスＴ１のリーケージインダクタンスによるサージ電圧を抑制することができ、スイッチング素子（ＦＥＴ１、ＦＥＴ２、ＦＥＴ１２）に必要な耐圧を抑えることができる。 In the active clamp type switching power supply circuit 100, the voltage rise speed between the drain terminal and the source terminal of the FET 1 can be suppressed by the action of the capacitor C1 for voltage resonance, so that the loss at the time of switching off of the FET 1 can be reduced. .. Further, in the active clamp type switching power supply circuit 100, a voltage clamp capacitor C2 having a larger capacitance than the voltage resonance capacitor C1 is connected. Therefore, the surge voltage due to the leakage inductance of the transformer T1 that occurs when the FET 1 is turned off can be suppressed, and the withstand voltage required for the switching elements (FET1, FET2, FET12) can be suppressed.

図３の（ｉｉ）（ｉｖ）に示すように、ＦＥＴ２のゲート駆動信号ＤＨがオン状態の期間〔６〕は、電圧クランプ用のコンデンサＣ２とトランスＴ１による電圧共振動作が継続する。ＦＥＴ１のドレイン端子とソース端子間の電圧が大きくなると、図３の（ｖ）に示すようにトランスＴ１から二次側電流Ｉ２が出力される状態となる。ＦＥＴ２がオン状態からオフ状態に遷移すると、図３に示すデッドタイム期間〔４〕において、電圧共振用のコンデンサＣ１とトランスＴ１の電圧共振動作によって、図３の（ｉｖ）に示すようにＦＥＴ１のドレイン端子とソース端子間の電圧が低下する。電圧共振用のコンデンサＣ１の容量は、電圧クランプ用のコンデンサＣ２の容量に比べて十分に低い値となっている。このため、ＦＥＴ２をオフ状態にすることで、ＦＥＴ１のドレイン端子とソース端子間の電圧はゼロボルト以下まで低下し、ＦＥＴ１のボディーダイオードＤ１の順方向に電流が流れる状態となる。ＦＥＴ１のボディーダイオードＤ１に電流が流れる状態で、ＦＥＴ１をオン状態に遷移することを、ゼロ電圧スイッチングといい、ＦＥＴ１のスイッチングオン時の損失を低減できる。 As shown in FIGS. 3 (ii) and 3 (iv), the voltage resonance operation by the voltage clamping capacitor C2 and the transformer T1 continues during the period [6] in which the gate drive signal DH of the FET 2 is on. When the voltage between the drain terminal and the source terminal of the FET 1 becomes large, the secondary side current I2 is output from the transformer T1 as shown in FIG. 3 (v). When the FET 2 transitions from the on state to the off state, during the dead time period [4] shown in FIG. 3, the voltage resonance operation of the voltage resonance capacitor C1 and the transformer T1 causes the FET 1 to be as shown in FIG. 3 (iv). The voltage between the drain terminal and the source terminal drops. The capacitance of the voltage resonance capacitor C1 is sufficiently lower than the capacitance of the voltage clamp capacitor C2. Therefore, when the FET 2 is turned off, the voltage between the drain terminal and the source terminal of the FET 1 drops to zero volt or less, and a current flows in the forward direction of the body diode D1 of the FET 1. Transitioning the FET 1 to the on state while a current flows through the body diode D1 of the FET 1 is called zero voltage switching, and the loss when the switching of the FET 1 is turned on can be reduced.

（制御部２００の制御方法）
制御部２００は、図３の（ｖ）に示すように二次側電流Ｉ２が、図１に示す矢印方向に流れる状態を検知し、ＦＥＴ１２をオン状態にする制御を行っている。図３の（ｖ）〜（ｖｉｉ）で説明する。 (Control method of control unit 200)
As shown in FIG. 3 (v), the control unit 200 detects a state in which the secondary side current I2 flows in the direction of the arrow shown in FIG. 1 and controls the FET 12 to be turned on. This will be described with reference to FIGS. 3 (v) to (vii).

最初に、ＦＥＴ１２をオン状態へ遷移する制御について説明する。図３の（ｖ）に示すように、二次側電流Ｉ２がＦＥＴ１２のボディーダイオードＤ１２に流れると、ダイオードの順方向電圧（例えば０．６Ｖ）による電圧降下が生じ、図３の（ｖｉｉ）に示す〔１〕の期間で、電圧検知部２０１の検知電圧Ｖ２は負の電圧となる。制御部２００は検知電圧Ｖ２が第一の閾値である所定の閾値Ｖｏｎ以下（第一の閾値以下）であることを検知すると、図３の（ｖｉ）に示すように、ＦＥＴ１２のゲート駆動信号ＤＳ２をハイレベルにし、ＦＥＴ１２をオン状態に遷移させる。制御部２００は検知電圧Ｖ２が第二の閾値である所定の閾値Ｖｏｆｆ以上（第二に閾値以上）になるまでの間、ＦＥＴ１２のオン状態を継続する。なお、実施例１ではゼロ電圧を閾値Ｖｏｆｆとする。ＦＥＴ１２のオン抵抗損失は、ダイオードの順方向電圧による損失よりも少ないため、ＦＥＴ１２をオンする制御を行うことで、スイッチング電源回路１００の効率を改善できる。所定の閾値Ｖｏｆｆは所定の閾値Ｖｏｎよりも大きい（Ｖｏｆｆ＞Ｖｏｎ）。 First, the control of transitioning the FET 12 to the on state will be described. As shown in FIG. 3 (v), when the secondary side current I2 flows through the body diode D12 of the FET 12, a voltage drop occurs due to the forward voltage (for example, 0.6 V) of the diode, and in FIG. 3 (vii). During the period of [1] shown, the detection voltage V2 of the voltage detection unit 201 becomes a negative voltage. When the control unit 200 detects that the detection voltage V2 is equal to or less than a predetermined threshold value Von (below the first threshold value), which is the first threshold value, as shown in FIG. 3 (vi), the gate drive signal DS2 of the FET 12 Is set to a high level, and the FET 12 is transitioned to the on state. The control unit 200 keeps the FET 12 on until the detection voltage V2 becomes equal to or higher than a predetermined threshold value Voff (second threshold value or higher), which is the second threshold value. In the first embodiment, the zero voltage is set as the threshold value Voff. Since the on-resistance loss of the FET 12 is smaller than the loss due to the forward voltage of the diode, the efficiency of the switching power supply circuit 100 can be improved by controlling the FET 12 to be turned on. The predetermined threshold Voff is larger than the predetermined threshold Von (Voff> Von).

次に、実施例１の特徴である、ＦＥＴ１２をオフ状態へ遷移するタイミングの検知方法について説明する。図３の〔４〕の期間では、前述した制御部１０１の制御により、ＦＥＴ２がオン状態からオフ状態に遷移すると、電圧共振用のコンデンサＣ１とトランスＴ１による電圧共振動作によって、二次側電流Ｉ２が急激に減少する状態となる。二次側電流Ｉ２が減少すると、インダクタＬ１２には電圧が生じる状態となる。
インダクタＬ１２に発生する電圧＝−Ｌ１２のインダクタンス×ｄＩ２／ｄｔ…式（１） Next, a method of detecting the timing of transitioning the FET 12 to the off state, which is a feature of the first embodiment, will be described. In the period of [4] of FIG. 3, when the FET 2 transitions from the on state to the off state by the control of the control unit 101 described above, the secondary side current I2 is caused by the voltage resonance operation by the voltage resonance capacitor C1 and the transformer T1. Will decrease sharply. When the secondary side current I2 decreases, a voltage is generated in the inductor L12.
Voltage generated in inductor L12 = -L12 inductance x dI2 / dt ... Equation (1)

そのため、図３の（ｖ）、（ｖｉｉ）に示す〔２〕の期間では、二次側電流Ｉ２が図１の矢印方向に流れている状態にもかかわらず、検知電圧Ｖ２が所定の閾値Ｖｏｆｆ以上（実施例１ではゼロ電圧以上）となっていることを検知することができる。そして、ＦＥＴ１２をオフ状態に遷移することができる。 Therefore, in the period of [2] shown in FIGS. 3 (v) and 3 (vii), the detection voltage V2 is a predetermined threshold voltage Voff even though the secondary side current I2 is flowing in the direction of the arrow in FIG. It can be detected that the above (zero voltage or more in the first embodiment) is satisfied. Then, the FET 12 can be turned off.

ところで、ＦＥＴ１２をオン状態からオフ状態に遷移させるには、所定のスイッチング期間を要する。そのため、二次側電流Ｉ２がゼロになったことを検知してから、ＦＥＴ１２をオフする制御を行うと、次のような課題が生じる。すなわち、ＦＥＴ１２をオフするタイミングが間に合わず、コンデンサＣ１１から、トランスＴ１を介し、一次側回路へ逆流電流が流れてしまうおそれがある。逆流電流が生じると、スイッチング電源の電源効率が低下してしまうという課題がある。 By the way, it takes a predetermined switching period to make the FET 12 transition from the on state to the off state. Therefore, if control is performed to turn off the FET 12 after detecting that the secondary side current I2 has become zero, the following problems occur. That is, the timing for turning off the FET 12 may not be in time, and a backflow current may flow from the capacitor C11 to the primary circuit via the transformer T1. When a backflow current is generated, there is a problem that the power supply efficiency of the switching power supply is lowered.

また、一次側回路への逆流電流を防止する方法としては、所定の閾値Ｖｏｆｆの電圧をゼロ電圧よりも低い負の電圧値に設定する方法も考えられる。しかしながら、閾値Ｖｏｆｆの電圧値を低くすると、ＦＥＴ１２にオン抵抗値の低いスイッチング素子を用いた場合などに、二次側電流Ｉ２に大きな電流が流れているのにもかかわらず、ＦＥＴ１２をオフしてしまうという課題が生じる。しかしながら、この課題を防止するためにＦＥＴ１２のオン抵抗値を大きくすると、今度はＦＥＴ１２のオン抵抗損失が増大し、スイッチング電源の効率が低下してしまうという課題がある。 Further, as a method of preventing the backflow current to the primary side circuit, a method of setting the voltage of a predetermined threshold value Voff to a negative voltage value lower than the zero voltage can be considered. However, when the voltage value of the threshold value Voff is lowered, the FET 12 is turned off even though a large current is flowing in the secondary side current I2 when a switching element having a low on-resistance value is used for the FET 12. The problem of closing up arises. However, if the on-resistance value of the FET 12 is increased in order to prevent this problem, there is a problem that the on-resistance loss of the FET 12 increases and the efficiency of the switching power supply decreases.

また、一次側の制御部１０１から、通信用の絶縁回路（フォトカプラやトランス等）を介して、二次側の制御部２００に、ＦＥＴ１２をオフするタイミングを報知する方法も考えられる。しかしながら、通信用の絶縁回路を用いる方法では、回路規模、コストが増大し、また、絶縁回路による消費電力が増加してしまうという課題がある。 Further, a method of notifying the control unit 200 on the secondary side of the timing of turning off the FET 12 from the control unit 101 on the primary side via an insulating circuit for communication (photocoupler, transformer, etc.) is also conceivable. However, the method using an insulated circuit for communication has a problem that the circuit scale and cost increase and the power consumption by the insulated circuit increases.

実施例１で説明したスイッチング電源回路１００では、回路規模やコストを増大させることなく、ＦＥＴ１２にオン抵抗値が低いＦＥＴを用いた場合においても、適切なタイミングでＦＥＴ１２を制御することができる。そして、スイッチング電源回路１００の効率を改善することができる。 In the switching power supply circuit 100 described in the first embodiment, the FET 12 can be controlled at an appropriate timing even when an FET having a low on-resistance value is used for the FET 12 without increasing the circuit scale and cost. Then, the efficiency of the switching power supply circuit 100 can be improved.

以上説明したように、制御部２００は、制御部１０１のアクティブクランプ動作と、インダクタＬ１２を利用することで、同期整流回路のＦＥＴ１２をオン、オフするタイミングを、簡易な回路構成で検知することができる。そして、アクティブクランプ方式を用いたスイッチング電源の電源効率を改善することができる。 As described above, the control unit 200 can detect the timing of turning on / off the FET 12 of the synchronous rectifier circuit with a simple circuit configuration by using the active clamping operation of the control unit 101 and the inductor L12. can. Then, the power efficiency of the switching power supply using the active clamp method can be improved.

［スイッチング電源回路の構成］
次に、実施例２のスイッチング電源回路３００を説明する。実施例１と同様の構成には同一の符号を付し、説明を省略する。図４に示すスイッチング電源回路３００は、タイマー部３０３を有する第二の制御手段である制御部３０１と、ＣＲフィルタ（スナバ回路）を構成する抵抗Ｒ１２、コンデンサＣ１２とを有する点が実施例１の構成と異なる。抵抗Ｒ１２及びコンデンサＣ１２からなるスナバ回路は、ＦＥＴ１２とインダクタＬ１２の直列回路と並列に接続されている。実施例２の電圧検知部２０１は、抵抗Ｒ１２とコンデンサＣ１２が直列に接続されたスナバ回路によって平滑した電圧を検知することにより、ＦＥＴ１２とインダクタＬ１２の直列回路の両端の電圧を検知電圧Ｖ２として検知している。 [Configuration of switching power supply circuit]
Next, the switching power supply circuit 300 of the second embodiment will be described. The same reference numerals are given to the same configurations as in the first embodiment, and the description thereof will be omitted. The switching power supply circuit 300 shown in FIG. 4 has a control unit 301 which is a second control means having a timer unit 303, a resistor R12 constituting a CR filter (snubber circuit), and a capacitor C12. Different from the configuration. The snubber circuit including the resistor R12 and the capacitor C12 is connected in parallel with the series circuit of the FET 12 and the inductor L12. The voltage detection unit 201 of the second embodiment detects the voltage across the series circuit of the FET 12 and the inductor L12 as the detection voltage V2 by detecting the voltage smoothed by the snubber circuit in which the resistor R12 and the capacitor C12 are connected in series. doing.

（タイマー部３０３）
制御部３０１のタイマー部３０３は、ゲート駆動信号ＤＳ２をオフ状態からオン状態に遷移させた際に、所定時間、強制的にオン状態を保持させる強制オン時間のタイマーを有している。また、タイマー部３０３は、ゲート駆動信号ＤＳ２をオン状態からオフ状態に遷移させた際に、所定時間、強制的にオフ状態を保持させる強制オフ時間のタイマーも有している。 (Timer section 303)
The timer unit 303 of the control unit 301 has a timer for a forced on time that forcibly holds the on state for a predetermined time when the gate drive signal DS2 is changed from the off state to the on state. Further, the timer unit 303 also has a timer for a forced off time for forcibly holding the off state for a predetermined time when the gate drive signal DS2 is changed from the on state to the off state.

図５は、実施例２における各部の波形を示す図であり、（ｉ）〜（ｖｉｉ）は図３の（ｉ）〜（ｖｉｉ）と同様のグラフである。図５の〔７〕は第一の時間である強制オン時間を示す。〔７〕に示す強制オン時間においては、電圧検知部２０１の検知電圧Ｖ２が閾値Ｖｏｆｆ以上に上昇した場合でも、ゲート駆動信号ＤＳ２をオン状態に保持できる。図５の〔６〕に示すように、アクティブクランプ方式を用いたスイッチング電源では、電圧クランプ用のコンデンサＣ２の働きによって、二次側電流Ｉ２はゆっくり増加する（図５（ｖ））。そのため、ＦＥＴ１２をオンした直後の二次側電流Ｉ２の電流値が増加する前のタイミングにおいては、検知電圧Ｖ２はゼロ電圧に近くなり、ノイズなどで、検知電圧Ｖ２が閾値Ｖｏｆｆ以上となり誤検知してしまう課題がある。実施例２では、制御部３０１のタイマー部３０３による強制オン時間を用いることで、二次側電流Ｉ２が少ない場合や、ＦＥＴ１２によりオン抵抗値の低いスイッチング素子を用いた場合においても、ＦＥＴ１２を適切なタイミングで制御できる。 FIG. 5 is a diagram showing waveforms of each part in the second embodiment, and (i) to (vii) are the same graphs as (i) to (vii) in FIG. [7] in FIG. 5 shows the forced on time, which is the first time. In the forced on time shown in [7], the gate drive signal DS2 can be held in the on state even when the detection voltage V2 of the voltage detection unit 201 rises above the threshold value Voff. As shown in FIG. 5 [6], in the switching power supply using the active clamp method, the secondary side current I2 slowly increases due to the action of the voltage clamping capacitor C2 (FIG. 5 (v)). Therefore, at the timing immediately after the FET 12 is turned on and before the current value of the secondary side current I2 increases, the detection voltage V2 becomes close to zero voltage, and the detection voltage V2 becomes equal to or higher than the threshold value Voff due to noise or the like, resulting in erroneous detection. There is a problem that will end up. In the second embodiment, by using the forced on time by the timer unit 303 of the control unit 301, the FET 12 is appropriate even when the secondary side current I2 is small or when a switching element having a low on-resistance value is used by the FET 12. It can be controlled at the right timing.

図５の〔８〕に示す第二の時間である強制オフ時間においては、電圧検知部２０１の検知電圧Ｖ２が閾値Ｖｏｎ以下に低下した場合でも、ゲート駆動信号ＤＳ２をオフ状態に保持できる。ＦＥＴ２のスイッチングオフ時のノイズや、ＦＥＴ１のスイッチングオン時のノイズによって、検知電圧Ｖ２が閾値Ｖｏｎ以下となり誤検知し、ＦＥＴ１２をオンさせることを防止できる。 In the forced off time, which is the second time shown in FIG. 5 [8], the gate drive signal DS2 can be held in the off state even when the detection voltage V2 of the voltage detection unit 201 drops below the threshold value Von. It is possible to prevent the detection voltage V2 from becoming equal to or less than the threshold value Von due to the noise when the switching of the FET 2 is turned off and the noise when the switching of the FET 1 is turned on, resulting in erroneous detection and turning on the FET 12.

（ＣＲフィルタ（スナバ回路））
検知電圧Ｖ２を検知する際に、抵抗Ｒ１２とコンデンサＣ１２で形成されたＣＲフィルタを用いることで、外来ノイズ等による制御部３０１の誤動作を防止できる。ところで、インダクタＬ１２を用いない従来の同期整流回路では、検知電圧Ｖ２の検知にＣＲフィルタを用いると、ＦＥＴ１２をオン状態からオフ状態に遷移するタイミングが遅れてしまう。このため、二次側のコンデンサＣ１１から、トランスＴ１を介し、一次側回路へ逆流電流が流れてしまう場合がある。しかしながら、制御部３０１では、実施例１で説明したように、図５の〔２〕の期間において、二次側電流Ｉ２がゼロになる前に、ＦＥＴ１２をオフするタイミングを検知できる特徴を有している。このため、図４のようにＣＲフィルタを用いた場合においても、スイッチング電源回路３００の一次側回路へ逆流電流が流れる課題を防止できる。なお、ＣＲフィルタは実施例１のスイッチング電源回路１００及び後述する実施例３のスイッチング電源回路５００にも用いることができる。 (CR filter (snubber circuit))
By using the CR filter formed by the resistor R12 and the capacitor C12 when detecting the detection voltage V2, it is possible to prevent the control unit 301 from malfunctioning due to external noise or the like. By the way, in the conventional synchronous rectifier circuit that does not use the inductor L12, if a CR filter is used to detect the detection voltage V2, the timing of transitioning the FET 12 from the on state to the off state is delayed. Therefore, a backflow current may flow from the secondary side capacitor C11 to the primary side circuit via the transformer T1. However, as described in the first embodiment, the control unit 301 has a feature that the timing of turning off the FET 12 can be detected before the secondary current I2 becomes zero during the period [2] of FIG. ing. Therefore, even when the CR filter is used as shown in FIG. 4, it is possible to prevent the problem that the backflow current flows to the primary side circuit of the switching power supply circuit 300. The CR filter can also be used in the switching power supply circuit 100 of the first embodiment and the switching power supply circuit 500 of the third embodiment described later.

このように、タイマー部３０３や、ＣＲフィルタ（Ｃ１２、Ｒ１２）を用いることで、制御部３０１の誤動作を防止することができ、同期整流回路のＦＥＴ１２をオン、オフするタイミングを、簡易な回路構成で検知することができる。そして、アクティブクランプ方式を用いたスイッチング電源の電源効率を改善することができる。 In this way, by using the timer unit 303 and the CR filters (C12, R12), it is possible to prevent the control unit 301 from malfunctioning, and the timing of turning the FET 12 of the synchronous rectifier circuit on and off can be set to a simple circuit configuration. Can be detected with. Then, the power efficiency of the switching power supply using the active clamp method can be improved.

次に、実施例３のスイッチング電源回路５００を説明する。実施例１と同様の構成には同一の符号を付し、説明を省略する。図６に示すスイッチング電源回路５００は、同期整流回路を二次巻線Ｓ１の出力電圧Ｖｏｕｔ側の端子に設ける点が、実施例１の構成と異なる。補助巻線Ｓ２、ダイオードＤ２１、コンデンサＣ２１は、制御部２００の電源電圧を供給するために用いる回路である。電圧検知部２０１によって検知される検知電圧Ｖ２や二次側電流Ｉ２の向きは図６に示すとおりである。より詳細には、実施例３では、二次巻線Ｓ１にＦＥＴ１２のソース端子が接続され、ＦＥＴ１２のドレイン端子にインダクタＬ１２の一端が接続され、インダクタＬ１２の他端から出力電圧Ｖｏｕｔが出力される。 Next, the switching power supply circuit 500 of the third embodiment will be described. The same reference numerals are given to the same configurations as in the first embodiment, and the description thereof will be omitted. The switching power supply circuit 500 shown in FIG. 6 differs from the configuration of the first embodiment in that a synchronous rectifier circuit is provided at a terminal on the output voltage Vout side of the secondary winding S1. The auxiliary winding S2, the diode D21, and the capacitor C21 are circuits used to supply the power supply voltage of the control unit 200. The directions of the detection voltage V2 and the secondary side current I2 detected by the voltage detection unit 201 are as shown in FIG. More specifically, in the third embodiment, the source terminal of the FET 12 is connected to the secondary winding S1, one end of the inductor L12 is connected to the drain terminal of the FET 12, and the output voltage Vout is output from the other end of the inductor L12. ..

同様に、実施例２のスイッチング電源回路３００においても、同期整流回路を、二次巻線Ｓ１の出力電圧Ｖｏｕｔ側の端子に設けてもよい。このように、同期整流回路は、二次巻線Ｓ１のＧＮＤ側の端子に設けても、Ｖｏｕｔ側の端子に設けてもよい。以上、実施例３によれば、アクティブクランプ方式を用いたスイッチング電源の効率を改善することができる。 Similarly, in the switching power supply circuit 300 of the second embodiment, the synchronous rectifier circuit may be provided at the terminal on the output voltage Vout side of the secondary winding S1. As described above, the synchronous rectifier circuit may be provided at the terminal on the GND side of the secondary winding S1 or at the terminal on the Vout side. As described above, according to the third embodiment, the efficiency of the switching power supply using the active clamp method can be improved.

実施例１〜実施例３で説明した電源装置であるスイッチング電源回路１００、３００、５００は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給するスイッチング電源として適用可能である。以下に、一例として、実施例１のスイッチング電源回路１００を適用した画像形成装置の構成を説明する。 The switching power supply circuits 100, 300, and 500, which are the power supply devices described in the first to third embodiments, are switching that supplies power to, for example, a low-voltage power supply of an image forming apparatus, that is, a drive unit such as a controller (control unit) or a motor. It can be applied as a power supply. Hereinafter, as an example, a configuration of an image forming apparatus to which the switching power supply circuit 100 of the first embodiment is applied will be described.

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図７に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ７００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ７００は、スイッチング電源回路１００を備えている。なお、スイッチング電源回路１００を適用可能な画像形成装置は、図７に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。 [Configuration of image forming apparatus]
As an example of the image forming apparatus, a laser beam printer will be described as an example. FIG. 7 shows a schematic configuration of a laser beam printer, which is an example of an electrophotographic printer. The laser beam printer 700 includes a photosensitive drum 311 as an image carrier on which an electrostatic latent image is formed, a charging unit 317 (charging means) that uniformly charges the photosensitive drum 311, and an electrostatic latent image formed on the photosensitive drum 311. A developing unit 312 (developing means) for developing an image with toner is provided. Then, the toner image developed on the photosensitive drum 311 is transferred to a sheet (not shown) as a recording material supplied from the cassette 316 by a transfer unit 318 (transfer means), and the toner image transferred to the sheet is transferred to the fixing device 314. And discharge to tray 315. The photosensitive drum 311, the charging unit 317, the developing unit 312, and the transfer unit 318 are image forming units. Further, the laser beam printer 700 includes a switching power supply circuit 100. The image forming apparatus to which the switching power supply circuit 100 can be applied is not limited to the one illustrated in FIG. 7, and may be, for example, an image forming apparatus including a plurality of image forming portions. Further, the image forming apparatus may include a primary transfer unit that transfers the toner image on the photosensitive drum 311 to the intermediate transfer belt and a secondary transfer unit that transfers the toner image on the intermediate transfer belt to the sheet.

レーザビームプリンタ７００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、スイッチング電源回路１００は、例えばコントローラ３２０に電力を供給する。また、スイッチング電源回路１００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。以上、実施例４によれば、アクティブクランプ方式を用いたスイッチング電源を搭載した画像形成装置においても、スイッチング電源の効率を改善することができる。 The laser beam printer 700 includes a controller 320 that controls an image forming operation by an image forming unit and a sheet conveying operation, and the switching power supply circuit 100 supplies electric power to, for example, the controller 320. Further, the switching power supply circuit 100 supplies electric power to a driving unit such as a motor for rotating the photosensitive drum 311 or for driving various rollers or the like that convey the sheet. As described above, according to the fourth embodiment, the efficiency of the switching power supply can be improved even in the image forming apparatus equipped with the switching power supply using the active clamp method.

１０１制御部
１１５フィードバック部
２００制御部
Ｃ２電圧クランプ用のコンデンサ
ＦＥＴ１第一のスイッチング素子
ＦＥＴ２第二のスイッチング素子
ＦＥＴ１２第三のスイッチング素子
Ｌ１２インダクタ
Ｔ１トランス 101 Control unit 115 Feedback unit 200 Control unit C2 Capacitor for voltage clamp FET1 First switching element FET2 Second switching element FET12 Third switching element L12 Inductor T1 Transformer

Claims

A transformer with primary and secondary windings,
A first switching element connected in series with the primary winding of the transformer,
A second switching element connected in parallel to the primary winding of the transformer,
A capacitor connected in series with the second switching element and connected in parallel with the primary winding of the transformer together with the second switching element.
A rectifying means for rectifying the voltage induced in the secondary winding and
A feedback means that outputs a feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer.
A first control means for controlling on or off of the first switching element and the second switching element based on the feedback voltage.
With
The first control means alternately turns on or off the first switching element and the second switching element with a dead time for turning off both the first switching element and the second switching element. A power supply that performs switching operations
The rectifying means is a switching of a third switching element for rectifying a voltage induced in the secondary winding, an inductor connected in series with the third switching element, and the third switching element. It has a second control means for controlling the operation,
A voltage detecting means for detecting a voltage across the third switching element and the inductor connected in series is provided.
The second control means keeps the third switching element on state for the first time after turning the third switching element from off to on, regardless of the voltage detected by the voltage detecting means. After the first time has elapsed, the third switching element is controlled to be turned from on to off according to the voltage detected by the voltage detecting means.
The first time is longer than the period from when the voltage detected by the voltage detecting means becomes negative due to the on of the second switching element until the detected voltage becomes the minimum value, and , A power supply device characterized in that it is shorter than the on-time of the second switching element.

A transformer with primary and secondary windings,
A first switching element connected in series with the primary winding of the transformer,
A second switching element connected in parallel to the primary winding of the transformer,
A capacitor connected in series with the second switching element and connected in parallel with the primary winding of the transformer together with the second switching element.
A rectifying means for rectifying the voltage induced in the secondary winding and
A feedback means that outputs a feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer.
A first control means for controlling on or off of the first switching element and the second switching element based on the feedback voltage.
With
The first control means alternately turns on or off the first switching element and the second switching element with a dead time for turning off both the first switching element and the second switching element. A power supply that performs switching operations
The rectifying means is a switching of a third switching element for rectifying a voltage induced in the secondary winding, an inductor connected in series with the third switching element, and the third switching element. It has a second control means for controlling the operation,
A voltage detecting means for detecting a voltage across the third switching element and the inductor connected in series is provided.
The second control means keeps the third switching element off for a second time after turning the third switching element from on to off, regardless of the voltage detected by the voltage detecting means. After the second time has elapsed, the third switching element is controlled to turn from off to on according to the voltage detected by the voltage detecting means.
The second time is longer than the period from when the second switching element is turned off until the current flowing to the secondary side becomes zero, and shorter than the on time of the first switching element. A power supply that features.

The second control means turns on the third switching element when the voltage detected by the voltage detecting means becomes equal to or less than the first threshold value, and the voltage detected by the voltage detecting means is higher than the first threshold value. The power supply device according to claim 1 or 2 , wherein the third switching element is turned off when the threshold value becomes higher than the second threshold value.

The third switching element is a field effect transistor having a body diode.
The voltage detecting means is characterized in that when the third switching element is in the off state, the voltage drop of the body diode due to a forward current flowing through the body diode is detected by the voltage detecting means. The power supply device according to claim 3.

In the voltage detecting means, when the third switching element is in the ON state, the first control means causes the second switching element to transition from on to off to reduce the current flowing through the inductor. The power supply device according to claim 3 or 4 , wherein the voltage generated in the inductor is detected.

The third switching element is a field effect transistor and
Equipped with a magnetic material with holes
The power supply device according to any one of claims 1 to 5 , wherein the inductor is formed by passing a drain terminal of the field effect transistor through the hole.

The third switching element is a field effect transistor and
A substrate on which the field effect transistor is mounted is provided.
The drain terminal of the field effect transistor is connected to the transformer via a pattern of a conductive layer on the substrate.
The power supply device according to any one of claims 1 to 6 , wherein the inductor is formed by a pattern of the drain terminal of the field effect transistor and the conductive layer.

A snubber circuit in which a resistor and a capacitor are connected in series, including the third switching element connected in series and a snubber circuit connected in parallel with the inductor.
The power supply device according to any one of claims 1 to 7 , wherein the voltage detecting means detects a voltage smoothed by the snubber circuit.

An image forming means for forming an image on a recording material,
The power supply device according to any one of claims 1 to 8.
An image forming apparatus comprising.