JPH06334050A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH06334050A JPH06334050A JP5122610A JP12261093A JPH06334050A JP H06334050 A JPH06334050 A JP H06334050A JP 5122610 A JP5122610 A JP 5122610A JP 12261093 A JP12261093 A JP 12261093A JP H06334050 A JPH06334050 A JP H06334050A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- metal wiring
- wiring layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 230000008018 melting Effects 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 81
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 239000011229 interlayer Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 4
- 239000001257 hydrogen Substances 0.000 abstract description 16
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 13
- 238000010521 absorption reaction Methods 0.000 abstract description 5
- 238000001465 metallisation Methods 0.000 abstract 2
- 238000010183 spectrum analysis Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 88
- 239000010949 copper Substances 0.000 description 32
- 239000007789 gas Substances 0.000 description 14
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000000862 absorption spectrum Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、一般的に半導体装置
に関するものであり、より特定的には、半導体装置の電
気特性の劣化を防止することができるように改良された
半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to semiconductor devices, and more particularly to a semiconductor device improved so as to prevent deterioration of electrical characteristics of the semiconductor device.
【０００２】[0002]
【従来の技術】従来、半導体装置においては、保護膜と
して、ＳｉＨ4 ガスとＮＨ3 ガスとをプラズマで反応さ
せて形成した、ガラスコートといわれるプラズマ窒化膜
が用いられている。窒化膜は、耐湿性が非常に優れてい
るために、ほとんどの半導体装置で保護膜として使用さ
れている。2. Description of the Related Art Conventionally, in a semiconductor device, a plasma nitride film called a glass coat, which is formed by reacting SiH 4 gas and NH 3 gas with plasma, is used as a protective film. The nitride film is used as a protective film in most semiconductor devices because it has very good moisture resistance.
【０００３】図７は、プラズマ窒化膜を保護膜（パッシ
ベーション膜）として用いた、フラッシュメモリのメモ
リセル部の部分断面図である。FIG. 7 is a partial sectional view of a memory cell portion of a flash memory using a plasma nitride film as a protective film (passivation film).
【０００４】シリコン基板３の上に、トンネル酸化膜
４、フローティングゲート５（ポリシングで形成され
る）、インターポリＯＮＯ膜６、およびコントロールゲ
ート７（ポリサイドで形成される）が順次形成されてい
る。シリコン基板３の主表面中であって、フローティン
グゲート５の両側に、不純物拡散層であるソース領域１
とドレイン領域２が設けられている。コントロールゲー
ト７を覆うようにシリコン基板３の上に、絶縁層９が設
けられている。絶縁層９中に、ドレイン領域２の表面の
一部を露出させるためのコンタクトホール１１が設けら
れている。コンタクトホール１１を通って、Ａｌ配線８
（もしくはＡｌ合金配線）がドレイン領域２に接続され
ている。Ａｌ配線８を覆うように、絶縁膜９の上にプラ
ズマＣＶＤ法による、水素を含む窒化膜１０が設けられ
ている。A tunnel oxide film 4, a floating gate 5 (formed by polishing), an interpoly ONO film 6 and a control gate 7 (formed by polycide) are sequentially formed on a silicon substrate 3. In the main surface of the silicon substrate 3, on both sides of the floating gate 5, the source region 1 which is an impurity diffusion layer.
And a drain region 2 are provided. An insulating layer 9 is provided on the silicon substrate 3 so as to cover the control gate 7. A contact hole 11 for exposing a part of the surface of the drain region 2 is provided in the insulating layer 9. Al wiring 8 through the contact hole 11
(Or Al alloy wiring) is connected to the drain region 2. A nitride film 10 containing hydrogen is provided on the insulating film 9 by plasma CVD so as to cover the Al wiring 8.
【０００５】プラズマ窒化膜は、ＳｉＨ4 ガスとＮＨ3
ガスを用い、０．１〜数Ｔｏｒｒの圧力下において、高
周波電力（５０Ｈｚ〜２４．５ＧＨｚ）を印加し、ほぼ
温度３００〜４００℃で、プラズマを発生させて、形成
される。The plasma nitride film is composed of SiH 4 gas and NH 3
It is formed by applying a high frequency power (50 Hz to 24.5 GHz) under a pressure of 0.1 to several Torr using a gas and generating plasma at a temperature of approximately 300 to 400 ° C.
【０００６】このようにして形成される窒化膜は、Ｎａ
+ イオンの透過性や、水分の透過性を持たないために、
保護膜として有用である。The nitride film thus formed is composed of Na
+ Because it does not have the permeability of ions or the permeability of water,
It is useful as a protective film.
【０００７】[0007]
【発明が解決しようとする課題】窒化膜は、上述のとお
り、保護膜として有用であるが、従来のプラズマＣＶＤ
法を用いて形成される窒化膜は、１０19〜１０22ａｔｍ
ｓ／ｃｍ3 程度の水素を含んでいることが、赤外線吸収
スペクトル分析等により知られている。この水素は、半
導体装置が微細化されるにつれて、種々の弊害をもたら
す。As described above, the nitride film is useful as a protective film, but the conventional plasma CVD is used.
The nitride film formed by using the method is 10 19 to 10 22 atm
It is known from infrared absorption spectrum analysis and the like that it contains about s / cm 3 of hydrogen. This hydrogen brings various problems as the semiconductor device is miniaturized.
【０００８】図７を参照して、プラズマを用いて形成さ
れた水素を含んだ窒化膜１０中の水素は、約１７０℃ぐ
らいの温度になると、容易に動き出し、トンネル酸化膜
４中にその水素がトラップされる。このため、フラッシ
ュメモリで書換え回数を多くしていくと、消去するのに
必要な消去時間が長くなっていくという現象が発生し、
問題であった。また、この水素は、ほとんどすべての半
導体装置で、電気的特性値へ悪影響を及ぼすことも認め
られている。Referring to FIG. 7, hydrogen in nitride film 10 containing hydrogen formed by using plasma easily starts to move in tunnel oxide film 4 at a temperature of about 170 ° C. Is trapped. Therefore, as the number of times of rewriting is increased in the flash memory, the phenomenon that the erasing time required for erasing becomes longer occurs,
It was a problem. It is also recognized that this hydrogen has an adverse effect on electrical characteristic values in almost all semiconductor devices.
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、窒化膜中に含有される水素によ
って、半導体装置の電気的特性値を悪化させないように
改良された半導体装置を提供することを目的とする。The present invention has been made to solve the above problems, and provides a semiconductor device improved so that the hydrogen contained in the nitride film does not deteriorate the electrical characteristic values of the semiconductor device. The purpose is to provide.
【００１０】[0010]
【課題を解決するための手段】この発明の第１の局面に
従う半導体装置は、半導体基板を備える。上記半導体基
板の上に、素子が設けられる。上記半導体基板の上にメ
タル配線層が設けられる。該メタル配線層は、上記素子
に電気的に接続されており、融点が８００℃以上の材料
で形成される。上記メタル配線層を覆うように上記半導
体基板の上に、水素を含まない窒化膜で形成された保護
膜が設けられている。水素を含まない窒化膜は、シラン
ガスとアンモニアガス、またはジクロルシランとアンモ
ニアガスとの反応を利用した減圧化学気相成長法を用い
て形成される。A semiconductor device according to a first aspect of the present invention includes a semiconductor substrate. An element is provided on the semiconductor substrate. A metal wiring layer is provided on the semiconductor substrate. The metal wiring layer is electrically connected to the element and is made of a material having a melting point of 800 ° C. or higher. A protective film formed of a hydrogen-free nitride film is provided on the semiconductor substrate so as to cover the metal wiring layer. The hydrogen-free nitride film is formed by using the low pressure chemical vapor deposition method utilizing the reaction of silane gas and ammonia gas or dichlorosilane and ammonia gas.
【００１１】この発明の第２の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上に素子が
設けられる。上記半導体基板の上に第１のメタル配線層
が設けられる。第１のメタル配線層は、上記素子に電気
的に接続されており、融点が８００℃以上の材料で形成
されている。上記第１のメタル配線層を覆うように、上
記半導体基板の上に層間絶縁膜が設けられる。上記層間
絶縁膜中に、上記第１のメタル配線層の表面の一部を露
出させるためのスルーホールが設けられる。当該装置
は、上記スルーホールを通って、上記第１のメタル配線
層に接続され、かつ上記層間絶縁膜の上に設けられた第
２のメタル配線層を備える。上記第２のメタル配線層を
覆うように上記層間絶縁膜の上に、水素を含まない窒化
膜で形成された保護膜が設けられる。A semiconductor device according to a second aspect of the present invention includes a semiconductor substrate. An element is provided on the semiconductor substrate. A first metal wiring layer is provided on the semiconductor substrate. The first metal wiring layer is electrically connected to the element and is made of a material having a melting point of 800 ° C. or higher. An interlayer insulating film is provided on the semiconductor substrate so as to cover the first metal wiring layer. Through holes for exposing a part of the surface of the first metal wiring layer are provided in the interlayer insulating film. The device includes a second metal wiring layer that is connected to the first metal wiring layer through the through hole and that is provided on the interlayer insulating film. A protective film formed of a hydrogen-free nitride film is provided on the interlayer insulating film so as to cover the second metal wiring layer.
【００１２】この発明の第３の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上に素子が
設けられる。上記半導体基板の上に、第１のメタル配線
層が設けられる。該第１のメタル配線層は上記素子に電
気的に接続されており、融点が８００℃以上の材料で形
成される。上記第１のメタル配線層を覆うように上記半
導体基板の上に、層間絶縁膜が設けられる。上記層間絶
縁膜中に、上記第１のメタル配線層の表面の一部を露出
させるためのスルーホールが設けられる。上記スルーホ
ール中に、上記第１のメタル配線層に接続される配線プ
ラグが埋込まれる。上記配線プラグに接続されるように
上記層間絶縁膜の上に、第２のメタル配線層が設けられ
る。上記第２のメタル配線層を覆うように上記層間絶縁
膜の上に、水素を含まない窒化膜で形成された保護膜が
設けられる。A semiconductor device according to a third aspect of the present invention includes a semiconductor substrate. An element is provided on the semiconductor substrate. A first metal wiring layer is provided on the semiconductor substrate. The first metal wiring layer is electrically connected to the element and is made of a material having a melting point of 800 ° C. or higher. An interlayer insulating film is provided on the semiconductor substrate so as to cover the first metal wiring layer. Through holes for exposing a part of the surface of the first metal wiring layer are provided in the interlayer insulating film. A wiring plug connected to the first metal wiring layer is embedded in the through hole. A second metal wiring layer is provided on the interlayer insulating film so as to be connected to the wiring plug. A protective film formed of a hydrogen-free nitride film is provided on the interlayer insulating film so as to cover the second metal wiring layer.
【００１３】この発明の第４の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上に素子が
設けられる。上記半導体基板の上にメタル配線層が設け
られる。メタル配線層は上記素子に電気的に接続されて
おり、融点が８００℃以上の材料で形成される。上記メ
タル配線層を覆うように、上記半導体基板の上に酸化膜
が設けられる。上記酸化膜の上に、水素を含まない窒化
膜で形成された保護膜が設けられる。A semiconductor device according to a fourth aspect of the present invention includes a semiconductor substrate. An element is provided on the semiconductor substrate. A metal wiring layer is provided on the semiconductor substrate. The metal wiring layer is electrically connected to the element and is made of a material having a melting point of 800 ° C. or higher. An oxide film is provided on the semiconductor substrate so as to cover the metal wiring layer. A protective film formed of a nitride film containing no hydrogen is provided on the oxide film.
【００１４】[0014]
【作用】この発明に係る半導体装置によれば、保護膜
を、水素を含まない窒化膜で形成している。その結果、
保護膜より水素が発生し、水素が、下層部の半導体素子
の、電気特性へ悪影響を及ぼす、ということがなくな
る。According to the semiconductor device of the present invention, the protective film is formed of a hydrogen-free nitride film. as a result,
Hydrogen is not generated from the protective film, and the hydrogen does not adversely affect the electrical characteristics of the lower semiconductor element.
【００１５】[0015]
【実施例】以下、この発明の実施例を図について説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
【００１６】実施例１ 図１は、この発明の一実施例に係る、フラッシュメモリ
のメモリセル部の断面図である。 Embodiment 1 FIG. 1 is a sectional view of a memory cell portion of a flash memory according to an embodiment of the present invention.
【００１７】図１を参照して、シリコン基板３の上に、
トンネル酸化膜４、フローティングゲート５、酸化シリ
コン／窒化シリコン／酸化シリコンの積層構造を持つイ
ンターポリＯＮＯ膜６、およびタングステンシリサイド
のようなポリサイドで形成されたコントロールゲート７
が設けられる。シリコン基板３の主表面中であって、フ
ローティングゲート５の両側に、不純物拡散領域である
ソース領域１とドレイン領域２が設けられる。コントロ
ールゲート７を覆うように、シリコン基板３の上にＢＰ
ＳＧ膜のような層間絶縁膜９が設けられる。層間絶縁膜
９中に、ドレイン領域２の表面の一部を露出させるため
のコンタクトホール１１が設けられる。コンタクトホー
ル１１を通って、銅配線１２がドレイン領域２に接続さ
れている。銅配線１２を覆うように、シリコン基板３の
上に、減圧化学気相成長法（以下ＬＰＣＶＤ）で形成さ
れた、膜厚１〜２μｍの厚みを有する窒化膜１３（Ｓｉ
3Ｎ4 ）が設けられている。Referring to FIG. 1, on the silicon substrate 3,
The tunnel oxide film 4, the floating gate 5, the inter-poly ONO film 6 having a stacked structure of silicon oxide / silicon nitride / silicon oxide, and the control gate 7 formed of polycide such as tungsten silicide.
Is provided. A source region 1 and a drain region 2, which are impurity diffusion regions, are provided on both sides of the floating gate 5 in the main surface of the silicon substrate 3. BP is formed on the silicon substrate 3 so as to cover the control gate 7.
An interlayer insulating film 9 such as an SG film is provided. A contact hole 11 for exposing a part of the surface of the drain region 2 is provided in the interlayer insulating film 9. The copper wiring 12 is connected to the drain region 2 through the contact hole 11. A nitride film 13 (Si having a thickness of 1 to 2 μm) formed on the silicon substrate 3 by a low pressure chemical vapor deposition method (hereinafter referred to as LPCVD) so as to cover the copper wiring 12.
3 N 4 ) are provided.
【００１８】ＬＰＣＶＤによる窒化膜１３の形成は、
０．２〜０．５Ｔｏｒｒ程度の減圧下で、ＳｉＨ2 Ｃｌ
2 ガスとＮＨ3 ガス、またはＳｉＨ4 ガスとＮＨ3 ガス
を原料とし、７００〜８００℃の温度で、銅配線１２の
上に、窒化膜を堆積することによって形成される。The formation of the nitride film 13 by LPCVD is
SiH 2 Cl under reduced pressure of about 0.2 to 0.5 Torr
It is formed by depositing a nitride film on the copper wiring 12 at a temperature of 700 to 800 ° C. using 2 gas and NH 3 gas or SiH 4 gas and NH 3 gas as raw materials.
【００１９】図２は、ＬＰＣＶＤによる窒化膜の赤外線
吸収スペクトル図（１）と、従来のプラズマＣＶＤによ
って形成された窒化膜の赤外線吸収スペクトル図（２）
を対比して示したものである。ＬＰＣＶＤによる窒化膜
は、Ｓｉ−Ｈによる吸収ピークが存在しない。すなわ
ち、Ｓｉ−Ｈ結合に帰属する吸収波長の部分において、
吸収線が平坦になっていおり、水素を含まない。FIG. 2 is an infrared absorption spectrum diagram (1) of a nitride film formed by LPCVD and an infrared absorption spectrum diagram (2) of a nitride film formed by conventional plasma CVD.
Are shown in contrast. The LPCVD nitride film has no absorption peak due to Si—H. That is, in the portion of the absorption wavelength attributed to the Si-H bond,
The absorption line is flat and does not contain hydrogen.
【００２０】配線材料がアルミニウムを主要成分とする
場合、その融点は６６０℃位であるために、６６０℃以
上の温度を用いて、窒化膜を形成する方法は使用でき
ず、そのため、従来は、プラズマＣＶＤ法を用いてい
た。しかし、本発明のように、Ｃｕ配線を用いる場合に
は、Ｃｕの融点が１０８３℃であるため、窒化膜を形成
するにあたって、プラズマＣＶＤ法を用いなくてもよ
い。When the wiring material contains aluminum as a main component, its melting point is about 660 ° C., so that the method of forming a nitride film using a temperature of 660 ° C. or higher cannot be used. The plasma CVD method was used. However, when Cu wiring is used as in the present invention, since the melting point of Cu is 1083 ° C., it is not necessary to use the plasma CVD method when forming the nitride film.
【００２１】すなわち、プラズマＣＶＤ法の代替方法と
して、ＳｉＨ4 ガスとＮＨ3 ガス、またはＳｉＨ2 Ｃｌ
2 ガスとＮＨ3 ガスを原料として用いるＬＰＣＶＤ（温
度７００〜８００℃）法を用いることができ、その膜中
に水素を有しない窒化膜が得られる。That is, as an alternative method to the plasma CVD method, SiH 4 gas and NH 3 gas, or SiH 2 Cl
LPCVD (temperature 700 to 800 ° C.) method using 2 gas and NH 3 gas as raw materials can be used, and a nitride film having no hydrogen in the film can be obtained.
【００２２】なお、本発明では、７００℃以下の融点を
持つメタル配線、またはその他の材料を有する半導体で
配線を形成している装置には適用できない。たとえば、
メタル配線がＡｌのような場合には使用できない。The present invention cannot be applied to an apparatus in which wiring is formed of metal wiring having a melting point of 700 ° C. or lower, or a semiconductor having another material. For example,
It cannot be used when the metal wiring is Al.
【００２３】本発明において使用される材料としては、
ポリシリコン（融点１４１０℃）、タングステンシリサ
イド（ＷＳｉ）（２１６５℃）、チタンシリサイド（Ｔ
ｉＳｉ2 ）（１５４０℃）、チタン（１６９０℃）、タ
ンタルシリサイド（ＴａＳｉ 2 ）（２１７０℃）、タン
グステン（３３８０℃）等が好ましい。The materials used in the present invention include:
Polysilicon (melting point 1410 ° C), tungsten silisa
Id (WSi) (2165 ° C.), titanium silicide (T
iSi2) (1540 ° C), titanium (1690 ° C),
Tantalum silicide (TaSi 2) (2170 ° C), tongue
Gustene (3380 ° C.) and the like are preferable.
【００２４】また、Ｃｕ配線を用いる場合、融点が１０
８３℃程度のＣｕ合金も使用することが可能である。When Cu wiring is used, the melting point is 10
It is also possible to use a Cu alloy having a temperature of about 83 ° C.
【００２５】図１に示す実施例において、保護膜１３が
水素を含んでいないので、保護膜１３より水素が発生す
ることはなく、ひいては下層部の半導体素子の電気特性
へ悪影響を及ぼすことはなくなる。In the embodiment shown in FIG. 1, since the protective film 13 does not contain hydrogen, hydrogen is not generated from the protective film 13 and thus the electrical characteristics of the lower semiconductor element are not adversely affected. .
【００２６】実施例２ 図３は、実施例２に係るフラッシュメモリのメモリセル
部の断面図である。図３に示す実施例は、以下の点を除
いて、図１に示す実施例と同様であるので、同一または
相当する部分には同一の参照番号を付し、その説明を繰
り返さない。 Second Embodiment FIG. 3 is a sectional view of a memory cell portion of a flash memory according to a second embodiment. Since the embodiment shown in FIG. 3 is similar to the embodiment shown in FIG. 1 except for the following points, the same or corresponding parts are designated by the same reference numerals, and the description thereof will not be repeated.
【００２７】本実施例に係る半導体装置が、図１に示す
実施例と異なる点は、Ｃｕ配線１２の底面と上面に、チ
タンナイトライドのようなバリアメタルを形成している
点である。Ｃｕ配線１２は反応性が高い材質であるた
め、チタンナイトライドのようなバリアメタルを両面に
設けることによって、その反応性が抑制される。The semiconductor device according to this embodiment is different from the embodiment shown in FIG. 1 in that a barrier metal such as titanium nitride is formed on the bottom surface and the top surface of the Cu wiring 12. Since the Cu wiring 12 is a highly reactive material, the reactivity can be suppressed by providing a barrier metal such as titanium nitride on both surfaces.
【００２８】上述のような三層構造のメタル配線層は、
次のように形成される。すなわち、層間絶縁膜９中に、
ドレイン領域２の表面の一部を露出させるためのコンタ
クトホール１１を形成する。ドレイン領域２に接触する
ように、コンタクトホール１１の内壁面をバリアメタル
層１４で被覆する。バリアメタル層１４の上にＣｕ薄膜
（１２）を形成する。Ｃｕ薄膜（１２）の表面を被覆す
るようにバリアメタル層１４を形成する。写真製版処理
によって、Ｃｕ配線をパターニングする。その後、ＬＰ
ＣＶＤにより、窒化膜１３を形成する。The three-layered metal wiring layer as described above is
It is formed as follows. That is, in the interlayer insulating film 9,
A contact hole 11 for exposing a part of the surface of the drain region 2 is formed. The inner wall surface of the contact hole 11 is covered with the barrier metal layer 14 so as to contact the drain region 2. A Cu thin film (12) is formed on the barrier metal layer 14. A barrier metal layer 14 is formed so as to cover the surface of the Cu thin film (12). The Cu wiring is patterned by photolithography. Then LP
The nitride film 13 is formed by CVD.
【００２９】実施例３ 図４は、実施例３に係る半導体装置の断面図である。シ
リコン基板３の上に、トンネル酸化膜４、フローティン
グゲート５、インターポリＯＮＯ膜６、およびコントロ
ールゲート７が順次積層されている。シリコン基板３の
主表面中であって、フローティングゲート５の両側に、
不純物拡散層であるソース領域１とドレイン領域２が設
けられる。コントロールゲート７を覆うように、シリコ
ン基板１の上に第１の絶縁層１５が設けられる。第１の
絶縁層１５中に、ドレイン領域２の表面の一部を露出さ
せるためのコンタクトホール１１が設けられる。コンタ
クトホール１１を通って、１層目のＣｕ配線１７が、ド
レイン領域２に接続されている。 Third Embodiment FIG. 4 is a sectional view of a semiconductor device according to a third embodiment. A tunnel oxide film 4, a floating gate 5, an interpoly ONO film 6, and a control gate 7 are sequentially stacked on a silicon substrate 3. In the main surface of the silicon substrate 3, on both sides of the floating gate 5,
A source region 1 and a drain region 2 which are impurity diffusion layers are provided. A first insulating layer 15 is provided on the silicon substrate 1 so as to cover the control gate 7. A contact hole 11 for exposing a part of the surface of the drain region 2 is provided in the first insulating layer 15. The Cu wiring 17 of the first layer is connected to the drain region 2 through the contact hole 11.
【００３０】１層目のＣｕ配線１７を覆うように、第２
の絶縁層１６が、第１の絶縁膜１５の上に設けられる。
第２の絶縁膜１６中に、１層目のＣｕ配線１７の表面の
一部を露出させるためのスルーホール１８が設けられ
る。スルーホール１８を通って、２層目のＣｕ配線１９
が、１層目のＣｕ配線１７に接続されている。２層目の
Ｃｕ配線１９を覆うように、第２の絶縁層１６の上に、
ＬＰＣＶＤで形成した窒化膜１３が設けられる。The second layer is formed so as to cover the first-layer Cu wiring 17.
The insulating layer 16 is provided on the first insulating film 15.
A through hole 18 for exposing a part of the surface of the first-layer Cu wiring 17 is provided in the second insulating film 16. Cu wiring 19 of the second layer through the through hole 18
Are connected to the Cu wiring 17 of the first layer. On the second insulating layer 16 so as to cover the Cu wiring 19 of the second layer,
A nitride film 13 formed by LPCVD is provided.
【００３１】図４に示す半導体装置の製造方法の概要は
次のとおりである。すなわち、１層目のＣｕ配線１７を
パターニングした後、酸化膜のような第２の絶縁膜１６
を堆積する。第２の絶縁膜１６中に、１層目のＣｕ配線
１７の表面の一部を露出させるためのスルーホール１８
を形成する。第２の絶縁膜１６の上に、１層目のＣｕ配
線１７に接続される、２層目のＣｕ配線１９を形成す
る。写真製版処理により、２層目のＣｕ配線１７をパタ
ーニングする。その後、２層目のＣｕ配線１７を覆うよ
うに、第２の絶縁層１６の上に、ＬＰＣＶＤにより窒化
膜１３を形成する。The outline of the method of manufacturing the semiconductor device shown in FIG. 4 is as follows. That is, after patterning the Cu wiring 17 of the first layer, the second insulating film 16 such as an oxide film is formed.
Deposit. Through holes 18 for exposing a part of the surface of the first-layer Cu wiring 17 in the second insulating film 16.
To form. A second-layer Cu wiring 19 connected to the first-layer Cu wiring 17 is formed on the second insulating film 16. The Cu wiring 17 of the second layer is patterned by photolithography. After that, a nitride film 13 is formed by LPCVD on the second insulating layer 16 so as to cover the second-layer Cu wiring 17.
【００３２】実施例４ 図５は、実施例４に係る半導体装置の断面図である。実
施例４に係る半導体装置は、図４に示す半導体装置と、
以下の点を除いて同一であるので、同一または相当する
部分には同一の参照番号を付し、その説明を繰り返さな
い。 Fourth Embodiment FIG. 5 is a sectional view of a semiconductor device according to a fourth embodiment. The semiconductor device according to the fourth embodiment includes the semiconductor device shown in FIG.
Since they are the same except for the following points, the same or corresponding parts are designated by the same reference numerals, and the description thereof will not be repeated.
【００３３】本実施例が、実施例３と異なる点は、スル
ーホール１８中に、タングステンプラグ２０のような埋
込プラグを設けている点である。すなわち、この実施例
では、１層目のＣｕ配線１７と２層目のＣｕ配線１９と
が、タングステンプラグ２０で接続されている。The present embodiment is different from the third embodiment in that an embedded plug such as a tungsten plug 20 is provided in the through hole 18. That is, in this embodiment, the first-layer Cu wiring 17 and the second-layer Cu wiring 19 are connected by the tungsten plug 20.
【００３４】上述のような構造を有する半導体装置は、
次のようにして製造される。すなわち、１層目のＣｕ配
線１７をパターニングした後、１層目のＣｕ配線１７を
覆うように、第１の絶縁層１５の上に第２の絶縁層１６
を形成する。第２の絶縁層１６中に、１層目のＣｕ配線
１７の表面の一部を露出させるためのスルーホール１８
を形成する。スルーホール１８中に埋込まれるように、
タングステンを第２の絶縁層１６の上に形成し、これを
エッチバックすることによって、タングステンプラグ２
０を形成する。タングステンプラグ２０に接触するよう
に、第２の絶縁層１６の上に２層目のＣｕ配線１９を形
成する。Ｃｕ配線１９を覆うように、第２の絶縁層１６
の上にＬＰＣＶＤによる窒化膜１３を形成する。The semiconductor device having the above structure is
It is manufactured as follows. That is, after patterning the first-layer Cu wiring 17, the second insulating layer 16 is formed on the first insulating layer 15 so as to cover the first-layer Cu wiring 17.
To form. Through holes 18 for exposing a part of the surface of the first-layer Cu wiring 17 in the second insulating layer 16
To form. So that it is embedded in the through hole 18,
The tungsten plug 2 is formed by forming tungsten on the second insulating layer 16 and etching it back.
Form 0. A second layer of Cu wiring 19 is formed on the second insulating layer 16 so as to contact the tungsten plug 20. The second insulating layer 16 is formed so as to cover the Cu wiring 19.
A nitride film 13 is formed on the above by LPCVD.
【００３５】実施例５ 図６は、実施例５に係るフラッシュメモリのメモリセル
部の断面図である。図６に示す実施例は、以下の点を除
いて、図１に示す実施例と同様であるので、同一または
相当する部分には同一の参照番号を付し、その説明を繰
り返さない。本実施例が実施例１に係る半導体装置と異
なる点は、Ｃｕ配線１２と、ＬＰＣＶＤによる窒化膜１
３との間に、１−２μｍの膜厚を有する酸化膜２１を形
成している点である。酸化膜２１は、ＬＰＣＶＤによる
窒化膜１３の応力が強すぎる場合の応力緩和膜として作
用する。 Embodiment 5 FIG. 6 is a sectional view of a memory cell portion of a flash memory according to Embodiment 5. Since the embodiment shown in FIG. 6 is the same as the embodiment shown in FIG. 1 except for the following points, the same or corresponding parts are designated by the same reference numerals, and the description thereof will not be repeated. The present embodiment is different from the semiconductor device according to the first embodiment in that Cu wiring 12 and LPCVD nitride film 1 are used.
That is, the oxide film 21 having a film thickness of 1-2 μm is formed between the first and second electrodes. The oxide film 21 acts as a stress relaxation film when the stress of the LPCVD nitride film 13 is too strong.
【００３６】酸化膜２１の形成は、ＴＥＯＳ（テトラエ
トキシシラン）ガスを用いるプラズマＣＶＤ法により、
反応条件４４０℃，９Ｔｏｒｒで形成する。The oxide film 21 is formed by a plasma CVD method using TEOS (tetraethoxysilane) gas.
The reaction conditions are 440 ° C. and 9 Torr.
【００３７】上記実施例では、半導体装置として、フラ
ッシュメモリを例示したが、この発明はこれに限られる
ものでなく、保護膜を必要とする半導体装置に、すべて
適用され得る。In the above embodiments, the flash memory is illustrated as the semiconductor device, but the present invention is not limited to this and can be applied to all semiconductor devices requiring a protective film.
【００３８】[0038]
【発明の効果】以上説明したとおり、この発明に係る半
導体装置によれば、保護膜を、水素を含まない窒化膜で
形成している。その結果、保護膜より水素が発生し、下
層部の半導体の電気特性に悪影響を及ぼすという問題点
はなくなり、信頼性の高い半導体装置が得られるという
効果を奏する。As described above, according to the semiconductor device of the present invention, the protective film is formed of the hydrogen-free nitride film. As a result, the problem that hydrogen is generated from the protective film and adversely affects the electrical characteristics of the semiconductor in the lower layer is eliminated, and a highly reliable semiconductor device can be obtained.
【図１】実施例１に係るフラッシュメモリの断面図であ
る。FIG. 1 is a cross-sectional view of a flash memory according to a first embodiment.
【図２】ＬＰＣＶＤによって形成した実施例にかかる窒
化膜（１）と、プラズマＣＶＤによって形成した窒化膜
（２）の赤外線吸収スペクトル図である。FIG. 2 is an infrared absorption spectrum diagram of a nitride film (1) according to an example formed by LPCVD and a nitride film (2) formed by plasma CVD.
【図３】実施例２に係るフラッシュメモリの断面図であ
る。FIG. 3 is a cross-sectional view of a flash memory according to a second embodiment.
【図４】実施例３に係るフラッシュメモリの断面図であ
る。FIG. 4 is a cross-sectional view of a flash memory according to a third embodiment.
【図５】実施例４に係るフラッシュメモリの断面図であ
る。FIG. 5 is a cross-sectional view of a flash memory according to a fourth embodiment.
【図６】実施例５に係るフラッシュメモリの断面図であ
る。FIG. 6 is a sectional view of a flash memory according to a fifth embodiment.
【図７】従来のフラッシュメモリの断面図である。FIG. 7 is a cross-sectional view of a conventional flash memory.
３ シリコン基板 ４ トンネル酸化膜 ５ フローティングゲート ６ インターポリＯＮＯ膜 ７ コントロールゲート ８ Ｃｕ配線 １０ ＬＰＣＶＤによる窒化膜 3 Silicon substrate 4 Tunnel oxide film 5 Floating gate 6 Interpoly ONO film 7 Control gate 8 Cu wiring 10 Nitride film by LPCVD
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 27/115 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/3205 27/115
Claims (5)
に接続される、融点が８００℃以上の材料で形成された
メタル配線層と、 前記メタル配線層を覆うように前記半導体基板の上に設
けられ、水素原子を含まない窒化膜で形成された保護膜
と、 を備えた半導体装置。1. A semiconductor substrate, an element provided on the semiconductor substrate, and a material having a melting point of 800 ° C. or higher provided on the semiconductor substrate and electrically connected to the element. And a protective film formed on the semiconductor substrate so as to cover the metal wiring layer and formed of a nitride film containing no hydrogen atoms.
ル層と、該第１のバリアメタル層の上に設けられ、融点
が８００℃以上の材料で形成されたメタル層と、該メタ
ル層の上に設けられた第２のバリアメタル層と、の三層
構造で形成される、請求項１記載の半導体装置。2. The metal wiring layer, a first barrier metal layer, a metal layer formed on the first barrier metal layer and having a melting point of 800 ° C. or higher, and the metal layer. The semiconductor device according to claim 1, wherein the semiconductor device is formed with a three-layer structure of a second barrier metal layer provided on the.
的に接続される、融点が８００℃以上の材料で形成され
た第１のメタル配線層と、 前記第１のメタル配線層を覆うように前記半導体基板の
上に設けられた層間絶縁膜と、 前記層間絶縁膜中に設けられ、前記第１のメタル配線層
の表面の一部を露出させるためのスルーホールと、 前記スルーホールを通って、前記第１のメタル配線層に
接続され、かつ前記層間絶縁膜の上に設けられた第２の
メタル配線層と、 前記第２のメタル配線層を覆うように前記層間絶縁膜の
上に設けられ、水素原子を含まない窒化膜で形成された
保護膜と、 を備えた半導体装置。3. A semiconductor substrate, an element provided on the semiconductor substrate, and a material having a melting point of 800 ° C. or higher provided on the semiconductor substrate and electrically connected to the element. A formed first metal wiring layer, an interlayer insulating film provided on the semiconductor substrate so as to cover the first metal wiring layer, and the first metal provided in the interlayer insulating film. A through hole for exposing a part of the surface of the wiring layer, and a second metal wiring which is connected to the first metal wiring layer through the through hole and which is provided on the interlayer insulating film. And a protective film formed on the interlayer insulating film so as to cover the second metal wiring layer and formed of a nitride film containing no hydrogen atom.
に接続され、融点が８００℃以上の材料で形成された第
１のメタル配線層と、 前記第１のメタル配線層を覆うように前記半導体基板の
上に設けられた層間絶縁膜と、 前記層間絶縁膜中に設けられ、前記第１のメタル配線層
の表面の一部を露出させるためのスルーホールと、 前記スルーホール中に埋込まれ、前記第１のメタル配線
層に接続される配線プラグと、 前記配線プラグに接続されるように、前記層間絶縁膜の
上に設けられた第２のメタル配線層と、 前記第２のメタル配線層を覆うように前記層間絶縁膜の
上に設けられ、水素原子を含まない窒化膜で形成された
保護膜と、 を備えた半導体装置。4. A semiconductor substrate, an element provided on the semiconductor substrate, a material provided on the semiconductor substrate and electrically connected to the element, the material having a melting point of 800 ° C. or higher. A first metal wiring layer; an interlayer insulating film provided on the semiconductor substrate so as to cover the first metal wiring layer; and a first metal wiring layer provided in the interlayer insulating film. A through hole for exposing a part of the surface of the wiring layer, a wiring plug embedded in the through hole and connected to the first metal wiring layer, and the inter-layer so as to be connected to the wiring plug. A second metal wiring layer provided on the insulating film, and a protective film formed on the interlayer insulating film so as to cover the second metal wiring layer and formed of a nitride film containing no hydrogen atom. And a semiconductor device including.
に接続される、融点が８００℃以上の材料で形成された
メタル配線層と、 前記メタル配線層を覆うように前記半導体基板の上に設
けられた酸化膜と、 前記酸化膜の上に設けられ、水素原子を含まない窒化膜
で形成された保護膜と、 を備えた半導体装置。5. A semiconductor substrate, an element provided on the semiconductor substrate, and a material having a melting point of 800 ° C. or higher provided on the semiconductor substrate and electrically connected to the element. Metal wiring layer, an oxide film provided on the semiconductor substrate so as to cover the metal wiring layer, and a protective film formed on the oxide film and made of a nitride film containing no hydrogen atoms. And a semiconductor device including.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122610A JPH06334050A (en) | 1993-05-25 | 1993-05-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122610A JPH06334050A (en) | 1993-05-25 | 1993-05-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334050A true JPH06334050A (en) | 1994-12-02 |
Family
ID=14840211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5122610A Withdrawn JPH06334050A (en) | 1993-05-25 | 1993-05-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334050A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1070202A (en) * | 1996-08-26 | 1998-03-10 | Sharp Corp | Semiconductor device and manufacture of the same |
| WO1999012210A1 (en) * | 1997-08-28 | 1999-03-11 | Rohm Co., Ltd. | Semiconductor device and method of producing the same |
| JP2007251170A (en) * | 2007-03-12 | 2007-09-27 | Fujitsu Ltd | Semiconductor device |
| US7422932B2 (en) | 2002-05-09 | 2008-09-09 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
-
1993
- 1993-05-25 JP JP5122610A patent/JPH06334050A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1070202A (en) * | 1996-08-26 | 1998-03-10 | Sharp Corp | Semiconductor device and manufacture of the same |
| WO1999012210A1 (en) * | 1997-08-28 | 1999-03-11 | Rohm Co., Ltd. | Semiconductor device and method of producing the same |
| US7422932B2 (en) | 2002-05-09 | 2008-09-09 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| JP2007251170A (en) * | 2007-03-12 | 2007-09-27 | Fujitsu Ltd | Semiconductor device |
| JP4688832B2 (en) * | 2007-03-12 | 2011-05-25 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| US6395612B1 (en) | Semiconductor device and method of manufacturing the same | |
| CN100409427C (en) | Manufacturing method of ferroelectric semi conductor storage | |
| US5795833A (en) | Method for fabricating passivation layers over metal lines | |
| JP2000174215A (en) | Ferroelectric integrated circuit and manufacture thereof | |
| JP2005175204A (en) | Semiconductor device and its manufacturing method | |
| US6319849B1 (en) | Semiconductor device and a process for forming a protective insulating layer thereof | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| JPH10321811A (en) | Double-layer metallization method for integrated circuit ferroelectric device | |
| US7943506B2 (en) | Semiconductor device and production method therefor | |
| JP3305901B2 (en) | Method for manufacturing semiconductor device | |
| WO2005067051A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US5001527A (en) | Semiconductor device with thin insulation film | |
| TW508756B (en) | Method to produce a micro-electronic element and micro-electronic element | |
| JP2002110931A (en) | Ferrodielectric memory device | |
| JPH06334050A (en) | Semiconductor device | |
| JP2000340562A (en) | Semiconductor device and manufacture thereof | |
| KR100530391B1 (en) | Method for fabricating a component, and component having a metal layer and an insulation layer | |
| JPH03133131A (en) | Semiconductor device | |
| JPH07335753A (en) | Semiconductor device and its manufacture thereof | |
| US6764942B2 (en) | Re-oxidation process of semiconductor device | |
| JPH06132542A (en) | Semiconductor device | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JPH0955478A (en) | Manufacture of semiconductor integrated circuit | |
| JPH06267935A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |