JPH06333059A - 立体画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、ポリゴン面に模様とシェーディ
ングを高速に且つ同時に行うことができる立体画像処理
装置を提供することを目的とする。 【構成】 ポリゴンのＸ，Ｙ端点情報及びポリゴン面に
付与する模様の基本パターンの領域を示すマッピングパ
ターン情報を格納するメモリ１と、法線ベクトル群を格
納するメモリ２と、メモリ１からの各端点情報を幾何変
換する幾何変換装置３と、法線ベクトル群と光源ベクト
ル及び視線ベクトルから輝度値を算出するシェーディン
グ装置５と、幾何変換装置３からの各端点情報に基づい
て、ポリゴン外形のアドレス情報、マッピングパターン
端点情報及びシェーディング装置からの輝度値を夫々変
換する外形処理装置７と、外形処理装置７からの２辺間
の各アドレス情報を演算し、マッピングパターン情報及
び輝度値を算出する内部描画処理装置９と、内部描画処
理装置９からの情報及びマッピングパターンメモリ１０
からの色値と輝度値を乗算し、シェーディング処理され
た画像データを出力するスムージング処理装置１１と、
を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、立体を表現した３次
元画像に模様並びに陰影を付加する立体画像処理装置に
関する。

【０００２】

【従来の技術】ＣＲＴデイスプレイ等の２次元（平面）
表示装置に３次元立体図形を透視変換処理、遠近処理等
によって表示する場合に、表示された物体に自然な感じ
を与えるため光反射モデルに基づいて、陰影、すなわ
ち、シェーディング処理が行われている。

【０００３】このシェーディングの手法としては、ビ・
トウイング・フォング（Ｂｕｉ・Ｔｏｕｎｇ・Ｐｈｏｎ
ｇ）のフォングシェーディング等が知られている。

【０００４】このフォングシェーディングは、次の数式
１式に基づいて、図２３に示すベクトルの関数に従い視
線方向の光の強さを算出するものである。

【０００５】

【数１】

【０００６】また、鏡面反射光を無視したシェーディン
グ手法として、下記数２式に基づいて、図２４に示すベ
クトル関数に従い光の強さを算出するランバート（Ｌａ
ｍｂａｒｔ）シェーディング手法がある。

【０００７】

【数２】

【０００８】このアルゴリズムを適用するときには、光
線ベクトル、面法線ベクトルを随時算出する必要があ
り、極めて高速に動作する大規模な専用ハードウェアー
を必要とする。

【０００９】簡単な回路でランバードシェーディング手
法を実現する装置が特開平２ー５１７８９号公報（国際
特許分類Ｇ０６Ｆ １５／７２）に提案されている。

【００１０】この装置は、物体の面法線をまず算出し、
その後、物体の回転の逆回転を光線ベクトルだけに行
い、上記モデルによってシェーディングを付与するの
で、物体の回転に伴って法線ベクトルの再計算を行う必
要がなく、簡単な回路で高速動作を実現しようとするも
のである。

【００１１】また、この装置は、物体を構成する各多面
体（ポリゴン）を単色で塗りつぶす際に、その塗りつぶ
しの色に濃淡を設け、シェーディングを付与するもので
ある。

【００１２】一方、表示される各ポリゴンに模様を付加
するいわゆるマッピング処理を行う画像処理装置が提案
されている。（特願平３−２５４５７３号参照）

【００１３】この画像処理装置によれば、ポリゴンの外
形の変化に対応して、ポリゴン内部に付加する模様を変
化させ、ポリゴンに模様を付加することができる。

【００１４】

【発明が解決しようとする課題】上述したシェーディン
グ装置においては、ポリゴンに単色の塗りつぶし処理を
行うだけで、ポリゴン内部に模様等を付与することはで
きない。

【００１５】また、ポリゴン内部に模様等を付加する従
来の画像処理装置においては、シェーディング処理を施
すことができず、３次元立体図形のリアルな表示ができ
ないという問題があった。

【００１６】この発明は上述した従来の問題に鑑みなさ
れたものにして、ポリゴン面に模様とシェーディングを
高速に且つ同時に行うことができる立体画像処理装置を
提供することを目的とする。

【００１７】

【課題を解決するための手段】この発明の立体画像処理
装置は、ポリゴンを構成するＸ，Ｙの端点情報及びポリ
ゴン面に付与する模様の基本パターンの領域を示す内部
パターン端点情報を格納するポリゴン端点メモリと、各
ポリゴンの法線ベクトル群を格納する法線ベクトルメモ
リと、ポリゴン端点メモリからの各端点情報を幾何変換
する幾何変換装置と、法線ベクトル群と光源ベクトル及
び視線ベクトルからポリゴンに付加する輝度値を算出す
るシェーディング装置と、上記幾何変換装置からの各端
点情報に基づいて、ポリゴン外形のアドレス情報、内部
パターン端点情報及びシェーディング装置からの輝度値
を、スキャンラインごとにポリゴン外形部分の情報にそ
れぞれ変換する外形処理装置と、上記外形処理装置にて
算出された対向する２辺間の各アドレス情報を演算し、
ポリゴン内部の内部パターン情報及び輝度値の各情報を
算出する内部描画処理装置と、上記基本パターンのルッ
クアップテーブルを構成する内部パターンメモリと、上
記内部描画処理装置から与えられる情報に基づき上記内
部パターンメモリをアクセスし、このメモリから得られ
る色値と輝度値を乗算し、シェーディング処理された画
像データを出力するスムージング処理装置と、スムージ
ング処理装置からの画像データを表示する表示装置と、
を備えて成る。

【００１８】

【作用】この発明は、各ポリゴン端点に模様のためのマ
ッピングのＸ，Ｙアドレスと輝度情報を持たせ、そのマ
ッピングのＸ，Ｙアドレスと輝度情報を同時に補間する
ことにより、ポリゴン面に対して、高速にマッピングと
シェーディングが行え、ＣＲＴにリアルタイムに表示す
ることができる。

【００１９】

【実施例】以下、この発明の実施例につき図面を参照し
て説明する。

【００２０】図１はこの発明を用いた疑似３次元画像処
理装置の全体構成を示すブロック図であり、この装置は
例えば、レーシングゲームや飛行機の操縦シュミレーシ
ョン等のゲーム用機器に用いて好適な一例が示されてい
る。図１に従いこの発明の全体構成につき説明する。

【００２１】この実施例においては、各種条件のシュミ
レーション画像を複数のポリゴン情報として、ポリゴン
端点メモリ１に端点情報がＸ，Ｙ，Ｚ座標値として与え
られる。更にこのポリゴン端点メモリ１には、ポリゴン
面に付与する模様の基本パターンのマッピングパターン
領域を示す端点情報が格納される。

【００２２】また、各ポリゴン端点の法線ベクトル値
（ＮＸ，ＮＹ，ＮＺ）はポリゴン法線メモリ２に格納さ
れている。このベクトルメモリ２には、更に各ポリゴン
のレッドの拡散反射係数（ＲＫｄ）、グリーンの拡散反
射係数（ＧＫｄ）、ブルーの拡散反射係数（ＢＫｄ）と
各ポリゴンのレッドの鏡面反射係数（ＲＫｓ）、グリー
ンの鏡面反射係数（ＧＫｓ）、ブルーの鏡面反射係数
（ＢＫｓ）及びレッドの環境光値（Ｒａｍｂｉｅｎｔ）
グリーンの環境光値（Ｇａｍｂｉｅｎｔ）、ブルーの環
境光値（Ｂａｍｂｉｅｎｔ）を格納している。これら各
データはシェーディング装置５に与えられる。

【００２３】ＣＰＵは、あらゆる立体物（オブジェク
ト）を複数のポリゴンの集合体として表現し、このポリ
ゴンの各端点を示す端点情報を読み出し、ハンドルアク
セス等で構成された操作部（図示しない）の操作内容に
基づいて変換された電気信号に従いこの状況に応じた状
況データを演算し、幾何変換装置３及びシェーディング
装置５に夫々データを与える。

【００２４】幾何変換装置３は、ＣＰＵからの命令に従
い各種ポリゴンデータを参照しながら、ポリゴン端点メ
モリ１から各ポリゴンの端点情報をデータを読み出し、
ポリゴンの端点の値を視線方向に回転する視野変換、透
視投影変換により各ポリゴンの端点座標を幾何変換し、
そのＸ，Ｙの２次元のスクリーンデータをスクリーンメ
モリ４に与える。また、ポリゴン中心の視野変換された
代表値、すなわち、そのポリゴンの視点からの距離の代
表値（Ｚ値）を決定し、そのデータをスクリーンメモリ
４に与える。

【００２５】シェーディング装置５は、ポリゴン法線メ
モリ２より読み出したポリゴン接点の法線ベクトル値に
対してシェーディング演算を行い、ポリゴン端点の輝度
値を算出し、このポリゴン端点の輝度値をポリゴン端点
カラーメモリ６に与える。このシェーディング装置５の
詳細については後述する。

【００２６】外形処理装置７は、スクリーンメモリ４か
らのポリゴンを構成する各辺の端点、すなわちＸの始点
アドレス（ＸＳ）、終点アドレス（ＸＥ）及びＹの始点
アドレス（ＹＳ）、及び終点アドレス（ＹＥ）並びに、
基本パターンを構成するマッピングパターンの始点アド
レス（ＭＸＳ）、Ｘ終点アドレス（ＭＸＥ）、Ｙ始点ア
ドレス（ＭＹＳ）、Ｙ終点アドレス（ＭＹＥ）を取り込
むと共に、カラーメモリー６から輝度値データ（ＬＵＴ
Ｓ，ＬＵＴＥ）を取り込む。

【００２７】そして、この外形処理装置７は、ポリゴン
の外形処理のために、各辺の外形端点情報、マッピング
パターンのアドレス及び輝度値を補間しながら算出し、
その算出した各データをフレームメモリ８に与える。こ
の外形処理装置７の詳細については、後述する。

【００２８】そして、フレームメモリ８には、外形処理
装置７より与えられた各データ、すなわち、水平ライン
（スキャンライン）ごとにポリゴンの左辺Ｘ、右辺Ｘの
値と左辺のマッピングメモリアドレス、右辺のマッピン
グメモリアドレスと左辺の輝度値、右辺の輝度値が夫々
格納されている。

【００２９】フレームメモリ８に格納されている各デー
タは内部描画処理装置９へ与えられ、内部描画処理装置
９にて、ポリゴン内部の各データを補間する。この内部
描画処理装置９の詳細については、後述する。

【００３０】内部描画処理装置９にて補間された、ポリ
ゴン内部の各データがスムージング処理装置１１に与え
られる。このスムージング処理装置１１には、マッピン
グパターンのルックアップテーブルアドレスが格納され
たマッピングパターンメモリ１０からのアドレスデータ
と内部描画処理装置９からのデータが与えられる。

【００３１】スムージング処理装置１１では内部描画処
理装置９から与えられるマッピングパターンメモリアド
レスと輝度値と、マッピングパターンメモリ１０からの
ルックアップテーブルアドレスにより、色値を算出し、
色値と輝度値と乗算し、シェーディング処理された画像
データをＣＲＴ１２に転送し、ＣＲＴ１２にてその画像
を表示する。

【００３２】図２は上記シェーディング装置の構成を示
すブロック図、図３は上記外形処理装置の構成を示すブ
ロック図、図４は内部描画処理装置の構成を示すブロッ
ク図、図５はスムージング処理装置の構成を示すブロッ
ク図である。

【００３３】次に、この発明の実施例におけるシェーデ
ィング装置５につき図２を参照して説明する。

【００３４】シェーディング装置５は、ポリゴン法線メ
モリ２から、法線ベクトル値、拡散反射係数、鏡面反射
係数、環境光値を夫々読み出し、読み出された各データ
はメモリインターフェース５１に一旦格納される。ポリ
ゴン法線メモリ２のアクセスは、アドレス生成回路５２
にて生成されたアドレスによって行われ、メモリ２によ
り夫々データが読み出される。

【００３５】メモリインターフェース５１に格納された
データは、シェーディング演算回路５７にそれぞれ与え
られ、コントローラ５０はフォングモデルに基づくシェ
ーディング演算回路５７を制御する。

【００３６】立体物体（オブジェクト）を例えば時計回
りにθだけ回転させたとき、オブジェクトのある点の法
線ベクトルｎはｎ’の位置に移動するのに対し、視線ベ
クトル、光線ベクトルは移動しない。このため視線ベク
トル、光線ベクトルとで新たなシェーディング係数の計
算を行う必要がある。この時、法線ベクトルは多数存在
するので、この回転移動した法線ベクトルを演算すると
した場合、大規模な回路が必要となる。

【００３７】ところが、光線ベクトル及び視線ベクトル
を反時計回りに−θだけ回転させたベクトルとオブジェ
クト回転前の法線ベクトルとで求めたシェーディング係
数が法線ベクトルを回転演算させて視線ベクトル及び光
線ベクトルとで算出したシェーディング係数と同じにな
る。このため、この実施例のシェーディング処理装置５
は法線ベクトルに回転処理演算を行うのではなく視線ベ
クトル及び光線ベクトルに逆回転処理演算を行い、シェ
ーディング係数を求めるように構成している。

【００３８】ＣＰＵよりオブジェクトの回転角度（Ｘ
θ、Ｙθ、Ｚθ）が入力されると、視線ベクトルはベク
トル回転回路５５にてＸ，Ｙ，Ｚ方向に（Ｘθ、Ｙθ、
Ｚθ）だけ逆回転処理が行われる。すなわち、視線ベク
トルはレジスタ５３に一旦格納され、ベクトル回転回路
５５のＹ回転演算器５５ａにて、Ｙ方向にＹθ逆回転演
算が行われ、Ｘ回転演算器５５ｂに送られる。

【００３９】Ｘ回転演算器５５ｂはＸ方向にＸθ逆回転
演算を行い、Ｚ回転演算器５５ｃにそのデータを送る。
Ｚ回転演算器５５ｃはＺ方向にＺθ逆回転演算を行い、
その演算結果をシェーディング演算回路５７に与える。

【００４０】また、光線ベクトルは、ベクトル回転回路
５６にてＸ，Ｙ，Ｚ方向に（Ｘθ、Ｙθ、Ｚθ）だけ逆
回転処理が行われる。すなわち、光線ベクトルはレジス
タ５３に一旦格納され、ベクトル回転回路の５６のＹ回
転演算器５６ａにて、Ｙ方向にＹθ逆回転演算が行わ
れ、Ｘ回転演算器５６ｂに送られるＸ回転演算器５６ｂ
はＸ方向にＸθ逆回転演算を行い、Ｚ回転演算器５６ｃ
にそのデータを送る。

【００４１】Ｚ回転演算器５６ｃはＺ方向にＺθ逆回転
演算を行い、その演算結果をシェーディング演算回路５
８に与える。これら回転演算器は、各Ｘ，Ｙ，Ｚにおけ
る各ベクトルの座標係数（Ａ，Ｂ）に対してｓｉｎθ、
ｃｏｓθの乗算を行いそれぞれの乗算結果の差分をと
り、θの逆回転演算を行う。

【００４２】そして、ベクトル回転回路５５の処理結果
とベクトル回転回路５６の処理結果がシェーディング演
算回路５７に与えられる。シェーディング演算回路５７
は、両処理結果とベクトルメモリ２からのＲ，Ｇ，Ｂの
拡散反射係数、鏡面反射係数、環境光値とにより、色値
を求める演算を行い、この算出した色値をメモリインタ
ーフェイス５８に出力する。

【００４３】メモリインターフェース５８に格納された
色値は、アドレス生成回路５９にて生成されたアドレス
値にて指定されたカラーメモリ６の領域に格納される。

【００４４】次に、この実施例のシェーディング処理装
置５の動作を図６のフローチャートに基づいて、更に説
明する。

【００４５】シェーディング動作を開始すると、まず、
オブジェクトの回転角度Ｘθ，Ｙθ，ＺθがＣＰＵより
入力される（ステップＳ１）。そして、ベクトル回転回
路５６５６にて光線ベクトル（ＬＸ，ＬＹ，ＬＺ）をオ
ブジェクトの回転角度Ｘθ，Ｙθ，Ｚθだけ逆回転させ
る。（ステップＳ２）。

【００４６】続いて、ベクトル回転回路５５にて視線ベ
クトル（ＥＸ，ＥＹ，ＥＺ）をオブジェクトの回転角度
Ｘθ，Ｙθ，Ｚθだけ逆回転させる。（ステップＳ
３）。

【００４７】そして、ベクトルメモリ２よりポリゴン面
法線ベクトル（ＰＸ，ＰＹ，ＰＺ）が読み出された後
（ステップＳ４）、Ｒ，Ｇ，Ｂの拡散反射係数（ＲＫ
ｄ，ＧＫｄ，ＢＫｄ）及び鏡面反射係数（ＲＫｓ，ＧＫ
ｓ，ＢＫｓ）が読み出され（ステップＳ５）、ステップ
Ｓ６へ進む。

【００４８】ステップＳ６において、ポリゴン端点法線
ベクトル（ＮＸ，ＮＹ，ＮＺ）を旦点法線メモリ２より
読み出し、シェーディング演算回路５７にて法線ベクト
ル（ＮＸ，ＮＹ，ＮＺ）と逆回転演算された視線ベクト
ル（ＥＸ，ＥＹ，ＥＺ）との内積がとられる（ステップ
Ｓ７）。

【００４９】この内積値（ＩＮＮＮＥＲ）と拡散反射係
数Ｋｄを乗算し、Ｒ，Ｇ，Ｂの拡散反射強度（ＤＩＦ）
を算出する（ステップＳ８）。

【００５０】続いて、ステップＳ９にて、反射光のベク
トルを求め、ステップＳ１０にて視線ベクトルと反射光
ベクトルとの内積を求める。この第２内積値（ＩＮＮＥ
Ｒ２）と鏡面反射強度Ｋｓを乗算しＲ，Ｇ，Ｂの鏡面反
射強度を算出する（ステップＳ１１）。

【００５１】そして、ステップＳ１２において、光線強
度Ｌ１に拡散反射強度と鏡面反射強度を加えたものを乗
算し、この値に環境強度を加算して、輝度値（ＬＵＴ）
を算出する。

【００５２】更に、ステップＳ１３にて、輝度値（ＬＵ
Ｔ）をカラーメモリ６に書き込み、ステップＳ１４に
て、ポリゴンの全てのポリゴン端点の処理が終了したか
否か判断され、処理していない場合には、前述のステッ
プＳ６に戻り、前述の動作を繰り返す。また、処理が終
了すると、ステップＳ１５に進み、ステップＳ１５にて
全てのポリゴンの処理が終了したか否か判断され、処理
が終了していない場合にはステップＳ４に戻り、前述の
動作を繰り返す。

【００５３】ステップＳ１６にて、オブジェクト中のポ
リゴン全てに対して、処理が終了したか否か判断され、
処理していない場合には、前述のステップＳ１に戻り、
前述の動作を繰り返す。又、処理が終了すると、処理が
終了したと判断されると、このシェーディング処理装置
５の動作が終了する。

【００５４】つぎに、この発明の外形処理装置７、内部
描画処理装置９につき図３及び図４を参照して説明す
る。

【００５５】この実施例においては、ポリゴンはスクリ
ーン端点座標（Ｘ，Ｙ）と、基本パターン、即ちマッピ
ングパターンの端点座標（ＭＸ，ＭＹ）及び輝度値（Ｌ
ＵＴ）を持つことにより、図２２のようなポリゴン面に
基本パターンを変形させてマッピングすると共に、その
ポリゴン面に濃度を付加し、シェーディングを付加する
ものである。

【００５６】まず、ポリゴン外形処理装置７にてポリゴ
ンの外形処理を行う。

【００５７】この外形処理のためにＣＰＵにて、スクリ
ーンメモリ４より読み出された各辺のＸＹアドレスの始
点及び終点に基づいて、ポリゴンを構成する各辺のベク
トルが図２１に示すどの方向に属するかを判断し、その
ベクトルの方向に応じて、右辺又は左辺が決定される。

【００５８】スクリーンメモリ１０には、スクリーン端
点座標（Ｘ，Ｙ）と、マッピングパターンの端点座標
（ＭＸ，ＭＹ）及びポリゴンのＺ値が格納されている。
また、カラーメモリ６には、シェーディング処理装置５
にてシェーディング処理された各端点の輝度値（ＬＵ
Ｔ）が格納されている。

【００５９】そして、ポリゴン外形処理回路６１にて、
スクリーンメモリ１０より読み出された各辺のＹアドレ
スの始点（ＹＳ）及び終点アドレス（ＹＥ）からＹ方向
の距離（ＤＹ）を算出する。即ち、ＤＹ＝ＹＥ−ＹＳの
演算を減算器６２で行う。続いて、このＤＹを用いて、
ポリゴンの外形を求めるために、各辺のＸ終点（ＸＥ）
からＸ始点（ＺＳ）までのアドレスをデジタル微分解析
（ＤＤＡ）により求め、そのデータをフレームメモリ３
０に格納する。

【００６０】即ち、下記数式３の（１）式に示すよう
に、その微差分値を算出し、下記（２）式に示すよう
に、補間演算を行い各辺のＸ終点からＸ始点までのアド
レスを算出する。

【００６１】

【数３】 ＤＤＸ＝（ＸＥ−ＸＳ）／ＤＹ ・・・（１） Ｘ＝Ｘ＋ＤＤＸ ・・・（２）

【００６２】この演算は、ＤＤＡ演算回路６３にて行わ
れ、ＤＤＡ演算回路６３の減算器６４にて、ＸＥ−ＸＳ
の演算を行い、この演算結果が除算器６５に与えられ
る。除算器６５の一入力には、減算器６２よりＤＹ値が
与えられ、上記の（１）式の演算を行い、この演算結果
を補間演算を行う補間回路６６に与える。

【００６３】補間演算回路６６の加算器６７とレジスタ
６８にて上記（２）式の補間演算が行われ、各辺のＸを
始点（ＸＳ）からＸ終点（ＸＥ）までのポリゴンの外形
データを算出し、フレームメモリ８に格納する。

【００６４】また、マッピングパターンの外形処理回路
７１は、基本パターン情報の外形処理を行う。この処理
はスクリーンメモリ４に格納された基本パターンの端点
アドレス（ＭＸ，ＭＹ）を変化させる。

【００６５】スクリーンメモリ４より読み出された基本
パターンの始点アドレス（ＭＸＳ，ＭＹＳ），（ＭＸ
Ｅ，ＭＹＥ）のアドレスデータからポリゴンに対応する
データを下記数式４の（３），（４）式に基づいて、デ
ジタル微分解析（ＤＤＡ）により、ＤＤＡ演算回路７２
及び補間演算回路７５にて算出し、フレームメモリ８に
格納する。即ち、各辺の終点データ（ＭＸＥ，ＭＹＥ）
から始点データ（ＭＸＳ，ＭＹＳ）までのデータを減算
器７３及び除算器７４にてデジタル微分解析（ＤＤＡ）
し、そのデータを加算器７６、レジスタ７７にて補間演
算により求め、そのデータをフレームメモリ８に格納す
る。

【００６６】まず、（３），（４）式に示すように、そ
の微差分値を算出し、（５），（６）に示すように、補
間演算を行い各辺の終点から始点までのデータを算出す
る。この（５）式におけるＭＸの初期値は始点のデータ
（ＭＹＳ）であり、（６）式におけるＭＹの初期値は始
点のデータ（ＭＹＳ）である。（５），（６）式の演算
が０からＤＹまで繰り返される。

【００６７】

【数４】 ＤＭＸ＝（ＭＸＥ−ＭＸＳ）／ＤＹ ・・・（３） ＤＭＹ＝（ＭＹＥ−ＭＹＳ）／ＤＹ ・・・（４） ＭＸ＝ＭＸ＋ＤＭＸ ・・・（５） ＭＹ＝ＭＹ＋ＤＭＹ ・・・（６）

【００６８】更に、輝度値（ＬＵＴ）外形処理回路８１
は、輝度値（ＬＵＴ）情報の外形処理を行う。この処理
はカラーメモリ６に格納された輝度値の端点アドレス
（ＬＵＴＳ，ＬＵＴＥ）を変化させる。カラーメモリ６
より読み出された輝度値の始点アドレス（ＬＵＴＳ）、
終点アドレス（ＬＵＴＥ）のアドレスデータからポリゴ
ンに対応するデータを下記数式５の（７），（８）式に
基づいてデジタル微分解析（ＤＤＡ）により輝度値外形
処理回路８１のＤＤＡ演算回路８２及び補間演算回路８
５にて算出し、フレームメモリ８に格納する。即ち、各
辺の終点データ（ＬＵＴＥ）から始点データ（ＬＵＴ
Ｓ）までのデータを減算記３及び除算記７４にてデジタ
ル微分解析し、そのデータを加算器７６及びレジスタ８
７にて補間演算して算出し、そのデータをフレームメモ
リ８に格納する。

【００６９】まず、（７）式に示すように、その微差分
値を算出し、（８）式に示すように、補間演算を行い、
各辺の終点から始点までのデータを算出する。この
（８）式におけるＬＵＴの初期値は始点データ（ＬＵＴ
Ｓ）である。（８）式の演算が０からＤＹまで繰り返さ
れる。

【００７０】

【数５】 ＤＬＵＴ＝（ＬＵＴＥ−ＬＵＴＳ）／ＤＹ ・・・（７） ＬＵＴ＝ＬＵＴ＋ＤＬＵＴ ・・・（８）

【００７１】この実施例においては、水平走査線に同期
して、その垂直位置を示すＹアドレスごとに、ポリゴン
の外形とそれに基づいて変形された基本パターンの外形
アドレス情報及び輝度値の外形アドレス情報がフレーム
メモリ８に格納される。

【００７２】内部図形描画回路９は、対応する２辺間の
ＸＹアドレスをフレームメモリ８より読み出し、この読
み出したアドレス情報に基づいて、下記数式６の（９）
〜（１５）式に従いポリゴン内部の各ビットパターンの
アドレス及び輝度情報アドレスを内部パターンアドレス
として算出する。

【００７３】即ち、この実例例においては、水平走査信
号に同期して、その垂直位置としてのＹアドレスに対応
するポリゴンの外形を示す２点のＸの始点（ＸＳ）とＸ
の終点（ＸＥ）と基本パターンを変形したマッピングア
ドレス（ＭＸ，ＭＹ）と輝度値（ＬＵＴ）をフレームメ
モリ８から読み出す。

【００７４】フレームメモリ８より読み出されたＸアド
レスの始点及び終点アドレスから（９）式に示すように
減算器９０にてＸ方向の距離（ＤＸＹ）を算出する。

【００７５】このＤＸＹを用いて、基本パターンをポリ
ゴンの形に合わせて変形させるために、フレームメモリ
８より読み出された基本パターンの端点マッピングアド
レス（ＭＸ，ＭＹ）及び輝度値（ＬＵＴ）を（１０），
（１１），（１２）式に基づいてデジタル微分解析（Ｄ
ＤＡ）により算出する。

【００７６】即ち、（１０），（１１），（１２）式に
示すように、その微差分値を算出し、（１３），（１
４），（１５）式に示すように、補間演算を行いＹ軸の
終点から始点までのデータを算出する。この（１３），
（１４），（１５）式におけるＸの値は、０からＤＸま
で変化する。

【００７７】

【数５】 ＤＸＹ＝ＸＥ（Ｙ）−ＸＳ（Ｙ） ・・・（９） ＤＤＭＸ＝（ＭＸＥ（Ｙ）−ＭＸＳ（Ｙ））／ＤＸＹ ・・・（１０） ＤＤＭＹ＝（ＭＹ（Ｙ）−ＭＹＳ（Ｙ））／ＤＸＹ ・・・（１１） ＤＤＬＵＴ＝（ＬＵＴＥ（Ｙ）−ＬＵＴＳ（Ｙ））／ＤＸＹ ・・・（１３） ＭＸ＝ＭＸＳ（Ｙ）＋ＤＤＭＸ＊Ｘ ・・・（１２） ＭＹ＝ＭＹＳ（Ｙ）＋ＤＤＭＹ＊Ｘ ・・・（１４） ＬＵＴ＝ＬＵＴＳ（Ｙ）＋ＤＤＭＹ＊Ｘ ・・・（１５）

【００７８】フレームメモリ８より読み出されたＹアド
レス毎の基本パターンのアドレス（ＭＸＳ（Ｙ），ＭＹ
Ｓ（Ｙ）），（ＭＸＥ（Ｙ），ＭＸＥ（Ｙ））及び輝度
値（ＬＵＴＥ（Ｙ），ＬＵＴＳ（Ｙ））からポリゴンに
対応するデータをＤＤＡ演算回路９１の減算器９２、除
算器９３にてデジタル微分解析（ＤＤＡ）により算出す
る。

【００７９】そして、補間演算回路９４の乗算器９５、
加算器９６、カウンタ９７により補間演算を行い、各辺
の終点から始点までのデータを算出する。この算出した
各データがスムージング処理装置１１に与えられる。

【００８０】上記外形処理装置７及び内部描画処理装置
９の動作を図７ないし図９の動作フローに基づき、図３
及び図４の回路例に従い説明する。

【００８１】まず、コントローラがポリゴン数（Ｐ）を
端点メモリ１より読み出し、そして、処理するポリゴン
角数を読み出し、その数を内部処理用メモリに格納する
（ステップＳ２０，Ｓ２１）。

【００８２】そして、スクリーンメモリ４より始点（Ｘ
Ｓ，ＹＳ，ＭＸＳ，ＭＹＳ）を、カラーメモリ６より輝
度値の始点（ＬＩＴＳ）をそれぞれ読み出し（ステップ
Ｓ２２）、スクリーンメモリ４及びカラーメモリ６のア
ドレスをインクリメントして、スクリーンメモリ４及び
カラーメモリ６より終点（ＸＥ，ＹＥ，ＭＸＥ，ＭＹ
Ｅ，ＬＵＴＥ）をそれぞれ読み出す（ステップＳ２
４）。この読み出した端点の始点（ＸＳ，ＹＳ）、終点
（ＸＥ，ＹＥ）から方向ベクトルを算出し、この辺ベク
トルを左辺または右辺に設定する（ステップＳ２５）。

【００８３】そして、外形処理装置７のポリゴン外形処
理回路６１の差分回路を構成する減算器６２にスクリー
ンメモリ４からのＹＥ，ＹＳのデータが与えられ、両者
間の距離ＤＹが算出される（ステップＳ２６）。このＤ
Ｙは微差分演算回路６３、マッピングパターン外形処理
回路７１の微差分演算回路７２及び輝度値外形処理回路
８１の微差分演算回路８２にそれぞれ供給される。

【００８４】微差分演算回路６３内の減算輝６４にはス
クリーンメモリ４から始点（ＸＳ）及び終点（ＸＥ）デ
ータが与えられ、この減算器６４からの減算結果ＸＥ−
ＸＳが除算器６５へ供給される。

【００８５】この除算器６５にて、（ＸＥ−ＸＳ）／Ｄ
Ｙの除算が行われ（ステップＳ２７）、この値（ＤＤ
Ｘ）が補間演算回路６６の加算器６７へ与えられる。こ
の加算器６７にて、Ｘ＋ＤＤＸの演算が行われ、この値
がレジスタ６８に書き込まれ、このレジスタ６８からフ
レームメモリ２８にＸアドレスとして書き込まれる（ス
テップＳ２８）。

【００８６】また加算器６７の一方の入力はレジスタ６
８からの出力が与えられるため、この回路６６にて、補
間演算が行われる。

【００８７】一方、マッピングパターンの外形処理回路
７１及び輝度値外形処理回路８１では、スクリーンメモ
リ４及びカラーメモリ６より、読み出された基本パター
ンの端点アドレス（ＭＸＳ，ＭＹＳ），（ＭＸＥ，ＭＹ
Ｅ）及び輝度値の端点アドレス（ＬＵＴＳ，ＬＵＴＥ）
が入力され、この減算器７３にて、ＭＸＥ−ＭＸＳ，及
びＭＹＥ−ＭＹＳの演算が、減算器８３にて、ＬＵＴＥ
−ＬＵＴＳの演算が行われ、その演算結果が除算器７４
と除算器８４に与えられる。

【００８８】この除算器７４，８４には差分回路の減算
器６２からのＤＹが与えられ、上述の演算結果との間で
除算され、微差分値が算出される。

【００８９】この微差分演算回路７２，８２にて、ＤＭ
Ｘ＝（ＭＸＥ−ＭＸＳ）／ＤＹ，ＤＭＹ＝（ＭＹＥ−Ｍ
ＹＳ）／ＤＹ，ＤＬＵＴ＝（ＬＵＴＥ−ＬＵＴＳ）／Ｄ
Ｙの演算が行われ、この演算結果が補間演算回路７５の
加算器７６と補間演算回路８５の加算器８６へ供給され
る。

【００９０】補間演算回路７５及び８５では、加算器７
６及び８６に微差分演算回路７２及び８２からの出力
と、レジスタ７７及び８７に設定された前のデータとの
間で加算がなされ、ＭＸ＝ＭＸ＋ＤＭＸ，ＭＹ＝ＭＹ＋
ＤＭＹ，ＬＵＴ＝ＬＵＴ＋ＤＬＵＴの演算が行われる
（ステップＳ３１）。

【００９１】この値がレジスタ７７及び８７に与えら
れ、このレジスタ７７の値がマッピングパターンのアド
レスデータ、レジスタ８８の値が輝度値のアドレスデー
タとしてフレームメモリ８に書き込まれる。

【００９２】また、加算器７６及び８６の一方の入力は
レジスタ７７及び８７からの出力が与えられるため、こ
の回路７５及び８５にて、補間演算が行われる。

【００９３】フレームメモリ８には、Ｙアドレス毎にポ
リゴン辺の左辺Ｘアドレス、右辺Ｘアドレス、マッピン
グパターンの左辺Ｘアドレス、右辺Ｘアドレス、マッピ
ングパターンの左辺Ｙアドレス、右辺Ｙアドレス、輝度
値の左辺アドレス、右辺アドレスと、Ｚ値が格納され
る。

【００９４】また、図示はしていないが、Ｙアドレス毎
のポリゴンの数をポリゴンカウントメモリに書き込む。

【００９５】続いて、内部描画処理装置９について、図
４及び図９に従い説明する。

【００９６】内部描画処理装置９は、まずＹアドレスを
初期化し（ステップＳ４０）、Ｙアドレス毎に対向する
２辺間のＸアドレス及びマッピングパターンのアドレス
（ＸＳ，ＸＥ，ＭＸＳ，ＭＸＥ）及び輝度値のアドレス
（ＬＵＴＳ，ＬＵＴＥ）をフレームメモリ８より読み出
す（ステップＳ４１）。

【００９７】即ち、この実施例においては、水平走査信
号に同期して、その垂直位置としてのＹアドレスに対応
するポリゴンの外形を示す２点のＸの始点（ＸＳ）とＸ
の終点（ＸＥ）と基本パターンを変形したしたマッピン
グアドレス（ＭＸＳ，ＭＹＳ），（ＭＸＥ，ＭＹＥ）及
び輝度値のアドレス（ＬＵＴＳ，ＬＵＴＥ）をフレーム
メモリ８から読み出す。

【００９８】そして、内部描画処理装置８の差分回路を
構成する減算器９にフレームメモリ８からのＸＥ，ＸＳ
のデータが与えられ、両者間の距離ＤＸが算出される
（ステップＳ４２）。このＤＸは微差分演算回路９１に
供給される。

【００９９】微差分演算回路９１内の減算器９２にはフ
レームメモリ８からマッピングアドレスの始点（ＭＸ
Ｓ，ＭＹＳ）及び終点（ＭＸＥ，ＭＹＳ）、及び輝度値
のアドレスの始点（ＬＵＴＳ）、終点（ＬＵＴＥ）のデ
ータがそれぞれ与えられ、この減算器９２からの減算結
果ＭＸＥ−ＭＸＳ，ＭＹＥ−ＭＹＳ，ＬＵＴＥ−ＬＵＴ
Ｓが減算器９３へ供給される。

【０１００】この減算器９３にて、（ＭＸＥ−ＭＸＳ）
／ＤＸ，（ＭＹＥ−ＭＹＳ）／ＤＸ，（ＬＵＴＥ−ＬＵ
ＴＳ）／ＤＸの除算が行われ、この値（ＤＤＭＸ）（Ｄ
ＤＭＹ）（ＤＤＤＬＵＴ）が補間演算回路９４の乗算器
９５へ与えられる（ステップＳ４３）。そして、Ｘアド
レスを初期化する（ステップＳ４４）。

【０１０１】また、乗算器９５の一方の入力には、０か
らＤＸまで順列番号を発生するカウンタ８７からの出力
が与えられ、乗算器９５にてＤＤＸ＊Ｘ，ＤＤＭＹ＊
Ｘ，ＤＤＬＵＴ＊Ｘの演算が行われ、この演算結果が加
算器８６に供給される。そして、この加算器９６にはフ
レームメモリ８よりマッピングアドレスの始点（ＭＸ
Ｓ，ＭＹＳ）及び輝度値の始点（ＬＵＴＳ）が与えら
れ、乗算器９５の演算結果に始点のデータが加算され、
補間演算が行われる（ステップＳ４５）。この補間され
たデータがスムージング処理装置１１へ与えられる（ス
テップＳ４６）。

【０１０２】そして、１つＸアドレスの演算を行う毎
に、Ｘアドレスを１つインクリメントし（ステップＳ４
７）、ＸアドレスがＤＸになるまで前述の動作を繰り返
す（ステップＳ４８）。

【０１０３】更に、１つのＹアドレスが終了する毎にＹ
アドレスをインクリメントし（ステップＳ４９）、全て
のＹアドレスに対応する処理が終了するまで前述の動作
を繰り返し（ステップＳ５０）、全てのアドレスに対応
する処理が終了した時点で内部処理の補間動作が終了す
る。

【０１０４】次に、スムージング処理装置１１の具体的
実施例を図５を参照して更に説明する。スムージング処
理装置１１は、内部描画処理装置９から出されたポリゴ
ンの変形に対応して基本パターンが変形されたマッピン
グパターンメモリアドレス（ＭＸ，ＭＹ）と、輝度値
（ＬＵＴ）を受ける。そして、マッピングパターンメモ
リアドレス（ＭＸ，ＭＹ）に従い、マッピングパターン
メモリ１０をアクセスする。即ち、内部描画処理装置９
から出力されたマッピングパターンメモリアドレス（Ｍ
Ｘ，ＭＹ）はレジスタ１０１に格納され、このレジスタ
１０１からマッピングパターンメモリ１０のアドレス値
がマッピングパターンメモリ１０に与えられる。マッピ
ングパターンメモリ１０をルックアップテーブルとして
そのアドレスに対応したＲ．Ｇ．Ｂ等の色情報等のデー
タが読み出され、マルチプレクサ１０３へ与えられる。

【０１０５】又、レジスタ１０１に格納されたマッピン
グパタンンメモリアドレス（ＭＸ，ＭＹ）値もマルチプ
レクサ１０３へ与えられる。そして、マッピングポリゴ
ンであるか、マッピングポリゴンでないか、即ち、ポリ
ゴンに模様を付加したものか、単色のポリゴンかを示す
ポリゴン属性がフリップフロップ１０２に与えら、この
フリップフロップ１０２により、ポリゴン属性がマッピ
ングポリゴンでンでなければマッピングパターンメモリ
データの色情報を格納するデータメモリ（ＬＵＴ）１０
４にアドレスとして与えるようにマルチプレクサ１０４
を制御する。

【０１０６】又、ポリゴン属性が単色ポリゴンを示すも
のであれば、レジスタ１０１に格納されているマッピン
グアドレス値をデータメモリ（ＬＵＴ）１０４のアドレ
スとして与えるようにマルチプレクサ１０４が制御され
る。

【０１０７】一方、内部描画処理装置９からの輝度値
（ＬＵＴ）はレジスタ１０５に格納される。データメモ
リ（ＬＵＴ）からのＲ，Ｇ，Ｂの色値と輝度値（ＬＵ
Ｔ）が乗算器１０６に与えられる。この乗算器１０６に
て、色値（Ｒ，Ｇ，Ｂ）と輝度値（ＬＵＴ）とをそれぞ
れ乗算し、色の濃淡付けを行い、その結果をＣＲＴ１２
に出力し、ＣＲＴ１２に模様に更にシェーディング処理
が施されたポリゴン図形が表示される。

【０１０８】次に、この発明の各部の具体的実施例につ
き以下に説明する。

【０１０９】図１０は外形処理装置７の具体的構成例を
示す回路図、図１６及び図１７はその動作を示すフロー
チャートである。図１０に従いこの発明の外形処理装置
７について更に説明する。

【０１１０】この回路は、コントローラ５０により制御
され、このコントローラ５０は図１６、図１７に示すフ
ローチャートに従って、端点間をＤＤＡにより補間する
ために、前述した図３に示す差分回路６２、微差分演算
回路６３、７２、８２及び補間演算回路６６、７５、８
５を制御する。

【０１１１】図３に示す差分回路６２、微差分演算回路
６３、７２、８２は、補間演算回路６６、７５、８５に
て補間演算に用いる各パラメータを算出するためのもの
であり、差分回路６２、微差分演算回路６３、７２、８
２は共通の回路構成で行えるため、この回路において
は、差分回路６２、微差分演算回路６３、７２、８２を
１つのブロック図として、パラメータ演算部１１０とし
て説明する。

【０１１２】図示しないポリゴンカウントメモリのデー
タは入力バッファ１１２に与えられ、入力されたポリゴ
ンカウントメモリのデータをインクリメンタ１１３にて
１インクリメントしてラッチ１１４へ転送する。

【０１１３】ラッチ１１４は、インクリメンタ１１３の
データを受け取り、ポリゴンカウントメモリへ転送す
る。

【０１１４】スクリーンメモリ４より読み込まれた端点
データはラッチ１１６に一時的に格納され、内部処理用
のＲＡＭ１１５に転送される。

【０１１５】そして、このＲＡＭ１１５には、スクリー
ンメモリ４より読み込まれた端点データの各始点（Ｘ
Ｓ，ＭＸＳ，ＭＹＳ）及びカラーメモリ６より読み込ま
れた始点（ＬＵＴＳ）だけ格納される。

【０１１６】また、スクリーンメモリ４及びカラーメモ
リ６のアドレスはカウンタ１１７にて発生する。

【０１１７】そして、ＲＡＭ１１５より読み出されたＹ
始点（ＹＳ）と、スクリーンメモリ４より読み出された
Ｙ終点（ＹＥ）が減算器１１８に入力される。

【０１１８】この減算器１１８でＹＥからＹＳを減算処
理し、この値（ＤＹ）をＷ２レジスタ１１９が一時的に
格納する。そして、このＤＹは更にレジスタ１２５に格
納される。

【０１１９】また、減算器１１８には、ＲＡＭ１１５よ
り読み出されたＸ始点（ＸＳ）とスクリーンメモリ４よ
り読み出されたＸ終点（ＸＥ）、マッピングパターンの
始点（ＭＸＳ，ＭＹＳ）及びカラーメモリ６より読み出
された輝度値の始点（ＬＵＴＳ）とスクリーンメモリ４
より読み出された終点（ＭＸＥ，ＭＹＥ）及びカラーメ
モリより読み出された終点（ＬＵＴＥ）がそれぞれ入力
され、ＸＥからＸＳ、ＭＸＥからＭＸＳ、ＭＹＥからＭ
ＸＳ、ＭＹＥからＭＹＳ、ＬＵＴＥからＬＵＴＳを減算
する。

【０１２０】スクリーン座標の（ＹＥ−ＹＳ）処理によ
り発生するキャリーはフリップフロップ１２０に格納さ
れ、このキャリーによりポリゴンを右回りだけとする
と、上方向は右辺、下方向は左辺とし、フレームメモリ
８のアドレスの一部とする。

【０１２１】１２１、１２２、１２６は３ステートバッ
ファである。

【０１２２】除算器１２３は、減算器１１８にて減算処
理したＸＥ−ＸＳ、ＭＸＥ−ＭＸＳ、ＭＹＥ−ＭＹＳ、
ＬＵＴＥ−ＬＵＴＳの値をＤＹで除算する。除算器１２
３により演算された値ＤＤＸ，ＤＭＸ，ＤＭＹ，ＤＬＵ
ＴはＷ１レジスタ１２４に一時的に格納される。

【０１２３】次に補間演算回路６６、７５、８５の構成
について説明する。パラメータ演算部１１０より転送さ
れたＺ値は、ＢＺレジスタ１２７に一時的に格納され
る。

【０１２４】スタート信号（ＲＵＮ）をパラメータ演算
部１１０より受けることによりＢＺレジスタ１２７の値
をレジスタ１２８に格納し、フレームメモリ８に値を出
力する。この実施例のフレームメモリ８は図１４に示す
ように構成されている。

【０１２５】パラメータ演算部１１０で演算されたスク
リーン座標のＹＥ−ＹＳの値（ＤＹ）はＤＹレジスタ１
２９に格納される。スタート信号をパラーメータ演算部
１１０より受けることにより、カウンタ１３０はＤＹレ
ジスタ１２９の値を格納し、メモリサイクル毎、ダウン
カウントすることにより、このカウンタ１３０が０にな
らない間、補間演算回路６６、補間演算回路７５、補間
演算回路８５に処理権を与えることにより各補間演算回
路を制御する。

【０１２６】カウンタ１３０のカウンタ値のゼロフラグ
はフリップフロップ１３１に与えられ、フリップフロッ
プ１３１は、その値を、ＲＵＮ信号として出力する。パ
ラメータ演算部１１０より転送された、スクリーン座標
のＹＳはＢＳＹＬレジスタ１３２に一時的に格納する。

【０１２７】ＢＳＹＬレジスタ１３２の出力はマルチプ
レクサ１３３に与えられ、このマルチプレクサ１３３に
より、スタート信号を受けたときだけ、ＢＳＹＬレジス
タ１３２の値をＳＹＬレジスタ１３４に転送し、それ以
外の時は加算器１３６の加算器出力をＳＹＬレジスタ１
３４へ転送する。

【０１２８】ＳＹＬレジスタ１３４は、メモリサイクル
毎に値を更新することにより、ポリゴン辺のスクリーン
座標のＹアドレスを演算する。

【０１２９】またマルチプレクサ１３５はポリゴン辺が
下向きであれば、１値を、上向きであれば、−１値を加
算器１３６へ転送する。

【０１３０】ＲＵＮ信号がＯＮしている間、メモリサイ
クル毎ＳＹＬレジスタ１３４の値がレジスタ１３７に格
納されることにより、フレームメモリ８にＳＹアドレス
を転送する。

【０１３１】パラメータ演算部１１０より転送されたス
クリーン座標のＸＳはＢＳＸＬレジスタ１３８に一時的
に格納される。

【０１３２】また、マルチプレクサ１３９により、スタ
ート信号を受けた時だけ、ＢＳＸＬレジスタ１３８の値
がＳＸＬレジスタ１５０に転送され、それ以外の時に
は、加算器１５３の出力がＳＸＬレジスタ１５０に転送
される。

【０１３３】ＳＸＬレジスタ１５０は、メモリサイクル
毎値を更新することにより、ポリゴン辺のスクリーン座
標のＸアドレスを演算する。

【０１３４】ＢＤＤＸレジスタ１５１は、パラメータ演
算部１１０より転送されたパラメータ（スクリーン座標
のＸ終点（ＸＥ）−Ｘ始点（ＸＳ）／ＤＹ）の値を一時
的に格納する。

【０１３５】スタート信号を受けることによりＢＤＤＸ
レジスタ１５１の値をＤＤＸレジスタ１５２に格納し、
加算器１５３へ転送する。

【０１３６】ＲＵＮ信号がＯＮしている間はメモリサイ
クル毎にＳＸＬレジスタ１５０の値がＳＸレジスタ１５
４に格納されることにより、フレームメモリ８にＳＸデ
ータを転送する。

【０１３７】パラメータ演算部１１０より転送されたマ
ッピングパターン座標のＭＸＳはＢＭＸＬレジスタ１５
５に一時的に格納される。

【０１３８】また、マルチプレクサ１５６は、スタート
信号を受けた時だけ、ＢＭＸＬレジスタ１５５の値をＭ
ＸＬレジスタ１５７に転送し、それ以外の時は加算器１
７０の出力をＭＸＬレジスタ１５７に転送する。

【０１３９】ＭＸＬレジスタ１５７は、メモリサイクル
毎に値を更新することにより、ポリゴン辺のマッピング
座標のＸアドレスを演算する。

【０１４０】パラメータ演算部１１０より転送されたパ
ラメータ（マッピング座標のＸ終点（ＭＸＥ）−Ｘ始点
（ＭＸＳ））／ＤＹ）の値は、ＢＤＤＭＸレジスタ１５
８に格納される。

【０１４１】スタート信号を受けることにより、ＢＤＤ
ＭＸレジスタ１５８の値をＤＤＭＸレジスタ１５９が格
納し、加算器１７０へ転送する。

【０１４２】ＲＵＮ信号が０Ｎしている間は、メモリサ
イクル毎にＢＭＸＬレジスタ１５７の値がＭＸＬレジス
タ１７１に格納されることにより、フレームメモリ８に
ＭＸデータを転送する。

【０１４３】パラメータ演算部１１０より転送されたマ
ッピングパターン座標のＹ始点（ＭＹＳ）はＢＭＹＬレ
ジスタ１７２に一時的に格納される。

【０１４４】更に、マルチプレクサ１７３は、スタート
信号を受けた時だけＢＭＹＬレジスタ１７２の値をＭＹ
Ｌレジスタ１７４に転送し、それ以外の時は、加算器１
７７の出力をＭＹＬレジスタ１７４に転送する。

【０１４５】ＭＹＬレジスタ１７４は、メモリサイクル
毎に値を更新することにより、ポリゴン辺のマッピング
座標のＹアドレスを演算する。

【０１４６】パラメータ演算部１１０より転送されたパ
ラメータ（マッピングパターン座標のＹ終点（ＭＹＥ）
−Ｙ始点（ＭＹＳ）／ＤＹ）の値はＢＤＤＭＹレジスタ
１７５に一時的に格納される。

【０１４７】スタート信号を受けることにより、ＢＤＤ
ＭＹレジスタ１７５の値はＤＤＭＹレジスタ１７６に格
納され、加算器１７７へ転送する。

【０１４８】ＲＵＮ信号がＯＮしている間はメモリサイ
クル毎にＭＹＬレジスタ１７４の値がＭＹレジスタ１７
８に格納されることにより、フレームメモリ８にＭＹデ
ータを転送する。

【０１４９】スタート信号を受けることによりＦＬ１値
がフリップフロップ１７９に格納され、フレームメモリ
８のアドレスの一部としてＲＬ信号を転送する。

【０１５０】ＢＬＵＴＬレジスタ１８０には、パラメー
タ演算部１１０より転送された輝度値の始点アドレス
（ＬＵＴＳ）が一時的に格納される。

【０１５１】また、ＢＤＤＬＵＴレジスタ１８１には、
パラメータ演算部より転送されたパラメータ（輝度値終
点（ＬＵＴＥ）−始点（ＬＵＴＳ）／ＤＹ）の値が一時
的に格納される。

【０１５２】ＢＬＵＴＬレジスタ１８０からのデータは
マルチプレクサ１８２に与えられ、このマルチプレクサ
１８２はスタート信号を受けた時だけ、ＢＬＵＴＬレジ
スタ１８０の値をＬＵＴＬレジスタ１８４へ転送し、そ
れ以外の時は加算器１８５の出力をＬＵＴＬレジスタ１
８４に送る。

【０１５３】このＬＵＴＬレジスタ１８４は、メモリサ
イクル毎に値を更新し、ポリゴン辺の輝度値を格納す
る。

【０１５４】また、ＤＤＬＵＴレジスタ１８３は、スタ
ート信号を受けることにより，ＢＤＤＬＵＴレジスタ１
８１の値を格納する。

【０１５５】ＬＵＴＬレジスタ１８４及びＤＤＬＵＴレ
ジスタ１８３からの出力が加算器１８５に与えられ、こ
の加算器１８５にて、ＬＵＴ＋ＤＬＵＴの演算が行わ
れ、ポリゴン辺の輝度値が算出される。この加算器１８
５からの出力はマルチプレクサ１８２を介してＬＵＴＬ
レジスタ１８４に一時格納される。ＬＵＴＬレジスタ１
８４の値がＲＵＮ信号がＯＮしている間はメモリサイク
ル毎にＬＵＴレジスタ１８６に格納され、そして、フレ
ームメモリ８にＬＵＴデータが転送される。

【０１５６】外形処理装置７は、上述したように構成さ
れ、この動作につき図１６、図１７のフローチャートに
従い更に説明する。

【０１５７】まず、スクリーンメモリ４及びカラーメモ
リ６より端点データの各始点（ＸＳ，ＭＸＳ，ＭＹＳ，
ＬＵＴＳ）を読み出し、そして、ＲＡＭ１１５に、スク
リーンメモリ４より読み込まれた端点データの各始点
（ＸＳ，ＭＸＳ，ＭＹＳ）及びカラーメモリ６より読み
込まれた始点（ＬＵＴＳ）を格納する（ステップＳ６
０）。

【０１５８】そして、スクリーンメモリ４よりＹ終点ア
ドレス（ＹＥ）を読み出すと共に、ＲＡＭ１１５より読
み出されたＹ始点（ＹＳ）との間で減算器１１８によ
り、ＹＥからＹＳを減算処理され、この値（ＤＹ）をＷ
２レジスタ１１９に一時的に格納する。そして、Ｙ始点
アドレス（ＹＳ）をＢＳＹＬレジスタ１３２に格納する
と共にＹ終点アドレスをＹ始点アドレスとしてＲＡＭ１
１５に書き込む（ステップＳ６１）。

【０１５９】続いて、減算器１１８にて、ＲＡＭ１１５
より読み出されたＸ始点（ＸＳ）とスクリーンメモリ４
より読み出されたＸ終点（ＸＥ）との減算処理が行わ
れ、この減算値が除算器１２３にて上記ＤＹで除算さ
れ、その値ＤＤＸをＢＤＤＸレジスタ１５１に、Ｘ始点
アドレス（ＸＳ）をＢＳＸＬレジスタ１３８にそれぞれ
格納し、Ｘ終点アドレスをＸ始点アドレス（ＸＳ）とし
てＲＡＭ１１５に書き込む（ステップＳ６２）。

【０１６０】更に、減算器１１８にて、ＲＡＭ１１５よ
り読み出されたマッピングパターンのＸ始点（ＭＸＳ）
とスクリーンメモリ４より読み出されたマッピングパタ
ーンのＸ終点（ＭＸＥ）との減算処理が行われ、この減
算値が除算器１２３にて上記ＤＹで除算され、その値Ｄ
ＭＸをＢＤＤＭＸレジスタ１５８に、マッピングパター
ンＸ始点アドレス（ＭＸＳ）をＢＭＸＬレジスタ１５５
にそれぞれ格納し、マッピングパターンＸ終点アドレス
をＸ始点アドレス（ＭＸＳ）としてＲＡＭ１１５に書き
込む（ステップＳ６３）。

【０１６１】続いて、減算器１１８にて、ＲＡＭ１１５
より読み出されたマッピングパターンのＹ始点（ＭＹ
Ｓ）とスクリーンメモリ４より読み出されたマッピング
パターンのＹ終点（ＭＹＥ）との減算処理が行われ、こ
の減算値が除算器１２３にて上記ＤＹで除算され、その
値ＤＭＹをＢＤＤＭＹレジスタ１７５に、マッピングパ
ターンＹ始点アドレス（ＭＹＳ）をＢＭＹＬレジスタ１
７２にそれぞれ格納し、マッピングパターンＹ終点アド
レスをＹ始点アドレス（ＭＹＳ）としてＲＡＭ１１５に
書き込む（ステップＳ６４）。

【０１６２】その後、減算器１１８にて、ＲＡＭ１１５
より読み出された輝度値の始点（ＬＵＴＳ）とカラーメ
モリ６より読み出された輝度値の終点（ＬＵＴＥ）との
減算処理が行われ、この減算値が除算器１２３にて上記
ＤＹで除算され、その値ＤＬＵＴをＢＤＤＬＵＴレジス
タ１８１に、輝度値の始点アドレス（ＬＵＴＳ）をＢＬ
ＵＴＬレジスタ１８０にそれぞれ格納し、輝度値終点ア
ドレスを輝度値始点アドレス（ＬＵＴＳ）としてＲＡＭ
１１５に書き込む（ステップＳ６５）。

【０１６３】そして、Ｚ値をＢＺレジスタ１２７に転送
した後、スタート信号（ＲＵＮ）がくるまで待機し（ス
テップＳ６６，Ｓ６７）、ＲＵＮ信号がくるとステップ
Ｓ６８に進む。

【０１６４】ステップＳ６８において、ＢＤＤＬＵＴレ
ジスタ１８１の値をＤＤＬＵＴレジスタ１８３に、ＢＤ
ＤＭＹレジスタ１７５の値をＤＤＭＹレジスタ１７６
に、ＢＤＤＭＸレジスタ１５８の値をＤＤＭＸレジスタ
１５９に、ＢＤＤＸレジスタ１５１の値をＤＤＸレジス
タ１５２に格納する。そして、ＢＳＹＬレジスタ１３２
の値をＳＹＬレジスタ１３３に、ＢＳＸＬレジスタ１３
８の値をＳＸＬレジスタ１５０に、ＢＭＸＬレジスタ１
５５の値をＭＸＬレジスタ１５７に、ＢＭＹレジスタ１
７２の値をＭＹＬレジスタ１７４に格納する。更に、Ｂ
Ｚレジスタ１２７の値をＺレジスタ１２８に、ＤＹレジ
スタ１２９の値をカウンタ１３０に、カウンタの値（Ｆ
Ｌ１）をフリップフロップ１３１に設定し、ステップＳ
６９に進む。

【０１６５】続いて、ステップＳ６９にて、補間演算回
路６６，７５，８５を起動し、補間演算を行い、ステッ
プＳ７０にて、全ての辺の処理が終了したか否か判断さ
れ、全ての辺の処理が終了していない場合には、ステッ
プＳ６１に戻り、前述の動作を繰り返す。全ての辺の処
理が終了すると、外形処理装置７の動作を終える。

【０１６６】次に、この発明に用いられる内部描画処理
装置９の具体的実施例について、図１１に従い更に説明
する。前述した外形処理装置８にて算出したポリゴンの
外形、マッピングパターン情報及び輝度値データに基づ
いて、Ｙアドレス毎に始点から終点までのポリゴンのマ
ッピングパターン情報データ及び輝度値データを内部描
画処理装置９で求める。

【０１６７】フレームメモリ８よりポリゴン図形の始
点、終点アドレス（ＸＳ，ＸＥ）を読み出す毎に第３カ
ウンタ５０３をカウントアップし、ユニット部５０４、
パラメータ演算部５３０に夫々フレームメモリ８から読
み出したパラメータをセットする。

【０１６８】ユニット部５０４の各ユニット番号はＺ値
の順番に対応し、各ユニットはユニット番号に対応する
Ｚ値の順番を持つポリゴンのポリゴン図形の始点、終点
アドレス（ＸＳ，ＸＳ）を持ち、第２カウンタ５０２か
らのＣＲＴ１２の水平ドットアドレスを受取り、そのア
ドレスの始点（ＸＳ）と終点（ＸＥ）が、アドレスの中
に含まれるか否かをプライオリティエンコーダ６５０に
転送する。

【０１６９】このユニット部５０４の各ユニットは、例
えば図１２のように構成される。第２カウンタ５０２よ
りＣＲＴ１２の水平ドットアドレスが比較器５０４ｄ、
５０４ｅの一方に与えられる。また、フレームメモリ８
からのアドレスの始点（ＸＳ）、終点（ＸＥ）がそれぞ
れレジスタ５０４ｂ、５０４ｃに与えられる。そして、
この始点、終点（ＸＳ，ＸＥ）値が比較器５０４ｄ，５
０４ｅの他方の入力として与えられ、この比較器５０４
ｄ，５０４ｅにて、ＣＲＴ１２の水平ドットアドレスと
始点（ＸＳ）と終点（ＸＥ）アドレスとが比較され、そ
の比較結果をアンド回路５０４ｆに出力する。

【０１７０】また、比較器５０４ａにはＺ値番号とユニ
ット番号が与えられ、両者の比較結果をアンド回路５０
４ｆに出力する。

【０１７１】このように、各ユニットは、ユニット番号
に対応するＺ値の順番を持つポリゴンのポリゴン図形の
始点、終点アドレス（ＸＳ，ＸＳ）が与えられ、第２カ
ウンタ５０２からのＣＲＴ１２の水平ドットアドレスを
受取り、そのアドレスの始点（ＸＳ）と終点（ＸＥ）
が、アドレスの中に含まれるか否かの結果をアンド回路
５０４ｆからプライオリティエンコーダ６５０に転送す
る

【０１７２】プライオリティエンコーダ６５０は、各ユ
ニットより転送された信号の中で最もプライオリティの
高いユニットのアドレスをパラメータメモリ６００に転
送する。このプライオリティエンコーダ６５０は、図２
０に示す真理値に示す理論式が書き込まれている。

【０１７３】パラメータ演算部５３０は、フレームメモ
リ８よりポリゴン図形の始点、終点アドレス（ＸＳ，Ｘ
Ｅ）、マッピングパターンメモリ１０の始点、終点アド
レス（ＭＸＳ，ＭＸＥ）（ＭＹＳ，ＭＹＳ）及び輝度値
始点、終点アドレス（ＬＵＴＳ，ＬＵＴＥ）を受取、ア
ドレス補間処理部８００に必要なパラメータに作り替
え、パラメータメモリ６００に転送する。

【０１７４】このパラメータ演算部５３０は、例えば図
１３のように構成される。このパラメータ演算部５３０
は、Ｙアドレス毎に対向する２辺間のＸアドレス及びマ
ッピングパターンのアドレス（ＸＳ，ＸＥ，ＭＸＳ，Ｍ
ＸＥ）及び輝度値アドレス（ＬＵＴＳ，ＬＵＴＥ）をフ
レームメモリ８より読み出す。即ち、この実施れにおい
ては、水平走査信号に同期して、その垂直位置としての
Ｙアドレスに対応するポリゴンの外形を示す２点のＸの
始点（ＸＳ）とＸの終点（ＸＥ）とマッピングパターン
を変形したマッピングアドレス（ＭＸＳ，ＭＹＳ）（Ｍ
ＸＥ，ＭＹＥ）と輝度値を変形した輝度値アドレス（Ｌ
ＵＴＥ，ＬＵＴＳ）をフレームメモリ８から読み出す。
そして、レジスタ５３１にＸＳ，レジスタ５３２にＸ
Ｅ、レジスタ５３３にＭＸＳ、レジスタ５３４にＭＸ
Ｅ、レジスタ５３５にＭＹＳ、レジスタ５３６にＭＹ
Ｅ、レジスタ５４２にＬＵＴＳ、レジスタ５４２にＬＵ
ＴＥが書き込まれる。

【０１７５】そして、減算器５３７にレジスタ５３１、
レジスタ５３２からＸＳ、ＸＥのデータがそれぞれ与え
られ、両者間の距離ＤＸが算出される。このＤＸは除算
器５４０、５４１、５４５に供給される。

【０１７６】また、減算器５３８には、レジスタ５３
３、レジスタ５３４からＭＸＳ、ＭＸＥがそれぞれ与え
られ、この減算器５３９からの演算結果ＭＹＥ−ＭＹＳ
が除算器５４１へ供給される。

【０１７７】更に、減算器５４４には、レジスタ５４
２、レジスタ５４３からＬＵＴＳ，ＬＵＴＥがそれぞれ
与えられ、この減算器５４４からの演算結果ＬＵＴＥ−
ＬＵＴＳが除算器５４４に与えられる。

【０１７８】この除算器５４０、５４１、５４５にて、
（ＭＸＥ−ＭＸＳ）／ＤＸ，（ＭＹＥ−ＭＹＳ）／Ｄ
Ｘ，（ＬＵＴＥ−ＬＵＴＳ）／ＤＸの除算が夫々行わ
れ、この値（ＤＤＭＸ）、（ＤＤＭＹ）、（ＤＤＬＵ
Ｔ）とＭＸＳ、ＭＹＳ及びＸＳがパラメータメモリ６０
０に書き込まれる。パラメータメモリ６００は、図１５
のような構成でパラメータ演算部５５０で演算されたＸ
Ｓ，ＤＤＭＸ，ＤＤＭＹ，及びＭＸＳ，ＭＹＳの値をＺ
値の値の小さい順位で格納する。

【０１７９】前述したように、第１カウンタ５０１は、
パラメータセットの信号を受けることにより、１カウン
トアップし、パラメータをセットするユニット部の選択
とパラメータメモリ６００のアドレスを生成する。

【０１８０】第２カウンタ５０２はＣＲＴ１２の水平ド
ットアドレスを発生し、全てのユニット部５０４、アド
レス補間処理部８００に転送する。

【０１８１】また、フレームメモリ８のアドレスは第３
カウンタ５０３にて生成され、カウンタ値に基づいてア
クセスする。

【０１８２】アドレス補間処理部８００は、パラメータ
メモリ６００からＸＳ，ＤＤＭＸ，ＤＤＭＹ，ＤＤＬＵ
Ｔ及びＭＸＳ，ＭＹＳデータと第２カウンタ５０２より
現処理点のＸアドレス値を取り込む、。減算器８０１に
て、現処理点のＸアドレス値からＸＳを減算し、この値
が乗算器８０２，８０３へ与えられる。この乗算器８０
２の一方の入力には、パラメータメモリ６００からＤＤ
ＭＸが与えられ、乗算器８０２にて、ＤＤＭＸ＊（現処
理点のＸアドレス値−ＸＳ）の演算が行われ、この演算
結果が加算器８０５に供給される。そして、この加算器
８０５にはパラメータメモリ６００よりＭＸＳが与えら
れ、乗算器８０２の演算結果に始点のデータが加算さ
れ、補間演算が行われる。この補間されたデータがスム
ージング処理装置１１へ送られる。

【０１８３】また、乗算器８０３の一方の入力には、パ
ラメータメモリ６００からＤＤＭＹが与えられ、この乗
算器８０３にて、ＤＤＭＹ＊（現処理点のＸアドレス値
−ＸＳの演算が行われ、この演算結果が加算器８０４に
供給される。そして、この加算器８０４にはパラメータ
メモリ６００よりＭＹＳが与えられ、乗算器８０３の演
算結果に始点のデータが加算され、補間演算が行われ
る。この補間されたデータがスムージング処理装置１１
に送られる。

【０１８４】乗算器８０６の一方の入力には、パラメー
タメモリ６００からＤＤＬＵＴが与えられ、乗算器８０
６にてＤＤＬＵＴ＊（現処理点のＸアドレス値−ＸＳ）
の演算が行われ、この演算結果が加算器８０７に供給さ
れる。

【０１８５】そして、この加算器８０７にはパラメータ
メモリ６００よりＬＵＴＳが与えられ、乗算器８０６の
演算結果に始点データが加算され、補間演算が行われ
る。この補間されたデータはスムージング処理装置１１
に与えられる。

【０１８６】また、ＣＲＴ１２へ表示するためのスクリ
ーンアドレスのＸアドレスＳＸはＸＳ＋Ｘで算出され
る。

【０１８７】そして、スムージング処理装置１１は、マ
ッピングパターンメモリアドレス（ＭＸ，ＭＹ）に従
い、マッピングパターンメモリ１０をアクセスする。即
ち、内部描画処理装置９から出力されたマッピングパタ
ーンメモリアドレス（ＭＸ，ＭＹ）値により、マッピン
グパターンメモリ１０をルックアップテーブルとしてそ
のアドレスに対応したＲ．Ｇ．Ｂ等の色情報等のデータ
を読み出す。

【０１８８】内部描画処理装置９からの輝度値（ＬＵ
Ｔ）と色値（Ｒ，Ｇ，Ｂ）をそれぞれ乗算し、色の濃淡
付けを行い、その結果をＣＲＴ１２に出力し、ＣＲＴ１
２に模様に更にシェーディング処理が施されたポリゴン
図形が表示される。

【０１８９】これら各回路はコントローラ５０にて全体
をコントロールされ、このコントローラ５０は、図１
８、１９のフローチャートに従って全体をコントロール
する。

【０１９０】次に、この実施例の内部描画処理装置９の
動作につき図１８及び図１９に従い更に説明する。図１
８はパラメータセット動作を示すフローチャート、図１
９はアドレス補間演算部及びスムージング処理装置１１
の動作を示すフローチャートである。

【０１９１】この実施例においては、フレームメモリ８
には、Ｚ値の小さい順に５１２のポリゴンが格納されて
いる。内部描画処理装置９の動作を開始すると、まず、
フレームメモリ８のアドレスを生成する第３カウンタ５
０３及びパラメータメモリ６００のアドレスを生成する
第１カウンタ５０１を初期化し（ステップＳ８０）、続
いて、第１カウンタ５０１をカウントアップした後（ス
テップＳ８１）、この第１カウンタ５０１の値がパラメ
ータメモリ６００に格納されるポリゴン数以内か、この
実施例では２５５以内か否か判断され、格納されるポリ
ゴン数以内の場合にはステップＳ８３に進み、ポリゴン
数がオーバした場合にはこのパラーメタセット動作を終
了する（ステップＳ８２）。そして、ステップＳ８３に
て、フレームメモリ８よりＸ始点アドレス（ＸＳ）及び
Ｘ終点アドレス（ＸＥ）を読み出し、ユニット部のレジ
スタ５０４ｂ，５０４ｃにそれぞれ格納する。

【０１９２】続いて、ステップＳ８４にて、フレームメ
モリ８よりＸ始点アドレス（ＸＳ）及びＸ終点アドレス
（ＸＥ）、マッピングパターンメモリの始点アドレス
（ＭＸＳ、ＭＹＳ）及び終点アドレス（ＭＸＥ、ＭＹ
Ｅ）、及び輝度値の始点、終点アドレス（ＬＵＴＳ，Ｌ
ＵＴＥ）をそれぞれ読み出し、パラメータ演算部５３０
に転送した後ステップＳ８５に進む。

【０１９３】ステップＳ８５において、パラメータ演算
部５３０にて、各パラメータを演算し、算出された各パ
ラメータを第１カウンタ５０１が示すアドレス値に従い
パラメータメモリ６００に格納する。

【０１９４】そして、第３カウンタ５０３をカウントア
ップし（ステップＳ８６）、第３カウンタ５０３の値が
フレームメモリ８に格納されているポリゴン数、すなわ
ち、この実施例においては５１２以内か否か判断され、
５１２以内の場合には、ステップＳ８１に戻り、前述し
た動作を繰り返す。第３カウンタ５０３が５１２を越え
るとパラメータセット動作を終了する。

【０１９５】続いて、アドレス補間演算が行われる。ま
ず、第２カウンタ５０２のカウンタ値を初期化した後
（ステップＳ９０）、第２カウンタ５０２をカウントア
ップし（ステップＳ９１）、その第２カウンタ５０２の
値をユニット部５０４の各ユニットに転送する（ステッ
プＳ９２）。

【０１９６】ユニット部５０４の各ユニットにおいて、
レジスタ５０４ｂ，５０４ｃに格納されているＸ始点ア
ドレス（ＸＳ）及びＸ終点アドレス（ＸＥ）と第１、第
３カウンタ５０１、５０３に基づく出力をプライオリテ
ィエンコーダ６５０に出力する（ステップＳ９３）。

【０１９７】そして、プライオリティエンコーダ６５０
は優先順位のもっとも高いアドレスをパラメータメモリ
６００へ転送する（ステップＳ９４）。パラメータメモ
リ６００はプライオリティエンコーダ６５０の示すアド
レスのデータをアドレス補間演算処理部８００へ出力す
る（ステップ９５）。

【０１９８】ステップＳ９６において、アドレス補間処
理部８００は、パラメータメモリ６００よりＸＳ，ＤＤ
ＭＸ，ＤＤＭＹ，ＤＤＬＵＴ及びＭＸＳ，ＭＹＳデータ
を、また第２カウンタ５０２より現処理点のＸアドレス
値を取り込む。そして、ＤＤＭＸ＊（現処理点のＸアド
レス値（第２カウンタ値）−ＸＳ）＋ＭＸＳの演算、、
ＤＤＭＹ＊（現処理点のＸアドレス値−ＸＳ）＋ＭＹＳ
の演算、ＤＤＬＵＴ＊（現処理点のＸアドレス値−Ｘ
Ｓ）＋ＬＵＴＳの演算がそれぞれ行われ、この補間され
たデータはスムージング処理装置１１に与えられる。

【０１９９】続いて、ステップＳ９７にて、スムージン
グ処理装置１１において、マッピングパターンメモリア
ドレス（ＭＸ，ＭＹ）に従い、マッピングパターンメモ
リ１０をアクセスする。即ち、内部描画処理装置９から
出力されたマッピングパターンメモリアドレス（ＭＸ，
ＭＹ）値により、マッピングパターンメモリ１０をルッ
クアップテーブルとしてそのアドレスに対応したＲ．
Ｇ．Ｂ等の色情報等のデータを読み出す。

【０２００】内部描画処理装置９からの輝度値（ＬＵ
Ｔ）と色値（Ｒ，Ｇ，Ｂ）をそれぞれ乗算し、色の濃淡
付けを行い、その結果をＣＲＴ１２に出力し、ステップ
Ｓ９８に進む。

【０２０１】ステップＳ９８にて、第２カウンタ５０２
の値がＣＲＴ１２の水平ドットアドレスと等しくなった
か否か、この実施例では３２０になったか否か判断さ
れ、３２０に達していない場合にはステップＳ９１に戻
り前述の動作を繰り返す。そして、３２０に達すると、
この動作が終了する。

【０２０２】このように、マッピング処理等の内部描画
処理において、マッピングパターンメモリ１０のマッピ
ングパターンをポリゴン外形の変形に対応して変形する
と共に、ポリゴン図形にシェーディングを施して、ＣＲ
Ｔ１２のスクリーン面上に出力することができる。

【０２０３】

【発明の効果】以上説明したように、この発明によれ
は、各ポリゴン端点に模様のためのマッピングのＸ，Ｙ
アドレスと輝度情報を持たせ、そのマッピングのＸ，Ｙ
アドレスと輝度情報を同時にＤＤＡに基づき補間するこ
とにより、ポリゴン面に対して、高速にマッピングとシ
ェーディングを行うことが可能となり、ＣＲＴにリアル
タイムに表示することができる。

【図面の簡単な説明】

【図１】この発明の立体画像表示装置の構成を示すブロ
ック図である。

【図２】この発明に用いられるシェーディング処理装置
の構成を示すブロック図である。

【図３】この発明に用いられる外形処理装置の構成を示
すブロック図である。

【図４】この発明に用いられる内部描画処理装置の構成
を示すブロック図である。

【図５】この発明に用いられるスムージング処理装置の
構成を示すブロック図である。

【図６】この発明のシェーディング処理装置の動作を示
すフローチャートである。

【図７】この発明の外形処理装置の動作を示すフローチ
ャートである。

【図８】この発明の外形処理装置の動作を示すフローチ
ャートである。

【図９】この発明の内部描画処理装置の動作を示すフロ
ーチャートである。

【図１０】この発明に用いられる外形処理装置の具体的
実施例を示すブロック図である。

【図１１】この発明に用いられる内部描画処理装置の具
体的実施例を示すブロック図である。

【図１２】この発明に用いられる内部描画処理装置のユ
ニット部の構成例を示すブロック図である。

【図１３】この発明に用いられる内部描画処理装置のパ
ラメータ演算部の構成例を示すブロック図である。

【図１４】この発明に用いられるフレームメモリを示す
模式図である。

【図１５】この発明に用いられるパラメータメモリを示
す模式図である。

【図１６】図１０に示す外形処理装置の動作を示すフロ
ーチャートである。

【図１７】図１０に示す外形処理装置の動作を示すフロ
ーチャートである。

【図１８】図１１に示す内部描画処理装置の動作を示す
フローチャートである。

【図１９】図１１に示す内部描画処理装置の動作を示す
フローチャートである。

【図２０】図１１に示す内部描画処理装置のプライオリ
ティエンコーダの真理値表を示す模式図である。

【図２１】ポリゴンの辺ベクトル方向の関係を示す図で
ある。

【図２２】ポリゴンとマッピングの関係を示す模式図で
ある。

【図２３】フォングシェーディングモデルのベクトルの
関係を示す模式図である。

【図２４】ランバートシェーディングモデルのベクトル
の関係を示す模式図である。

【符号の説明】

１ ポリゴン端点メモリ ２ ポリゴン法線メモリ ３ 幾何変換装置 ４ スクリーンメモリ ５ シェーディング処理装置 ６ カラーメモリ ７ 外形処理装置 ８ フレームメモリ ９ 内部描画処理装置 １０ マッピングパターンメモリ １１ スムージング処理装置 １２ ＣＲＴ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 達也 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 井澤 康浩 東京都大田区中馬込１丁目３番６号 株式 会社リコー内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ポリゴンを構成するＸ，Ｙの端点情報及
   びポリゴン面に付与する模様の基本パターンの領域を示
   す内部パターン端点情報を格納するポリゴン端点メモリ
   と、各ポリゴンの法線ベクトル群を格納する法線ベクト
   ルメモリと、ポリゴン端点メモリからの各端点情報を幾
   何変換する幾何変換装置と、法線ベクトル群と光源ベク
   トル及び視線ベクトルからポリゴンに付加する輝度値を
   算出するシェーディング装置と、上記幾何変換装置から
   の各端点情報に基づいて、ポリゴン外形のアドレス情
   報、内部パターン端点情報及びシェーディング装置から
   の輝度値を、スキャンラインごとにポリゴン外形部分の
   情報にそれぞれ変換する外形処理装置と、上記外形処理
   装置にて算出された対向する２辺間の各アドレス情報を
   演算し、ポリゴン内部の内部パターン情報及び輝度値の
   各情報を算出する内部描画処理装置と、上記基本パター
   ンのルックアップテーブルを構成する内部パターンメモ
   リと、上記内部描画処理装置から与えられる情報に基づ
   き上記内部パターンメモリをアクセスし、このメモリか
   ら得られる色値と輝度値を乗算し、シェーディング処理
   された画像データを出力するスムージング処理装置と、
   スムージング処理装置からの画像データを表示する表示
   装置と、を備えて成る立体画像処理装置。