JPH06327260A - Power device - Google Patents
Power deviceInfo
- Publication number
- JPH06327260A JPH06327260A JP5113394A JP11339493A JPH06327260A JP H06327260 A JPH06327260 A JP H06327260A JP 5113394 A JP5113394 A JP 5113394A JP 11339493 A JP11339493 A JP 11339493A JP H06327260 A JPH06327260 A JP H06327260A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- voltage
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、交流電源を整流して得
た入力電源を断続させることによって低周波リプル成分
の抑制された直流電圧を出力する前置電源回路をインバ
ータ回路の前段に設けた電源装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides a front power supply circuit for outputting a DC voltage in which a low frequency ripple component is suppressed by connecting and disconnecting an input power supply obtained by rectifying an AC power supply in a front stage of an inverter circuit. Power supply device.
【０００２】[0002]
【従来の技術】従来より、図５に示すように、商用電源
ＡＣのような交流電源をダイオードブリッジのような整
流回路ＲＥによって整流した脈流電源である入力電源を
昇圧形チョッパ回路として知られている前置電源回路１
に通して、入力電圧の低周波リプル成分を抑制した後、
前置電源回路１の出力電圧をインバータ回路２によって
高周波電力に変換して負荷４に供給する電源装置が提供
されている。2. Description of the Related Art Conventionally, as shown in FIG. 5, an input power source which is a pulsating current power source obtained by rectifying an AC power source such as a commercial power source AC by a rectifier circuit RE such as a diode bridge is known as a step-up chopper circuit. Front power supply circuit 1
After suppressing the low frequency ripple component of the input voltage,
There is provided a power supply device in which the output voltage of the front power supply circuit 1 is converted into high frequency power by the inverter circuit 2 and supplied to the load 4.
【０００３】前置電源回路１は、整流回路ＲＥの出力端
間に接続されたインダクタＬ1 とスイッチング素子Ｑ1
との直列回路を備え、スイッチング素子Ｑ1 にはダイオ
ードＤ1 とコンデンサＣ1 との直列回路が並列接続され
ている。したがって、周知のように、スイッチング素子
Ｑ1 のオン時にインダクタＬ1 に蓄積されたエネルギー
がスイッチング素子Ｑ1 のオフ時にダイオードＤ1 を通
して出力側に供給され、スイッチング素子Ｑ1 のオン期
間に応じて入力電圧よりも高い出力電圧がコンデンサＣ
1 の両端電圧として得られるのである。スイッチング素
子Ｑ1 をオン・オフさせるタイミングは制御回路５によ
って制御されている。この制御回路５は、たとえばコン
デンサＣ1 の両端電圧を検出するなどして、コンデンサ
Ｃ1 の両端電圧が略一定に保たれるようにスイッチング
素子Ｑ1 のオン・オフのタイミングを制御する。すなわ
ち、前置電源回路１の出力の低周波リプル成分は入力電
源よりも少なくなるのである。The front power supply circuit 1 includes an inductor L 1 and a switching element Q 1 connected between output terminals of a rectifier circuit RE.
, And a series circuit of a diode D 1 and a capacitor C 1 is connected in parallel to the switching element Q 1 . Therefore, as is well known, when the switching element Q 1 is turned on, the energy stored in the inductor L 1 is supplied to the output side through the diode D 1 when the switching element Q 1 is turned off, and the energy is stored depending on the ON period of the switching element Q 1. Output voltage higher than input voltage is capacitor C
It is obtained as the voltage across 1 . The timing for turning on / off the switching element Q 1 is controlled by the control circuit 5. The control circuit 5, for example, by detecting the voltage across the capacitor C 1, to control the timing of the on-off switching element Q 1 so that the voltage across the capacitor C 1 is maintained substantially constant. That is, the low frequency ripple component of the output of the front power supply circuit 1 is smaller than that of the input power supply.
【０００４】このように前置電源回路１のスイッチング
素子Ｑ1 のオン・オフのタイミングを専用の集積回路を
用いた制御回路５によって制御して低周波リプル成分を
抑制すれば、低周波リプル成分の抑制のために平滑コン
デンサを用いる場合に比べて入力電流歪が少なくなり力
率が高くなるのであって、かつ入力電圧が変動してもイ
ンバータ回路２に対する出力電圧を略一定に保つことが
できる。その結果、入力電圧が異なる場合であってもイ
ンバータ回路２の設計を変更することなく負荷４への供
給電力を略一定に保つことができる。As described above, if the low frequency ripple component is suppressed by controlling the on / off timing of the switching element Q 1 of the front power supply circuit 1 by the control circuit 5 using a dedicated integrated circuit, the low frequency ripple component is suppressed. As compared with the case where a smoothing capacitor is used to suppress this, the input current distortion is reduced and the power factor is increased, and the output voltage to the inverter circuit 2 can be kept substantially constant even if the input voltage fluctuates. . As a result, even when the input voltage is different, the power supplied to the load 4 can be kept substantially constant without changing the design of the inverter circuit 2.
【０００５】一方、図６に示すように、前置電源回路１
のスイッチング素子Ｑ1 を制御するための専用の制御回
路５を設けずに、インバータ回路２に設けたスイッチン
グ素子Ｑ21，Ｑ22をオン・オフ制御する信号を用いてス
イッチング素子Ｑ1 をオン・オフ制御する構成も考えら
れている。図６に示すインバータ回路２は、ハーフブリ
ッジ形のインバータ回路２であって、ＦＥＴよりなる２
個のスイッチング素子Ｑ21，Ｑ22のドレイン−ソース間
を直列接続し、一方のスイッチング素子Ｑ21のドレイン
−ソース間に負荷４と限流用インダクタＬ2 とカレント
トランスＣＴの１次巻線との直列回路を並列接続し、カ
レントトランスＣＴの２つの２次巻線への誘起電圧を抵
抗Ｒ21，Ｒ22を介して各スイッチング素子Ｑ21，Ｑ22の
ゲートに印加した構成を有している。ここに、カレント
トランスＣＴの２つの２次巻線は、両スイッチング素子
Ｑ21，Ｑ22の一方がオンのときには他方がオフになるよ
うに各スイッチング素子Ｑ21，Ｑ22のゲートに対して互
いに逆極性に接続されている。また、負荷４は容量成分
を含むものであって、インダクタＬ2 およびカレントト
ランスＣＴの１次巻線とともに共振回路を構成する。On the other hand, as shown in FIG. 6, the front power supply circuit 1
The switching element Q 1 is turned on / off by using a signal for turning on / off the switching elements Q 21 and Q 22 provided in the inverter circuit 2 without providing the dedicated control circuit 5 for controlling the switching element Q 1 of FIG. A configuration for off control is also considered. The inverter circuit 2 shown in FIG. 6 is a half-bridge type inverter circuit 2 and is composed of FETs.
The drains and sources of the switching elements Q 21 and Q 22 are connected in series, and the load 4, the current limiting inductor L 2 and the primary winding of the current transformer CT are connected between the drain and the source of one switching element Q 21 . A series circuit is connected in parallel, and the induced voltage to the two secondary windings of the current transformer CT is applied to the gates of the switching elements Q 21 and Q 22 via resistors R 21 and R 22 . . Here, the two secondary windings of the current transformer CT are mutually connected to the gates of the switching elements Q 21 and Q 22 so that when one of the switching elements Q 21 and Q 22 is on, the other is off. Connected to opposite polarity. The load 4 includes a capacitive component, and forms a resonance circuit together with the inductor L 2 and the primary winding of the current transformer CT.
【０００６】したがって、図示していない起動回路によ
ってスイッチング素子Ｑ22をオンにすれば、負荷４−イ
ンダクタＬ2 −カレントトランスＣＴの１次巻線−スイ
ッチング素子Ｑ22という経路で電流が流れ、このときカ
レントトランスＣＴの２次巻線にはスイッチング素子Ｑ
22をオンにする向きの誘起電圧が発生する。以後は、上
記共振回路によってカレントトランスＣＴの１次巻線に
交番電流が流れ、両スイッチング素子Ｑ21，Ｑ22が交互
にオン・オフされることになる。Therefore, if the switching element Q 22 is turned on by a starter circuit (not shown), a current flows through a route of load 4-inductor L 2 -primary winding of current transformer CT -switching element Q 22. When the switching element Q is connected to the secondary winding of the current transformer CT
An induced voltage for turning on 22 is generated. Thereafter, alternating current flows through the primary winding of the current transformer CT by the resonant circuit, the two switching elements Q 21, Q 22 is to be turned on and off alternately.
【０００７】ところで、前置電源回路１に設けたＦＥＴ
よりなるスイッチング素子Ｑ1 のゲートには、インバー
タ回路２のスイッチング素子Ｑ22のゲートと同じ信号が
入力されるように、抵抗Ｒ1 を介してカレントトランス
ＣＴの２次巻線が接続される。したがって、インバータ
回路２のスイッチング素子Ｑ22がオン・オフすると、前
置電源回路１のスイッチング素子Ｑ1 が同期してオン・
オフする。この構成では、前置電源回路１とインバータ
回路２のスイッチングのタイミングが同期しているか
ら、入力電流歪が図５の従来構成に比較してさらに低減
されることになり力率も高くなる。しかも、インバータ
回路２のスイッチング素子Ｑ21，Ｑ22をオン・オフさせ
る信号を流用して前置電源回路１のスイッチング素子Ｑ
1 をオン・オフさせているから、前置電源回路１には専
用の制御回路５が不要であって構成が簡単になるという
利点を有している。By the way, the FET provided in the front power supply circuit 1
The secondary winding of the current transformer CT is connected via the resistor R 1 to the gate of the switching element Q 1 made up of so as to input the same signal as the gate of the switching element Q 22 of the inverter circuit 2. Therefore, when the switching element Q 22 of the inverter circuit 2 is turned on / off, the switching element Q 1 of the front power supply circuit 1 is turned on / off synchronously.
Turn off. In this configuration, since the switching timings of the front power supply circuit 1 and the inverter circuit 2 are synchronized, the input current distortion is further reduced as compared with the conventional configuration of FIG. 5, and the power factor is also increased. Moreover, the switching element Q of the front power supply circuit 1 is diverted by using the signal for turning on / off the switching elements Q 21 and Q 22 of the inverter circuit 2.
Since 1 is turned on / off, there is an advantage that the dedicated power supply circuit 1 does not require a dedicated control circuit 5 and the configuration is simplified.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、図５に
示した従来構成では、前置電源回路１がインバータ回路
２とは別個に制御回路５を備えているから、制御回路５
として専用の集積回路などを用いる必要があり、コスト
高につながるという問題がある。これに対して、図６の
構成では、制御回路５が不要であるから低コストで提供
でき、また入力電流歪も少ないのであるが、前置電源回
路１の出力電圧を略一定に保つ制御が行なわれないもの
であるから、前置電源回路１の出力電圧は入力電圧に略
比例することになり、結果的にインバータ回路２の出力
電力も前置電源回路１への入力電圧に略比例することに
なる。すなわち、前置電源回路１に入力される電源電圧
の変動に対して負荷４への供給電力が一定に保たれない
から、使用可能な電源電圧の範囲が狭い範囲に制約され
ることになる。また、入力電圧の上昇に伴って前置電源
回路１の出力電圧が高くなると、スイッチング素子Ｑ1
に流れる電流が増加してスイッチング素子Ｑ1 の発熱量
が増大することになり、スイッチング素子Ｑ1 のストレ
スが大きくなるという問題もある。However, in the conventional configuration shown in FIG. 5, since the front power supply circuit 1 is provided with the control circuit 5 separately from the inverter circuit 2, the control circuit 5 is provided.
As a result, it is necessary to use a dedicated integrated circuit or the like, which causes a problem of high cost. On the other hand, in the configuration of FIG. 6, since the control circuit 5 is unnecessary, it can be provided at a low cost and the input current distortion is small, but the control that keeps the output voltage of the front power supply circuit 1 substantially constant is possible. Since it is not performed, the output voltage of the front power supply circuit 1 is substantially proportional to the input voltage, and as a result, the output power of the inverter circuit 2 is also substantially proportional to the input voltage to the front power supply circuit 1. It will be. That is, since the power supplied to the load 4 is not kept constant with respect to the fluctuation of the power supply voltage input to the front power supply circuit 1, the usable power supply voltage is limited to a narrow range. Further, when the output voltage of the pre-power supply circuit 1 rises as the input voltage rises, the switching element Q 1
There is also a problem that the current flowing through the switching element Q 1 increases and the amount of heat generated by the switching element Q 1 increases, and the stress of the switching element Q 1 increases.
【０００９】本発明は上記問題点の解決を目的とするも
のであり、インバータ回路への入力電圧を制限すること
によって入力電圧の変動に対して負荷への供給電力を略
一定に保つとともに前置電源回路の回路素子へのストレ
スの増加を抑制し、しかもインバータ回路におけるスイ
ッチング素子のオン・オフのタイミングと前置電源回路
のスイッチング素子のオン・オフのタイミングとを同期
させることによって入力電流歪を低減し、かつ簡単な回
路構成で実現することができる電源装置を提供しようと
するものである。An object of the present invention is to solve the above-mentioned problems, and by limiting the input voltage to the inverter circuit, the power supplied to the load is kept substantially constant with respect to the fluctuation of the input voltage, and the front portion is also provided. By suppressing the increase of stress on the circuit elements of the power supply circuit, and by synchronizing the on / off timing of the switching elements in the inverter circuit with the on / off timing of the switching elements in the front power circuit, the input current distortion can be reduced. An object of the present invention is to provide a power supply device that can be reduced and realized with a simple circuit configuration.
【００１０】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成するために、交流電源を整流して得た入力電源を断続
させる第１のスイッチング素子、第１のスイッチング素
子のオン時にエネルギーが蓄積されるインダクタ、イン
ダクタに蓄積されたエネルギーをダイオードを介して蓄
積するコンデンサを備える前置電源回路と、コンデンサ
の両端電圧である入力電圧を第２のスイッチング素子の
オン・オフによって交番電力に変換して出力するインバ
ータ回路とを備えた電源装置において、第２のスイッチ
ング素子のオン・オフを検出して同期信号を発生し第１
のスイッチング素子を同期信号によりオン・オフ制御す
る同期検出回路と、コンデンサの両端電圧を規定電圧以
下に保つ方向に第１のスイッチング素子のオン期間を制
限する出力制限回路とを設けたことを特徴とする。In order to achieve the above-mentioned object, the present invention provides a first switching element for connecting and disconnecting an input power source obtained by rectifying an AC power source, and energy when the first switching element is on. A pre-power supply circuit that includes an inductor that is stored and a capacitor that stores the energy stored in the inductor via a diode, and the input voltage that is the voltage across the capacitor is converted to alternating power by turning on and off the second switching element. In the power supply device including an inverter circuit that outputs the first and second output signals, ON / OFF of the second switching element is detected to generate a synchronization signal.
A synchronous detection circuit for controlling ON / OFF of the switching element of No. 2 by a synchronization signal, and an output limiting circuit for limiting the ON period of the first switching element in the direction of keeping the voltage across the capacitor below a specified voltage are provided. And
【００１１】[0011]
【作用】上記構成によれば、インバータ回路に設けた第
２のスイッチング素子のオン・オフを検出して同期信号
を発生し第１のスイッチング素子を同期信号によりオン
・オフ制御する同期検出回路を設けていることによっ
て、前置電源回路における第１のスイッチング素子のオ
ン・オフとインバータ回路における第２のスイッチング
素子のオン・オフとのタイミングを同期させることがで
き、前置電源回路に制御回路を別途に設けることなく簡
単な回路構成とすることができる。しかも、前置電源回
路を設けていることによって入力電流歪が少なく力率が
高いのはもちろんのこと、前置電源回路の出力に設けた
コンデンサの両端電圧を規定電圧以下に保つように前置
電源回路に設けた第１のスイッチング素子のオン・オフ
の期間を制御する出力制限回路を設けていることによっ
て、前置電源回路の出力電圧が規定電圧以下に保たれ、
前置電源回路への入力電圧が上昇してもインバータ回路
への入力電圧は規定電圧を超えることがなく、前置電源
回路への入力電圧が比較的広い範囲に亙って変動しても
負荷への供給電力を略一定に保つことができるのであ
る。ここに、制御回路に代えて出力制限回路が必要にな
っているが、出力制限回路は前置電源回路の出力電圧を
規定電圧以下に制限するだけであるから、前置電源回路
の出力電圧を一定電圧に保つ従来の出力制限回路に比較
すれば、構成が簡単であって専用の集積回路を用いるよ
うな複雑な構成が不要であって低コストで提供できるの
である。According to the above structure, a synchronization detection circuit for detecting ON / OFF of the second switching element provided in the inverter circuit to generate a synchronization signal and controlling ON / OFF of the first switching element by the synchronization signal is provided. With the provision, it is possible to synchronize the on / off timing of the first switching element in the front power supply circuit and the on / off timing of the second switching element in the inverter circuit, and to control the front power supply circuit. It is possible to have a simple circuit configuration without separately providing. Moreover, not only the input current distortion is small and the power factor is high due to the provision of the front power supply circuit, but the front power supply circuit keeps the voltage across the capacitor installed at the output of the front power supply circuit below the specified voltage. By providing the output limiting circuit that controls the on / off period of the first switching element provided in the power supply circuit, the output voltage of the front power supply circuit is maintained at a specified voltage or less,
Even if the input voltage to the front power supply circuit rises, the input voltage to the inverter circuit does not exceed the specified voltage, and even if the input voltage to the front power supply circuit fluctuates over a relatively wide range, the load It is possible to keep the power supplied to the power supply substantially constant. Here, an output limiting circuit is required in place of the control circuit, but since the output limiting circuit only limits the output voltage of the front power supply circuit to the specified voltage or less, the output voltage of the front power supply circuit is reduced. Compared with a conventional output limiting circuit that keeps a constant voltage, the structure is simple and a complicated structure such as using a dedicated integrated circuit is not required, and it can be provided at low cost.
【００１２】[0012]
【実施例】（実施例１）本実施例は、図１に示すように
構成されているものであって、図６に示した従来構成に
対して、前置電源回路１の出力電圧が規定電圧以下に保
たれるように制限する出力制限回路３を付加した構成を
有している。すなわち、基本構成は図６に示した従来構
成と同様であって、商用電源のような交流電源ＡＣがコ
ンデンサおよびインダクタよりなるフィルタ回路ＮＦを
通してダイオードブリッジのような整流回路ＲＥに入力
され、整流回路ＲＥの出力電圧は昇圧形のチョッパ回路
である前置電源回路１に入力されることによって低周波
リプル成分が抑制され、前置電源回路１から出力される
直流電圧はハーフブリッジ形のインバータ回路２によっ
て高周波電力に変換され、インバータ回路２から出力さ
れる高周波電力が放電ランプよりなる負荷４に供給され
るように構成されている。(Embodiment 1) This embodiment is constructed as shown in FIG. 1, and the output voltage of the front power supply circuit 1 is regulated in comparison with the conventional construction shown in FIG. It has a configuration in which an output limiting circuit 3 for limiting the voltage to be maintained below the voltage is added. That is, the basic configuration is the same as the conventional configuration shown in FIG. 6, and an AC power source AC such as a commercial power source is input to a rectifier circuit RE such as a diode bridge through a filter circuit NF including a capacitor and an inductor, and the rectifier circuit The output voltage of RE is input to the front power supply circuit 1 which is a step-up type chopper circuit to suppress low frequency ripple components, and the DC voltage output from the front power supply circuit 1 is a half-bridge type inverter circuit 2 The high frequency power converted into high frequency power by the inverter circuit 2 is supplied to the load 4 including a discharge lamp.
【００１３】前置電源回路１は、インダクタＬ1 とＦＥ
Ｔよりなるスイッチング素子Ｑ1 のドレイン−ソース間
との直列回路を整流回路ＲＥの出力端間に接続し、スイ
ッチング素子Ｑ1 のドレイン−ソース間にダイオードＤ
1 とコンデンサＣ1 との直列回路を並列接続し、インバ
ータ回路２のスイッチング素子Ｑ21，Ｑ22のオン・オフ
のタイミングに同期させてスイッチング素子Ｑ1 をオン
・オフさせる構成を有している。The front power supply circuit 1 includes an inductor L 1 and an FE.
A series circuit between the drain and source of the switching element Q 1 formed of T is connected between the output terminals of the rectifier circuit RE, and a diode D is connected between the drain and source of the switching element Q 1.
1 has a configuration in which a series circuit of a capacitor C 1 is connected in parallel, and the switching element Q 1 is turned on / off in synchronization with the on / off timing of the switching elements Q 21 , Q 22 of the inverter circuit 2. .
【００１４】インバータ回路２は、ＦＥＴよりなる２個
のスイッチング素子Ｑ21，Ｑ22のドレイン−ソース間を
直列接続し、この直列回路を前置電源回路１の出力端で
あるコンデンサＣ1 の両端間に接続し、さらにスイッチ
ング素子Ｑ21のドレイン−ソース間に、コンデンサ
Ｃ2 、負荷４、インダクタＬ2 、カレントトランスＣＴ
の１次巻線の直列回路を並列接続したものである。カレ
ントトランスＣＴの２つの２次巻線の誘起電圧は、それ
ぞれスイッチング素子Ｑ21，Ｑ22のゲート−ソース間に
抵抗Ｒ21，Ｒ22を介して印加され各スイッチング素子Ｑ
21，Ｑ22をオン・オフするようになっている。また、両
スイッチング素子Ｑ21，Ｑ22が交互にオン・オフされる
ようにカレントトランスＣＴの２次巻線が互いに逆極性
に接続されている。In the inverter circuit 2, the drain and source of two switching elements Q 21 and Q 22 formed of FETs are connected in series, and the series circuit is connected to both ends of a capacitor C 1 which is an output terminal of the pre-power supply circuit 1. And a capacitor C 2 , a load 4, an inductor L 2 and a current transformer CT between the drain and source of the switching element Q 21.
The primary winding is connected in parallel with the series circuit. Two of the induced voltage in the secondary winding of the current transformer CT are each gate of the switching element Q 21, Q 22 - is applied via a resistor R 21, R 22 between the source the switching elements Q
21, Q 22 and is adapted to turn on and off. The secondary winding of the current transformer CT is connected in reverse polarity so that both switching elements Q 21, Q 22 are turned on and off alternately.
【００１５】このインバータ回路２を起動するために、
前置電源回路１のコンデンサＣ1 の両端間に接続された
２個の抵抗Ｒ4 ，Ｒ5 とコンデンサＣ5 との直列回路
と、抵抗Ｒ5 とコンデンサＣ5 との接続点とスイッチン
グ素子Ｑ22のゲートとの間に挿入されたトリガ素子Ｔと
からなる起動回路が設けられている。この起動回路は、
交流電源ＡＣの接続によってコンデンサＣ1 の両端電圧
が上昇すると、抵抗Ｒ4，Ｒ5 を介してコンデンサＣ5
を充電し、コンデンサＣ5 の端子電圧がトリガ素子Ｔの
ブレークオーバ電圧に達するとスイッチング素子Ｑ22の
ゲートに起動電圧を印加してインバータ回路２を起動す
る。In order to start the inverter circuit 2,
A series circuit of two resistors R 4 , R 5 and a capacitor C 5 connected between both ends of the capacitor C 1 of the pre-power supply circuit 1, a connection point of the resistor R 5 and the capacitor C 5, and a switching element Q. A starting circuit consisting of a trigger element T inserted between the gate and the gate of 22 is provided. This starting circuit
When the voltage across the capacitor C 1 rises due to the connection of the AC power supply AC, the capacitor C 5 passes through the resistors R 4 and R 5.
When the terminal voltage of the capacitor C 5 reaches the breakover voltage of the trigger element T, a starting voltage is applied to the gate of the switching element Q 22 to start the inverter circuit 2.
【００１６】起動回路によって、スイッチング素子Ｑ22
がオンになると、コンデンサＣ2 −負荷４−インダクタ
Ｌ2 −カレントトランスＣＴの１次巻線−スイッチング
素子Ｑ22を通して電流が流れ、カレントトランスＣＴの
２次巻線にはスイッチング素子Ｑ22をオン方向に制御す
る誘起電圧が発生する。以後は、コンデンサＣ2 、負荷
４、インダクタＬ2 、カレントトランスＣＴの１次巻線
などからなる共振回路に流れる共振電流によって、カレ
ントトランスＣＴの１次巻線に交番電流が流れ、両スイ
ッチング素子Ｑ21，Ｑ22が交互にオン・オフされること
になる。The starter circuit allows the switching element Q 22
On current flows through the switching element Q 22, the switching element Q 22 is the secondary winding of the current transformer CT - but turned on, the capacitor C 2 - load 4- inductor L 2 - 1 winding of the current transformer CT An induced voltage that controls the direction is generated. After that, an alternating current flows in the primary winding of the current transformer CT due to the resonance current flowing in the resonance circuit including the capacitor C 2 , the load 4, the inductor L 2 , the primary winding of the current transformer CT, etc. Q 21, Q 22 is to be turned on and off alternately.
【００１７】ところで、前置電源回路１のスイッチング
素子Ｑ1 のゲートは、カレントトランスＣＴの２次巻線
と抵抗Ｒ22との接続点に抵抗Ｒ1 を介して接続される。
すなわち、スイッチング素子Ｑ1 とスイッチング素子Ｑ
22とは同期してオン・オフすることになる。また、スイ
ッチング素子Ｑ1 のゲートには出力制限回路３も接続さ
れる。ここにおいて、抵抗Ｒ1 ，Ｒ22はスイッチング素
子Ｑ1 をスイッチング素子Ｑ22のオン・オフに同期させ
るように同期信号を発生するための同期検出回路として
機能する。By the way, the gate of the switching element Q 1 of the front power supply circuit 1 is connected to the connection point between the secondary winding of the current transformer CT and the resistor R 22 via the resistor R 1 .
That is, the switching element Q 1 and the switching element Q
It will be turned on and off in synchronization with 22 . The output limiting circuit 3 is also connected to the gate of the switching element Q 1 . Here, the resistors R 1 and R 22 function as a synchronization detection circuit for generating a synchronization signal so as to synchronize the switching element Q 1 with ON / OFF of the switching element Q 22 .
【００１８】出力制限回路３では、コンデンサＣ1 の両
端間に抵抗Ｒ3 とコンデンサＣ3 との直列回路を接続
し、ダイオードＤ3 とＦＥＴよりなるスイッチング素子
Ｑ3 のドレイン−ソース間との直列回路をスイッチング
素子Ｑ1 のゲート−ソース間に接続してある。また、抵
抗Ｒ3 とコンデンサＣ3 との接続点にカソードを接続し
たツェナーダイオードＺＤ1 のアノードをスイッチング
素子Ｑ3 のゲートに接続してある。さらに、コンデンサ
Ｃ3 の両端間にはトランジスタよりなるスイッチング素
子Ｑ4 のコレクタ−エミッタ間を接続し、このスイッチ
ング素子Ｑ4 のベースを、スイッチング素子Ｑ22のドレ
イン−ソース間に接続した２個の抵抗Ｒ6，Ｒ7 の直列
回路の接続点に接続してある。ここに、スイッチング素
子Ｑ1 のゲートと抵抗Ｒ1 との接続点は、ダイオードＤ
3 のアノードに接続されている。In the output limiting circuit 3, a series circuit of a resistor R 3 and a capacitor C 3 is connected between both ends of the capacitor C 1 , and a series circuit is formed between a drain and a source of a switching element Q 3 composed of a diode D 3 and an FET. The circuit is connected between the gate and the source of the switching element Q 1 . Further, the anode of the resistor R 3 and the Zener diode ZD 1 having a cathode connected to a connection point between the capacitor C 3 is connected to the gate of the switching element Q 3. Further, between both ends of the capacitor C 3 collector of the switching element Q 4 consisting of transistors - connected between the emitter and base of the switching element Q 4, the switching element Q 22 drains - of two connected between the source It is connected to the connection point of the series circuit of the resistors R 6 and R 7 . Here, the connection point between the gate of the switching element Q 1 and the resistor R 1 is a diode D
3 connected to the anode.
【００１９】出力制限回路３が上記構成を有することに
よって、図２（ａ）に示すように、スイッチング素子Ｑ
22のオン期間ｔ2 においてドレイン電流の極性が正方向
に転じると、スイッチング素子Ｑ4 がオフになって、図
２（ｂ）に示すように、抵抗Ｒ3 を介してコンデンサＣ
3 が充電されることになる。ここで、コンデンサＣ3の
両端電圧がツェナーダイオードＺＤ1 のツェナー電圧Ｖ
ｚに達するとスイッチング素子Ｑ3 がオンになり、スイ
ッチング素子Ｑ3 のドレイン−ソース間およびダイオー
ドＤ3 を介してスイッチング素子Ｑ1 のゲート−ソース
間を短絡するから、図２（ｃ）のようにスイッチング素
子Ｑ1 がオフになる。その結果、スイッチング素子Ｑ1
のオン期間ｔ1 がスイッチング素子Ｑ3 のオン期間ｔ3
の分だけ短縮され、前置電源回路１の出力電圧の上昇が
抑制され、規定電圧以下に保たれることになる。Since the output limiting circuit 3 has the above-described structure, the switching element Q is provided as shown in FIG.
When the polarity of the drain current changes in the positive direction in the ON period t 2 of 22 , the switching element Q 4 is turned off, and the capacitor C is connected via the resistor R 3 as shown in FIG.
3 will be charged. Here, the voltage across the capacitor C 3 is the Zener voltage V of the Zener diode ZD 1.
switching element Q 3 is turned on reaches to z, the drain of the switching element Q 3 - via the source and the diode D 3 a gate of the switching element Q 1 - from shorting between the source, as shown in FIG. 2 (c) Then, the switching element Q 1 is turned off. As a result, the switching element Q 1
Is ON period t 1 of switching element Q 3 is ON period t 3
Therefore, the output voltage of the pre-power supply circuit 1 is suppressed from rising and is kept below the specified voltage.
【００２０】一方、スイッチング素子Ｑ22のオン期間ｔ
2 にコンデンサＣ3 の両端電圧がツェナー電圧Ｖｚを超
えないときにはスイッチング素子Ｑ3 はオフに保たれる
から、スイッチング素子Ｑ1 はスイッチング素子Ｑ22の
オン・オフに一致してオン・オフされることになる。こ
のときの動作については、図６に示した従来構成と同様
である。On the other hand, the ON period t of the switching element Q 22
When the voltage across the capacitor C 3 does not exceed the Zener voltage Vz, the switching element Q 3 is kept off, so that the switching element Q 1 is turned on / off in accordance with the on / off state of the switching element Q 22. It will be. The operation at this time is the same as the conventional configuration shown in FIG.
【００２１】上述したように、前置電源回路１のスイッ
チング素子Ｑ1 が、インバータ回路２のスイッチング素
子Ｑ22に同期してオン・オフされるから、回路構成が簡
単になり、しかも前置電源回路１の出力電圧が規定電圧
以下に保たれるようにスイッチング素子Ｑ1 のオン期間
が出力制限回路３によって制限されるから、交流電源Ａ
Ｃの電圧が変化してもインバータ回路２への入力電圧が
変動することがなく、交流電源ＡＣの電圧の許容範囲を
広くとることができる。また、前置電源回路１の出力電
圧が規定電圧以下に保たれることによって、前置電源回
路１のスイッチング素子Ｑ1 へのストレスが抑制される
のである。As described above, since the switching element Q 1 of the front power supply circuit 1 is turned on / off in synchronization with the switching element Q 22 of the inverter circuit 2, the circuit structure is simplified and the front power supply is also provided. Since the ON period of the switching element Q 1 is limited by the output limiting circuit 3 so that the output voltage of the circuit 1 is maintained below the specified voltage, the AC power supply A
Even if the voltage of C changes, the input voltage to the inverter circuit 2 does not change, and the allowable range of the voltage of the AC power supply AC can be widened. Further, by keeping the output voltage of the front power supply circuit 1 at the specified voltage or less, the stress on the switching element Q 1 of the front power supply circuit 1 is suppressed.
【００２２】前置電源回路１の出力電圧の設定にあたっ
ては、交流電源ＡＣの電圧が許容範囲における最低電圧
であるときにインバータ回路２への入力電圧として必要
な電圧が前置電源回路１から出力されるように出力制限
回路３の定数を設定する。このように設定すれば、交流
電源ＡＣの電圧の許容範囲において前置電源回路１の出
力電圧が略一定に保たれることになり、しかも、スイッ
チング素子Ｑ1 のオン・オフはインバータ回路２のスイ
ッチング素子Ｑ22にオン・オフに同期することになる。In setting the output voltage of the front power supply circuit 1, the voltage required as the input voltage to the inverter circuit 2 is output from the front power supply circuit 1 when the voltage of the AC power supply AC is the lowest voltage in the allowable range. The constant of the output limiting circuit 3 is set as described above. With this setting, the output voltage of the front power supply circuit 1 is kept substantially constant within the allowable range of the voltage of the AC power supply AC, and the switching element Q 1 is turned on and off by the inverter circuit 2. The switching element Q 22 is synchronized with ON / OFF.
【００２３】（実施例２）本実施例は、図３に示すよう
に、インバータ回路２としてＦＥＴよりなる１個のスイ
ッチング素子Ｑ2 のみを備える構成を採用し、かつイン
バータ回路２に用いられるインダクタＬ4 をダイオード
Ｄ1 とコンデンサＣ1 との間に挿入した構成を有してい
る。(Embodiment 2) In this embodiment, as shown in FIG. 3, the inverter circuit 2 is provided with only one switching element Q 2 composed of an FET, and the inductor used in the inverter circuit 2 is adopted. It has a configuration in which L 4 is inserted between the diode D 1 and the capacitor C 1 .
【００２４】すなわち、インバータ回路２は、コンデン
サＣ1 の両端間にインダクタＬ4 とスイッチング素子Ｑ
2 との直列回路を接続し、インダクタＬ4 にコンデンサ
Ｃ4を並列接続するとともに、負荷４とインダクタＬ2
とカレントトランスＣＴの１次巻線との直列回路をイン
ダクタＬ4 に並列接続した構成を有している。カレント
トランスＣＴの２次巻線は、抵抗Ｒ2 を介してスイッチ
ング素子Ｑ2 のゲートに接続され、さらに抵抗Ｒ1 を介
してスイッチング素子Ｑ1 のゲートに接続されている。
ここに、起動回路は省略してある。That is, the inverter circuit 2 includes an inductor L 4 and a switching element Q across the capacitor C 1.
A series circuit of a 2, with parallel connection of the capacitor C 4 to the inductor L 4, the load 4 and the inductor L 2
And a primary circuit of the current transformer CT and a series circuit connected in parallel to the inductor L 4 . The secondary winding of the current transformer CT is connected to the gate of the switching element Q 2 via the resistor R 2 , and further connected to the gate of the switching element Q 1 via the resistor R 1 .
Here, the starting circuit is omitted.
【００２５】この構成のインバータ回路２では、起動時
するとコンデンサＣ1 が充電され、スイッチング素子Ｑ
2 がオンになると、コンデンサＣ1 を電源として負荷４
−インダクタＬ2 −カレントトランスＣＴの１次巻線−
スイッチング素子Ｑ2 という経路で電流が流れるととも
に、インダクタＬ4 、コンデンサＣ4 の共振回路に電流
が流れる。したがって、共振電流がカレントトランスＴ
1 に流れることによってスイッチング素子Ｑ2 がオン・
オフされ、スイッチング素子Ｑ2 のオフ時にはダイオー
ドＤ1 −カレントトランスＣＴの１次巻線−インダクタ
Ｌ2 −負荷４−コンデンサＣ1 という経路で電流が流れ
てコンデンサＣ1 が充電される。すなわち、コンデンサ
Ｃ1 の充電経路に負荷４が挿入されることによって、前
置電源回路１のインダクタＬ1 の蓄積エネルギーの一部
が負荷４で消費された後にコンデンサＣ1 に充電される
から、実施例１のようにインダクタＬ1 の蓄積エネルギ
ーをコンデンサＣ1 に直接供給する場合に比較すれば、
コンデンサＣ1 の平滑電圧が低くなるのである。In the inverter circuit 2 having this structure, the capacitor C 1 is charged at the time of startup, and the switching element Q
When 2 is turned on, the load capacitor C 1 as a power source 4
- inductor L 2 - 1 winding of the current transformer CT -
A current flows along the path of the switching element Q 2, and at the same time, a current flows through the resonance circuit of the inductor L 4 and the capacitor C 4 . Therefore, the resonance current is the current transformer T
Switching element Q 2 turns on by flowing to 1.
Is turned off, the switching element Q 2 in the off-state diode D 1 - 1 winding of the current transformer CT - inductor L 2 - capacitors C 1 a current flows through a path that the load 4- capacitor C 1 is charged. That is, since the load 4 is inserted in the charging path of the capacitor C 1 , part of the energy stored in the inductor L 1 of the front power supply circuit 1 is consumed by the load 4 and then the capacitor C 1 is charged. by comparing the stored energy of the inductor L 1 as in example 1 when supplying a capacitor directly C 1,
Therefore, the smoothing voltage of the capacitor C 1 becomes low.
【００２６】カレントトランスＣＴの２次巻線は、上述
したように抵抗Ｒ1 を介してスイッチング素子Ｑ1 に接
続されるとともに、抵抗Ｒ2 を介してスイッチング素子
Ｑ2に接続されているから、スイッチング素子Ｑ2 がオ
ン・オフされると、スイッチング素子Ｑ2 に同期してス
イッチング素子Ｑ1 もオン・オフされる。コンデンサＣ
1 の両端電圧は、実施例１と同様に、抵抗Ｒ3 とコンデ
ンサＣ3との直列回路とツェナーダイオードＺＤ1 とに
よって検出されるとともに、コンデンサＣ1 の両端間に
接続された２個の抵抗Ｒ8 ，Ｒ9 の直列回路と、抵抗Ｒ
8，Ｒ9 の接続点の電位を検出するツェナーダイオード
ＺＤ2 によっても検出される。すなわち、実施例１と同
様に、ツェナーダイオードＺＤ1 では、コンデンサＣ1
の端子電圧が規定電圧を超えるときに、スイッチング素
子Ｑ1 のオン期間の開始からコンデンサＣ3 がツェナー
電圧に達するまでの時間が経過した後にスイッチング素
子Ｑ1 をオフにするが、ツェナーダイオードＺＤ2 で
は、コンデンサＣ1 の端子電圧が上記規定電圧よりも高
く設定された規定電圧を超えるとただちにスイッチング
素子Ｑ1 をオフにするのである。このように、ツェナー
ダイオードＺＤ2 を付加してインバータ回路２への給電
電圧（コンデンサＣ1 の端子電圧）の上昇を抑制してい
るから、入力される交流電源ＡＣの電圧の許容範囲がさ
らに広くなっているのである。他の構成は実施例１と同
様であるから説明を省略する。The secondary winding of the current transformer CT is connected to the switching element Q 1 via the resistor R 1 as described above, from being connected to the switching element Q 2 via a resistor R 2, When the switching element Q 2 is turned on / off, the switching element Q 1 is also turned on / off in synchronization with the switching element Q 2 . Capacitor C
1 of the voltage across, as in Example 1, while being detected by the series circuit and the Zener diode ZD 1 and the resistor R 3 and capacitor C 3, 2 pieces of resistors connected across capacitor C 1 Series circuit of R 8 and R 9 and resistor R
It is also detected by the Zener diode ZD 2 which detects the potential at the connection point of 8 and R 9 . That is, similarly to the first embodiment, in the Zener diode ZD 1 , the capacitor C 1
Of when the terminal voltage exceeds a prescribed voltage, but to turn off the switching element Q 1 after the capacitor C 3 from the start of the ON period switching element Q 1 is time has elapsed to reach the Zener voltage, the Zener diode ZD 2 Then, as soon as the terminal voltage of the capacitor C 1 exceeds the specified voltage set higher than the specified voltage, the switching element Q 1 is turned off immediately. As described above, since the Zener diode ZD 2 is added to suppress the rise of the power supply voltage to the inverter circuit 2 (the terminal voltage of the capacitor C 1 ), the allowable range of the voltage of the input AC power supply AC is further widened. It has become. Since other configurations are the same as those in the first embodiment, the description thereof will be omitted.
【００２７】（実施例３）上記実施例の出力制限回路３
では、スイッチング素子Ｑ1 がオンになるたびにコンデ
ンサＣ1 の両端電圧を検出してスイッチング素子Ｑ1 の
オン期間を制限する構成となっていたが、本実施例は、
図４に示すように、スイッチング素子Ｑ1のオン・オフ
とは無関係に平滑コンデンサＣ1 の両端電圧を常時監視
し、両端電圧が基準電圧発生部６で設定された基準電圧
を超えると、スイッチング素子Ｑ3をオフにしてスイッ
チング素子Ｑ1 をオフにする構成になっている。すなわ
ち、実施例１におけるツェナーダイオードＺＤ1 に相当
する機能を省略し、実施例２におけるツェナーダイオー
ドＺＤ2 と同様の機能を付加したものである。(Embodiment 3) Output limiting circuit 3 of the above embodiment
Then, each time the switching element Q 1 is turned on, the voltage across the capacitor C 1 is detected to limit the ON period of the switching element Q 1. However, in the present embodiment,
As shown in FIG. 4, the voltage across the smoothing capacitor C 1 is constantly monitored regardless of whether the switching element Q 1 is turned on or off, and when the voltage across the smoothing capacitor C 1 exceeds the reference voltage set by the reference voltage generator 6, switching is performed. The element Q 3 is turned off and the switching element Q 1 is turned off. That is, the function corresponding to the Zener diode ZD 1 in the first embodiment is omitted, and the same function as the Zener diode ZD 2 in the second embodiment is added.
【００２８】出力制限回路３は、コンデンサＣ1 の両端
電圧を基準電圧発生部６から発生する基準電圧と比較す
る電圧比較器ＣＰを備え、電圧比較器ＣＰの出力によっ
てスイッチング素子Ｑ3 をオンにする。スイッチング素
子Ｑ3 は、実施例１と同様にスイッチング素子Ｑ1 を制
御する同期信号をダイオードＤ3 を介して引き抜くよう
に接続されている。ここに、図４では同期検出回路を省
略してある。また、各スイッチング素子Ｑ1 ，Ｑ21，Ｑ
22，Ｑ3 、電圧比較器ＣＰ、基準電圧発生部６などにつ
いて特定の素子で表現していないが、実施例１と同様に
スイッチング素子Ｑ1 ，Ｑ21，Ｑ22，Ｑ3 にはＦＥＴを
用いることができ、あるいはトランジスタなどで構成し
てもよい。また、電圧比較器ＣＰおよび基準電圧発生部
６にはツェナーダイオードを用いることができ、コンパ
レータとツェナーダイオードとを組み合わせて用いるな
どしてもよい。The output limiting circuit 3 is provided with a voltage comparator CP for comparing the voltage across the capacitor C 1 with the reference voltage generated by the reference voltage generator 6, and the switching element Q 3 is turned on by the output of the voltage comparator CP. To do. The switching element Q 3 is connected so as to extract the synchronizing signal for controlling the switching element Q 1 via the diode D 3 as in the first embodiment. Here, the synchronization detection circuit is omitted in FIG. In addition, each switching element Q 1 , Q 21 , Q
22 and Q 3 , the voltage comparator CP, the reference voltage generator 6, and the like are not represented by specific elements, but as in the first embodiment, switching elements Q 1 , Q 21 , Q 22 , and Q 3 are FETs. It may be used, or may be constituted by a transistor or the like. Further, a Zener diode can be used for the voltage comparator CP and the reference voltage generation unit 6, and a comparator and a Zener diode may be used in combination.
【００２９】本実施例の構成によれば、コンデンサＣ1
の両端電圧を常時監視し、コンデンサＣ1 の両端電圧が
基準電圧を超える期間にはスイッチング素子Ｑ22のオン
・オフとは関係なくスイッチング素子Ｑ1 をオフに保つ
のである。他の構成は実施例１と同様であるから説明を
省略する。なお、前置電源回路１およびインバータ回路
２については上記構成に限定されるものではなく、前置
電源回路１はチョッパ形であればよく、インバータ回路
２はフルブリッジ形などの構成でもよい。According to the configuration of this embodiment, the capacitor C 1
Is constantly monitored, and the switching element Q 1 is kept off regardless of whether the switching element Q 22 is on or off while the voltage across the capacitor C 1 exceeds the reference voltage. Since other configurations are the same as those in the first embodiment, the description thereof will be omitted. It should be noted that the front power supply circuit 1 and the inverter circuit 2 are not limited to the configurations described above, and the front power supply circuit 1 may be a chopper type, and the inverter circuit 2 may be a full bridge type or the like.
【００３０】[0030]
【発明の効果】本発明は上述のように、インバータ回路
に設けた第２のスイッチング素子のオン・オフを検出し
て同期信号を発生し第１のスイッチング素子を同期信号
によりオン・オフ制御する同期検出回路を設けているの
で、前置電源回路における第１のスイッチング素子のオ
ン・オフとインバータ回路における第２のスイッチング
素子のオン・オフとのタイミングを同期させることがで
き、前置電源回路に制御回路を別途に設けることなく簡
単な回路構成とすることができるという効果がある。し
かも、前置電源回路を設けていることによって入力電流
歪が少なく力率が高いのはもちろんのこと、前置電源回
路の出力に設けたコンデンサの両端電圧を規定電圧以下
に保つように前置電源回路に設けた第１のスイッチング
素子のオン・オフの期間を制御する出力制限回路を設け
ているので、前置電源回路の出力電圧が規定電圧以下に
保たれ、前置電源回路への入力電圧が上昇してもインバ
ータ回路への入力電圧は規定電圧を超えることがなく、
前置電源回路への入力電圧が比較的広い範囲に亙って変
動しても負荷への供給電力を略一定に保つことができる
という利点がある。さらに、制御回路に代えて出力制限
回路が必要になっているが、出力制限回路は前置電源回
路の出力電圧を規定電圧以下に制限するだけであるか
ら、前置電源回路の出力電圧を一定電圧に保つ従来の出
力制限回路に比較すれば、構成が簡単であって専用の集
積回路を用いるような複雑な構成が不要であって低コス
トで提供できるという利点がある。As described above, the present invention detects ON / OFF of the second switching element provided in the inverter circuit, generates a synchronizing signal, and controls the ON / OFF of the first switching element by the synchronizing signal. Since the synchronization detection circuit is provided, it is possible to synchronize the on / off timing of the first switching element in the front power supply circuit and the on / off timing of the second switching element in the inverter circuit, and thus the front power supply circuit. In addition, there is an effect that a simple circuit configuration can be achieved without separately providing a control circuit. Moreover, not only the input current distortion is small and the power factor is high due to the provision of the front power supply circuit, but the front power supply circuit keeps the voltage across the capacitor installed at the output of the front power supply circuit below the specified voltage. Since the output limiting circuit that controls the on / off period of the first switching element provided in the power supply circuit is provided, the output voltage of the pre-power supply circuit is kept below the specified voltage, and the input to the pre-power supply circuit is maintained. Even if the voltage rises, the input voltage to the inverter circuit does not exceed the specified voltage,
There is an advantage that the power supplied to the load can be kept substantially constant even if the input voltage to the pre-power supply circuit fluctuates over a relatively wide range. Furthermore, an output limiting circuit is required in place of the control circuit, but the output limiting circuit only limits the output voltage of the front power supply circuit to a specified voltage or less, so that the output voltage of the front power supply circuit is kept constant. Compared with the conventional output limiting circuit that keeps the voltage, there is an advantage that the configuration is simple and a complicated configuration such as using a dedicated integrated circuit is not required and the cost can be provided.
【図１】実施例１を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.
【図２】実施例１の動作説明図である。FIG. 2 is an operation explanatory diagram of the first embodiment.
【図３】実施例２を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment.
【図４】実施例３を示す概略回路図である。FIG. 4 is a schematic circuit diagram showing a third embodiment.
【図５】従来例を示す概略回路図である。FIG. 5 is a schematic circuit diagram showing a conventional example.
【図６】他の従来例を示す概略回路図である。FIG. 6 is a schematic circuit diagram showing another conventional example.
１ 前置電源回路 ２ インバータ回路 ３ 出力制限回路 ４ 負荷 ＡＣ 交流電源 Ｃ1 コンデンサ Ｌ1 インダクタ Ｄ1 ダイオード Ｑ1 スイッチング素子 Ｑ2 スイッチング素子 Ｑ3 スイッチング素子 Ｑ21 スイッチング素子 Ｑ22 スイッチング素子 ＲＥ 整流回路1 Front Power Supply Circuit 2 Inverter Circuit 3 Output Limiting Circuit 4 Load AC AC Power Supply C 1 Capacitor L 1 Inductor D 1 Diode Q 1 Switching Element Q 2 Switching Element Q 3 Switching Element Q 21 Switching Element Q 22 Switching Element RE Rectifier Circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅生 育也 兵庫県姫路市西延末404−１ 池田電機株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Ikuya Sugo Inventor Ikuya Sugo 404-1 Nishinobu Suise, Himeji City, Hyogo Prefecture Ikeda Electric Co., Ltd.
Claims (1)
させる第１のスイッチング素子、第１のスイッチング素
子のオン時にエネルギーが蓄積されるインダクタ、イン
ダクタに蓄積されたエネルギーをダイオードを介して蓄
積するコンデンサを備える前置電源回路と、コンデンサ
の両端電圧である入力電圧を第２のスイッチング素子の
オン・オフによって交番電力に変換して出力するインバ
ータ回路とを備えた電源装置において、第２のスイッチ
ング素子のオン・オフを検出して同期信号を発生し第１
のスイッチング素子を同期信号によりオン・オフ制御す
る同期検出回路と、コンデンサの両端電圧を規定電圧以
下に保つ方向に第１のスイッチング素子のオン期間を制
限する出力制限回路とを設けたことを特徴とする電源装
置。1. A first switching element for connecting and disconnecting an input power source obtained by rectifying an alternating current value source, an inductor for storing energy when the first switching element is turned on, and energy stored in the inductor via a diode. In a power supply device including a front power supply circuit including a capacitor that stores the charge and an inverter circuit that converts an input voltage, which is a voltage across the capacitor, into alternating power by turning on and off a second switching element and outputs the alternating power. The ON / OFF of the second switching element is detected to generate a synchronization signal.
A synchronous detection circuit for controlling ON / OFF of the switching element of No. 2 by a synchronization signal, and an output limiting circuit for limiting the ON period of the first switching element in the direction of keeping the voltage across the capacitor below a specified voltage are provided. And power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11339493A JP3234348B2 (en) | 1993-05-14 | 1993-05-14 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11339493A JP3234348B2 (en) | 1993-05-14 | 1993-05-14 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327260A true JPH06327260A (en) | 1994-11-25 |
| JP3234348B2 JP3234348B2 (en) | 2001-12-04 |
Family
ID=14611200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11339493A Expired - Lifetime JP3234348B2 (en) | 1993-05-14 | 1993-05-14 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234348B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011502334A (en) * | 2007-10-31 | 2011-01-20 | ゼネラル・エレクトリック・カンパニイ | Starting a fluorescent lamp using a voltage-type inverter |
-
1993
- 1993-05-14 JP JP11339493A patent/JP3234348B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011502334A (en) * | 2007-10-31 | 2011-01-20 | ゼネラル・エレクトリック・カンパニイ | Starting a fluorescent lamp using a voltage-type inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3234348B2 (en) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4240009A (en) | Electronic ballast | |
| US5565743A (en) | Lighting circuit for discharge lamp | |
| JPH01311593A (en) | Electric source | |
| US4511195A (en) | Device for starting and operating gas discharge tubes | |
| JPH0767328A (en) | Power supply device for switching regulator | |
| JPH1197195A (en) | Discharge lamp lighting circuit | |
| KR960010828B1 (en) | High power factor power supply | |
| JPH0947022A (en) | Dc converter | |
| JPH06327260A (en) | Power device | |
| JPH04342993A (en) | Discharge lamp lighting device | |
| EP0061730A2 (en) | Transistor inverter device | |
| JPH06113533A (en) | Power supply, discharge lamp lighting unit, and illuminator | |
| JP3514603B2 (en) | High power factor high intensity discharge lamp lighting device and driving method thereof | |
| JPH0884470A (en) | D.c. high voltage generator | |
| JP2742412B2 (en) | Inverter device | |
| JPH07245186A (en) | Discharge lamp lighting device | |
| JPS6210000B2 (en) | ||
| JP2001203086A (en) | Light circuit of discharge lamp | |
| JP3595737B2 (en) | Self-excited flyback converter | |
| JP2721523B2 (en) | Inverter circuit | |
| JPH07282986A (en) | Discharge lamp lighting device | |
| JP2697815B2 (en) | Inverter device | |
| JPH0582280A (en) | Discharge lamp lighting device | |
| JP4803822B2 (en) | Multi-output power supply | |
| JP2002247844A (en) | Switching power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |