JPH06310916A - Microwave integrated circuit - Google Patents
Microwave integrated circuitInfo
- Publication number
- JPH06310916A JPH06310916A JP9347593A JP9347593A JPH06310916A JP H06310916 A JPH06310916 A JP H06310916A JP 9347593 A JP9347593 A JP 9347593A JP 9347593 A JP9347593 A JP 9347593A JP H06310916 A JPH06310916 A JP H06310916A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- fet
- integrated circuit
- microwave integrated
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、マイクロ波集積回路
に関し、特に該マイクロ波集積回路上のFETの整合回
路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave integrated circuit, and more particularly to a matching circuit for FETs on the microwave integrated circuit.
【0002】[0002]
【従来の技術】図6は、マイクロ波集積回路に用いられ
る従来のオープンスタブ回路によるFETの増幅器を示
す構成図、図7は、図6のような増幅器において、電力
合成を行った増幅器の構成図である。図6において、1
はFET、2はゲート側入力インピーダンスを変換する
伝送線路、3は入力端4における整合用オープンスタ
ブ、5はドレイン側出力インピーダンスを変換する伝送
線路、6は出力端7における整合用オープンスタブであ
る。図7において、10a,10bは図6のように整合
をとった図6の構成のFET増幅器、11a,11b,
13a,13bは高周波信号合成伝送線路、12は不整
合による反射信号を吸収するための吸収抵抗、14は伝
送線路、15は合成増幅器の入力端子、16a,16
b,18a,18bは高周波信号合成伝送線路、17は
吸収抵抗12と同一目的の吸収抵抗、19は伝送線路、
20は合成した増幅器の出力端子である。2. Description of the Related Art FIG. 6 is a block diagram showing an amplifier of an FET by a conventional open stub circuit used in a microwave integrated circuit, and FIG. 7 is a structure of an amplifier in which power is combined in the amplifier as shown in FIG. It is a figure. In FIG. 6, 1
Is an FET, 2 is a transmission line for converting the gate side input impedance, 3 is a matching open stub at the input end 4, 5 is a transmission line for converting the drain side output impedance, and 6 is a matching open stub at the output end 7. . In FIG. 7, 10a and 10b are FET amplifiers 11a, 11b, 11a, 11b having the configuration of FIG.
Reference numerals 13a and 13b are high-frequency signal composite transmission lines, 12 is an absorption resistor for absorbing a reflected signal due to mismatching, 14 is a transmission line, 15 is an input terminal of a composite amplifier, and 16a and 16 are provided.
b, 18a, and 18b are high-frequency signal composite transmission lines, 17 is an absorption resistor for the same purpose as the absorption resistor 12, 19 is a transmission line,
Reference numeral 20 is an output terminal of the combined amplifier.
【0003】次に動作について説明する。FET1の入
出力インピーダンスが容量性の場合、伝送線路2,5に
よって、これを誘導性インピーダンスに変換し、所要帯
域においてオープンスタブ3,6の開放容量の接地分で
整合をとることが可能である。このような増幅器を図7
に示すように2つ(10a,10b)合成することによ
り、電力増幅器として動作させることが可能であり、こ
の場合、図7に示すように、伝送線路11,13および
16,18の線路長をa側とb側で等しくすることによ
り、両FET増幅器回路の対応する位置での高周波信号
の位相を同相にするよう調整する。この際に、入力端子
15や出力端子20と伝送線路13,18との接続部分
での反射信号を吸収する吸収抵抗12,17を用いる。Next, the operation will be described. When the input / output impedance of the FET 1 is capacitive, it can be converted into an inductive impedance by the transmission lines 2 and 5 and matching can be achieved with the ground component of the open capacitance of the open stubs 3 and 6 in the required band. . Such an amplifier is shown in FIG.
It is possible to operate as a power amplifier by combining two (10a, 10b) as shown in Fig. 7, and in this case, as shown in Fig. 7, the line lengths of the transmission lines 11, 13 and 16, 18 are changed. By making the a side and the b side equal, the phases of the high frequency signals at the corresponding positions of both FET amplifier circuits are adjusted to be in phase. At this time, the absorption resistors 12 and 17 that absorb the reflected signals at the connecting portions between the input terminals 15 and the output terminals 20 and the transmission lines 13 and 18 are used.
【0004】[0004]
【発明が解決しようとする課題】従来のマイクロ波集積
回路は以上のような整合回路を用いるため、オープンス
タブ3,6の長さが周波数帯域によっては長くなり、こ
のため半絶縁性基板上のチップ面積を大きくとる必要が
あった。また、電力増幅器として合成してゆく場合、こ
の合成に必要な伝送線路が長くなり、チップ面積を大き
くすることとなるなどの問題点があった。Since the conventional microwave integrated circuit uses the matching circuit as described above, the length of the open stubs 3 and 6 becomes long depending on the frequency band. Therefore, on the semi-insulating substrate. It was necessary to take a large chip area. Further, in the case of synthesizing as a power amplifier, there is a problem that the transmission line necessary for this synthesizing becomes long and the chip area becomes large.
【0005】この発明は上記のような問題点を解消する
ためになされたもので、整合回路を小型にすることがで
き、チップ面積を大きくとることのないマイクロ波集積
回路を得ることを目的とする。The present invention has been made in order to solve the above problems, and an object thereof is to obtain a microwave integrated circuit in which the matching circuit can be downsized and the chip area can be kept small. To do.
【0006】[0006]
【課題を解決するための手段】この発明に係るマイクロ
波集積回路は、その整合回路を構成するオープンスタブ
を、積層コンデンサと、基板表面側の積層コンデンサに
接続され、これを基板裏面に接地する貫通孔とにより等
価的に置き換えたものである。In a microwave integrated circuit according to the present invention, an open stub forming a matching circuit is connected to a multilayer capacitor and a multilayer capacitor on the front surface side of a substrate, and this is grounded to the back surface of the substrate. It is equivalently replaced by a through hole.
【0007】またこの発明は、上記オープンスタブを等
価的に構成する回路のうちの積層コンデンサを複数備
え、これを選択することで、FETの特性の変化に伴い
そのインピーダンスの変換量を調整できるようにしたも
のである。Further, according to the present invention, a plurality of multilayer capacitors among circuits equivalent to the above-mentioned open stub are provided, and by selecting them, the conversion amount of the impedance of the FET can be adjusted according to the change of the characteristics of the FET. It is the one.
【0008】またこの発明は、上記整合回路を用いて電
力合成を行う場合に、各単位増幅器で整合するインピー
ダンスを上記電力合成器の整合するインピーダンスの2
倍と高く設定し、これを並列化した時、その並列化回路
の入出力端子で上記インピーダンスで整合をとれるよう
にしたものである。Further, according to the present invention, when the power combining is performed using the matching circuit, the impedance matched by each unit amplifier is set to the impedance matched by the power combiner.
When it is set to twice as high as this and is parallelized, the impedance can be matched at the input / output terminals of the parallelized circuit.
【0009】[0009]
【作用】この発明におけるマイクロ波集積回路は、半絶
縁性基板上に形成される積層コンデンサと、基板上の積
層コンデンサを基板裏面へ接地する貫通孔とにより等価
的オープンスタブを構成するから、チップ面積を小さく
し、整合回路を小型とできる。In the microwave integrated circuit according to the present invention, the equivalent open stub is constituted by the multilayer capacitor formed on the semi-insulating substrate and the through hole for grounding the multilayer capacitor on the substrate to the back surface of the substrate. The area can be reduced and the matching circuit can be downsized.
【0010】また上記積層コンデンサを多数形成し、こ
れを選択することにより、整合インピーダンスの調整を
行うことが可能になる。By forming a large number of the above multilayer capacitors and selecting them, the matching impedance can be adjusted.
【0011】また、電力合成器の単位増幅器のインピー
ダンスを2倍とすることにより、電力合成時の該単位増
幅器の整合回路の伝送線路を短くすることが可能とな
り、電力増幅器の小型化を行うことができる。Further, by doubling the impedance of the unit amplifier of the power combiner, it is possible to shorten the transmission line of the matching circuit of the unit amplifier at the time of power combination, and to downsize the power amplifier. You can
【0012】[0012]
【実施例】実施例1.図1は、本発明の一実施例による
マイクロ波集積回路を示し、これはオープンスタブ回路
を用いたFET増幅器を構成するものである。図1にお
いて、1,2,4,5,7は上記図6と同一のものを示
し、図において、30,32は半絶縁性基板の表面上に
形成した積層コンデンサによる等価容量、31,33は
該基板表面側の積層コンデンサに接続され、これを接地
する、半絶縁性基板の表面から裏面に貫通する貫通孔に
よる等価インダクタである。EXAMPLES Example 1. FIG. 1 shows a microwave integrated circuit according to an embodiment of the present invention, which constitutes an FET amplifier using an open stub circuit. In FIG. 1, reference numerals 1, 2, 4, 5, and 7 are the same as those in FIG. 6, and in the figure, 30 and 32 are equivalent capacitances of multilayer capacitors formed on the surface of a semi-insulating substrate, and 31, 33. Is an equivalent inductor having a through hole that is connected to the multilayer capacitor on the front surface side of the substrate and grounds the capacitor, and that penetrates from the front surface to the back surface of the semi-insulating substrate.
【0013】次に動作について説明する。FET1の入
出力インピーダンスが容量性の場合、このインピーダン
スを誘導性にするためにこれを伝送線路2,5で変換す
ることが可能である。この伝送線路2,5端に設けた積
層コンデンサ30,32を、基板裏面の接地面に貫通孔
31,33を介して接地する。この接地した積層コンデ
ンサ30,32と貫通孔31,33は、等価的にコンデ
ンサとインダクタの直列素子を構成する。従って、この
直列素子が容量性インピーダンスを示すように調整する
ことにより、上記のように伝送線路2,5で変換された
FETの誘導性インピーダンスを、整合インピーダンス
へ変換することができる。Next, the operation will be described. If the input / output impedance of the FET1 is capacitive, it can be converted by the transmission lines 2, 5 in order to make this impedance inductive. The multilayer capacitors 30 and 32 provided at the ends of the transmission lines 2 and 5 are grounded to the ground plane on the back surface of the substrate through the through holes 31 and 33. The grounded multilayer capacitors 30 and 32 and the through holes 31 and 33 equivalently form a series element of a capacitor and an inductor. Therefore, the inductive impedance of the FET converted by the transmission lines 2 and 5 as described above can be converted into the matching impedance by adjusting the series element so as to exhibit the capacitive impedance.
【0014】このような本実施例1のマイクロ波集積回
路では、半絶縁性基板上に形成される積層コンデンサ3
0,32と、基板上の積層コンデンサを基板裏面へ接地
する貫通孔31,33とにより等価的オープンスタブを
構成するから、チップ面積を小さくし、整合回路を小型
とすることができる効果が得られる。In the microwave integrated circuit of the first embodiment, the multilayer capacitor 3 formed on the semi-insulating substrate is used.
0 and 32 and the through holes 31 and 33 for grounding the multilayer capacitor on the substrate to the back surface of the substrate constitute an equivalent open stub, so that the chip area can be reduced and the matching circuit can be miniaturized. To be
【0015】実施例2.図2は本発明の第2の実施例に
よるマイクロ波半導体装置を示す。上記図1の実施例1
の回路においては、FET1のSパラメータ等、その特
性が何らかの原因で変化すると、該FET1に対してイ
ンピーダンスの整合がとれないこととなり、問題とな
る。Example 2. FIG. 2 shows a microwave semiconductor device according to the second embodiment of the present invention. Example 1 of FIG. 1 above
In the circuit of (1), if the characteristics such as the S parameter of the FET1 change for some reason, the impedance cannot be matched with the FET1, which is a problem.
【0016】本発明の第2の実施例は、この問題に対処
したもので、図2に示すように、上記実施例1の伝送線
路2,5に相当する,入出力インピーダンスを変換する
伝送線路を、42、41、40、50,51,52とし
て設け、かつ入,出力側のそれぞれに、複数の積層コン
デンサ48,47,46、56,57,58を設け、通
常は、端子44,54を閉、その他の端子45,43、
53,55を開として、積層コンデンサ47,57と、
貫通孔によるインダクタ49,59とからなるオープン
スタブにより、上記FET1増幅器の中心周波数におい
てFET1のインピーダンスの整合をとり、該FET1
のインピーダンスのずれに対しては、端子43,44,
45、50,51,52のうちの所望のものを閉として
所望の積層コンデンサ46,47,48、56,57,
58を用いることにより、インピーダンス整合をとるこ
とができるようにしたものである。The second embodiment of the present invention addresses this problem. As shown in FIG. 2, a transmission line corresponding to the transmission lines 2 and 5 of the first embodiment for converting input / output impedance. Are provided as 42, 41, 40, 50, 51, 52, and a plurality of multilayer capacitors 48, 47, 46, 56, 57, 58 are provided on the input and output sides, respectively, and normally the terminals 44, 54 are provided. Closed, other terminals 45, 43,
With 53 and 55 open, the multilayer capacitors 47 and 57,
The impedance of FET1 is matched at the center frequency of the FET1 amplifier by the open stub composed of the inductors 49 and 59 by the through holes, and the FET1
For the impedance deviation of the terminals 43, 44,
The desired one of the 45, 50, 51, 52 is closed and the desired multilayer capacitor 46, 47, 48, 56, 57,
By using 58, impedance matching can be achieved.
【0017】このような本実施例2では、FET1増幅
器のSパラメータ等の特性が何らかの原因で変化して
も、使用する積層コンデンサを適宜選択することによ
り、該FET1に対してインピーダンス整合をとること
ができ、マイクロ波半導体装置の安定な動作を得ること
ができる効果がある。In the second embodiment as described above, even if the characteristics such as the S parameter of the FET1 amplifier change for some reason, the impedance matching with the FET1 can be achieved by appropriately selecting the multilayer capacitor to be used. Therefore, there is an effect that a stable operation of the microwave semiconductor device can be obtained.
【0018】実施例3.図3は、この発明の第3の実施
例によるマイクロ波半導体装置を示し、これは上記実施
例1あるいは2のFET増幅器の整合回路をパターン化
したものの一例を示すものである。図3において、70
はFET、71,72,73,78は伝送線路、74,
75は積層コンデンサ、77は接地となる貫通孔、76
はパッド、79a,79bはそれぞれ71,72とつづ
く伝送線路の境界、および72,73とつづく伝送線路
の境界である。Example 3. FIG. 3 shows a microwave semiconductor device according to a third embodiment of the present invention, which is an example of a patterned matching circuit of the FET amplifier of the first or second embodiment. In FIG. 3, 70
Is a FET, 71, 72, 73 and 78 are transmission lines, 74,
75 is a multilayer capacitor, 77 is a through hole for grounding, 76
Is a pad, and 79a and 79b are the boundaries of the transmission lines following 71 and 72, and the boundaries of the transmission lines following 72 and 73, respectively.
【0019】次に、動作,作用について説明する。FE
T70は、伝送線路71,72から積層コンデンサ74
を通して貫通孔77で接地される。この時、FET70
のインピーダンスが設計通りであれば、端面79aで、
即ち伝送線路73なしで整合をとることができる。しか
るに、FET70のインピーダンスが高インピーダンス
側に変動した場合には、さらに、パッド76と線路72
とをワイヤで接続することにより、パッド76を介して
積層コンデンサ75をも整合回路に用いることができ、
これにより、整合回路の調整を行うことが可能である。Next, the operation and action will be described. FE
T70 is the transmission line 71, 72 to the multilayer capacitor 74.
Is grounded through the through hole 77. At this time, FET70
If the impedance of is as designed, at the end face 79a,
That is, matching can be achieved without the transmission line 73. However, when the impedance of the FET 70 changes to the high impedance side, the pad 76 and the line 72 are further
By connecting and with a wire, the multilayer capacitor 75 can also be used for the matching circuit via the pad 76,
This makes it possible to adjust the matching circuit.
【0020】以上は、線路72に接続される容量を大き
くする場合の調整方法であるが、線路72に接続される
容量を小さくする場合には、積層コンデンサ74をレー
ザトリミングして伝送線路72から切離し、積層コンデ
ンサ74より容量の小さい積層コンデンサ75をパッド
76を介して伝送線路72に接続することにより、この
容量を小さくする方向に整合回路の調整を行うことが可
能である。なお、図3中の伝送線路73はFET1から
の信号をさらに他の箇所へ伝送するための伝送線路であ
る。The above is the adjustment method for increasing the capacitance connected to the line 72. However, in order to reduce the capacitance connected to the line 72, the multilayer capacitor 74 is laser-trimmed to be removed from the transmission line 72. By disconnecting and connecting the multilayer capacitor 75 having a smaller capacity than the multilayer capacitor 74 to the transmission line 72 via the pad 76, it is possible to adjust the matching circuit in the direction of reducing the capacity. The transmission line 73 in FIG. 3 is a transmission line for transmitting the signal from the FET 1 to another place.
【0021】実施例4.図4は、本発明の第4の実施例
のマイクロ波半導体装置を示す。上記実施例1の1つの
FETからなる単一増幅器を用いて電力合成を行い、電
力増幅器を構成することも可能であり、図4に示す本第
4の実施例は、同一高周波数性能を有する増幅器を、並
列に用いて電力合成するようにした増幅器を示す。図4
(a) は本第4の実施例の増幅器の回路図、図4(b) はそ
の等価回路図である。図において、80は、上記実施例
1の単一増幅器と同じもの、81は入力端子、82は出
力端子、90は上記単一増幅器80の整合時の等価回
路、91は上記単一増幅器80の整合時の入力インピー
ダンス、即ち端子81から見たインピーダンス、92は
単一増幅器80の整合時の出力インピーダンス、即ち端
子82から見たインピーダンスである。Example 4. FIG. 4 shows a microwave semiconductor device according to a fourth embodiment of the present invention. It is also possible to construct a power amplifier by performing power combining using a single amplifier composed of one FET of the above-mentioned first embodiment, and the fourth embodiment shown in FIG. 4 has the same high frequency performance. 1 shows an amplifier configured to combine power by using the amplifiers in parallel. Figure 4
4A is a circuit diagram of the amplifier of the fourth embodiment, and FIG. 4B is an equivalent circuit diagram thereof. In the figure, 80 is the same as the single amplifier of the first embodiment, 81 is an input terminal, 82 is an output terminal, 90 is an equivalent circuit when the single amplifier 80 is matched, and 91 is the single amplifier 80. The input impedance at the time of matching, that is, the impedance seen from the terminal 81, and 92 is the output impedance of the single amplifier 80 at the time of matching, that is, the impedance seen from the terminal 82.
【0022】次に動作について説明する。本実施例4の
整合回路においては、単一増幅器80の整合のための入
出力インピーダンス(91,92)を、該単一増幅器8
0を合成して電力増幅器としたときに整合するインピー
ダンス、即ち該電力増幅器の入出力インピーダンスの2
倍、例えば、100Ω、とすると、これを2つ並列化し
て構成した全体の電力増幅器の入出力インピーダンス
は、50Ωとなり、その入力端81の高周波信号源、お
よびその出力端82の負荷インピーダンスと整合をとる
ことが可能である。この場合、2倍(100Ω)と高イ
ンピーダンスとなった単一増幅器80の整合回路は、そ
の伝送線路の波長短縮率が大きくなることによってその
線路長が短くなり、チップ面積を小さくすることができ
るものである。Next, the operation will be described. In the matching circuit of the fourth embodiment, the input / output impedance (91, 92) for matching the single amplifier 80 is set to the single amplifier 8
Impedance matching when 0 is combined into a power amplifier, that is, 2 of input / output impedance of the power amplifier
If, for example, 100Ω is set, the input / output impedance of the entire power amplifier configured by paralleling the two becomes 50Ω and matches the high-frequency signal source of the input terminal 81 and the load impedance of the output terminal 82. It is possible to take In this case, the matching circuit of the single amplifier 80 having a high impedance of double (100Ω) shortens the line length by increasing the wavelength shortening rate of the transmission line and can reduce the chip area. It is a thing.
【0023】このような本実施例4では、1つのFET
からなる単一増幅器を用いて、電力増幅器を構成するこ
とが可能となり、また、その際チップ面積を小さくする
ことができる効果がある。In this fourth embodiment, one FET is used.
It becomes possible to construct a power amplifier by using a single amplifier consisting of, and at that time, there is an effect that the chip area can be reduced.
【0024】実施例5.図5は、本発明の第5の実施例
による電力増幅器を示し、これは上記図4の電力増幅器
の構成をさらに多段として構成したものである。即ち、
図において、100a,100bは上記実施例1の構成
になり、入出力インピーダンスが100Ωの単一増幅
器、また、101a,101b,101c,101dは
上記実施例1の構成になり、入出力インピーダンスが2
00Ωの単一増幅器であり、入出力インピーダンス10
0Ωの単一増幅器100a,100bの各々と、2つの
入出力インピーダンス200Ωの単一増幅器101aと
101b、あるいは101cと101dにより、それぞ
れ入出力インピーダンスの整合(100Ω)を行い、さ
らにこのような回路(100a,100bをそれぞれ含
むもの)を2段並列化して合成し、入力端子102と出
力端子103とにおいて、50Ωに入出力インピーダン
スの整合をとったものである。Example 5. FIG. 5 shows a power amplifier according to a fifth embodiment of the present invention, which is a multi-stage configuration of the power amplifier shown in FIG. That is,
In the figure, 100a and 100b have the configuration of the first embodiment, a single amplifier having an input / output impedance of 100Ω, and 101a, 101b, 101c, and 101d have the configuration of the first embodiment and an input / output impedance of 2
It is a single amplifier of 00Ω and has an input / output impedance of 10
Input / output impedance matching (100Ω) is performed by each of the 0Ω single amplifiers 100a and 100b and the two single input / output impedance 200Ω single amplifiers 101a and 101b or 101c and 101d. 100a and 100b) are combined in parallel in two stages, and the input terminal 102 and the output terminal 103 are matched in input / output impedance to 50Ω.
【0025】このような本実施例5のマイクロ波集積回
路では、多段で増幅度の大きい電力増幅器を構成するこ
とができる効果がある。In the microwave integrated circuit according to the fifth embodiment as described above, there is an effect that a power amplifier having multiple stages and a large amplification degree can be configured.
【0026】[0026]
【発明の効果】以上のように、この発明にかかるマイク
ロ波集積回路によれば、オープンスタブ回路を、基板表
面上の積層コンデンサと、基板を表面から裏面に貫通す
る貫通孔とで構成される等価コンデンサ、およびインダ
クタにより置換えるようにしたので、整合回路の小型化
を図ることができる。As described above, according to the microwave integrated circuit of the present invention, the open stub circuit is composed of the multilayer capacitor on the front surface of the substrate and the through hole penetrating from the front surface to the back surface of the substrate. Since the equivalent capacitor and the inductor are replaced, the size of the matching circuit can be reduced.
【0027】また、上記積層コンデンサからなる等価コ
ンデンサを複数設けることにより、FETのインピーダ
ンスの変化に伴う調整をも行うことができる効果があ
る。Further, by providing a plurality of equivalent capacitors composed of the above-mentioned multilayer capacitors, it is possible to adjust the impedance of the FET.
【0028】さらには、整合回路を有するFET増幅器
を合成して電力合成器を構成する際の整合をも容易に行
うことができる等の効果が得られる。Further, it is possible to obtain an effect such that matching can be easily performed when a FET combiner having a matching circuit is combined to form a power combiner.
【図1】この発明の第1の実施例による単一増幅器の構
成を示す図である。FIG. 1 is a diagram showing a configuration of a single amplifier according to a first embodiment of the present invention.
【図2】この発明の第2の実施例による調整用積層コン
デンサを設けた単一増幅器の構成を示す図である。FIG. 2 is a diagram showing a configuration of a single amplifier provided with an adjusting multilayer capacitor according to a second embodiment of the present invention.
【図3】この発明の第3の実施例によるFET増幅器の
整合回路のレイアウトを示す図である。FIG. 3 is a diagram showing a layout of a matching circuit of an FET amplifier according to a third embodiment of the present invention.
【図4】この発明の第4の実施例による電力合成した単
一増幅器の構成を示す図である。FIG. 4 is a diagram showing a configuration of a power-combined single amplifier according to a fourth embodiment of the present invention.
【図5】この発明の第5の実施例による多段増幅器の構
成を示す図である。FIG. 5 is a diagram showing a configuration of a multistage amplifier according to a fifth embodiment of the present invention.
【図6】従来のオープンスタブ回路を用いた単一増幅器
の構成を示す図である。FIG. 6 is a diagram showing a configuration of a single amplifier using a conventional open stub circuit.
【図7】従来の電力合成した場合の単一増幅器の構成を
示す図である。FIG. 7 is a diagram showing a configuration of a single amplifier in the case of conventional power combining.
1 電界効果トランジスタ( FET ) 2 入力インピーダンス変換用伝送線路 5 出力インピーダンス変換用伝送線路 30,32 積層コンデンサの等価容量 31,33 半絶縁性基板上表面から裏面まで貫通した
貫通孔の等価インダクタ 40,41 入力インピーダンス変換用伝送線路 44,45,46 端子間 53,54,55 端子間 46〜48 調整用積層コンデンサの等価容量 50,51 出力インピーダンス変換用伝送線路 56〜58 調整用積層コンデンサの等価容量 70 FETセル 74,75 積層コンデンサパターン1 Field Effect Transistor (FET) 2 Transmission Line for Input Impedance Conversion 5 Transmission Line for Output Impedance Conversion 30, 32 Equivalent Capacitance of Multilayer Capacitor 31, 33 Equivalent Inductor 40 of Through Hole Penetrating from Top to Back of Semi-insulating Substrate 41 Input impedance conversion transmission line 44, 45, 46 Between terminals 53, 54, 55 Between terminals 46 to 48 Equivalent capacitance of adjustment multilayer capacitor 50, 51 Output impedance conversion transmission line 56 to 58 Equivalent capacitance of adjustment multilayer capacitor 70 FET cell 74, 75 multilayer capacitor pattern
Claims (4)
果トランジスタ(以下FETと称す)及びその整合回路
を形成しているマイクロ波集積回路において、 上記整合回路は、これを構成する伝送線路の長さによっ
て所望のインピーダンス値に設定され、 上記伝送線路の一端は、積層型コンデンサと、上記基板
を貫通し基板裏面に接続された貫通孔とにより接地され
ていることを特徴とするマイクロ波集積回路。1. A microwave integrated circuit in which a field effect transistor (hereinafter referred to as FET) and a matching circuit thereof are formed on a semi-insulating or semiconductor substrate, wherein the matching circuit is a transmission line of a constituent of the microwave integrated circuit. The microwave impedance is set to a desired impedance value depending on the length, and one end of the transmission line is grounded by a multilayer capacitor and a through hole that penetrates the substrate and is connected to the back surface of the substrate. circuit.
いて、 上記積層型コンデンサを複数並列に備え、その選択によ
り、上記FETの特性の変化に伴い上記整合回路による
インピーダンスの変換量を調整できることを特徴とする
マイクロ波集積回路。2. The microwave integrated circuit according to claim 1, wherein a plurality of the multilayer capacitors are provided in parallel, and by selecting them, the amount of impedance conversion by the matching circuit can be adjusted in accordance with changes in the characteristics of the FET. Characteristic microwave integrated circuit.
積回路において、 上記FETによる増幅器を2つ並列に備えて電力増幅器
を構成しており、 各々整合回路を有する上記の各FET増幅器は、所要帯
域において、該電力増幅器としての入出力インピーダン
スの2倍の入出力整合インピーダンスを有することを特
徴とするマイクロ波集積回路。3. The microwave integrated circuit according to claim 1 or 2, wherein two power amplifiers each having the FET are provided in parallel to form a power amplifier, and each FET amplifier having a matching circuit comprises: A microwave integrated circuit having an input / output matching impedance that is twice the input / output impedance of the power amplifier in a required band.
おいて、 上記電力増幅器を構成する2つのFET増幅器を単位と
し、これが多段に構成されていることを特徴とするマイ
クロ波集積回路。4. The microwave integrated circuit according to claim 3, wherein the two FET amplifiers forming the power amplifier are set as a unit, and the FET amplifiers are formed in multiple stages.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9347593A JPH06310916A (en) | 1993-04-21 | 1993-04-21 | Microwave integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9347593A JPH06310916A (en) | 1993-04-21 | 1993-04-21 | Microwave integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06310916A true JPH06310916A (en) | 1994-11-04 |
Family
ID=14083373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9347593A Pending JPH06310916A (en) | 1993-04-21 | 1993-04-21 | Microwave integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06310916A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08242133A (en) * | 1995-03-06 | 1996-09-17 | Nec Corp | Oscillator |
US6628176B1 (en) | 1999-04-27 | 2003-09-30 | Fujitsu Quantum Devices Limited | High-frequency input impedance matching circuit, high-frequency output impedance matching circuit and semiconductor integrated circuit |
-
1993
- 1993-04-21 JP JP9347593A patent/JPH06310916A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08242133A (en) * | 1995-03-06 | 1996-09-17 | Nec Corp | Oscillator |
US6628176B1 (en) | 1999-04-27 | 2003-09-30 | Fujitsu Quantum Devices Limited | High-frequency input impedance matching circuit, high-frequency output impedance matching circuit and semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0940912B1 (en) | High frequency power amplifier | |
EP0309163B1 (en) | A monolithic microwave integrated circuit | |
JP2005516452A (en) | Improved quadrature hybrid and improved vector modulator in chip-scale package using it | |
US20120025915A1 (en) | Doherty amplifier | |
US4547745A (en) | Composite amplifier with divider/combiner | |
JP2007329641A (en) | Frequency bandwidth switching amplifier | |
KR20070089579A (en) | Multi-stage microstrip branch line coupler using stub | |
JP3515811B2 (en) | Impedance matching circuit | |
US5412347A (en) | Compact cascadable microwave amplifier circuits | |
US5233313A (en) | High power field effect transistor amplifier | |
DE60207546T2 (en) | ANTENNA INTERFACE UNIT | |
JP7417633B2 (en) | Power dividers, regulation methods, power distribution methods, storage media, and electronic devices | |
JP5246028B2 (en) | Microwave amplifier | |
JPH06232657A (en) | High frequency amplifier | |
JPH03250807A (en) | Power synthesis type multi-stage amplifier | |
US20230116432A1 (en) | Radio frequency power amplifier and method for manufacturing doherty power amplifier | |
JPH06310916A (en) | Microwave integrated circuit | |
JPS6038911A (en) | 4-terminal network for matching reactance independent from operating frequency | |
US4878033A (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
JP4754129B2 (en) | Semiconductor device | |
KR100799590B1 (en) | Broad band active balun and balanced mixer using reactive feedback | |
US20230253925A1 (en) | Methods for manufacturing doherty power amplifier | |
WO2002078180A1 (en) | Improvements in travelling wave amplifiers | |
JPH0766659A (en) | Microwave amplifier | |
JP3339192B2 (en) | Transversal filter |