JPH06309290A

JPH06309290A - 並列処理方式

Info

Publication number: JPH06309290A
Application number: JP9742493A
Authority: JP
Inventors: Fumihiko Anzai; 文彦安西
Original assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Current assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Priority date: 1993-04-23
Filing date: 1993-04-23
Publication date: 1994-11-04

Abstract

(57)【要約】【目的】本発明はマルチプロセッサシステムにおける
並列処理方式に関し、各プロセッサの有効利用を図るこ
とを目的とする。【構成】２台のスケジューラ２１−１，２１−２には
それぞれ固有の識別子が割り当てられ、これらのスケジ
ューラはそれぞれ個別の順序記述に従って実行可能にな
ったプログラムモジュールを共用のＥＸＱ３１にスケジ
ューリングする。４台のジョブ・プロセッサ４１−１〜
４１−４はＥＸＱ３１から競合してプログラムモジュー
ル番号とこれを書き込んだスケジューラの識別子を取り
出し、この番号に対応するプログラムモジュールを実行
する。そして、この実行終了後、上記識別子に対応する
ＥＤＱに上記プログラムモジュール番号を書き込む。ス
ケジューラは専用のＥＤＱから実行の終了したプログラ
ムモジュールの番号を取り出し、その終了を知る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおける並列処理方式に関し、特に複数の順序記述
に従って複数の処理単位をスケジューリングする方式に
関する。

【０００２】尚、ここで処理単位とは、例えばタスク
（プロセス），スレッド，サブルーチン，ステートメン
ト，関数などのデータ処理の単位であり、以後の説明で
は、プログラムモジュールと呼称する。また、順序記述
とはタスクグラフ等のように１つのジョブを構成する複
数の処理単位の実行順序が記述されたものであり、並行
して実行可能な処理単位についても記述されている。

【０００３】

【従来の技術】シングルプロセッサ方式では高速化に限
界があることが明らかになってきたことにより、マルチ
プロセッサ方式による並列処理に対するニーズが高まっ
ている。このマルチプロセッサ方式はＭＩＭＤ（Multi
Instruction Stream MultipleData Stream)方式の一つ
であり、複数のプロセッサ全体であるまとまった処理を
実行する。

【０００４】このマルチプロセッサ方式の目的の一つと
して、同一処理を複数のプロセッサで分担（負荷分散）
して高速化を図ることがあげられる。ここで、従来の並
列処理方式を図８に示す。

【０００５】同図に示すように、従来は１台のスケジュ
ーラ１１、複数台のジョブ・プロセッサ（ＪＰ）２１−
１，２１−２，２１−３，・・・２１−Ｎ，１つの実行
キュー（ＥＸＱ）３１，１つの終了キュー（ＥＤＱ）３
２，及び不図示の共有データメモリから構成されてい
た。

【０００６】上記構成において、スケジューラ１１は、
順序記述に従って実行すべきプログラムモジュールの番
号をＦＩＦＯ（First in First Out) メモリから成るＥ
ＸＱ（Execution Que)３１に書き込む。

【０００７】複数のジョブ・プロセッサ２１−１，２１
−２，２１−３，・・・２１−Ｎは、マイクロプロセッ
サ並びにローカルメモリ等から成り、このローカルメモ
リ内に複数のプログラムモジュールを格納している。こ
のプログラムモジュールは、ジョブ・プロセッサ２１−
ｉ（ｉ＝１，２，３，・・・Ｎ）が実行可能な言語であ
ればいかなる言語で記述されていてもよい。

【０００８】ＥＸＱ３１は、実行可能状態にあるプログ
ラムモジュールの番号の待ち行列（キュー）であり、デ
ータを先入れ先出し（ＦＩＦＯ）するＦＩＦＯメモリか
ら成る。

【０００９】ＥＤＱ（ＥＮＤＱｕｅ）３２も同様にＦ
ＩＦＯメモリから成り、実行が終了したプログラムモジ
ュールが各ジョブ・プロセッサ２１−１，２１−２，２
１−３，・・・２１−Ｎにより書き込まれる。

【００１０】このような構成において、スケジューラ１
１は順序記述に従って実行可能になったプログラムモジ
ュールの番号を順にＥＸＱ３１に書き込む。すなわち、
あるプログラムモジュール（先行プログラムモジュー
ル）の実行が終了すると、順序記述から次に実行すべき
プログラムモジュール（後続プログラムモジュール）を
取り出しこのプログラムモジュールの番号をＥＸＱ３１
に書き込む処理を順序記述に従って行う。この場合、同
時に並列（並行）して実行可能なプログラムモジュール
が複数あった場合には、これらのプログラムモジュール
の番号をＥＸＱ３１に続けて書き込む。

【００１１】複数のジョブ・プロセッサ２１−１，２１
−２，２１−３，・・・２１−Ｎは、ＥＸＱ３１からプ
ログラムモジュール番号を競合しながら取り出し、この
番号を有するプログラムモジュールを実行する。そし
て、実行を終了したならば、このプログラムモジュール
の番号をＥＤＱ３２に書き込む。

【００１２】スケジューラ１１は実行が終了したプログ
ラムモジュールの番号をＥＤＱ３２から取り出し、この
ことにより実行終了状態に遷移したプログラムモジュー
ルを知る。

【００１３】以上において、スケジューラ１１と複数の
ジョブ・プロセッサ２１−１，２１−２，２１−３，・
・・２１−Ｎは、ＥＸＱ３１及びＥＤＱ３２をインタフ
ェースとして互いに独立に動作する。すなわち、スケジ
ューラ１１は与えられた順序記述に従いながら、並列
（並行）して同時に実行可能なプログラムモジュールの
番号をＥＸＱ３１に書き込んでいく。一方、各ジョブ・
プロセッサ２１−１，２１−２，２１−３，・・・２１
−ＮはＥＸＱ３１からプログラムモジュール番号を取り
出し、この番号に対応するプログラムモジュールを実行
する。このとき、複数台のジョブ・プロセッサ２１−
１，２１−２，２１−３，・・・２１−Ｎは互いに独立
にプログラムモジュール番号をＥＸＱ３１から取り出
し、独立にこれらの番号を有するプログラムモジュール
を実行する。従って、最大、ジョブ・プロセッサ２１−
ｉ（ｉ＝１，２，３，・・・Ｎ）の台数に等しい個数の
プログラムモジュールが同時に並列して実行可能であ
る。

【００１４】

【発明が解決しようとする課題】上述したように、従来
の並列処理方式では１台のスケジューラ１１のみが１つ
の順序記述に従ってＥＸＱ２１にプログラム・モジュー
ルのスケジューリングを行っていた。一般に順序記述に
従ってプログラム・モジュールのスケジューリングを行
った場合、並列実行可能なプログラム・モジュールの数
は時間的に変動する場合が多い。このため、原理上で
は、常時ジョブ・プロセッサ２１−ｉ（ｉ＝１，２，・
・・Ｎ）の台数Ｎに等しい個数だけプログラム・モジュ
ールを同時に並列して実行可能であるにもかかわらず、
休眠状態となるジョブ・プロセッサ２１−ｉ（ｉ＝１，
２，・・・Ｎ）の数が増加してしまうときがあり、ジョ
ブ・プロセッサ２１−ｉ（ｉ＝１，２，・・・Ｎ）を有
効に利用しているとは言い難かった。

【００１５】本発明は、プロセッサ（上記ジョブ・プロ
セッサに対応）が休眠状態になる頻度を少なくして、プ
ロセッサの利用率を高め複数のプロセッサを有効活用で
きるようにすることを目的とする。また、さらにはこの
目的を複数の実行順序を優先順位を付けながら実行して
いくシステムにおいても実現可能にするを第２の目的と
する。

【００１６】

【課題を解決するための手段】図１は請求項１記載の第
１の発明の原理ブロック図である。この第１の発明は、
複数の処理単位を内蔵している複数のプロセッサ１−
１，１−２，・・・１−Ｎと、実行可能な処理単位の待
ち行列である実行可能待ち行列２と、前記複数の処理単
位の実行順序が記述された順序記述に従って実行可能に
なった処理単位を前記実行可能待ち行列２に入れる複数
のスケジューラ３−１，３−２，・・・３−Ｍと、該複
数のスケジューラ３−１，３−２，・・・３−Ｍそれぞ
れに対し１対１に対応して設けられた実行が終了した処
理単位の待ち行列である複数の実行終了待ち行列４−
１，４−２，・・・４−Ｍとを備え、前記複数のスケジ
ューラ３−１，３−２，・・・３−Ｍはそれぞれに割り
当てられた個別の順序記述に従って実行可能になった処
理単位を順次前記実行可能待ち行列２に入れ、前記複数
のプロセッサ１−１，１−２，・・・１−Ｎは前記実行
可能待ち行列２から競合して実行可能状態にある処理単
位を取り出して実行し、実行終了後この処理単位をこれ
をスケジューリングしたスケジューラ３−ｉ；ｉ＝１，
２，・・・Ｍに対応する実行終了待ち行列４−ｉ；ｉ＝
１，２，・・・Ｍに入れる。

【００１７】次に、図２は請求項２記載の第２の発明の
原理ブロック図である。この第２の発明は、複数の処理
単位を内蔵している複数のプロセッサ５−１，５−２，
・・・５−Ｋと、前記複数の処理単位の実行順序が記述
された順序記述に従って実行可能になった処理単位をス
ケジューリングするスケジューラ６−１，６−２，・・
・６−Ｌと、上記各スケジューラ６−１，６−２，・・
・６−Ｌそれぞれに対し１対１に対応して設けられた実
行可能な処理単位の待ち行列である優先順位が付けられ
た複数の実行可能待ち行列７−１，７−２，・・・７−
Ｌと、前記複数のスケジューラ６−１，６−２，・・・
６−Ｌそれぞれに対し１対１に対応して設けられた実行
が終了した処理単位の待ち行列である複数の実行終了待
ち行列８−１，８−２，・・・８−Ｌとを備え、前記複
数のスケジューラ６−１，６−２，・・・６−Ｌはそれ
ぞれに割り当てられた個別の順序記述に従って実行可能
になった処理単位を対応する実行可能待ち行列７−１，
７−２，・・・７−Ｌに入れ、前記複数のプロセッサ５
−１，５−２，・・・５−Ｋは現在空き状態となってい
ない実行可能待ち行列７−１，７−２，・・・７−Ｌの
中で最も優先順位の高い実行可能待ち行列７−ｊ；ｊ＝
１，２，・・・Ｌから優先して実行可能な処理単位を取
り出して実行し、この処理単位の実行終了後この処理単
位をスケジューリングしたスケジューラ６−ｊ；ｊ＝
１，２，・・・Ｌに対応する実行終了待ち行列８−ｊ；
ｊ＝１，２，・・・Ｌに入れる。

【００１８】この第２の発明において、例えば請求項３
記載のように（図３参照）、各実行可能待ち行列７−
１，７−２，・・・７−Ｌから空き状態にあるか否かを
示す情報を入力し、空き状態にない最も優先順位の高い
実行可能待ち行列７−ｊ；ｊ＝１，２，・・・Ｌの先頭
にある処理単位を出力する選択手段９をさらに備え、前
記複数のプロセッサ５−１，５−２，・・・５−Ｋは該
選択手段９を介し実行すべき処理単位を取り出すような
構成にしてもよい。

【００１９】

【作用】上記第１の発明においては、各スケジューラ３
−１，３−２，・・・３−Ｍはそれぞれ個別の順序記述
に従って、実行可能になった処理単位を実行可能待ち行
列２に入れるスケジューリング処理を行う。

【００２０】そして、複数のプロセッサ１−１，１−
２，・・・１−Ｎは、実行可能待ち行列２から競合して
処理単位を取り出しこれを実行する。そして、実行を終
了すると、この処理単位をスケジューリングしたスケジ
ューラ３−ｉ（ｉ＝１，２，・・・Ｍ）に対応する実行
終了待ち行列４−ｉ（ｉ＝１，２，・・・Ｍ）に入れ
る。

【００２１】このように、各スケジューラ３−１，３−
２，・・・３−Ｍ毎に専用の実行終了待ち行列４−１，
４−２，・・・４−Ｍを設け、各スケジューラ３−１，
３−２，・・・３−Ｍがそれぞれ個別の順序記述に従っ
て複数のプロセッサ１−１，１−２，・・・１−Ｎによ
って共用される実行可能待ち行列２に処理単位をスケジ
ューリングしていくようにしたので、システム内で同時
に複数の順序記述に従って処理単位をスケジューリング
できる。そして、このように複数の順序記述に従ってス
ケジューリングされる処理単位を複数のプロセッサ１−
１，１−２，・・・１−Ｎが共用して実行する。従っ
て、従来のように１つの順序記述に従って処理単位をス
ケジューリングしていく場合に比べ各プロセッサが休眠
状態となる頻度は減少し、複数のプロセッサ１−１，１
−２，・・・１−Ｎを従来よりも有効活用できるように
なる。

【００２２】また、第２の発明においては、上記第１の
発明と同様に各スケジューラ６−１，６−２，・・・６
−Ｌに対し専用の実行終了待ち行列８−１，８−２，・
・・８−Ｌを設けるのに加え、さらに専用の実行可能待
ち行列７−１，７−２，・・・７−Ｌも各スケジューラ
６−１，６−２，・・・６−Ｌに対し設ける。また、こ
れらの実行可能待ち行列７−１，７−２，・・・７−Ｌ
に対し優先順位を割り当てる。

【００２３】そして、各スケジューラ６−１，６−２，
・・・６−Ｌは個別の順序記述に従って各々が専用する
実行可能待ち行列７−１，７−２，・・・７−Ｌに処理
単位をスケジューリングする。複数のプロセッサ５−
１，５−２，・・・５−Ｋはこれらのスケジューリング
された処理単位を、現在空き状態となっていない実行可
能待ち行列７−１，７−２，・・・７−Ｌの中で最も優
先順位の高い実行可能待ち行列７−ｊ（ｊ＝１，２，・
・・Ｌ）から優先的に取り出して実行する。そして、実
行が終了するとこの処理単位をこれをスケジューリング
したスケジューラ６−ｊ（ｊ＝１，２，・・・Ｌ）が専
用する実行終了待ち行列８−ｊ（ｊ＝１，２，・・・
Ｌ）に入れる。

【００２４】このように、この第２の発明においては優
先順位の高い実行可能待ち行列内にある処理単位が優先
順位の低い実行可能待ち行列内にある処理単位よりも優
先して実行される。上述したように、各実行可能待ち行
列７−１，７−２，・・・７−Ｌにはそれぞれ個別の順
序記述に従って処理単位がスケジューリングされてい
く。このため、複数の順序記述は優先順位が付与されて
実行される。

【００２５】したがって、上記第１の発明と同様に複数
のプロセッサを従来よりも有効に活用できると共に、こ
れを複数の実行順序を優先順位に従って優先処理しなが
ら実現できる。

【００２６】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図４は、本発明の第１実施例である並列処理
装置のシステム構成図である。

【００２７】同図に示すように、この並列処理装置にお
いては、２台のスケジューラ２１−１，２１−２が設け
られている。そして、これらのスケジューラ２１−１，
２１−２が共通に使用する実行可能待ち行列であるＥＸ
Ｑ（Execute Que)３１が１つ設けられ、さらに各スケジ
ューラ２１−１，２１−２がそれぞれ専用して使用する
実行終了待ち行列である２つのＥＤＱ（END Que)３２−
１，３２−２が設けられている。

【００２８】また、互いに独立して個別のプログラムモ
ジュールを実行可能な４台のジョブ・プロセッサ（Ｊ
Ｐ）４１−１，４１−２，４１−３，４１−４が設けら
れている。

【００２９】さらに、特に図示してはいないが、これら
のジョブ・プロセッサ４１−１，４１−２，４１−３，
４１−４間で共有データを授受するために使用される共
有データメモリが、各ジョブ・プロセッサ４１−１，４
１−２，４１−３，４１−４とバスで接続されている。

【００３０】これら各ジョブ・プロセッサ４１−ｊ（ｊ
＝１，２，３，４）は、マイクロプロセッサ、及びこの
マイクロプロセッサにローカルバスで接続されたローカ
ルメモリ等から成り、このローカルメモリに処理単位に
相当するプログラムモジュールや非共有データを格納し
ている。

【００３１】また、ＥＸＱ３１及びＥＤＱ３２−１，３
２−２は共に先入れ先出し方式のＦＩＦＯメモリ（Fast
In Fast Out Memory)から成る。各スケジューラ２１−
１，２１−２は、個別の識別子（スケジューラ識別子）
が割り当てられており、それぞれに与えられた個別の順
序記述に従って実行すべきプログラムモジュールのスケ
ジューリング、すなわち実行すべきプログラムモジュー
ルの番号（プログラムモジュール番号）のＥＸＱ３１へ
の書き込みを行う。尚、このプログラムモジュール番号
の書き込みの際には自己の識別子も書き込む。また専用
のＥＤＱ３２−１またはＥＤＱ３２−２から実行が終了
したプログラムモジュールの番号を取り出す。

【００３２】次に、上記構成の第１実施例の動作を説明
する。各スケジューラ２１−１，２１−２は、それぞれ
に与えられた順序記述を基に実行可能状態になったプロ
グラムモジュールの番号を自己の識別子と共に順次ＥＸ
Ｑ３１に書き込んでいく。

【００３３】複数のジョブ・プロセッサ４１−１，４１
−２，４１−３，４１−４は、プログラムモジュールの
実行が可能な状態になると、ＥＸＱ３１からプログラム
モジュールの番号とこれに対応して書き込まれているス
ケジューラの識別子とを互いに競合しながら取り出し、
このプログラムモジュール番号に対応するプログラムモ
ジュールを実行する。この場合、各ジョブ・プロセッサ
４１−ｊ（ｊ＝１，２，３，４）はＥＸＱ３１に書き込
まれた順にプログラムモジュール番号を取り出すので、
各プロセッサ４１−ｊ（ｊ＝１，２，３，４）が取り出
すプログラムモジュールはスケジューラ２１−１または
スケジューラ２１−２の内どちらによってスケジュール
されたものであるか特定されない。

【００３４】そして、各ジョブ・プロセッサ４１−ｊ
（ｊ＝１，２，３，４）はプログラムモジュールの実行
を終了すると、このプログラムモジュールの番号を、こ
の番号と共にＥＸＱ３１から取り出した識別子を有する
スケジューラ２１−１またはスケジューラ２１−２に対
応するＥＤＱ３２−１またはＥＤＱ３２−２に書き込
む。すなわち、実行が終了したプログラムモジュールの
番号はこのプログラムモジュールをスケジューリングし
たスケジューラ２１−１またはスケジューラ２１−２専
用のＥＤＱ３２−１またはＥＤＱ３２−２に書き込まれ
ることになる。

【００３５】各スケジューラ２１−１，２１−２はそれ
ぞれ自己の識別子に対応するＥＤＱ３２−１，３２−２
から自己がスケジューリングしたプログラムモジュール
の番号を取り出し、そのプログラムモジュールの状態遷
移、すなわち実行中から実行終了への移行を知る。

【００３６】ここで、各ジョブ・プロセッサ内のＥＤＱ
選択回路の一例を図５に示す。このＥＤＱ選択回路はＥ
ＸＱ３１から取り出すスケジューラ２１−１またはスケ
ジューラ２１−２の識別子に従って実行が終了したプロ
グラムモジュールの番号を当該ＥＤＱ３２−１またはＥ
ＤＱ３２−２に書き込む。

【００３７】同図において、識別子レジスタ４１１，番
号レジスタ４１２は、それぞれＥＸＱ３１から取り出さ
れるスケジューラの識別子及びプログラムモジュールの
番号を格納するレジスタである。

【００３８】セレクタ４１３は、上記番号レジスタ４１
２からプログラムモジュールの番号をデータとして入力
し、識別子レジスタ４１１からスケジューラの識別子を
選択信号として入力する。そして、この選択信号がスケ
ジューラ２１−１の識別子であればＥＤＱ３２−１へ、
一方スケジューラ２１−２の識別子であればＥＤＱ３２
−２へ、上記入力されるプログラムモジュールの番号を
選択出力する。

【００３９】尚、番号レジスタ４１２に格納されるプロ
グラムモジュールの番号はプロセッサ４１４により読み
出され、プロセッサ４１４はこの番号を有するプログラ
ムモジュールを不図示のローカルメモリから読み出して
実行する。そして、プロセッサ４１４はこのプログラム
モジュールの実行を終了すると上記セレクタ４１３から
選択出力されているプログラムモジュール番号を当該Ｅ
ＤＱ（３２−１または３２−２）へ書き込む。

【００４０】このようにこの第１実施例においてはスケ
ジューラ→ＥＸＱ→ジョブ・プロセッサ→ＥＤＱのルー
プすなわちプログラムモジュールの実行環境が、図４中
においてそれぞれ実線と破線の矢印で示したように２組
存在することになる（但し、ＥＸＱ３１とジョブ・プロ
セッサ４１−１〜４１−４は共通）。従って、本実施例
では２組の順序記述について同時に並列してスケジュー
リング処理できる。また、上記ループの個数はスケジュ
ーラとＥＤＱの個数によって決定されるため（同一数と
なる）、スケジューラとＥＤＱの個数を増加することに
より同時に並列してスケジューリングできる順序記述の
数をさらに増加できる。

【００４１】このように第１実施例においては、それぞ
れ個別の順序記述に従ってプログラムモジュールのスケ
ジューリングを行う複数のスケジューラがシステム内の
全てのジョブ・プロセッサに実行すべきプログラムモジ
ュールを供給するので、ジョブ・プロセッサが休眠状態
となる頻度は減少する。したがって、ジョブ・プロセッ
サの稼働率は高まり、ジョブ・プロセッサは有効活用さ
れる。

【００４２】次に、図６は本発明の第２実施例である並
列処理装置のシステム構成図である。同図に示す２台の
スケジューラ１２１−１，１２１−２に対しては、上述
した第１実施例と同様にそれぞれ専用のＥＤＱ１３２−
１，１３２−２が設けられている。ここで、上述した第
１実施例との構成上の違いは、２つのＥＸＱ１３１−
１，１３１−２がそれぞれ上記スケジューラ１２１−
１，１２１−２専用に設けられていることである。

【００４３】これらＥＸＱ１３１−１，１３１−２，及
びＥＤＱ１３２−１，１３２−２は、いずれもＦＩＦＯ
メモリである。また、ＥＸＱ１３１−１，１３１−２に
は優先順位が割り当てられており、ＥＸＱ１３１−１の
方がＥＸＱ１３１−２よりも優先順位が高くなってい
る。

【００４４】セレクタ１５１は優先順位の高いＥＸＱ１
３１−１にプログラムモジュール番号が有る場合には、
ＥＸＱ１３１−２にプログラムモジュール番号が格納さ
れているいないにかかわらず、ＥＸＱ１３１−１に格納
されているプログラムモジュール番号の方を優先して対
応するスケジューラ（１２１−１）の識別子と共に選択
出力する。

【００４５】４台のジョブ・プロセッサ１４１−１〜１
４１−４は上述した第１実施例の４台のジョブ・プロセ
ッサと同一の構成となっており、上記セレクタ１５１か
ら出力されるプログラムモジュール番号と、これに対応
して書き込まれているスケジューラの識別子とを互いに
競合しながら取り込む。そして、この番号に対応するプ
ログラムモジュールを実行し、実行が終了するとこの番
号を取り込んでいた識別子を有するスケジューラ（１２
１−１または１２１−２）に対応するＥＤＱ（１２２−
１または１２２−２）に書き込む。

【００４６】各スケジューラ１２１−１，１２１−２
は、それぞれ専用のＥＤＱ１３２−１，１３２−２から
プログラムモジュール番号を取り出し、この番号を有す
るプログラムモジュールが実行中から実行終了の状態に
遷移したことを知る。そして、順序記述から次に実行可
能なプログラムモジュール（並列実行可能なプログラム
モジュール）を全て求め、これらのプログラムモジュー
ルの番号を、それぞれ対応するＥＸＱ１３１−１，１３
１−２に書き込む。

【００４７】ここで、この第２実施例の特徴部分である
優先順位の高いＥＸＱ１３１−１の方から優先的にプロ
グラムモジュール番号を取り出す回路を図７に示す。各
ＥＸＱ１３１−１，１３１−２はそれぞれエンプティフ
ラグ１３１ａ，１３２ａを備え、プログラムモジュール
番号を１個も格納していないときにはこのフラグを立て
る。これら各ＥＸＱ１３１−１，１３１−２のエンプテ
ィフラグ１３１ａ，１３２ａの出力は共に上記セレクタ
１５１に選択信号として入力される。

【００４８】また、このセレクタ１５１には、２つのＥ
ＸＱ１３１−１，１３１−２からそれぞれの待ち行列の
先頭の組データ（プログラムモジュール番号、スケジュ
ーラ識別子）がデータ入力される。

【００４９】セレクタ１５１は優先順位の高いＥＸＱ１
３１−１のエンプティフラグ１３１ａが立っているとき
以外は、常にＥＸＱ１３１−１から入力される組データ
（プログラムモジュール番号、スケジューラ識別子）の
方を優先順位の低いＥＸＱ１３１−２から入力される組
データ（プログラムモジュール番号、スケジューラ識別
子）よりも優先して出力する。そして、ＥＸＱ１３１−
１のエンプティフラグ１３１ａが立っておりかつＥＸＱ
１３１−２のエンプティフラグ１３１ｂが立っていない
ときにのみＥＸＱ１３１−２から入力される上記組みデ
ータを出力する。

【００５０】このように、第２実施例においても上述し
た第１実施例と同様にプログラムモジュールの実行環境
ともいうべきスケジューラ→ＥＸＱ→ジョブ・プロセッ
サ（共用）→ＥＤＱのループが二組存在する。従って、
上記第１実施例と同様に２つの順序記述に従ってプログ
ラムモジュールのスケジューリングが可能であり、これ
によりスケジューリングされたプログラムモジュールを
４台のジョブ・プロセッサ１４１−１〜１４１−４が並
列して処理できる。

【００５１】またこのスケジューリングにおいては上述
したようにＥＸＱ１３１−１の待ち行列にリスティング
されているプログラムモジュールの方が優先され、ＥＸ
Ｑ１３１−１にはスケジューラ１２１−１が自己に割り
当てられた順序記述に従ってプログラムモジュールのス
ケジューリングを行うことから、２つの順序記述の内ス
ケジューラ１２１−１に割り当てられた順序記述の方が
スケジューラ１２１−２に割り当てられた順序記述より
も優先的に処理されることになる。従って、第２実施例
においては２つの順序記述を優先順位を付けながら実行
することが可能である。

【００５２】尚、この第２実施例においても各ジョブ・
プロセッサ１４１−１〜１４１−４における実行の終了
したプログラムモジュールの番号を当該ＥＤＱ（１３２
−１または１３２−２）へ書き込む機能は上述した上記
第１実施例と同様に図５に示す回路により実現できる。

【００５３】

【発明の効果】請求項１記載の発明（第１の発明）にお
いては、１つの順序記述を実行するスケジューラ→実行
可能な待ち行列（共用）→プロセッサ（共用）→実行終
了待ち行列のループが複数組存在するので、複数の順序
記述が矛盾することなく複数のプロセッサによって実行
される。換言すれば、複数のプロセッサが複数の順序記
述に従ってスケジューリングされる処理単位を実行でき
る。従って、実行可能状態にある処理単位の個数の時間
的変動が小さくなり、各プロセッサが休眠状態となる頻
度が小さくなる。この結果、複数のプロセッサを従来よ
りも有効活用できるようになる。

【００５４】また、請求項２記載の発明（第２の発明）
においては、上記ループにおいて１つの順序記述毎に専
用の実行可能待ち行列が割り当てられる。そして、これ
らの実行可能待ち行列には優先順位が付与され、複数の
プロセッサは空き状態にない実行可能待ち行列の中で最
も優先順位の高い実行可能待ち行列から優先的に処理単
位を取り出してこれを実行する。したがって、上記第１
の発明の効果に加え、複数の順序記述を優先順位に基づ
きながら処理できる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図（その１）である。

【図２】本発明の原理ブロック図（その２）である。

【図３】本発明の原理ブロック図（その３）である。

【図４】本発明の第１実施例のシステム構成図である。

【図５】第１実施例のジョブ・プロセッサ内のＥＤＱ選
択回路の一構成例を示す図である。

【図６】本発明の第２実施例のシステム構成図である。

【図７】第２実施例における優先順位によるＥＸＱの選
択回路の一構成図である。

【図８】従来の並列処理方式を説明する図である。

【符号の説明】

１−１〜１−Ｎ，５−１〜５−Ｋプロセッサ２，７−１〜７−Ｌ実行可能待ち行列３−１〜３−Ｍ，６−１〜６−Ｌスケジューラ４−１〜４−Ｍ，８−１〜８−Ｌ実行終了待ち行列９選択手段

Claims

【特許請求の範囲】

【請求項１】複数の処理単位を内蔵している複数のプ
ロセッサ（１−１），（１−２），・・・（１−Ｎ）
と、実行可能な処理単位の待ち行列である実行可能待ち行列
（２）と、前記複数の処理単位の実行順序が記述された順序記述に
従って実行可能になった処理単位を前記実行可能待ち行
列（２）に入れる複数のスケジューラ（３−１），（３
−２），・・・（３−Ｍ）と、該各スケジューラ（３−１），（３−２），・・・（３
−Ｍ）それぞれに対し１対１に対応して設けられた実行
が終了した処理単位の待ち行列である複数の実行終了待
ち行列（４−１），（４−２），・・・（４−Ｍ）とを
備え、前記複数のスケジューラ（３−１），（３−２），・・
・（３−Ｍ）はそれぞれに割り当てられた個別の順序記
述に従って実行可能になった処理単位を順次前記実行可
能待ち行列（２）に入れ、前記複数のプロセッサ（１−
１），（１−２），・・・（１−Ｎ）は前記実行可能待
ち行列（２）から競合して実行可能状態にある処理単位
を取り出して実行し、実行終了後この処理単位をこれを
スケジューリングしたスケジューラ（３−ｉ；ｉ＝１，
２，・・・Ｍ）に対応する実行終了待ち行列（４−ｉ；
ｉ＝１，２，・・・Ｍ）に入れる、ことを特徴とする並列処理方式。
【請求項２】複数の処理単位を内蔵している複数のプ
ロセッサ（５−１），（５−２），・・・（５−Ｋ）
と、前記複数の処理単位の実行順序が記述された順序記述に
従って実行可能になった処理単位をスケジューリングす
るスケジューラ（６−１），（６−２），・・・（６−
Ｌ）と、上記各スケジューラ（６−１），（６−２），・・・
（６−Ｌ）それぞれに対し１対１に対応して設けられた
実行可能な処理単位の待ち行列である優先順位が付けら
れた複数の実行可能待ち行列（７−１），（７−２），
・・・（７−Ｌ）と、前記複数のスケジューラ（６−１），（６−２），・・
・（６−Ｌ）それぞれに対し１対１に対応して設けられ
た実行が終了した処理単位の待ち行列である複数の実行
終了待ち行列（８−１），（８−２），・・・（８−
Ｌ）とを備え、前記複数のスケジューラ（６−１），（６−２），・・
・（６−Ｌ）はそれぞれに割り当てられた個別の順序記
述に従って実行可能になった処理単位を対応する実行可
能待ち行列（７−１），（７−２），・・・（７−Ｌ）
に入れ、前記複数のプロセッサ（５−１），（５−
２），・・・（５−Ｋ）は現在空き状態となっていない
実行可能待ち行列（７−１），（７−２），・・・（７
−Ｌ）の中で最も優先順位の高い実行可能待ち行列（７
−ｊ；ｊ＝１，２，・・・Ｌ）から優先して実行可能な
処理単位を取り出して実行し、この処理単位の実行後こ
の処理単位をこれをスケジューリングしたスケジューラ
（６−ｊ；ｊ＝１，２，・・・Ｌ）に対応する実行終了
待ち行列（８−ｊ；ｊ＝１，２，・・・Ｌ）に入れる、ことを特徴とする並列処理方式。
【請求項３】各実行可能待ち行列（７−１），（７−
２），・・・（７−Ｌ）から空き状態にあるか否かを示
す情報を入力し、空き状態にない最も優先順位の高い実
行可能待ち行列（７−ｊ；ｊ＝１，２，・・・Ｌ）の先
頭にある処理単位を出力する選択手段（９）をさらに備
え、前記複数のプロセッサ（５−１），（５−２），・・・
（５−Ｋ）は該選択手段（９）を介し実行すべき処理単
位を取り出す、ことを特徴とする請求項２記載の並列処理方式。