JP2005276097A - 割り込み依頼プログラムおよびマイクロコンピュータ - Google Patents
割り込み依頼プログラムおよびマイクロコンピュータ Download PDFInfo
- Publication number
- JP2005276097A JP2005276097A JP2004092067A JP2004092067A JP2005276097A JP 2005276097 A JP2005276097 A JP 2005276097A JP 2004092067 A JP2004092067 A JP 2004092067A JP 2004092067 A JP2004092067 A JP 2004092067A JP 2005276097 A JP2005276097 A JP 2005276097A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- priority
- task
- task level
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Abstract
【解決手段】 出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定して出力する割り込みコントローラからの割り込み信号に対応した処理を実行するCPUが、OSの提供するプログラムを実行することで、タスクレベル処理の実行の要求を受けたことに基づいて、割り込みコントローラに当該タスクレベル処理に対応した割り込み信号を出力するよう要求する。
【選択図】 図11
Description
以下、本発明の第1実施形態について説明する。図1に、本実施形態に係るエンジンECU1の構成を示す。エンジンECU1は、エンジン2を制御するための装置である。エンジンECU1は、クランクセンサ23からエンジン2のクランクの角度が所定のクランク角になった旨のパルス信号の入力を受け、水温センサ31からエンジン冷却水3の温度の情報の入力を受け、またスロットルセンサ41からスロットル開度の情報の入力を受ける。そしてエンジンECU1は、これら入力を受けた情報に基づいて、エンジン2の点火タイミング、燃料噴射量、スロットル調整量等の演算を行い、この演算結果に基づいて、燃料の点火を行うイグナイタ21、燃料噴射を行うインジェクタ22、および電子スロットル4を制御する。
(第2実施形態)
次に、本発明の第2実施形態について説明する。本実施形態が第1実施形態と異なるのは、CPU15が、割り込みコントローラ14のIntLvlレジスタ149を書き換える処理を、現在実行中のタスクレベル処理の優先度を擬似的に特定の優先度に高めるために、実行することである。
(第3実施形態)
次に、本発明の第3実施形態について説明する。なお、以下では、本実施形態が第2実施形態と異なる部分についてのみ詳細に説明する。本実施形態は、現在実行中のタスクレベル処理の優先度を擬似的に特定の優先度に高めるためのインターフェースとして、OSEK−OSがリソース取得プログラム、リソース解放プログラムを提供する点は、第2実施形態と同じである。
(第4実施形態)
次に、本発明の第4実施形態について説明する。以下、本実施形態が第1実施形態と異なる部分についてのみ詳細に説明する。第1実施形態においては、同一の割り込み信号に複数種類のタスクレベル処理が割り当てられているが、本実施形態では、1つの割り込み信号にはただ1つタスクレベル処理が割り当てられており、かつ、1つの優先度にはただ1つのタスクレベル処理が割り当てられている。従って、CPU15において実行されるタスクレベル処理の総数と、タスクレベル処理用の割り込みレジスタの数とは等しくなる。
(他の実施形態)
なお、上記した各実施形態において、図10のステップ320のコンテキスト待避処理、図12のステップ550のコンテキスト復帰処理においては、CPU15のレジスタとRAM16との間のデータの移動のための読み出し、書き込み処理が行われているが、必ずしもこのようになっている必要はない。
11…外部入出力回路、12…マイクロコンピュータ、14…割り込みコントローラ、
15…CPU、16…RAM、17…ROM、21…イグナイタ、
22…インジェクタ、23…クランクセンサ、31…水温センサ、
41…スロットルセンサ、51…割り込みフラグ、52…割り込みマスクフラグ、
53…割り込み優先度、54…カウンタ、61〜66…矢印61、
140…第0割り込みレジスタ、141…第1割り込みレジスタ、
142…第2割り込みレジスタ、143…第3割り込みレジスタ、
144…第4割り込みレジスタ、145…第5割り込みレジスタ、
146…第6割り込みレジスタ、147…第7割り込みレジスタ、
148…禁止フラグレジスタ、149…IntLvlレジスタ、
150…旧IntLvlレジスタ、151…演算結果レジスタ、
152…演算結果レジスタ、161…スタック、162…Readyキュー、
163…制御用変数領域、171…割り込みベクタ、172…プログラム、
173…制御用定数。
Claims (9)
- 出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定して出力する多重割り込み手段、からの割り込み信号に対応した処理を実行する演算装置を、
タスクレベル処理の実行の要求を受けたことに基づいて、前記多重割り込み手段に当該タスクレベル処理に対応した割り込み信号を出力するよう要求する割り込み要求手段として機能させる割り込み依頼プログラム。 - 前記割り込み要求手段は、同一の割り込み信号に複数種類のタスクレベル処理を割り当てていることを特徴とする請求項1に記載の割り込み依頼プログラム。
- 前記演算装置を、前記多重割り込み手段からの割り込み信号に対応した処理を実行する割り込み対応手段として機能させ、
前記割り込み要求手段は、タスクレベル処理の実行の要求を受けたことに基づいて、このタスクレベル処理とこのタスクレベル処理の優先度とが対応づけられた実行待ちタスク情報を記憶媒体に記憶させ、このタスクレベル処理の優先度に対応した割り込み信号を出力するよう要求し、
前記割り込み対応手段は、前記記憶媒体に記憶された実行待ちタスク情報のうち、前記多重割り込み手段からの割り込み信号の優先度に対応したタスクレベル処理の中で、最も古く記憶されたタスクレベル処理を実行することを特徴とする請求項2に記載の割り込み依頼プログラム。 - 前記演算装置を、この演算装置によるタスクレベル処理の実行が完了するとき、処理完了通知を前記多重割り込み手段に対して行う終了処理手段として機能させ、
前記多重割り込み手段は、前記演算装置から前記処理完了通知を受けることに基づいて、出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定して出力することを特徴とする請求項1ないし3に記載の割り込み依頼プログラム。 - 前記演算装置を、この演算装置によるタスクレベル処理の実行が完了するとき、このタスクレベル処理と同じ優先度のタスクレベル処理が前記実行待ちタスク情報として前記記憶媒体に記憶されている場合、続いて当該記憶されているタスクレベル処理の1つを続いて実行し、そうでない場合、処理完了通知を前記多重割り込み手段に対して行う終了処理手段として機能させ、
前記多重割り込み手段は、前記演算装置から前記処理完了通知を受けることに基づいて、出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定して出力することを特徴とする請求項2または3に記載の割り込み依頼プログラム。 - 前記多重割り込み手段は、直前に出力した割り込み信号の優先度を記憶するための現在優先度記憶媒体を有し、出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定し、この特定したものの優先度がこの現在優先度記憶媒体に記憶された優先度より高ければそれを出力するようになっており、
前記演算装置を、現在実行中のタスクレベル処理の優先度を擬似的に高めるため、前記多重割り込み手段の前記現在優先度記憶媒体が記憶する優先度をより高い優先度に書き換える現在優先度書き換え手段として機能させることを特徴とする請求項1ないし5のいずれか1つに記載の割り込み依頼プログラム。 - 前記多重割り込み手段は、直前に出力した割り込み信号の優先度を記憶するための現在優先度記憶媒体を有し、更に割り込み信号とその割り込み信号の優先度とを対応づける情報を記憶するための割り込み優先度記憶媒体を有し、出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定し、この特定したものの優先度がこの現在優先度記憶媒体に記憶された優先度より高ければそれを出力するようになっており、
前記演算装置を、現在実行中のタスクレベル処理の優先度を擬似的に特定の優先度に高めるため、前記多重割り込み手段の前記割り込み優先度記憶媒体が記憶する情報のうち、前記特定の優先度以上の優先度を有する情報を、現在実行中のタスクレベル処理の優先度以下の優先度に書き換える割り込み優先度書き換え手段として機能させることを特徴とする請求項1ないし5のいずれか1つに記載の割り込み依頼プログラム。 - 前記割り込み要求手段は、1つの割り込み信号には1種類のタスクレベル処理を割り当てており、
前記多重割り込み手段は、各割り込み信号毎の計数データを記憶する計数記憶媒体を有し、ある種類のタスクレベル処理に対応した割り込み信号の出力要求を受けると、その割り込み信号についての計数データの値を1段階増加させ、またある割り込み信号を演算装置に出力した後の規定のタイミングで、その割り込み信号についての計数データの値を1段階減少させることを特徴とする請求項1に記載の割り込み依頼プログラム。 - 出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定して出力する多重割り込み手段、からの割り込み信号に対応した処理を実行する割り込み対応手段と、
タスクレベル処理の実行の要求を受けたことに基づいて、前記多重割り込み手段に当該タスクレベル処理に対応した割り込み信号を出力するよう要求する割り込み要求手段と、を備えたマイクロコンピュータ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092067A JP4241462B2 (ja) | 2004-03-26 | 2004-03-26 | 制御ユニットおよびマイクロコンピュータ |
DE102005013913A DE102005013913A1 (de) | 2004-03-26 | 2005-03-24 | Unterbrechungsanforderungsprogramm und Mikrocomputer |
US11/089,309 US7269678B2 (en) | 2004-03-26 | 2005-03-25 | Interrupt request program and microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092067A JP4241462B2 (ja) | 2004-03-26 | 2004-03-26 | 制御ユニットおよびマイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005276097A true JP2005276097A (ja) | 2005-10-06 |
JP4241462B2 JP4241462B2 (ja) | 2009-03-18 |
Family
ID=34991490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092067A Expired - Fee Related JP4241462B2 (ja) | 2004-03-26 | 2004-03-26 | 制御ユニットおよびマイクロコンピュータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7269678B2 (ja) |
JP (1) | JP4241462B2 (ja) |
DE (1) | DE102005013913A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008243032A (ja) * | 2007-03-28 | 2008-10-09 | Nomura Research Institute Ltd | ジョブの実行順序制御装置、方法及びプログラム |
JP2009147102A (ja) * | 2007-12-14 | 2009-07-02 | Tecdia Kk | 光通信用デバイスの制御方式及び光通信用デバイスの制御方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7260663B2 (en) * | 2005-04-07 | 2007-08-21 | International Business Machines Corporation | System and method for presenting interrupts |
US7925815B1 (en) * | 2006-06-29 | 2011-04-12 | David Dunn | Modifications to increase computer system security |
US20080189487A1 (en) * | 2007-02-06 | 2008-08-07 | Arm Limited | Control of cache transactions |
US8316158B1 (en) * | 2007-03-12 | 2012-11-20 | Cypress Semiconductor Corporation | Configuration of programmable device using a DMA controller |
JP4624448B2 (ja) * | 2008-07-30 | 2011-02-02 | 株式会社オートネットワーク技術研究所 | 制御装置、制御システム及びコンピュータプログラム |
US9454737B2 (en) * | 2008-08-29 | 2016-09-27 | International Business Machines Corporation | Solution that leverages an instant messaging system to manage ad hoc business process workflows |
DE102008062692B4 (de) * | 2008-12-17 | 2013-11-14 | Texas Instruments Deutschland Gmbh | Eingebettetes Mikrocontrollersystem und Verfahren zur Konfiguration eines eingebetteten Mikrocontrollersystems mit gesteuertem Schaltmodus |
US8484648B2 (en) | 2009-10-19 | 2013-07-09 | International Business Machines Corporation | Hardware multi-threading co-scheduling for parallel processing systems |
US8560750B2 (en) | 2011-05-25 | 2013-10-15 | Lsi Corporation | Systems and methods for advanced interrupt scheduling and priority processing in a storage system environment |
JP5590069B2 (ja) * | 2012-04-27 | 2014-09-17 | 株式会社デンソー | マイクロコンピュータ |
US10248463B2 (en) * | 2015-02-13 | 2019-04-02 | Honeywell International Inc. | Apparatus and method for managing a plurality of threads in an operating system |
JP6771272B2 (ja) * | 2015-07-01 | 2020-10-21 | 日立オートモティブシステムズ株式会社 | 車載電子制御装置及びスタック使用方法 |
US10069949B2 (en) | 2016-10-14 | 2018-09-04 | Honeywell International Inc. | System and method for enabling detection of messages having previously transited network devices in support of loop detection |
US10810086B2 (en) | 2017-10-19 | 2020-10-20 | Honeywell International Inc. | System and method for emulation of enhanced application module redundancy (EAM-R) |
US10783026B2 (en) | 2018-02-15 | 2020-09-22 | Honeywell International Inc. | Apparatus and method for detecting network problems on redundant token bus control network using traffic sensor |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4001783A (en) * | 1975-03-26 | 1977-01-04 | Honeywell Information Systems, Inc. | Priority interrupt mechanism |
US5613128A (en) * | 1990-12-21 | 1997-03-18 | Intel Corporation | Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller |
JPH0588916A (ja) | 1991-09-30 | 1993-04-09 | Ricoh Co Ltd | 割込制御装置 |
JPH06202887A (ja) | 1992-12-28 | 1994-07-22 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ |
JPH06309179A (ja) | 1993-04-20 | 1994-11-04 | Oki Electric Ind Co Ltd | 割り込み制御装置 |
US6418496B2 (en) * | 1997-12-10 | 2002-07-09 | Intel Corporation | System and apparatus including lowest priority logic to select a processor to receive an interrupt message |
US6298410B1 (en) * | 1997-12-31 | 2001-10-02 | Intel Corporation | Apparatus and method for initiating hardware priority management by software controlled register access |
JP3600095B2 (ja) * | 1999-12-07 | 2004-12-08 | 松下電器産業株式会社 | 割り込み管理装置及び割り込み管理方法 |
US6983339B1 (en) * | 2000-09-29 | 2006-01-03 | Intel Corporation | Method and apparatus for processing interrupts of a bus |
JP2004234643A (ja) | 2003-01-07 | 2004-08-19 | Matsushita Electric Ind Co Ltd | プロセススケジューリング装置、プロセススケジューリング方法、プロセススケジューリングのためのプログラム、及びプロセススケジューリングのためのプログラムを記録した記録媒体 |
-
2004
- 2004-03-26 JP JP2004092067A patent/JP4241462B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-24 DE DE102005013913A patent/DE102005013913A1/de not_active Withdrawn
- 2005-03-25 US US11/089,309 patent/US7269678B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008243032A (ja) * | 2007-03-28 | 2008-10-09 | Nomura Research Institute Ltd | ジョブの実行順序制御装置、方法及びプログラム |
JP4685053B2 (ja) * | 2007-03-28 | 2011-05-18 | 株式会社野村総合研究所 | ジョブの実行順序制御装置、方法及びプログラム |
JP2009147102A (ja) * | 2007-12-14 | 2009-07-02 | Tecdia Kk | 光通信用デバイスの制御方式及び光通信用デバイスの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050216635A1 (en) | 2005-09-29 |
DE102005013913A1 (de) | 2005-11-10 |
US7269678B2 (en) | 2007-09-11 |
JP4241462B2 (ja) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4241462B2 (ja) | 制御ユニットおよびマイクロコンピュータ | |
US5469571A (en) | Operating system architecture using multiple priority light weight kernel task based interrupt handling | |
US6675191B1 (en) | Method of starting execution of threads simultaneously at a plurality of processors and device therefor | |
US7412590B2 (en) | Information processing apparatus and context switching method | |
US7793296B2 (en) | System and method for scheduling a multi-threaded processor | |
EP1685486B1 (en) | Interrupt handling in an embedded multi-threaded processor to avoid priority inversion and maintain real-time operation | |
US6820155B1 (en) | Interruption managing device and interruption managing method | |
US20100199283A1 (en) | Data processing unit | |
US20090100200A1 (en) | Channel-less multithreaded DMA controller | |
US20060112394A1 (en) | Computer system | |
KR970016979A (ko) | 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법 | |
WO2009153620A1 (en) | A system, method and computer program product for scheduling a processing entity task | |
US20040098722A1 (en) | System, method, and computer program product for operating-system task management | |
US20120226842A1 (en) | Enhanced prioritising and unifying interrupt controller | |
JP4206653B2 (ja) | タスクスケジューリングシステムおよび方法、プログラム | |
JP2003515805A (ja) | プロセッサシステム | |
US7930523B2 (en) | Inter-CPU data transfer device | |
US20050050541A1 (en) | Method of and apparatus for task control, and computer product | |
CA2769899C (en) | Enhanced prioritising and unifying interrupt controller | |
US20050066093A1 (en) | Real-time processor system and control method | |
JP7263746B2 (ja) | 情報処理装置 | |
JP2002073354A (ja) | タスク制御装置とタスク制御方法 | |
CN101751293B (zh) | 程序的线程群组管理方法 | |
JP2020135214A (ja) | タスク管理装置 | |
JP2020086807A (ja) | 車両制御装置およびプログラム実行方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4241462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |