JPH06303223A - Data transmission device - Google Patents

Data transmission device

Info

Publication number
JPH06303223A
JPH06303223A JP5112263A JP11226393A JPH06303223A JP H06303223 A JPH06303223 A JP H06303223A JP 5112263 A JP5112263 A JP 5112263A JP 11226393 A JP11226393 A JP 11226393A JP H06303223 A JPH06303223 A JP H06303223A
Authority
JP
Japan
Prior art keywords
subscriber line
circuit
data transmission
transmission
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5112263A
Other languages
Japanese (ja)
Other versions
JP3140253B2 (en
Inventor
Hirotaka Hara
博隆 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05112263A priority Critical patent/JP3140253B2/en
Publication of JPH06303223A publication Critical patent/JPH06303223A/en
Application granted granted Critical
Publication of JP3140253B2 publication Critical patent/JP3140253B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

PURPOSE:To reduce the average power consumption of LSI for subscriber line data transmission (TLSI) and to reduce the power consumption of ISDN including LSI for subscriber line data transmission. CONSTITUTION:In LSI for subscriber line data transmission, which is included in the subscriber line device of ISDN, a line state monitor circuit TED judges the error rate of received data and monitors the transmission quality of a subscriber line LINE. When transmission quality is satisfactory and the output signal, namely, a mode control signal LPM is a high level, the output amplitude of a transmission circuit TDRV is reduced, the operation of one unit A/D conversion circuit in differential type A/D conversion circuits A/D is stopped and the operation of a boosting circuit HVCG is stopped. The number of the dynamic steps of a digital signal processing unit DSP is reduced or the frequency of a clock signal CP outputted from a phase locked loop circuit PLL is lowered and LSI for subscriber line data transmission is selectively set to be a low consumption power mode in accordance with the transmission quality of the subscriber line.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、データ伝送装置に関
し、例えば、ISDN(サービス統合ディジタル網)の
加入者線データ伝送用LSI(大規模集積回路装置)に
利用して特に有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission device, for example, a technique which is particularly effective when used for an LSI (Large Scale Integrated Circuit) for subscriber line data transmission of ISDN (Integrated Service Digital Network). Is.

【0002】[0002]

【従来の技術】音声やデータ及び画像情報等をディジタ
ル形式に統合して伝達するISDNがある。また、この
ようなISDN等において、交換局と電話回線を介して
交換局に結合される端末装置との間を結合するための加
入者線装置があり、このような加入者線装置に含まれる
加入者線データ伝送用LSIがある。
2. Description of the Related Art There is an ISDN for transmitting voice, data, image information, etc. by integrating them in a digital format. Further, in such ISDN and the like, there is a subscriber line device for coupling between a switching center and a terminal device coupled to the switching center via a telephone line, and is included in such a subscriber line device. There is a subscriber line data transmission LSI.

【0003】ISDNの加入者線装置に含まれる加入者
線データ伝送用LSIについては、例えば、1990年
5月、米国モトローラ(Motorola)社発行の
『モトローラ セミコンダクタ テクニカル データ
(Motorola Semiconductor T
echnical Data)アドバンス インフォメ
ーション ISDN U−インタフェース トランシー
バ(Advance Information ISD
N U−Interface Transceive
r)MC145472』等に記載されている。
Regarding the subscriber line data transmission LSI included in the ISDN subscriber line device, for example, in May 1990, "Motorola Semiconductor Technical Data (Motorola Semiconductor Technical Data)" issued by Motorola, Inc. in the United States was published.
technical Data) Advanced Information ISDN U-Interface Transceiver (Advance Information ISD)
N U-Interface Transceive
r) MC145472 ”and the like.

【0004】[0004]

【発明が解決しようとする課題】本願発明者等は、この
発明に先立って、ISDNの加入者線装置に使用する図
6のような加入者線データ伝送用LSIを開発した。同
図において、加入者線データ伝送用LSIは、ストアド
プログラム方式のディジタル信号処理ユニットDSP
と、外部クロック信号CKをもとにクロック信号CPを
形成してディジタル信号処理ユニットDSPに供給する
フェーズロックドループ回路PLLと、送信ディジタル
信号をアナログ信号に変換してハイブリッド回路HYB
から加入者線LINEに出力する送信回路TDRVと、
加入者線LINEからハイブリッド回路HYBを介して
入力される受信アナログ信号をディジタル信号に変換す
るA(アナログ)/D(ディジタル)変換回路A/D
と、電源電圧VCCをもとに比較的高い正電位の内部電
圧VCHを形成して送信回路TDRV及びA/D変換回
路A/D等のアナログ回路に供給する昇圧回路VCHG
とを備える。加入者線データ伝送用LSIは、その一方
において、ハイブリッド回路HYBを介して加入者線L
INEに結合される。また、その他方において、回線状
態監視回路TEDに結合され、さらに端末装置TERM
又は交換局EXに結合される。
Prior to the present invention, the inventors of the present application developed a subscriber line data transmission LSI for use in an ISDN subscriber line device as shown in FIG. In the figure, the subscriber line data transmission LSI is a stored program type digital signal processing unit DSP.
, A phase locked loop circuit PLL which forms a clock signal CP based on the external clock signal CK and supplies it to the digital signal processing unit DSP, and a hybrid circuit HYB which converts a transmission digital signal into an analog signal.
From the transmission circuit TDRV to the subscriber line LINE from
A (analog) / D (digital) conversion circuit A / D for converting a received analog signal input from the subscriber line LINE via the hybrid circuit HYB into a digital signal
And a booster circuit VCHG that forms a relatively high positive potential internal voltage VCH based on the power supply voltage VCC and supplies it to analog circuits such as the transmission circuit TDRV and the A / D conversion circuit A / D.
With. One of the subscriber line data transmission LSIs has a subscriber line L via a hybrid circuit HYB.
Bound to INE. On the other hand, it is connected to the line state monitoring circuit TD, and the terminal device TERM
Alternatively, it is coupled to the exchange EX.

【0005】周知のように、電話網における加入者線L
INEは、その延長距離として0Km(キロメートル)
〜5.5Kmが想定され、加入者線データ伝送用LSI
の各部は、このような加入者線LINEの条件変化に9
9%以上対応しうるべく設計される。つまり、加入者線
データ伝送用LSIの各部は、加入者線LINEの最悪
条件すなわち5.5Kmの延長距離を前提に設計され、
例えば送信回路TDRVでは、その出力振幅が充分に大
きくとられ、A/D変換回路A/Dでは、そのディジタ
ル出力信号のビット数を充分に大きくとって分解能が高
められ、ディジタル信号処理ユニットDSPでは、トラ
ンスバーサルフィルタの後方タップ演算やフェーズロッ
クドループ回路の微調整等のための処理が追加されてそ
のダイナミックステップ数が充分に多くされるなどの工
夫がなされる。
As is well known, the subscriber line L in the telephone network is
INE has an extension distance of 0 km (km).
~ 5.5km is assumed, subscriber line data transmission LSI
The various parts of 9 are responsible for changing the conditions of the subscriber line LINE.
It is designed to be compatible with 9% or more. That is, each part of the subscriber line data transmission LSI is designed under the worst condition of the subscriber line LINE, that is, the extension distance of 5.5 km.
For example, in the transmission circuit TDRV, the output amplitude is sufficiently large, in the A / D conversion circuit A / D, the number of bits of the digital output signal is sufficiently large to improve the resolution, and in the digital signal processing unit DSP. The device is devised such that the number of dynamic steps is sufficiently increased by adding processes for the backward tap calculation of the transversal filter and the fine adjustment of the phase-locked loop circuit.

【0006】一方、ISDNを構成する電話網では、加
入者線データ伝送用LSIの動作電源が加入者線LIN
Eを介して交換局EXから供給されるため、加入者線デ
ータ伝送用LSIの設計仕様には許容しうる消費電力の
最大値が規定される。上記のように、加入者線データ伝
送用LSIの各部が加入者線LINEの最悪条件を前提
に設計されることで、逆に加入者線LINEが比較的短
い場合にはいわゆるオーバースペックとなり、必要以上
の電力が消費される。この結果、交換局の供給電力量が
増大し、ISDNとしての低消費電力化が阻害される。
On the other hand, in the telephone network forming the ISDN, the operating power source of the subscriber line data transmission LSI is the subscriber line LIN.
Since it is supplied from the exchange EX through E, the maximum allowable power consumption is specified in the design specifications of the subscriber line data transmission LSI. As described above, since each part of the subscriber line data transmission LSI is designed on the assumption of the worst condition of the subscriber line LINE, conversely, when the subscriber line LINE is relatively short, so-called over-spec is required. The above power is consumed. As a result, the amount of power supplied to the exchange is increased, which hinders the reduction of power consumption as ISDN.

【0007】この発明の目的は、加入者線データ伝送用
LSI等の平均的な消費電力を低減し、ISDN等の低
消費電力化を推進することにある。
An object of the present invention is to reduce the average power consumption of a subscriber line data transmission LSI or the like, and promote low power consumption of ISDN or the like.

【0008】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、ISDNの加入者線装置に含
まれる加入者線データ伝送用LSI等において、受信デ
ータの誤り率をもとに加入者線の伝送品質を監視し、伝
送品質が良好な場合には、例えば送信回路の出力振幅を
小さくし、差動型A/D変換回路の一方の単位A/D変
換回路の動作を停止し、昇圧回路の動作を停止し、ディ
ジタル信号処理ユニットのダイナミックステップ数を少
なくし、フェーズロックドループ回路により形成される
クロック信号の周波数を低くして加入者線データ伝送用
LSIを選択的に低消費電力モードとする。
The outline of the representative one of the inventions disclosed in the present application will be briefly described as follows. That is, in the subscriber line data transmission LSI included in the ISDN subscriber line device, the transmission quality of the subscriber line is monitored based on the error rate of the received data, and if the transmission quality is good, for example, The output amplitude of the transmission circuit is reduced, the operation of one unit A / D conversion circuit of the differential A / D conversion circuit is stopped, the operation of the booster circuit is stopped, and the number of dynamic steps of the digital signal processing unit is reduced. Then, the frequency of the clock signal formed by the phase locked loop circuit is lowered to selectively set the subscriber line data transmission LSI to the low power consumption mode.

【0010】[0010]

【作用】上記手段によれば、例えば加入者線の延長距離
が比較的短い状態でのオーバースペックを防止して、各
部の消費電力を選択的に小さくすることができるため、
加入者線データ伝送用LSIの平均的な消費電力を低減
し、加入者線データ伝送用LSIを含むISDN等の低
消費電力化を推進することができる。
According to the above means, for example, over-spec can be prevented when the extension distance of the subscriber line is relatively short, and the power consumption of each part can be selectively reduced.
The average power consumption of the subscriber line data transmission LSI can be reduced, and the low power consumption of ISDN including the subscriber line data transmission LSI can be promoted.

【0011】[0011]

【実施例】図1には、この発明が適用された加入者線デ
ータ伝送用LSI(TLSI)の一実施例のブロック図
が示されている。同図をもとに、まずこの実施例の加入
者線データ伝送用LSIの構成及び動作の概要について
説明する。なお、この実施例の加入者線データ伝送用L
SIは、ISDNの加入者線装置に含まれるものであっ
て、図1には、加入者線データ伝送用LSIが含まれる
加入者線装置の他の一部が併記されている。加入者線デ
ータ伝送用LSIの各ブロックを構成する回路素子は、
特に制限されないが、公知の半導体集積回路の製造技術
により、単結晶シリコンのような1個の半導体基板上に
形成される。
1 is a block diagram of an embodiment of a subscriber line data transmission LSI (TLSI) to which the present invention is applied. An outline of the configuration and operation of the subscriber line data transmission LSI of this embodiment will be described with reference to FIG. In addition, L for subscriber line data transmission of this embodiment is used.
SI is included in the subscriber line device of ISDN, and FIG. 1 also shows another part of the subscriber line device including the subscriber line data transmission LSI. The circuit elements forming each block of the subscriber line data transmission LSI are
Although not particularly limited, it is formed on one semiconductor substrate such as single crystal silicon by a known semiconductor integrated circuit manufacturing technique.

【0012】図1において、加入者線データ伝送用LS
Iは、ストアドプログラム方式のディジタル信号処理ユ
ニットDSPをその基本構成要素とする。ディジタル信
号処理ユニットDSPには、フェーズロックドループ回
路PLLから所定のクロック信号CPが供給され、ディ
ジタル信号処理ユニットDSPは、このクロック信号C
Pに従って同期動作する。また、ディジタル信号処理ユ
ニットDSPは、図示されないリードオンリーメモリを
含み、このリードオンリーメモリに格納された制御プロ
グラムに従ってステップ動作する。これにより、ディジ
タル信号処理ユニットDSPは、通信制御処理や受信デ
ータに対するフィルタ演算処理等を行うとともに、加入
者線データ伝送用LSIの各部を統轄する。
In FIG. 1, an LS for subscriber line data transmission
I has a stored program type digital signal processing unit DSP as its basic component. A predetermined clock signal CP is supplied from the phase locked loop circuit PLL to the digital signal processing unit DSP, and the digital signal processing unit DSP receives the clock signal C.
It operates synchronously according to P. The digital signal processing unit DSP also includes a read-only memory (not shown), and operates in steps according to a control program stored in the read-only memory. As a result, the digital signal processing unit DSP performs communication control processing, filter arithmetic processing on received data, and the like, and also controls each part of the subscriber line data transmission LSI.

【0013】フェーズロックドループ回路PLLは、加
入者線装置の図示されないクロック発生回路から供給さ
れる外部クロック信号CKをもとに、この外部クロック
信号に位相同期されかつその数倍の周波数を有するクロ
ック信号CPを形成して、ディジタル信号処理ユニット
DSPに供給する。
The phase-locked loop circuit PLL is based on an external clock signal CK supplied from a clock generation circuit (not shown) of the subscriber line device, and is clocked in phase with this external clock signal and having a frequency several times higher than that of the external clock signal CK. The signal CP is formed and supplied to the digital signal processing unit DSP.

【0014】ディジタル信号処理ユニットDSPは、そ
の一方において、送信回路TDRV及びA/D変換回路
A/Dに結合される。また、その他方において、図示さ
れないインタフェース回路を介して回線状態監視回路T
EDに結合されるとともに、端末装置TERMあるいは
交換局EXに結合される。送信回路TDRV及びA/D
変換回路A/Dは、ハイブリッド回路HYBを介して加
入者線LINEに結合される。言うまでもなく、加入者
線データ伝送用LSIを含む加入者線装置は、加入者線
LINEの端末装置側及び交換局側の双方に設けられる
ものであって、ディジタル信号処理ユニットDSPの他
方は、加入者線装置が端末装置側に設けられるとき端末
装置TERMに結合され、交換局側に設けられるとき交
換局EXに結合される。A/D変換回路A/Dを含む加
入者線データ伝送用LSIのアナログ回路には、昇圧回
路VCHGから所定の内部電圧VCHが供給され、昇圧
回路VCHGには、加入者線装置の図示されない電源回
路から所定の電源電圧VCCが供給される。なお、電源
電圧VCCは、特に制限されないが、+3Vのような比
較的絶対値の小さな正の電源電圧とされる。
The digital signal processing unit DSP is, on the one hand, coupled to the transmission circuit TDRV and the A / D conversion circuit A / D. In the other side, the line state monitoring circuit T is connected via an interface circuit (not shown).
In addition to being coupled to the ED, it is coupled to the terminal device TERM or the exchange EX. Transmission circuit TDRV and A / D
The conversion circuit A / D is coupled to the subscriber line LINE via the hybrid circuit HYB. Needless to say, the subscriber line device including the subscriber line data transmission LSI is provided on both the terminal device side and the switching center side of the subscriber line LINE, and the other of the digital signal processing units DSP is a subscriber. When the trunk line equipment is installed on the terminal equipment side, it is connected to the terminal equipment TERM, and when it is installed on the exchange office side, it is connected to the exchange office EX. A predetermined internal voltage VCH is supplied from the booster circuit VCHG to the analog circuit of the subscriber line data transmission LSI including the A / D conversion circuit A / D, and the booster circuit VCHG supplies a power supply (not shown) of the subscriber line device. A predetermined power supply voltage VCC is supplied from the circuit. Although the power supply voltage VCC is not particularly limited, it is a positive power supply voltage having a relatively small absolute value such as + 3V.

【0015】送信回路TDRVは、後述するように、い
わゆる電荷再配分型のD(ディジタル)/A(アナロ
グ)変換回路D/Aと回線駆動用の増幅回路とを含み、
ディジタル信号処理ユニットDSPから伝達される送信
ディジタル信号を電話回線の伝達特性に応じた所定のア
ナログ信号に変換した後、ハイブリッド回路HYBを介
して加入者線LINEに出力する。
As will be described later, the transmission circuit TDRV includes a so-called charge redistribution type D (digital) / A (analog) conversion circuit D / A and an amplifier circuit for driving a line,
The transmission digital signal transmitted from the digital signal processing unit DSP is converted into a predetermined analog signal according to the transmission characteristic of the telephone line, and then output to the subscriber line LINE via the hybrid circuit HYB.

【0016】A/D変換回路A/Dは、後述するよう
に、いわゆる差動型A/D変換回路からなり、一対の単
位A/D変換回路ADC1及びADC2と、これらの単
位A/D変換回路の出力信号を受ける減算回路SUBと
を含む。このうち、単位A/D変換回路ADC1及びA
DC2は、加入者線LINEからハイブリッド回路HY
Bを介して入力される非反転及び反転受信アナログ信号
をディジタル信号にそれぞれ変換し、減算回路SUB
は、これらの単位A/D変換回路の出力信号の差分をと
って受信ディジタル信号を形成する。
As will be described later, the A / D conversion circuit A / D is composed of a so-called differential A / D conversion circuit, and has a pair of unit A / D conversion circuits ADC1 and ADC2 and these unit A / D conversion circuits. And a subtraction circuit SUB for receiving the output signal of the circuit. Of these, the unit A / D conversion circuits ADC1 and A
DC2 is from the subscriber line LINE to the hybrid circuit HY
The non-inverted and inverted reception analog signals input via B are respectively converted into digital signals, and the subtraction circuit SUB
Forms a received digital signal by taking the difference between the output signals of these unit A / D conversion circuits.

【0017】昇圧回路VCHGは、電源電圧VCCをも
とに、+5Vのような比較的大きな絶対値を有する正電
位の内部電圧VCHを形成し、A/D変換回路A/Dを
含む加入者線データ伝送用LSIのアナログ回路に供給
する。つまり、この実施例の加入者線データ伝送用LS
Iは、+3Vのような比較的絶対値の小さな電源電圧V
CCを動作電源とするにもかかわらず、A/D変換回路
A/Dに代表されるそのアナログ回路は+5Vのような
比較的大きな絶対値の内部電圧VCHを動作電源とする
ものとされ、これによってその変換精度が高められる。
The booster circuit VCHG forms a positive potential internal voltage VCH having a relatively large absolute value such as + 5V based on the power supply voltage VCC, and includes a subscriber line including an A / D conversion circuit A / D. It is supplied to the analog circuit of the data transmission LSI. That is, the subscriber line data transmission LS of this embodiment
I is a power supply voltage V having a relatively small absolute value such as + 3V
Despite using CC as an operating power source, the analog circuit represented by the A / D conversion circuit A / D is supposed to use an internal voltage VCH having a relatively large absolute value such as + 5V as an operating power source. As a result, the conversion accuracy is improved.

【0018】一方、回線状態監視回路TEDは、いわゆ
るCRC(サイクリック・リダンダンシー・チェック)
方式を採り、A/D変換回路A/Dからディジタル信号
処理ユニットDSPを介して得られる受信ディジタル信
号の伝送誤りを識別する。また、その結果つまり伝送誤
り率をもとに加入者線LINEの伝送品質を判定し、こ
の伝送誤り率が所定値以下であることを条件に、言い換
えるならば例えばその延長距離が短いために加入者線L
INEの伝送特性が良好な状態にあることを条件に、そ
の出力信号つまりモード制御信号LPMを選択的にハイ
レベルとする。モード制御信号LPMは、加入者線デー
タ伝送用LSIの送信回路TDRV,A/D変換回路A
/D,昇圧回路VCHG,ディジタル信号処理ユニット
DSP及びフェーズロックドループ回路PLLに共通に
供給される。後述するように、このモード制御信号LP
Mがハイレベルとされるとき、加入者線データ伝送用L
SIの各部は選択的に低消費電力モードとされる。
On the other hand, the line status monitoring circuit TED is a so-called CRC (Cyclic Redundancy Check).
By adopting the method, the transmission error of the received digital signal obtained from the A / D conversion circuit A / D via the digital signal processing unit DSP is identified. Further, the transmission quality of the subscriber line LINE is determined based on the result, that is, the transmission error rate, and if the transmission error rate is below a predetermined value, in other words, the extension distance is short, for example Party line L
The output signal, that is, the mode control signal LPM, is selectively set to the high level on the condition that the transmission characteristics of the INE are in a good state. The mode control signal LPM is transmitted to the transmission line TDRV and A / D conversion circuit A of the subscriber line data transmission LSI.
/ D, the booster circuit VCHG, the digital signal processing unit DSP, and the phase-locked loop circuit PLL. As will be described later, this mode control signal LP
When M is set to high level, L for subscriber line data transmission
Each part of SI is selectively set to a low power consumption mode.

【0019】図2には、図1の加入者線データ伝送用L
SIのモード切り換えを説明するための一実施例の概念
図が示されている。また、図3及び図4には、図1の加
入者線データ伝送用LSIに含まれる送信回路TDRV
及びA/D変換回路A/Dの一実施例の部分的な回路図
及びブロック図がそれぞれ示され、図5には、図1の加
入者線データ伝送用LSIに含まれるディジタル信号処
理ユニットDSPの一実施例のプログラム構成図及び処
理フロー図が示されている。これらの図をもとに、この
実施例の加入者線データ伝送用LSIの各部及びソフト
ウエアの構成とモード切り換えならびにその特徴につい
て説明する。
FIG. 2 shows L for subscriber line data transmission of FIG.
The conceptual diagram of one Example for demonstrating the mode switching of SI is shown. Further, FIGS. 3 and 4 show a transmitting circuit TDRV included in the subscriber line data transmission LSI of FIG.
1 and a partial circuit diagram and a block diagram of an embodiment of the A / D conversion circuit A / D, respectively. FIG. 5 shows a digital signal processing unit DSP included in the subscriber line data transmission LSI of FIG. A program configuration diagram and a process flow diagram of one embodiment are shown. Based on these figures, the configuration and mode switching of each part and software of the subscriber line data transmission LSI of this embodiment, and the features thereof will be described.

【0020】前述のように、この実施例の加入者線デー
タ伝送用LSIを含む加入者線装置は、CRCチェック
により受信データの誤り率を判定して加入者線LINE
の伝送品質を識別する回線状態監視回路TEDを備え、
この回線状態監視回路TEDの出力信号つまりモード制
御信号LPMは、加入者線データ伝送用LSIを構成す
る送信回路TDRV,A/D変換回路A/D,昇圧回路
VCHG,ディジタル信号処理ユニットDSP及びフェ
ーズロックドループ回路PLLに供給される。また、モ
ード制御信号LPMは、特に制限されないが、図2に示
されるように、受信データの伝送誤り率が所定値を超え
て大きいときロウレベルとされ、所定値以下とされると
きハイレベルとされる。このモード制御信号LPMがロ
ウレベルとされるとき加入者線データ伝送用LSIは以
下の理由からいわゆる高消費電力モードとされ、ロウレ
ベルとされると低消費電力モードとされる。
As described above, the subscriber line device including the subscriber line data transmission LSI of this embodiment determines the error rate of the received data by the CRC check and determines the subscriber line LINE.
A line state monitoring circuit TED for identifying the transmission quality of
The output signal of the line state monitoring circuit TED, that is, the mode control signal LPM, is used as a transmission circuit TDRV, an A / D conversion circuit A / D, a booster circuit VCHG, a digital signal processing unit DSP and a phase which constitute a subscriber line data transmission LSI. It is supplied to the locked loop circuit PLL. The mode control signal LPM is not particularly limited, but is set to a low level when the transmission error rate of the received data is larger than a predetermined value and is set to a high level when it is set to a predetermined value or less, as shown in FIG. It When this mode control signal LPM is at low level, the subscriber line data transmission LSI is in the so-called high power consumption mode for the following reasons, and when it is at low level it is in the low power consumption mode.

【0021】まず、図3において、送信回路TDRV
は、特に制限されないが、電荷再配分型のD/A変換回
路D/Aを構成する演算増幅回路OA1と、回線駆動用
の増幅回路を構成するもう1個の演算増幅回路OA2と
を含む。このうち、演算増幅回路OA1の非反転入力端
子+には、所定のバイアス電圧VBが供給され、その反
転入力端子−は、並列形態の容量C1及びスイッチS1
を介してその出力端子に結合されるとともに、内部ノー
ドn3に結合される。演算増幅回路OA1の出力端子
は、スイッチS2を介して演算増幅回路OA2の非反転
入力端子+に結合され、内部ノードn3は、n個の容量
CS1〜CSnの上方の電極に共通結合される。これら
の容量の下方の電極は、対応するスイッチSA1〜SA
nを介して内部ノードn1つまり回路の接地電位に結合
されるとともに、対応するスイッチSB1〜SBnを介
して内部ノードn2に結合される。この内部ノードn2
には、上記モード制御信号LPMに従って選択的に切り
換えられるスイッチS3を介して、参照電圧Vref1
又はVref2が選択的に供給される。
First, referring to FIG. 3, the transmission circuit TDRV is shown.
Is not particularly limited, but includes an operational amplifier circuit OA1 forming a charge redistribution type D / A conversion circuit D / A and another operational amplifier circuit OA2 forming an amplifier circuit for line drive. Of these, a predetermined bias voltage VB is supplied to the non-inverting input terminal + of the operational amplifier circuit OA1, and the inverting input terminal-of the operational amplifier circuit OA1 has a parallel form of the capacitor C1 and the switch S1.
Is coupled to the output terminal thereof through and to internal node n3. The output terminal of the operational amplifier circuit OA1 is coupled to the non-inverting input terminal + of the operational amplifier circuit OA2 via the switch S2, and the internal node n3 is commonly coupled to the upper electrodes of the n capacitors CS1 to CSn. The electrodes below these capacitors are the corresponding switches SA1-SA.
It is coupled to internal node n1 via n, that is, the ground potential of the circuit, and is coupled to internal node n2 via corresponding switches SB1 to SBn. This internal node n2
Of the reference voltage Vref1 via a switch S3 that is selectively switched according to the mode control signal LPM.
Alternatively, Vref2 is selectively supplied.

【0022】この実施例において、参照電圧Vref1
は、参照電圧Vref2より大きな絶対値を有する正電
位の定電圧とされる。また、内部ノードn3には、モー
ド制御信号LPMがロウレベルとされるとき参照電圧V
ref1が供給され、ハイレベルとされるとき参照電圧
Vref2が供給される。さらに、送信回路TDRV
は、送信ディジタル信号を受ける図示されないデコーダ
を含み、スイッチSA1〜SAnならびにSB1〜SB
nは、このデコーダの出力信号つまりは送信ディジタル
信号に従って選択的にオン状態又はオフ状態とされる。
In this embodiment, the reference voltage Vref1
Is a constant voltage of positive potential having an absolute value larger than the reference voltage Vref2. Further, the internal node n3 receives the reference voltage V when the mode control signal LPM is at a low level.
ref1 is supplied, and the reference voltage Vref2 is supplied when it is set to the high level. Furthermore, the transmission circuit TDRV
Includes a decoder (not shown) for receiving a transmission digital signal, and includes switches SA1 to SAn and SB1 to SB.
n is selectively turned on or off according to the output signal of this decoder, that is, the transmitted digital signal.

【0023】送信回路TDRVを構成するD/A変換回
路D/Aがリセットサイクルとされるとき、スイッチS
1ならびにSA1〜SAnはともにオン状態とされ、ス
イッチS2ならびにSB1〜SBnはすべてオフ状態と
される。このため、容量CS1〜CSnの下方の電極
は、回路の接地電位つまり0Vにリセットとされ、その
上方の電極は、演算増幅回路OA1の仮想接地によって
バイアス電圧VBにバイアスされる。また、演算増幅回
路OA2の非反転入力端子+には、容量C2の蓄積電荷
に対応する電位が与えられ、この電位は演算増幅回路O
A2の仮想接地によってそのまま送信アナログ信号TS
としてその出力端子に伝達される。
When the D / A conversion circuit D / A constituting the transmission circuit TDRV is set to the reset cycle, the switch S
1 and SA1 to SAn are both turned on, and switches S2 and SB1 to SBn are all turned off. Therefore, the lower electrodes of the capacitors CS1 to CSn are reset to the ground potential of the circuit, that is, 0V, and the upper electrodes thereof are biased to the bias voltage VB by the virtual ground of the operational amplifier circuit OA1. Further, the non-inverting input terminal + of the operational amplifier circuit OA2 is supplied with a potential corresponding to the electric charge accumulated in the capacitor C2, and this potential is applied to the operational amplifier circuit O2.
Transmit analog signal TS as it is by virtual grounding of A2
Is transmitted to the output terminal.

【0024】一方、D/A変換回路D/AがD/A変換
サイクルとされると、スイッチS1はオフ状態とされ、
代わってスイッチS2がオン状態とされる。また、スイ
ッチSA1〜SAnならびにSB1〜SBnは、図示さ
れないデコーダの出力信号つまりは送信ディジタル信号
に従って選択的にかつ相補的にオン状態又はオフ状態と
される。このため、スイッチSB1〜SBnのうちオン
状態とされるスイッチに対応した容量CS1〜CSnの
下方の電極が参照電圧Vref1又はVref2に押し
上げられ、これらの容量と容量C1との間でその静電容
量に応じた電荷配分が行われる。この結果、演算増幅回
路OA1の出力端子つまり演算増幅回路OA2の非反転
入力端子+には、上記電荷配分つまりは送信ディジタル
信号に対応したアナログ電位が得られ、新しい送信アナ
ログ信号TSとなる。
On the other hand, when the D / A conversion circuit D / A is set to the D / A conversion cycle, the switch S1 is turned off,
Instead, the switch S2 is turned on. The switches SA1 to SAn and SB1 to SBn are selectively and complementarily turned on or off according to an output signal of a decoder (not shown), that is, a transmission digital signal. Therefore, the electrodes below the capacitors CS1 to CSn corresponding to the switches that are turned on among the switches SB1 to SBn are pushed up to the reference voltage Vref1 or Vref2, and the capacitance between these capacitors and the capacitor C1 is increased. The charge is distributed according to. As a result, at the output terminal of the operational amplifier circuit OA1, that is, the non-inverting input terminal + of the operational amplifier circuit OA2, the charge distribution, that is, the analog potential corresponding to the transmission digital signal is obtained, and a new transmission analog signal TS is obtained.

【0025】ところで、回線駆動用増幅回路を構成する
演算増幅回路OA2の出力信号として得られる送信アナ
ログ信号TSの電位は、内部ノードn2に供給される参
照電圧の電位に比例し、送信回路TDRVとしての消費
電力は、この送信アナログ信号TSの電位つまりはその
振幅に比例して大きくなる。前述のように、内部ノード
n2には、モード制御信号LPMがロウレベルとされる
とき、言い換えるならば受信データの伝送誤り率が所定
値を超えて大きいとき、比較的高い電位の参照電圧Vr
ef1が供給される。このため、送信アナログ信号TS
の振幅は相応して大きなものとされ、これによって加入
者線LINEを介して伝達されるアナログ信号の信号量
が大きくされる。一方、モード制御信号LPMがハイレ
ベルとされるとき、言い換えるならば受信データの伝送
誤り率が所定値以下であるとき、内部ノードn2には、
比較的低い電位の参照電圧Vref2が供給される。こ
のため、送信アナログ信号TSの振幅は相応して小さな
ものとされ、これによって加入者線LINEを介して伝
達されるアナログ信号の信号量は必要充分な値に小さく
される。これらの結果、送信回路TDRVは、図2に示
されるように、モード制御信号LPMがロウレベルとさ
れるとき、伝送誤り率を抑えるべく高消費電力モードと
され、モード制御信号LPMがハイレベルとされると
き、伝送誤り率を無駄に低くすることなく低消費電力モ
ードとされるものとなる。
By the way, the electric potential of the transmission analog signal TS obtained as the output signal of the operational amplifier circuit OA2 which constitutes the line driving amplifier circuit is proportional to the electric potential of the reference voltage supplied to the internal node n2, and the electric potential of the transmission circuit TDRV is increased. Power consumption increases in proportion to the potential of the transmission analog signal TS, that is, its amplitude. As described above, the reference voltage Vr of a relatively high potential is applied to the internal node n2 when the mode control signal LPM is set to the low level, in other words, when the transmission error rate of the received data exceeds the predetermined value and is large.
ef1 is supplied. Therefore, the transmission analog signal TS
Is correspondingly large, which increases the amount of analog signal transmitted via the subscriber line LINE. On the other hand, when the mode control signal LPM is set to the high level, in other words, when the transmission error rate of the received data is less than or equal to the predetermined value, the internal node n2 is
The reference voltage Vref2 having a relatively low potential is supplied. For this reason, the amplitude of the transmitted analog signal TS is correspondingly small, whereby the signal amount of the analog signal transmitted via the subscriber line LINE is reduced to a necessary and sufficient value. As a result, the transmission circuit TDRV is set to the high power consumption mode to suppress the transmission error rate and the mode control signal LPM is set to the high level when the mode control signal LPM is set to the low level as shown in FIG. In this case, the low power consumption mode is set without unnecessarily reducing the transmission error rate.

【0026】A/D変換回路A/Dは、差動型A/D変
換回路とされ、図4に示されるように、ハイブリッド回
路HYBを介して非反転受信アナログ信号ARSPを受
ける単位A/D変換回路ADC1と、反転受信アナログ
信号ARSNを受ける単位A/D変換回路ADC2とを
含む。このうち、単位A/D変換回路ADC1から出力
されるi+1ビットのディジタル信号は、減算回路SU
Bの非反転入力端子+に供給され、単位A/D変換回路
ADC2から出力されるi+1ビットのディジタル信号
は、減算回路SUBの反転入力端子−に供給される。単
位A/D変換回路ADC2には、前記モード制御信号L
PMが供給される。
The A / D conversion circuit A / D is a differential type A / D conversion circuit, and as shown in FIG. 4, a unit A / D that receives a non-inverted reception analog signal ARSP via a hybrid circuit HYB. It includes a conversion circuit ADC1 and a unit A / D conversion circuit ADC2 that receives the inverted reception analog signal ARSN. Of these, the i + 1-bit digital signal output from the unit A / D conversion circuit ADC1 is the subtraction circuit SU.
The i + 1-bit digital signal supplied to the non-inverting input terminal + of B and output from the unit A / D conversion circuit ADC2 is supplied to the inverting input terminal − of the subtraction circuit SUB. The unit A / D conversion circuit ADC2 has the mode control signal L
PM is supplied.

【0027】単位A/D変換回路ADC1は、加入者線
データ伝送用LSIが動作状態とされるとき定常的に動
作状態とされ、非反転受信アナログ信号ARSPをディ
ジタル信号に変換して、減算回路SUBの非反転入力端
子+に伝達する。また、単位A/D変換回路ADC2
は、加入者線データ伝送用LSIが動作状態とされると
きモード制御信号LPMがロウレベルとされることを条
件に選択的に動作状態とされ、反転受信アナログ信号A
RSNをディジタル信号に変換して、減算回路SUBの
反転入力端子−に伝達する。モード制御信号LPMがハ
イレベルとされるとき、単位A/D変換回路ADC2は
非動作状態とされ、そのディジタル出力信号は全ビット
論理“0”とされる。
The unit A / D conversion circuit ADC1 is constantly in the operating state when the subscriber line data transmission LSI is in the operating state, and converts the non-inverted reception analog signal ARSP into a digital signal, and the subtraction circuit. It is transmitted to the non-inverting input terminal + of the SUB. Further, the unit A / D conversion circuit ADC2
Is selectively activated when the mode control signal LPM is set to low level when the subscriber line data transmission LSI is activated, and the inverted reception analog signal A
The RSN is converted into a digital signal and transmitted to the inverting input terminal-of the subtraction circuit SUB. When the mode control signal LPM is at a high level, the unit A / D conversion circuit ADC2 is in a non-operation state, and its digital output signal is all bit logic "0".

【0028】減算回路SUBは、単位A/D変換回路A
DC1及びADC2から出力されるディジタル信号の差
分をとり、その結果を受信ディジタル信号DRS0〜D
RSiとしてディジタル信号処理ユニットDSPに伝達
する。前述のように、モード制御信号LPMがロウレベ
ルとされるとき、言い換えるならば受信データの伝送誤
り率が所定値を超えて大きいとき、A/D変換回路A/
Dでは、単位A/D変換回路ADC1及びADC2が同
時に動作状態とされ、差動動作による高精度の変換処理
が行われるが、その消費電力は、2個の単位A/D変換
回路が同時に動作状態とされることで比較的大きなもの
となる。一方、モード制御信号LPMがハイレベルとさ
れるとき、言い換えるならば受信データの伝送誤り率が
所定値以下であるとき、A/D変換回路A/Dでは、単
位A/D変換回路ADC1のみが動作状態とされ、その
変換精度は必要最小の値まで低くされるが、その消費電
力は、2個の単位A/D変換回路が同時に動作状態とさ
れる場合に比較してほぼ二分の一となる。この結果、A
/D変換回路A/Dは、図2に示されるように、モード
制御信号LPMがロウレベルとされるとき、伝送誤り率
を抑えるべく高消費電力モードとされ、モード制御信号
LPMがハイレベルとされるとき、伝送誤り率を無駄に
低くすることなく低消費電力モードとされるものとな
る。
The subtraction circuit SUB is a unit A / D conversion circuit A.
The difference between the digital signals output from DC1 and ADC2 is calculated, and the result is received digital signals DRS0-D
It is transmitted to the digital signal processing unit DSP as RSi. As described above, when the mode control signal LPM is set to the low level, in other words, when the transmission error rate of the received data exceeds the predetermined value and is large, the A / D conversion circuit A /
In D, the unit A / D conversion circuits ADC1 and ADC2 are simultaneously operated, and high-precision conversion processing is performed by a differential operation, but the power consumption is such that two unit A / D conversion circuits operate simultaneously. Being in a state makes it relatively large. On the other hand, when the mode control signal LPM is set to the high level, in other words, when the transmission error rate of the received data is less than or equal to the predetermined value, in the A / D conversion circuit A / D, only the unit A / D conversion circuit ADC1 is operated. It is put into an operating state, and its conversion accuracy is lowered to a required minimum value, but its power consumption is approximately one half that in the case where two unit A / D conversion circuits are placed into an operating state at the same time. . As a result, A
As shown in FIG. 2, when the mode control signal LPM is at a low level, the / D conversion circuit A / D is in a high power consumption mode to suppress the transmission error rate, and the mode control signal LPM is at a high level. In this case, the low power consumption mode is set without unnecessarily reducing the transmission error rate.

【0029】なお、A/D変換回路A/Dを含む加入者
線データ伝送用LSIのアナログ回路は、前述のよう
に、昇圧回路VCHGから出力される内部電圧VCHを
その動作電源とするが、この昇圧回路VCHGは、図2
に示されるように、モード制御信号LPMがロウレベル
とされるとき、言い換えるならば受信データの伝送誤り
率が所定値を超えて大きいときにのみ動作状態とされ
る。このとき、A/D変換回路A/Dを含むアナログ回
路は、内部電圧VCHが+5Vのような比較的高い電位
とされることでその変換精度が高くされ、これによって
加入者線データ伝送用LSIつまりは加入者線装置とし
ての伝送誤り率が高められる。モード制御信号LPMが
ハイレベルとされるとき、言い換えるならば受信データ
の伝送誤り率が所定値以下であるとき、昇圧回路VCH
Gは非動作状態とされ、内部電圧VCHの電位は電源電
圧VCCと同電位とされる。このとき、A/D変換回路
A/Dを含むアナログ回路の変換精度は必要最小の値ま
で低くされるが、昇圧回路VCHGが動作状態とされな
いことでA/D変換回路A/Dの消費電力は小さくされ
る。この結果、昇圧回路VCHGは、図2に示されるよ
うに、モード制御信号LPMがロウレベルとされると
き、伝送誤り率を抑えるべく高消費電力モードとされ、
モード制御信号LPMがハイレベルとされるとき、伝送
誤り率を無駄に低くすることなく低消費電力モードとさ
れるものとなる。
As described above, the analog circuit of the subscriber line data transmission LSI including the A / D conversion circuit A / D uses the internal voltage VCH output from the booster circuit VCHG as its operating power source. This booster circuit VCHG is shown in FIG.
As shown in FIG. 5, when the mode control signal LPM is at a low level, in other words, it is activated only when the transmission error rate of the received data exceeds a predetermined value and is large. At this time, the conversion accuracy of the analog circuit including the A / D conversion circuit A / D is increased by setting the internal voltage VCH to a relatively high potential such as +5 V, and thereby the subscriber line data transmission LSI. That is, the transmission error rate as a subscriber line device is increased. When the mode control signal LPM is set to a high level, in other words, when the transmission error rate of received data is less than or equal to a predetermined value, the booster circuit VCH
G is in a non-operating state, and the potential of the internal voltage VCH is set to the same potential as the power supply voltage VCC. At this time, the conversion accuracy of the analog circuit including the A / D conversion circuit A / D is lowered to the minimum required value, but the power consumption of the A / D conversion circuit A / D is reduced because the booster circuit VCHG is not operated. Made smaller. As a result, the booster circuit VCHG is set to the high power consumption mode to suppress the transmission error rate when the mode control signal LPM is set to the low level, as shown in FIG.
When the mode control signal LPM is set to the high level, the low power consumption mode is set without unnecessarily reducing the transmission error rate.

【0030】次に、ディジタル信号処理ユニットDSP
は、図5(a)に示されるように、内蔵するリードオン
リーメモリのアドレスH“0000”〜H“FFFF”
(ここで、リードオンリーメモリのアドレスはいわゆる
16進表示される)に格納された制御プログラムに従っ
てステップ動作する。このうち、アドレスH“000
0”〜H“7FFE”には、伝送誤り率つまりは加入者
線LINEの伝送品質に関係なく実行されるべき処理A
ないし処理Eが含まれ、アドレスH“8000”〜H
“FFFE”には、伝送誤り率が高い場合において必要
となる例えば適応トランスバーサルフィルタの後方タッ
プ演算処理やフェーズロックドループ回路PLLの微調
整処理等からなる処理Fないし処理Iが含まれる。そし
て、アドレスH“7FFF”には、モード制御信号LP
Mがハイレベルとされ対応するリターンフラグLPMが
論理“1”とされるとき選択的にアドレスH“000
0”に戻るための条件付リターン命令が格納され、アド
レスH“FFFF”には、無条件にアドレスH“000
0”に戻るためのリターン命令が格納される。
Next, the digital signal processing unit DSP
5A, as shown in FIG. 5A, addresses H “0000” to H “FFFF” of the built-in read-only memory.
(Here, the address of the read-only memory is displayed in so-called hexadecimal notation) and the step operation is performed according to the control program stored therein. Of these, the address H "000
For 0 "to H" 7FFE ", the processing A to be executed regardless of the transmission error rate, that is, the transmission quality of the subscriber line LINE.
Or processing E is included, and addresses H “8000” to H
"FFFE" includes processing F or processing I which is required when the transmission error rate is high, and which includes, for example, backward tap calculation processing of the adaptive transversal filter and fine adjustment processing of the phase locked loop circuit PLL. Then, at the address H “7FFF”, the mode control signal LP
When M is set to high level and the corresponding return flag LPM is set to logic "1", the address H "000 is selectively selected.
The conditional return instruction for returning to 0 "is stored, and the address H" 000 "is unconditionally stored in the address H" FFFF ".
A return instruction for returning to 0 "is stored.

【0031】モード制御信号LPMがロウレベルとされ
るとき、言い換えるならば受信データの誤り率が所定値
を超えて大きいとき、ディジタル信号処理ユニットDS
PではリターンフラグLPMがリセットされ、論理
“0”とされる。このため、アドレスH“0000”の
処理Aに始まったディジタル信号処理ユニットDSPの
ステップ動作は、図5(b)に示されるように、アドレ
スH“7FFE”の処理EからアドレスH“8000”
の処理Fに移行する。そして、アドレスH“FFFE”
の処理Iを終えた後、アドレスH“FFFF”のリター
ン命令によってアドレスH“0000”の処理Aに戻
る。したがって、ディジタル信号処理ユニットDSPの
ダイナミックステップ数は、アドレスH“0000”〜
H“FFFF”の命令に対応するH“FFFF”ステッ
プとなる。これにより、ディジタル信号処理ユニットD
SPは、言わばフル動作する形となり、その消費電力は
大きくなるが、このダイナミックステップに処理Fない
し処理Iが含まれるため、加入者線データ伝送用LSI
としての伝送誤り率は小さく抑制される。
When the mode control signal LPM is set to the low level, in other words, when the error rate of the received data exceeds the predetermined value and is large, the digital signal processing unit DS.
At P, the return flag LPM is reset to be logical "0". Therefore, the step operation of the digital signal processing unit DSP started in the process A of the address H "0000", as shown in FIG. 5B, proceeds from the process E of the address H "7FFE" to the address H "8000".
The processing shifts to the processing F. Then, the address H “FFFE”
After the processing I is completed, the process returns to the processing A at the address H “0000” by the return instruction at the address H “FFFF”. Therefore, the number of dynamic steps of the digital signal processing unit DSP is from the address H "0000" to
The H "FFFF" step corresponds to the H "FFFF" instruction. As a result, the digital signal processing unit D
The SP is in a so-called full-operation mode and consumes a large amount of power. However, since the dynamic step includes the processes F and I, the subscriber line data transmission LSI
The transmission error rate is suppressed to a small value.

【0032】一方、モード制御信号LPMがハイレベル
とされるとき、言い換えるならば受信データの誤り率が
所定値以下であるとき、ディジタル信号処理ユニットD
SPではリターンフラグLPMがセットされ、論理
“1”とされる。このため、アドレスH“0000”の
処理Aに始まったディジタル信号処理ユニットDSPの
ステップ動作は、アドレスH“7FFE”の処理Eを終
えた後、アドレスH“7FFF”の条件付リターン命令
によってアドレスH“0000”の処理Aに戻る。した
がって、ディジタル信号処理ユニットDSPのダイナミ
ックステップ数は、アドレスH“0000”〜H“7F
FF”の命令に対応するH“7FFF”ステップとな
り、上記フル動作の場合の二分の一となる。このとき、
ディジタル信号処理ユニットDSPは、特に制限されな
いが、アドレスH“0000”の処理Aに戻る前にいわ
ゆるホールト状態とされ、所定の期間だけ停止状態とさ
れる。したがって、ディジタル信号処理ユニットDSP
の消費電力は相応して小さくなるが、このダイナミック
ステップに処理Fないし処理Iが含まれないため、加入
者線データ伝送用LSIとしての伝送誤り率は必要最小
限に抑制される。以上の結果、ディジタル信号処理ユニ
ットDSPは、図2に示されるように、モード制御信号
LPMがロウレベルとされるとき、伝送誤り率を抑える
べく高消費電力モードとされ、モード制御信号LPMが
ハイレベルとされるとき、伝送誤り率を無駄に低くする
ことなく低消費電力モードとされるものとなる。
On the other hand, when the mode control signal LPM is at a high level, in other words, when the error rate of the received data is below a predetermined value, the digital signal processing unit D
At SP, the return flag LPM is set to be logical "1". Therefore, the step operation of the digital signal processing unit DSP started in the processing A of the address H “0000” is performed by the conditional return instruction of the address H “7FFF” after finishing the processing E of the address H “7FFE”. It returns to the processing A of "0000". Therefore, the number of dynamic steps of the digital signal processing unit DSP is the address H "0000" to H "7F.
This is the H "7FFF" step corresponding to the FF "command, which is one half of the above full operation.
Although not particularly limited, the digital signal processing unit DSP is in a so-called halt state before returning to the processing A of the address H "0000", and is in a suspended state for a predetermined period. Therefore, the digital signal processing unit DSP
However, since the dynamic step does not include the processing F or the processing I, the transmission error rate of the subscriber line data transmission LSI is suppressed to a necessary minimum. As a result, as shown in FIG. 2, the digital signal processing unit DSP is in the high power consumption mode to suppress the transmission error rate when the mode control signal LPM is low level, and the mode control signal LPM is high level. In this case, the low power consumption mode is set without unnecessarily reducing the transmission error rate.

【0033】ところで、モード制御信号LPMがハイレ
ベルとされディジタル信号処理ユニットDSPのダイナ
ミックステップ数がほぼ二分の一とされるときにおける
ディジタル信号処理ユニットDSPの消費電力は、クロ
ック信号CPの周波数を選択的に切り換えることによっ
て選択的に小さくすることもできる。すなわち、モード
制御信号LPMがロウレベルとされる場合、図2に示さ
れるように、例えばフェーズロックドループ回路PLL
に含まれる分周回路の分周比を小さくしてクロック信号
CPの周波数を高くし、モード制御信号LPMがハイレ
ベルとされる場合には、フェーズロックドループ回路P
LLに含まれる分周回路の分周比を大きくしてクロック
信号CPの周波数を低くすればよい。
By the way, the power consumption of the digital signal processing unit DSP when the mode control signal LPM is set to the high level and the number of dynamic steps of the digital signal processing unit DSP is approximately halved, selects the frequency of the clock signal CP. It is also possible to selectively reduce the size by selectively switching. That is, when the mode control signal LPM is set to the low level, as shown in FIG. 2, for example, the phase locked loop circuit PLL
When the frequency control circuit LPM is set to the high level by decreasing the frequency division ratio of the frequency dividing circuit included in the above and increasing the frequency of the clock signal CP, the phase locked loop circuit P
It suffices to increase the frequency division ratio of the frequency divider circuit included in LL to lower the frequency of the clock signal CP.

【0034】以上のように、この実施例の加入者線デー
タ伝送用LSIでは、受信データの伝送誤り率を識別す
る回線状態監視回路TEDから加入者線データ伝送用L
SIを構成する送信回路TDRV,A/D変換回路A/
D,昇圧回路VCHG,ディジタル信号処理ユニットD
SP及びフェーズロックドループ回路PLLに対してそ
の出力信号つまりモード制御信号LPMが共通に供給さ
れ、これらの回路の消費電力は、加入者線LINEの伝
送誤り率が所定値以下となりモード制御信号LPMがハ
イレベルとされることによって選択的に小さくされる。
この結果、例えば加入者線の延長距離が比較的短い状態
での加入者線データ伝送用LSIのオーバースペックを
防止し、加入者線データ伝送用LSIの各部の消費電力
を選択的に小さくすることができるため、加入者線デー
タ伝送用LSIの平均的な消費電力を低減し、加入者線
データ伝送用LSIを含む加入者線装置ひいてはISD
Nの低消費電力化を推進することができるものである。
As described above, in the subscriber line data transmission LSI of this embodiment, the line state monitoring circuit TED for identifying the transmission error rate of the received data is used to transmit the subscriber line data transmission L.
Transmission circuit TDRV, A / D conversion circuit A /
D, booster circuit VCHG, digital signal processing unit D
The output signal, that is, the mode control signal LPM is commonly supplied to the SP and the phase locked loop circuit PLL, and the power consumption of these circuits is such that the transmission error rate of the subscriber line LINE becomes a predetermined value or less and the mode control signal LPM is It is made small selectively by being made high level.
As a result, for example, it is possible to prevent the over-specification of the subscriber line data transmission LSI in a state where the extension distance of the subscriber line is relatively short and selectively reduce the power consumption of each part of the subscriber line data transmission LSI. Therefore, the average power consumption of the subscriber line data transmission LSI can be reduced, and the subscriber line device including the subscriber line data transmission LSI and thus the ISD can be reduced.
It is possible to promote low power consumption of N.

【0035】以上の本実施例に示されるように、この発
明をISDNの加入者線装置に含まれる加入者線データ
伝送用LSI等のデータ伝送装置に適用することで、次
のような作用効果が得られる。すなわち、 (1)ISDNの加入者線装置に含まれる加入者線デー
タ伝送用LSI等において、受信データの誤り率をもと
に加入者線の伝送品質を監視し、伝送品質が良好な場合
には、例えば送信回路の出力振幅を小さくし、差動型A
/D変換回路の一方の単位A/D変換回路の動作を停止
し、昇圧回路の動作を停止し、ディジタル信号処理ユニ
ットのダイナミックステップ数を少なくし、フェーズロ
ックドループ回路により形成されるクロック信号の周波
数を低くして、加入者線データ伝送用LSIを選択的に
低消費電力モードとすることで、例えば加入者線の延長
距離が比較的短い状態での加入者線データ伝送用LSI
等のオーバースペックを防止することができるという効
果が得られる。
As shown in the above embodiment, the present invention is applied to a data transmission device such as a subscriber line data transmission LSI included in an ISDN subscriber line device to obtain the following effects. Is obtained. (1) In a subscriber line data transmission LSI or the like included in the ISDN subscriber line device, the transmission quality of the subscriber line is monitored based on the error rate of the received data, and when the transmission quality is good, Is a differential type A
The operation of one unit A / D conversion circuit of the / D conversion circuit is stopped, the operation of the booster circuit is stopped, the number of dynamic steps of the digital signal processing unit is reduced, and the clock signal generated by the phase locked loop circuit By lowering the frequency and selectively setting the subscriber line data transmission LSI to the low power consumption mode, for example, the subscriber line data transmission LSI in a state where the extension distance of the subscriber line is relatively short.
It is possible to obtain the effect that it is possible to prevent over-spec such as.

【0036】(2)上記(1)項により、加入者線デー
タ伝送用LSIの各部の消費電力を選択的に小さくする
ことができるという効果が得られる。 (3)上記(1)項及び(2)項により、加入者線デー
タ伝送用LSIの平均的な消費電力を低減し、加入者線
データ伝送用LSIを含むISDN等の低消費電力化を
推進することができるという効果が得られる。
(2) According to the above item (1), it is possible to selectively reduce the power consumption of each part of the subscriber line data transmission LSI. (3) By the above items (1) and (2), the average power consumption of the subscriber line data transmission LSI is reduced, and the low power consumption of the ISDN including the subscriber line data transmission LSI is promoted. The effect of being able to do is obtained.

【0037】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図1において、伝送回線となる加入者線LINEは
無線回線を用いてもよいし、加入者線以外の伝送回線を
対象とすることもできる。また、回線状態監視回路TE
Dは、加入者線データ伝送用LSIに含まれるものとし
てもよいし、その出力信号つまりモード制御信号LPM
の論理レベルは反転することもできる。回線状態監視回
路TEDから出力されるモード制御信号LPMは、2ビ
ット以上からなるものとしてもよい。この場合、加入者
線データ伝送用LSIの各部における動作モードは三つ
以上用意することができるし、その切り換え方法を回路
ごとに変化させてもよい。この実施例では、受信データ
の誤り率によって加入者線LINEの伝送品質を識別し
ているが、受信側から返送されてくる送信データの誤り
率によってこれを識別してもよい。伝送誤り率の判定
は、CRC以外の方式を採ることができるし、伝送回線
の伝送品質は、伝送誤り率以外の特性によって識別でき
る。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in FIG. 1, the subscriber line LINE which is a transmission line may be a wireless line, or may be a transmission line other than the subscriber line. In addition, the line status monitoring circuit TE
D may be included in the subscriber line data transmission LSI, or its output signal, that is, the mode control signal LPM.
The logic level of can also be inverted. The mode control signal LPM output from the line state monitoring circuit TED may be composed of 2 bits or more. In this case, three or more operation modes can be prepared in each part of the subscriber line data transmission LSI, and the switching method may be changed for each circuit. In this embodiment, the transmission quality of the subscriber line LINE is identified by the error rate of the received data, but it may be identified by the error rate of the transmitted data returned from the receiving side. The transmission error rate can be determined by a method other than CRC, and the transmission quality of the transmission line can be identified by characteristics other than the transmission error rate.

【0038】図3において、参照電圧の電位は、3段階
以上に切り換えることができる。また、送信回路TDR
VのD/A変換回路D/Aは、電荷再配分型以外の形式
を採ることができるし、回線駆動用増幅回路の構成も任
意である。図4において、単位A/D変換回路ADC2
を定常的に動作状態とし、単位A/D変換回路ADC1
をモード制御信号LPMに従って選択的に動作状態とし
てもよい。また、A/D変換回路A/D及び送信回路T
DRVに含まれるD/A変換回路D/Aは、例えばいわ
ゆるフラッシュ型のA/D変換回路又はD/A変換回路
とし、その上位ビットをモード制御信号LPMに選択的
に有効としてもよい。この場合、上位1ビットが無効と
されることで、A/D変換回路及びD/A変換回路の消
費電力はほぼ二分の一となり、同様な効果を得ることが
できる。
In FIG. 3, the potential of the reference voltage can be switched in three or more steps. In addition, the transmission circuit TDR
The V D / A conversion circuit D / A can take a form other than the charge redistribution type, and the configuration of the line driving amplifier circuit is also arbitrary. In FIG. 4, the unit A / D conversion circuit ADC2
Is constantly operated, and the unit A / D conversion circuit ADC1
May be selectively activated according to the mode control signal LPM. Further, the A / D conversion circuit A / D and the transmission circuit T
The D / A conversion circuit D / A included in the DRV may be, for example, a so-called flash type A / D conversion circuit or D / A conversion circuit, and the upper bits thereof may be selectively effective for the mode control signal LPM. In this case, by disabling the upper 1 bit, the power consumption of the A / D conversion circuit and the D / A conversion circuit becomes approximately one half, and the same effect can be obtained.

【0039】図5において、ディジタル信号処理ユニッ
トDSPのプログラム構成ならびにアドレスの具体的な
値は、この実施例による制約を受けない。また、ディジ
タル信号処理ユニットDSPのダイナミックステップ数
は、条件付リターン命令を増やすことによって3段階以
上に切り換えることができる。さらに、図1に示される
加入者線データ伝送用LSIのブロック構成や図3及び
図4に示される送信回路TDRV及びA/D変換回路A
/Dの具体的な回路構成ならびに電源電圧の極性及び絶
対値等は、種々の実施形態を採りうる。
In FIG. 5, the program configuration of the digital signal processing unit DSP and the specific value of the address are not restricted by this embodiment. Further, the number of dynamic steps of the digital signal processing unit DSP can be switched in three or more steps by increasing the number of conditional return instructions. Further, the block configuration of the subscriber line data transmission LSI shown in FIG. 1 and the transmission circuit TDRV and A / D conversion circuit A shown in FIGS.
Various embodiments can be adopted for the specific circuit configuration of / D, the polarity and absolute value of the power supply voltage, and the like.

【0040】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるIS
DNの加入者線装置に含まれる加入者線データ伝送用L
SIに適用した場合について説明したが、それに限定さ
れるものではなく、例えば、LAN(ローカルエリアネ
ットワーク)等に含まれる加入者線データ伝送用LSI
や同様な各種のデータ伝送用LSI等にも適用できる。
この発明は、少なくとも伝達特性の許容変動範囲が大き
な伝送回線に供されるデータ伝送装置ならびにこのよう
なデータ伝送装置を含む通信システムに広く適用でき
る。
In the above description, the invention made mainly by the present inventor is the field of application which is the background of the invention.
L for subscriber line data transmission included in DN subscriber line device
Although the case where it is applied to SI has been described, the present invention is not limited to this, and for example, a subscriber line data transmission LSI included in a LAN (Local Area Network) or the like.
And various similar data transmission LSIs.
INDUSTRIAL APPLICABILITY The present invention can be widely applied to at least a data transmission device provided for a transmission line having a large allowable variation range of transfer characteristics and a communication system including such a data transmission device.

【0041】[0041]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ISDNの加入者線装置に
含まれる加入者線データ伝送用LSI等において、受信
データの誤り率をもとに加入者線の伝送品質を監視し、
伝送品質が良好な場合には、送信回路の出力振幅を小さ
くし、差動型A/D変換回路の一方の単位A/D変換回
路の動作を停止し、昇圧回路の動作を停止し、ディジタ
ル信号処理ユニットのダイナミックステップ数を少なく
し、フェーズロックドループ回路により形成されるクロ
ック信号の周波数を低くして、加入者線データ伝送用L
SIを選択的に低消費電力モードとすることで、例えば
加入者線の延長距離が比較的短い状態でのオーバースペ
ックを防止して、各部の消費電力を選択的に小さくする
ことができるため、加入者線データ伝送用LSIの平均
的な消費電力を低減し、加入者線データ伝送用LSIを
含むISDN等の低消費電力化を推進することができ
る。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, in the subscriber line data transmission LSI or the like included in the ISDN subscriber line device, the transmission quality of the subscriber line is monitored based on the error rate of the received data,
If the transmission quality is good, the output amplitude of the transmission circuit is reduced, the operation of one unit A / D conversion circuit of the differential A / D conversion circuit is stopped, the operation of the booster circuit is stopped, and The number of dynamic steps of the signal processing unit is reduced and the frequency of the clock signal formed by the phase-locked loop circuit is lowered to reduce L for subscriber line data transmission.
By selectively setting the SI to the low power consumption mode, it is possible to prevent the over-spec in the state where the extension line of the subscriber line is relatively short and selectively reduce the power consumption of each unit. The average power consumption of the subscriber line data transmission LSI can be reduced, and the low power consumption of ISDN including the subscriber line data transmission LSI can be promoted.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明が適用された加入者線データ伝送用L
SIの一実施例を示すブロック図である。
FIG. 1 is an L for subscriber line data transmission to which the present invention is applied.
It is a block diagram which shows one Example of SI.

【図2】図1の加入者線データ伝送用LSIのモード切
り換えを説明するための一実施例を示す概念図である。
FIG. 2 is a conceptual diagram showing an embodiment for explaining mode switching of the subscriber line data transmission LSI of FIG.

【図3】図1の加入者線データ伝送用LSIに含まれる
送信回路の一実施例を示す部分的な回路図である。
FIG. 3 is a partial circuit diagram showing an embodiment of a transmission circuit included in the subscriber line data transmission LSI of FIG.

【図4】図1の加入者線データ伝送用LSIに含まれる
A/D変換回路の一実施例を示すブロック図である。
4 is a block diagram showing an embodiment of an A / D conversion circuit included in the subscriber line data transmission LSI of FIG.

【図5】図1の加入者線データ伝送用LSIに含まれる
ディジタル信号処理ユニットの一実施例を示すプログラ
ム構成図及び処理フロー図である。
5 is a program configuration diagram and a process flow diagram showing an embodiment of a digital signal processing unit included in the subscriber line data transmission LSI of FIG.

【図6】この発明に先立って本願発明者等が開発した加
入者線データ伝送用LSIの一例を示すブロック図であ
る。
FIG. 6 is a block diagram showing an example of a subscriber line data transmission LSI developed by the inventors of the present application prior to the present invention.

【符号の説明】[Explanation of symbols]

LINE・・・加入者線、HYB・・・ハイブリッド回
路、TLSI・・・加入者線データ伝送用LSI、TE
D・・・回線状態監視回路、TERM・・・端末装置、
EX・・・交換局。DSP・・・ディジタル信号処理ユ
ニット、PLL・・・フェーズロックドループ回路、T
DRV・・・送信回路、A/D・・・A/D変換回路、
VCHG・・・昇圧回路。OA1〜OA2・・・演算増
幅回路、S1〜S3,SA1〜SAn,SB1〜SBn
・・・スイッチ、C1〜C2,CS1〜CSn・・・容
量。ADC1〜ADC2・・・単位A/D変換回路、S
UB・・・減算回路。
LINE ... subscriber line, HYB ... hybrid circuit, TLSI ... subscriber line data transmission LSI, TE
D: Line status monitoring circuit, TERM: Terminal device,
EX ... Exchange. DSP: Digital signal processing unit, PLL: Phase locked loop circuit, T
DRV ... Transmission circuit, A / D ... A / D conversion circuit,
VCHG ... Booster circuit. OA1 to OA2 ... Operational amplifier circuit, S1 to S3, SA1 to SAn, SB1 to SBn
... Switches, C1-C2, CS1-CSn ... Capacitance. ADC1 to ADC2 ... Unit A / D conversion circuit, S
UB ... Subtraction circuit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04L 12/02 29/02 H04M 11/00 303 7470−5K ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H04L 12/02 29/02 H04M 11/00 303 7470-5K

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 その消費電力が伝送回線の伝送品質に応
じて選択的に切り換えられることを特徴とするデータ伝
送装置。
1. A data transmission device, characterized in that its power consumption is selectively switched according to the transmission quality of a transmission line.
【請求項2】 上記伝送回線の伝送品質は、受信データ
の誤り率であって、上記受信データの誤り率は、CRC
チェックにより判定されるものであることを特徴とする
請求項1のデータ伝送装置。
2. The transmission quality of the transmission line is an error rate of received data, and the error rate of the received data is CRC.
The data transmission device according to claim 1, wherein the data transmission device is determined by a check.
【請求項3】 上記データ伝送装置は、ISDNの加入
者線データ伝送用LSIであり、上記伝送回線は、上記
ISDNの加入者線であって、上記加入者線データ伝送
用LSIは、その出力振幅が上記加入者線の伝送品質に
応じて選択的に切り換えられる送信回路と、その一方の
単位A/D変換回路が上記加入者線の伝送品質に応じて
選択的に動作状態とされる差動型のA/D変換回路と、
その出力電圧が上記加入者線の伝送品質に応じて選択的
に切り換えられる昇圧回路と、そのダイナミックステッ
プ数が上記加入者線の伝送品質に応じて選択的に増減さ
れるディジタル信号処理ユニットと、その出力周波数が
上記加入者線の伝送品質に応じて選択的に切り換えられ
るフェーズロックドループ回路とを具備するものである
ことを特徴とする請求項1又は請求項2のデータ伝送装
置。
3. The data transmission device is an ISDN subscriber line data transmission LSI, the transmission line is the ISDN subscriber line, and the subscriber line data transmission LSI outputs the data. A transmission circuit whose amplitude is selectively switched according to the transmission quality of the subscriber line, and a difference in which one of the unit A / D conversion circuits is selectively operated according to the transmission quality of the subscriber line. A dynamic A / D conversion circuit,
A booster circuit whose output voltage is selectively switched according to the transmission quality of the subscriber line, and a digital signal processing unit whose dynamic step number is selectively increased or decreased according to the transmission quality of the subscriber line, 3. A data transmission device according to claim 1, further comprising a phase-locked loop circuit whose output frequency is selectively switched according to the transmission quality of the subscriber line.
JP05112263A 1993-04-15 1993-04-15 Data transmission equipment Expired - Fee Related JP3140253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05112263A JP3140253B2 (en) 1993-04-15 1993-04-15 Data transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05112263A JP3140253B2 (en) 1993-04-15 1993-04-15 Data transmission equipment

Publications (2)

Publication Number Publication Date
JPH06303223A true JPH06303223A (en) 1994-10-28
JP3140253B2 JP3140253B2 (en) 2001-03-05

Family

ID=14582330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05112263A Expired - Fee Related JP3140253B2 (en) 1993-04-15 1993-04-15 Data transmission equipment

Country Status (1)

Country Link
JP (1) JP3140253B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015618A (en) * 2013-07-05 2015-01-22 ラピスセミコンダクタ株式会社 Audio system, and audio signal transmission method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015618A (en) * 2013-07-05 2015-01-22 ラピスセミコンダクタ株式会社 Audio system, and audio signal transmission method

Also Published As

Publication number Publication date
JP3140253B2 (en) 2001-03-05

Similar Documents

Publication Publication Date Title
US6754341B2 (en) External resistor and method to minimize power dissipation in DC holding circuitry for a communication system
US5463542A (en) DC/DC converter and RS-232 interface circuit using the same
JPH07321964A (en) Power supply for telephone circuit source and telephone communication apparatus
JPH07202874A (en) Cmos technology high speed digital signal transceiver
US6542726B2 (en) Personal data assistant terminal with radio
US7555036B2 (en) System and method for implementing a delta-sigma modulator integrity supervisor
US20070252622A1 (en) A System for Threshold Reference Voltage Compensation in Pseudo-Differential Signaling
JP3140253B2 (en) Data transmission equipment
JP3977587B2 (en) Method and apparatus for keeping a line powered codec off-hook through a low power state between the line powered codec and the call bridge
JP3681971B2 (en) Line powered codec and apparatus for powering up a line powered codec and method of powering up a line powered data access arrangement including a line powered codec
US6778665B1 (en) Distribution of current draw in a line powered DAA
JP4136601B2 (en) Transceiver module
AU6258600A (en) Interface for coupling a bus node to the bus line of a bus system
US6590977B1 (en) Analog subscriber circuit
JP3164139B2 (en) Bus interface device
JP3077303B2 (en) Semiconductor integrated circuit
JP3017993B1 (en) Electronic tuner
JPH04107051A (en) Terminal equipment for isdn
JP2902342B2 (en) No-ringing communication terminal device
CA2469390C (en) Line powered coder/decoder (codec) capable of retaining an off-hook condition during a call bridge
Rutka et al. The integrated sensor bus interface in silicon based on the RS-422-A standard
JPH0685958A (en) Receiver circuit for s interface
JP2002319861A (en) Clock generator
JPS59201515A (en) Oscillating circuit
JPH06315053A (en) Network control unit for terminal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees