JPH06303095A - Microwave phase shifter - Google Patents

Microwave phase shifter

Info

Publication number
JPH06303095A
JPH06303095A JP8452393A JP8452393A JPH06303095A JP H06303095 A JPH06303095 A JP H06303095A JP 8452393 A JP8452393 A JP 8452393A JP 8452393 A JP8452393 A JP 8452393A JP H06303095 A JPH06303095 A JP H06303095A
Authority
JP
Japan
Prior art keywords
pass filter
input terminal
output terminal
throw switch
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8452393A
Other languages
Japanese (ja)
Inventor
Shinji Aono
眞司 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8452393A priority Critical patent/JPH06303095A/en
Publication of JPH06303095A publication Critical patent/JPH06303095A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To vary phase forwarded amounts or phase delayed amounts against the microwave signals of a microwave phase shifter. CONSTITUTION:This device is constituted of a low pass filter 60 connected between a first output terminal 11 of a first single electrode double-throw switch 2 and a first input terminal 31 of a second single electrode double throw switch 4, and a high pass filter 70 connected between a second output terminal 12 of the first low pass filter and a second input terminal 32 of the second single electrode double throw switch. Then, dual gates FET 63 and 73 are used as each capacitance element in the low pass filter and the high pass filter, a bias voltage sufficient for maintaining the dual gate FET in a pinch off state is impressed to one gate electrode, and the bias voltage sufficient for obtaining a required capacitance value is impressed to the other gate electrode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、キャパシタンス素子と
してデュアルゲート電界効果トランジスタ(以下ではデ
ュアルゲートFETと称す)あるいは同等半導体素子、
例えば直列接続された2個のシングルゲート電界効果ト
ランジスタを使用して、進相量あるいは遅相量を可変に
したマイクロ波移相器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dual gate field effect transistor (hereinafter referred to as a dual gate FET) as a capacitance element or an equivalent semiconductor element,
For example, the present invention relates to a microwave phase shifter in which the amount of advanced phase or the amount of delayed phase is variable by using two single gate field effect transistors connected in series.

【0002】[0002]

【従来の技術】図4は従来のマイクロ波移相器の構成を
示す等価回路図である。同図において、2は入力側の第
1単極双投スイッチ、4は出力側の第2の単極双投スイ
ッチで、第1単極双投スイッチ2の入力端子3には例え
ばマイクロストリップ線路からなる入力線路13を経て
マイクロ波信号が供給され、第2単極双投スイッチ4の
出力端子5は例えばマイクロストリップ線路からなる出
力線路15に接続されている。
2. Description of the Related Art FIG. 4 is an equivalent circuit diagram showing a structure of a conventional microwave phase shifter. In the figure, 2 is a first single-pole double-throw switch on the input side, 4 is a second single-pole double-throw switch on the output side, and the input terminal 3 of the first single-pole double-throw switch 2 has, for example, a microstrip line. A microwave signal is supplied via an input line 13 composed of the following, and an output terminal 5 of the second single-pole double-throw switch 4 is connected to an output line 15 composed of, for example, a microstrip line.

【0003】第1単極双投スイッチ2には第1の出力端
子11と第2の出力端子12とが設けられており、入力
端子6と第1の出力端子11との間、入力端子6と第2
の出力端子12との間にはそれぞれ例えばNチャンネル
FET16、18がそれぞれ直列に接続されている。ま
た、第1の出力端子11と接地電位点との間にはNチャ
ンネルFET17が、第2の出力端子12と接地電位点
との間にはNチャンネルFET19がそれぞれ接続され
ている。FET16、19の各ゲート電極はそれぞれ抵
抗26、29を経て一方のスイッチング信号入力端子2
1に接続されており、FET17、18の各ゲート電極
はそれぞれ抵抗27、29を経て他方のスイッチング信
号入力端子22に接続されている。
The first single-pole double-throw switch 2 is provided with a first output terminal 11 and a second output terminal 12, and between the input terminal 6 and the first output terminal 11, the input terminal 6 is provided. And the second
For example, N-channel FETs 16 and 18 are connected in series between the output terminal 12 and the output terminal 12, respectively. An N-channel FET 17 is connected between the first output terminal 11 and the ground potential point, and an N-channel FET 19 is connected between the second output terminal 12 and the ground potential point. The gate electrodes of the FETs 16 and 19 pass through resistors 26 and 29, respectively, and one switching signal input terminal 2
The gate electrodes of the FETs 17 and 18 are connected to the other switching signal input terminal 22 via resistors 27 and 29, respectively.

【0004】第2単極双投スイッチ4には第1の入力端
子31と第2の入力端子32とが設けられており、第1
の入力端子31と出力端子5との間、第2の入力端子3
2と出力端子との間にはそれぞれNチャンネルFET3
6、38が直列に接続されている。また、第1の入力端
子31と接地電位点との間にはNチャンネルFET37
が、第2の入力端子12と接地電位点との間にはNチャ
ンネルFET49がそれぞれ接続されている。FET3
6、39の各ゲート電極はそれぞれ抵抗46、49を経
て一方のスイッチング信号入力端子41に接続されてお
り、FET47、48の各ゲート電極はそれぞれ抵抗4
7、49を経て他方のスイッチング信号入力端子42に
接続されている。
The second single-pole double-throw switch 4 is provided with a first input terminal 31 and a second input terminal 32.
Between the input terminal 31 and the output terminal 5 of the second input terminal 3
N-channel FET3 between 2 and the output terminal
6, 38 are connected in series. Further, an N-channel FET 37 is provided between the first input terminal 31 and the ground potential point.
However, the N-channel FET 49 is connected between the second input terminal 12 and the ground potential point. FET3
Gate electrodes 6 and 39 are connected to one switching signal input terminal 41 via resistors 46 and 49, respectively, and gate electrodes of FETs 47 and 48 are connected to resistor 4 respectively.
It is connected to the other switching signal input terminal 42 via 7, 49.

【0005】第1単極双投スイッチ2の第1の出力端子
11と第2単極双投スイッチ4の第1の入力端子31と
の間には、直列に接続されたインダクタンシス素子5
0、51と、両インダクタンス素子の接続点と接地電位
点との間に接続されたキャパシタンス素子52とからな
る低域通過フイルタ6が接続されている。第1単極双投
スイッチ2の第2の出力端子12と第2単極双投スイッ
チ4の第2の入力端子32との間には、キャパシタンス
素子55と、上記出力端子12と接地電位点との間、上
記入力端子32と接地電位点との間にそれぞれ接続され
たインダクタンス素子43、54とからなる高域通過フ
イルタ7が接続されている。上記の第1単極双投スイッ
チ2、第2単極双投スイッチ4、低域通過フイルタ6、
高域通過フイルタ7は一般に1枚の半導体基板上に形成
される。
Between the first output terminal 11 of the first single-pole double-throw switch 2 and the first input terminal 31 of the second single-pole double-throw switch 4, an inductive element 5 connected in series is provided.
A low-pass filter 6 including 0, 51 and a capacitance element 52 connected between a connection point of both inductance elements and a ground potential point is connected. Between the second output terminal 12 of the first single-pole double-throw switch 2 and the second input terminal 32 of the second single-pole double-throw switch 4, there is a capacitance element 55, the output terminal 12 and the ground potential point. Between the input terminal 32 and the ground potential point is connected to the high-pass filter 7 including the inductance elements 43 and 54, respectively. The first single-pole double-throw switch 2, the second single-pole double-throw switch 4, the low-pass filter 6,
The high pass filter 7 is generally formed on one semiconductor substrate.

【0006】次に図4の従来のマイクロ波移相器の動作
を説明する。一方のスイッチング信号入力端子21、4
1に供給されるスイッチング信号のレベルがL(ローレ
ベル)、他方のスイッチング信号入力端子22、42に
供給されるスイッチング信号のレベルがH(ハイレベ
ル)であると、第1単極双投スイッチ2のFET16が
オン、FET17がオフ、FET18がオフ、FET1
9がオンになり、また第2単極双投スイッチ4のFET
36がオン、FET37がオフ、FET38がオフ、F
ET39がオンになる。このとき、入力線路13より入
力端子3に供給されたマイクロ波信号はオン状態にある
FET16を経て低域通過フイルタ6に供給され、該低
域通過フイルタ6で遅相されたマイクロ波信号は第2単
極双投スイッチ4の第1の入力端子31よりオン状態に
あるFET36を経て出力端子5に供給される。出力端
子5に発生した遅相されたマイクロ波信号はマイクロス
トリップ線路からなる出力線路15を経て次段に送られ
る。
Next, the operation of the conventional microwave phase shifter shown in FIG. 4 will be described. One of the switching signal input terminals 21, 4
When the level of the switching signal supplied to 1 is L (low level) and the level of the switching signal supplied to the other switching signal input terminals 22 and 42 is H (high level), the first single-pole double-throw switch 2 FET16 is on, FET17 is off, FET18 is off, FET1
9 is turned on and the FET of the second single pole double throw switch 4
36 is on, FET 37 is off, FET 38 is off, F
ET39 turns on. At this time, the microwave signal supplied from the input line 13 to the input terminal 3 is supplied to the low-pass filter 6 via the FET 16 in the ON state, and the microwave signal delayed by the low-pass filter 6 is It is supplied from the first input terminal 31 of the 2-single-pole double-throw switch 4 to the output terminal 5 via the FET 36 in the ON state. The delayed microwave signal generated at the output terminal 5 is sent to the next stage via the output line 15 which is a microstrip line.

【0007】ここで、インダクタンス素子50、51の
規格化されたリアクタンスをXN 、キャパシタンス素子
52の規格化されたサセプタンスをBN とすると、上記
インダクタンス素子50、51、キャパシタンス素子5
2よりなる低域通過フイルタ6における遅相量θ1 は次
の数式1で表される。
Assuming that the standardized reactance of the inductance elements 50 and 51 is X N and the standardized susceptance of the capacitance element 52 is B N , the inductance elements 50 and 51 and the capacitance element 5 are described.
The retardation amount θ 1 in the low-pass filter 6 composed of 2 is represented by the following mathematical formula 1.

【0008】[0008]

【数1】 [Equation 1]

【0009】一方のスイッチング信号入力端子21、4
1に供給されるスイッチング信号のレベルがH(ハイレ
ベル)、他方のスイッチング信号入力端子22、42に
供給されるスイッチング信号のレベルがL(ローレベ
ル)であると、第1単極双投スイッチ2のFET18が
オン、FET19がオフ、FET16がオフ、FET1
7がオンになり、また第2単極双投スイッチ4のFET
38がオン、FET39がオフ、FET36がオフ、F
ET37がオンになる。このとき、入力線路13より入
力端子3に供給されたマイクロ波信号はオン状態にある
FET18を経て高域通過フイルタ7に供給され、該高
域通過フイルタ7で進相された信号は第2単極双投スイ
ッチ4の第2の入力端子32よりオン状態にあるFET
38を経て出力端子5に供給される。出力端子5に発生
した進相されたマイクロ波信号は出力線路15を経て次
段に送られる。
One of the switching signal input terminals 21, 4
When the level of the switching signal supplied to 1 is H (high level) and the level of the switching signal supplied to the other switching signal input terminals 22 and 42 is L (low level), the first single-pole double-throw switch FET18 of 2 is ON, FET19 is OFF, FET16 is OFF, FET1
7 is turned on and the FET of the second single pole double throw switch 4
38 is on, FET 39 is off, FET 36 is off, F
ET37 turns on. At this time, the microwave signal supplied from the input line 13 to the input terminal 3 is supplied to the high-pass filter 7 via the FET 18 in the ON state, and the signal advanced by the high-pass filter 7 is the second signal. FET in the ON state from the second input terminal 32 of the pole double throw switch 4
It is supplied to the output terminal 5 via 38. The advanced microwave signal generated at the output terminal 5 is sent to the next stage via the output line 15.

【0010】ここで、インダクタンス素子53、54の
規格化されたサセプタンスをBN 、キャパシタンス素子
55の規格化されたリアクタンスをXN とすると、キャ
パシタンス素子55、インダクタンスシタンス素子5
3、54よりなる高域通過フイルタ7における進相量θ
2 は次の数式2で表される。
Assuming that the standardized susceptance of the inductance elements 53 and 54 is B N and the standardized reactance of the capacitance element 55 is X N , the capacitance element 55 and the inductance shunt element 5 are shown.
Phase advance amount θ in the high-pass filter 7 composed of 3 and 54
2 is represented by the following mathematical formula 2.

【0011】[0011]

【数2】 [Equation 2]

【0012】上記のように、図4の回路は、第1単極双
投スイッチ2、第2単極双投スイッチ4を、各スイッチ
ング信号入力端子21、21、41、42に供給される
スイッチング信号に応じて切り換えて、低域通過フイル
タ6あるいは高域通過フイルタ7のいずれかを選択する
ことにより、マイクロ波信号に対する高域通過・低域通
過形移相器として動作する。
As described above, in the circuit of FIG. 4, the first single-pole double-throw switch 2 and the second single-pole double-throw switch 4 are switched to the switching signal input terminals 21, 21, 41, 42 respectively. By switching according to the signal and selecting either the low-pass filter 6 or the high-pass filter 7, it operates as a high-pass / low-pass phase shifter for the microwave signal.

【0013】[0013]

【発明が解決しようとする課題】上記のような従来のマ
イクロ波移相器では、低域通過フイルタ6、高域通過フ
イルタ7中の各キャパシタンス素子52、55の値が固
定されているので、移相量を可変にできないという問題
があった。本発明はこのような従来の移相器の問題を解
消してマイクロ波信号の移相量を可変にできるマイクロ
波移相器を得ることを目的とする。
In the conventional microwave phase shifter as described above, the values of the capacitance elements 52 and 55 in the low pass filter 6 and the high pass filter 7 are fixed. There was a problem that the amount of phase shift could not be made variable. An object of the present invention is to solve the problems of the conventional phase shifter and to obtain a microwave phase shifter capable of varying the amount of phase shift of the microwave signal.

【0014】[0014]

【課題を解決するための手段】本願の第1の発明に係る
マイクロ波移相器は、信号入力端子と信号出力端子との
間に直列に接続された第1および第2のインダクタンス
素子と、該第1インダクタンス素子と第2のインダクタ
ンス素子との相互接続点と基準電位点との間に接続され
たデュアルゲートFETとからなる低域通過フイルタに
より構成される。デュアルゲートFETの一方のゲート
電極には当該デュアルゲートFETをピンチオフ状態に
維持するのに十分な大きさのバイアス電圧が供給され、
他方のゲート電極にはこのデュアルゲートFETで所要
の大きさのキャパシタンス値を得るのに必要な大きさの
バイアス電圧が供給される。
A microwave phase shifter according to a first invention of the present application comprises first and second inductance elements connected in series between a signal input terminal and a signal output terminal, It is configured by a low pass filter including a dual gate FET connected between an interconnection point of the first inductance element and the second inductance element and a reference potential point. A bias voltage large enough to maintain the dual gate FET in a pinch-off state is supplied to one gate electrode of the dual gate FET,
The other gate electrode is supplied with a bias voltage of a magnitude necessary for obtaining a capacitance value of a required magnitude in this dual gate FET.

【0015】本願の第2の発明に係るマイクロ波移相器
は、信号入力端子と信号出力端子との間に接続されたデ
ュアルゲートFETと、上記信号入力端子と基準電位点
との間、上記信号出力端子と基準電位点との間にそれぞ
れ接続された第1および第2のインダクタンス素子とか
らなる高域通過フイルタにより構成される。デュアルゲ
ートFETの一方のゲート電極には当該デュアルゲート
FETをピンチオフ状態に維持するのに十分な大きさの
バイアス電圧が供給され、他方のゲート電極にはこのデ
ュアルゲートFETで所要の大きさのキャパシタンス値
を得るのに必要な大きさのバイアス電圧が供給される。
A microwave phase shifter according to a second invention of the present application is a dual gate FET connected between a signal input terminal and a signal output terminal, and the above-mentioned signal input terminal and a reference potential point. The high pass filter is composed of first and second inductance elements connected between the signal output terminal and the reference potential point. A bias voltage of a sufficient magnitude to maintain the dual gate FET in a pinch-off state is supplied to one gate electrode of the dual gate FET, and the other gate electrode has a capacitance of a required magnitude in the dual gate FET. A bias voltage of the magnitude necessary to obtain the value is supplied.

【0016】本願の第3の発明に係るマイクロ波移相器
は、信号入力端子と第1および第2の出力端子とを具え
た第1単極双投スイッチと、信号出力端子と第1および
第2の入力端子とを具えた第2単極双投スイッチと、上
記第1単極双投スイッチの第1の出力端子と第2単極双
投スイッチの第1の入力端子との間に接続された低域通
過フイルタと、上記第1単極双投スイッチの第2の出力
端子と第2単極双投スイッチの第2の入力端子との間に
接続された高域通過フイルタとからなる。上記低域通過
フイルタは、上記第1の出力端子と第1の入力端子との
間に直列に接続された第1および第2のインダクタンス
素子と、両インダクタンス素子の相互接続点と基準電位
点との間に接続されたデュアルゲートFETとからな
り、上記高域通過フイルタは、上記第2の出力端子と第
2の入力端子との間に接続されたデュアルゲートFET
と、上記第2の出力端子と基準電位点との間、上記第2
の入力端子と基準電位点との間にそれぞれ接続された第
1および第2のインダクタンス素子とからなる。上記各
デュアルゲートFETの一方のゲート電極には当該デュ
アルゲートFETを常にピンチオフ状態に維持するのに
十分な大きさのバイアス電圧が供給され、他方のゲート
電極にはこれらのデュアルゲートFETで所要の大きさ
のキャパシタンス値を得るのに必要な大きさのバイアス
電圧が供給される。
A microwave phase shifter according to a third invention of the present application is a first single-pole double-throw switch having a signal input terminal and first and second output terminals, a signal output terminal, a first and a second output terminal. A second single pole double throw switch having a second input terminal, and a first output terminal of the first single pole double throw switch and a first input terminal of the second single pole double throw switch. A connected low pass filter and a high pass filter connected between the second output terminal of the first single pole double throw switch and the second input terminal of the second single pole double throw switch. Become. The low-pass filter includes first and second inductance elements connected in series between the first output terminal and the first input terminal, an interconnection point between the inductance elements, and a reference potential point. And a high-pass filter connected between the second output terminal and the second input terminal.
And between the second output terminal and the reference potential point, the second
Of the first and second inductance elements respectively connected between the input terminal and the reference potential point. A bias voltage large enough to maintain the dual gate FET in a pinch-off state at all times is supplied to one gate electrode of each dual gate FET, and the other gate electrode is required by these dual gate FETs. A bias voltage is provided as large as necessary to obtain a large capacitance value.

【0017】[0017]

【作用】本願のいずれの発明においても、デュアルゲー
トFETの第2のゲート電極に供給されるバイアス電圧
を変化させることにより各フイルタ回路中のキャパシタ
ンス値を調整することができるから、低域通過フイルタ
による遅相量、高域通過フイルタによる進相量を調整し
て、マイクロ波信号に対する移相量を調整することがで
きる。
In any of the inventions of the present application, since the capacitance value in each filter circuit can be adjusted by changing the bias voltage supplied to the second gate electrode of the dual gate FET, the low-pass filter can be adjusted. It is possible to adjust the amount of phase shift for the microwave signal by adjusting the amount of phase delay due to and the amount of phase advance due to the high pass filter.

【0018】[0018]

【実施例】図1は本発明のマイクロ波移相器の第1の実
施例の等価回路図である。同図において、入力側の第1
単極双投スイッチ2、出力側の第2単極双投スイッチ4
はその構成、動作共図4に示す従来のマイクロ波移相器
のそれと同じであるから、図4と同じ参照番号を付し、
それらに関する説明を省略する。第1単極双投スイッチ
2の第1の出力端子11と第2単極双投スイッチ4の第
1の入力端子31との間には、直列に接続されたインダ
クタンス素子61、62と、両インダクタンス素子の接
続点と基準電位点、例えば接地電位点との間にソース接
地形式で接続されたキャパシタンス素子として作用する
デュアルゲートFET63とからなる低域通過フイルタ
60が接続されている。また、第1単極双投スイッチ2
の第2の出力端子12と第2単極双投スイッチ4の第2
の入力端子32との間には、キャパシタンス素子として
作用するデュアルゲートFET73と、上記出力端子1
2と基準電位点、例えば接地電位点との間、上記入力端
子32と基準電位点、例えば接地電位点との間にそれぞ
れ接続されたインダクタンス素子71、72とからなる
高域通過フイルタ70が接続されている。図4の従来の
マイクロ波移相器と同様に上記の第1単極双投スイッチ
2、第2単極双投スイッチ4、低域通過フイルタ60、
高域通過フイルタ70は一般に1枚の半導体基板上に形
成される。
1 is an equivalent circuit diagram of a first embodiment of a microwave phase shifter of the present invention. In the figure, the first input side
Single-pole double-throw switch 2, second single-pole double-throw switch 4 on the output side
Is the same as that of the conventional microwave phase shifter shown in FIG. 4 in terms of its configuration and operation, and therefore, the same reference numerals as those in FIG.
A description of them will be omitted. Between the first output terminal 11 of the first single-pole double-throw switch 2 and the first input terminal 31 of the second single-pole double-throw switch 4, inductance elements 61 and 62 connected in series, and both A low-pass filter 60 including a dual gate FET 63 acting as a capacitance element connected in a source-grounded manner is connected between a connection point of the inductance element and a reference potential point, for example, a ground potential point. Also, the first single-pole double-throw switch 2
Second output terminal 12 of the second single pole double throw switch 4 of the second
Between the input terminal 32 of the output terminal 1 and the dual gate FET 73 which acts as a capacitance element.
2 and a reference potential point, for example, a ground potential point, and a high-pass filter 70 including inductance elements 71, 72 connected between the input terminal 32 and the reference potential point, for example, a ground potential point. Has been done. Similar to the conventional microwave phase shifter of FIG. 4, the first single-pole double-throw switch 2, the second single-pole double-throw switch 4, the low-pass filter 60,
The high pass filter 70 is generally formed on a single semiconductor substrate.

【0019】次に図1の本発明のマイクロ波移相器の動
作を説明する。デュアルゲートFET63、73の一方
のゲート電極、例えば、第1ゲート電極64、74に
は、これらのデュアルゲートFET63、73を常にピ
ンチオフ状態に維持するのに十分な大きさの電圧が印加
され、第2ゲート電極65、75には所定の大きさのキ
ャパシタンス値を得るのに必要な大きさのバイアス電圧
が印加される。図3はデュアルゲートFETの各ゲート
電極に印加されるバイアス電圧に対して当該デュアルゲ
ートFETがどのように作用するかを示した図で、図3
(a)のデュアルゲートFETの第1ゲート電極、第2
ゲート電極に当該デュアルゲートFETをオン状態にす
る大きさのバイアス電圧を印加すると、当該デュアルゲ
ートFETは図3(b)に示すように純抵抗として作用
し、少なくとも一方のゲート電極に当該デュアルゲート
FETをピンチオフするのに十分な大きさのバイアス電
圧を印加すると、当該デュアルゲートFETは図3
(c)、(d)、(e)のいずれかで示すキャパシタン
ス素子として動作する。本発明のマイクロ波移相器で使
用される各フイルタ中のデュアルゲートFET63、7
3は共に図3(c)、(d)、(e)のいずれかの状態
で動作するようにバイアスされる。
Next, the operation of the microwave phase shifter of the present invention shown in FIG. 1 will be described. To one of the gate electrodes of the dual gate FETs 63 and 73, for example, the first gate electrodes 64 and 74, a voltage large enough to keep the dual gate FETs 63 and 73 always in the pinch-off state is applied. A bias voltage of a magnitude necessary to obtain a capacitance value of a predetermined magnitude is applied to the two gate electrodes 65 and 75. FIG. 3 is a diagram showing how the dual gate FET acts on a bias voltage applied to each gate electrode of the dual gate FET.
(A) Dual gate FET first gate electrode, second
When a bias voltage of a magnitude that turns on the dual gate FET is applied to the gate electrode, the dual gate FET acts as a pure resistance as shown in FIG. 3B, and at least one of the gate electrodes has the dual gate. When a bias voltage large enough to pinch off the FET is applied, the dual gate FET will be
It operates as the capacitance element shown in any one of (c), (d), and (e). Dual gate FETs 63, 7 in each filter used in the microwave phase shifter of the present invention.
3 is biased to operate in any of the states shown in FIGS. 3C, 3D, and 3E.

【0020】図4に示す従来のマイクロ波移相器と同様
に、一方のスイッチング信号入力端子21、41に供給
されるスイッチング信号のレベルがL(ローレベル)、
他方のスイッチング信号入力端子22、42に供給され
るスイッチング信号のレベルがH(ハイレベル)である
と、第1単極双投スイッチ2のFET16がオン、FE
T17がオフ、FET18がオフ、FET19がオンに
なり、また第2単極双投スイッチ4のFET36がオ
ン、FET37がオフ、FET38がオフ、FET39
がオンになる。このとき、マイクロストリップ線路より
なる入力線路13を経て入力端子3に供給されたマイク
ロ波信号はオン状態にあるFET16を経て遅相器とし
て働く低域通過フイルタ60に供給され、該低域通過フ
イルタ60で遅相された信号は第2単極双投スイッチ4
の第1の入力端子31よりオン状態にあるFET36を
経て出力端子5に供給される。出力端子5に発生した遅
相されたマイクロ波信号はマイクロストリップ線路から
なる出力線路15を経て次段に送られる。
Similar to the conventional microwave phase shifter shown in FIG. 4, the level of the switching signal supplied to one of the switching signal input terminals 21 and 41 is L (low level),
When the level of the switching signal supplied to the other switching signal input terminals 22 and 42 is H (high level), the FET 16 of the first single-pole double-throw switch 2 is turned on and FE
T17 is off, FET18 is off, FET19 is on, and FET36 of the second single-pole double-throw switch 4 is on, FET37 is off, FET38 is off, and FET39.
Turns on. At this time, the microwave signal supplied to the input terminal 3 via the input line 13 composed of the microstrip line is supplied to the low-pass filter 60 acting as a phase retarder via the FET 16 in the ON state, and the low-pass filter 60 is supplied. The signal delayed by 60 is the second single-pole double-throw switch 4
Is supplied from the first input terminal 31 to the output terminal 5 via the FET 36 in the ON state. The delayed microwave signal generated at the output terminal 5 is sent to the next stage via the output line 15 which is a microstrip line.

【0021】ここで、インダクタンス素子61、62の
規格化されたリアクタンスをXN 、デュアルゲートFE
T63のオフ容量によって与えられるキャパシタンス素
子の規格化されたサセプタンスをBN とすると、上記イ
ンダクタンス素子61、62およびキャパシタンス素子
として作用する上記デュアルゲートFETよりなる低域
通過フイルタ60における遅相量θ3 は次の数式3で表
される。
Here, the standardized reactance of the inductance elements 61 and 62 is X N , and the dual gate FE
Letting B N be the standardized susceptance of the capacitance element given by the off capacitance of T63, the amount of phase retardation θ 3 in the low-pass filter 60 composed of the inductance elements 61 and 62 and the dual gate FET acting as a capacitance element. Is expressed by Equation 3 below.

【0022】[0022]

【数3】 [Equation 3]

【0023】一方のスイッチング信号入力端子21、4
1に供給されるスイッチング信号のレベルがH(ハイレ
ベル)、他方のスイッチング信号入力端子22、42に
供給されるスイッチング信号のレベルがL(ローレベ
ル)であると、第1単極双投スイッチ2のFET18が
オン、FET19がオフ、FET16がオフ、FET1
7がオンになり、また第2単極双投スイッチ4のFET
38がオン、FET39がオフ、FET36がオフ、F
ET37がオンになる。このとき、入力線路13より入
力端子3に供給されたマイクロ波信号はオン状態にある
FET18を経て進相器として働く高域通過フイルタ7
0に供給され、該高域通過フイルタ70で進相された信
号は第2単極双投スイッチ4の第2の入力端子32より
オン状態にあるFET38を経て出力端子5に供給され
る。出力端子5に発生した進相されたマイクロ波信号は
出力線路15を経て次段に送られる。
One of the switching signal input terminals 21, 4
When the level of the switching signal supplied to 1 is H (high level) and the level of the switching signal supplied to the other switching signal input terminals 22 and 42 is L (low level), the first single-pole double-throw switch FET18 of 2 is ON, FET19 is OFF, FET16 is OFF, FET1
7 is turned on and the FET of the second single pole double throw switch 4
38 is on, FET 39 is off, FET 36 is off, F
ET37 turns on. At this time, the microwave signal supplied from the input line 13 to the input terminal 3 passes through the FET 18 in the ON state, and the high-pass filter 7 acting as a phase advancer.
The signal supplied to 0 and advanced in the high-pass filter 70 is supplied to the output terminal 5 from the second input terminal 32 of the second single-pole double-throw switch 4 via the FET 38 in the ON state. The advanced microwave signal generated at the output terminal 5 is sent to the next stage via the output line 15.

【0024】ここで、インダクタンス素子71、72の
規格化されたサセプタンスをBN 、デュアルゲートFE
Tのオフ容量によって与えられるキャパシタンス素子の
規格化されたリアクタンスをXN とすると、デュアルゲ
ートFET73、インダクタンスシタンス素子71、7
2よりなる高域通過フイルタ70における進相量θ
次の数式4で表される。
Here, the standardized susceptance of the inductance elements 71 and 72 is B N , the dual gate FE
When the standardized reactance of the capacitance element given by the off capacitance of T is X N , the dual gate FET 73 and the inductance shunt elements 71, 7
The phase advance amount θ 4 in the high-pass filter 70 composed of 2 is expressed by the following mathematical formula 4.

【0025】[0025]

【数4】 [Equation 4]

【0026】上記のように、図1の回路は、第1単極双
投スイッチ2、第2単極双投スイッチ4を、各スイッチ
ング信号入力端子21、21、41、42に供給される
スイッチング信号に応じて切り換えて、低域通過フイル
タ60あるいは高域通過フイルタ70のいずれかを選択
することにより、マイクロ波信号に対する高域通過・低
域通過形移相器として動作する。また、デュアルゲート
FET63、73の一方のゲート電極に印加されるバイ
アス電圧を、これらのデュアルゲートFETをピンチオ
フ状態に維持するのに十分な大きさの電圧に設定してお
き、他方のゲート電極に印加されるバイアス電圧を調整
することにより、上記デュアルゲートFETの実効キャ
パシタンス値を調整することができるから、これに伴っ
てマイクロ波信号の遅相量あるいは進相量を調整するこ
とができる。各単極双投スイッチで使用されるFETを
Pチャンネル形に変更できることは言う迄もない。
As described above, in the circuit of FIG. 1, the first single-pole double-throw switch 2 and the second single-pole double-throw switch 4 are switched to be supplied to the respective switching signal input terminals 21, 21, 41, 42. By switching according to the signal and selecting either the low-pass filter 60 or the high-pass filter 70, it operates as a high-pass / low-pass type phase shifter for the microwave signal. Further, the bias voltage applied to one of the gate electrodes of the dual gate FETs 63 and 73 is set to a voltage large enough to maintain the dual gate FETs in the pinch-off state, and the other gate electrode is set. By adjusting the applied bias voltage, the effective capacitance value of the dual gate FET can be adjusted, and accordingly, the delay amount or the advance amount of the microwave signal can be adjusted. It goes without saying that the FET used in each single pole double throw switch can be changed to the P channel type.

【0027】図2は本発明の他の実施例で、図1におけ
るデュアルゲートFETの代わりに2個のシングルゲー
トFETを直列接続して使用したものである。すなわ
ち、図2の実施例では、低域通過フイルタ60中のイン
ダクタンス素子61、62の相互接続点と基準電位点、
例えば接地電位点との間にキャパシタンス素子として作
用する2個のシングルゲートFET66、67が直列に
接続されており、また、高域通過フイルタ70中に同様
にキャパシタンス素子として動作する2個のシングルゲ
ートFET76、77が端子12、32間に接続されて
いる。動作中は、低域通過フイルタ60中のFET6
6、67のいずれか一方のゲート電極にはそのFETを
ピンチオフ状態に維持するのに十分な大きさのバイアス
電圧が印加され、他方のFETのゲート電極に供給され
るバイアス電圧を調整してキャパシタンス値を調整す
る。高域通過フイルタ70中のFET76、77につい
ても、一方のFETはピンチオフ状態に維持され、他方
のFETのゲート電極に印加されるバイアス電圧を調整
してキャパシタンス値を調整する。
FIG. 2 shows another embodiment of the present invention in which two single gate FETs are connected in series and used instead of the dual gate FET in FIG. That is, in the embodiment of FIG. 2, the interconnection point of the inductance elements 61 and 62 in the low pass filter 60 and the reference potential point,
For example, two single-gate FETs 66 and 67 that act as capacitance elements are connected in series between the ground potential point and two single-gate FETs that also act as capacitance elements in the high-pass filter 70. The FETs 76 and 77 are connected between the terminals 12 and 32. During operation, the FET 6 in the low pass filter 60
A bias voltage large enough to maintain the FET in the pinch-off state is applied to one of the gate electrodes of 6 and 67, and the bias voltage supplied to the gate electrode of the other FET is adjusted to adjust the capacitance. Adjust the value. Regarding the FETs 76 and 77 in the high-pass filter 70, one FET is kept in the pinch-off state, and the capacitance value is adjusted by adjusting the bias voltage applied to the gate electrode of the other FET.

【0028】なお、請求項中、「課題を解決するための
手段」、「発明の効果」等で使用されている「デュアル
ゲートFET」なる用語は、図1の実施例中で使用され
ている本来のデュアルゲートFETの他に図2の実施例
中で使用されている直列接続された2個のシングルゲー
トFETをも含む。
In the claims, the term "dual gate FET" used in "means for solving the problem", "effect of the invention" and the like is used in the embodiment of FIG. In addition to the original dual gate FET, it also includes two single gate FETs connected in series used in the embodiment of FIG.

【0029】[0029]

【発明の効果】以上説明したように、本発明のマイクロ
波移相器によれば、低域通過フイルタ60、高域通過フ
イルタ70中のデュアルゲートFETの一方のゲート電
極に印加されるバイアス電圧を調整することにより、そ
の実効キャパシタンス値を調整することができるので、
上記バイアス電圧によってマイクロ波信号の遅相量、進
相量を調整することができるという効果が得られる。
As described above, according to the microwave phase shifter of the present invention, the bias voltage applied to one gate electrode of the dual gate FET in the low pass filter 60 and the high pass filter 70. The effective capacitance value can be adjusted by adjusting
An effect that the amount of phase delay and the amount of phase advance of the microwave signal can be adjusted by the bias voltage is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のマイクロ波移相器の第1の実施例の等
価回路図である。
FIG. 1 is an equivalent circuit diagram of a first embodiment of a microwave phase shifter of the present invention.

【図2】本発明のマイクロ波移相器の第2の実施例の等
価回路図である。
FIG. 2 is an equivalent circuit diagram of a second embodiment of the microwave phase shifter of the present invention.

【図3】本発明のマイクロ波移相器で使用されるデュア
ルゲートFETとその等価回路を示す図である。
FIG. 3 is a diagram showing a dual gate FET used in the microwave phase shifter of the present invention and its equivalent circuit.

【図4】従来のマイクロ波移相器の等価回路図である。FIG. 4 is an equivalent circuit diagram of a conventional microwave phase shifter.

【符号の説明】[Explanation of symbols]

2 第1単極双投スイッチ 3 入力端子 4 第2単極双投スイッチ 5 出力端子 11 第1の出力端子 12 第2の出力端子 31 第1の入力端子 32 第2の入力端子 60 低域通過フイルタ 61 インダクタンス素子 62 インダクタンス素子 63 デュアルゲートFET 70 高域通過フイルタ 71 インダクタンス素子 72 インダクタンス素子 73 デュアルゲートFET 2 1st single pole double throw switch 3 Input terminal 4 2nd single pole double throw switch 5 Output terminal 11 1st output terminal 12 2nd output terminal 31 1st input terminal 32 2nd input terminal 60 Low pass Filter 61 Inductance element 62 Inductance element 63 Dual gate FET 70 High pass filter 71 Inductance element 72 Inductance element 73 Dual gate FET

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 信号入力端子と信号出力端子との間に直
列に接続された第1および第2のインダクタンス素子
と、該第1のインダクタンス素子と第2のインダクタン
ス素子との相互接続点と基準電位点との間に接続された
デュアルゲートFETとからなる低域通過フイルタによ
り構成され、上記デュアルゲートFETはキャパシタン
ス素子として作用し、その一方のゲート電極には当該デ
ュアルゲートFETを常にピンチオフ状態に維持するの
に十分な大きさのバイアス電圧が供給され、他方のゲー
ト電極に所要の大きさのキャパシタンス値を得るのに必
要な大きさのバイアス電圧が供給されることを特徴とす
る遅相器として動作するマイクロ波移相器。
1. A first and a second inductance element connected in series between a signal input terminal and a signal output terminal, an interconnection point of the first inductance element and the second inductance element, and a reference. It is composed of a low-pass filter consisting of a dual gate FET connected between the potential gate and the dual gate FET, the dual gate FET acts as a capacitance element, and one of the gate electrodes is always in the pinch-off state. A phase retarder characterized by being supplied with a bias voltage of a sufficient magnitude to maintain it and by supplying to the other gate electrode a bias voltage of a magnitude necessary to obtain a capacitance value of a required magnitude. Microwave phase shifter that works as a.
【請求項2】 信号入力端子と信号出力端子との間に接
続されたデュアルゲートFETと、上記信号入力端子と
基準電位点との間、上記信号出力端子と基準電位点との
間にそれぞれ接続された第1および第2のインダクタン
ス素子とからなる高域通過フイルタにより構成され、上
記デュアルゲートFETはキャパシタンス素子として作
用し、その一方のゲート電極には当該デュアルゲートF
ETを常にピンチオフ状態に維持するのに十分な大きさ
のバイアス電圧が供給され、他方のゲート電極に所要の
大きさのキャパシタンス値を得るのに必要な大きさのバ
イアス電圧が供給されることを特徴とする進相器として
動作するマイクロ波移相器。
2. A dual gate FET connected between a signal input terminal and a signal output terminal, respectively connected between the signal input terminal and a reference potential point, and between the signal output terminal and a reference potential point. The dual-gate FET functions as a capacitance element, and the dual-gate F is formed on one of the gate electrodes of the high-pass filter including the first and second inductance elements.
A bias voltage of a magnitude sufficient to keep ET always in a pinch-off state is supplied, and a bias voltage of a magnitude necessary to obtain a capacitance value of a required magnitude is supplied to the other gate electrode. A microwave phase shifter that operates as a characteristic phase shifter.
【請求項3】 信号入力端子と第1および第2の出力端
子とを具えた第1単極双投スイッチと、信号出力端子と
第1および第2の入力端子とを具えた第2単極双投スイ
ッチと、上記第1単極双投スイッチの第1の出力端子と
第2単極双投スイッチの第1の入力端子との間に接続さ
れた低域通過フイルタと、上記第1単極双投スイッチの
第2の出力端子と第2単極双投スイッチの第2の入力端
子との間に接続された高域通過フイルタとからなり、上
記低域通過フイルタは、上記第1の出力端子と第1の入
力端子との間に直列に接続された第1および第2のイン
ダクタンス素子と、両インダクタンス素子の相互接続点
と基準電位点との間に接続されたデュアルゲートFET
とからなり、上記高域通過フイルタは、上記第2の出力
端子と第2の入力端子との間に接続されたデュアルゲー
トFETと、上記第2の出力端子と基準電位点との間、
上記第2の入力端子と基準電位点との間にそれぞれ接続
された第1および第2のインダクタンス素子とからな
り、上記各デュアルゲートFETの一方のゲート電極に
は当該デュアルゲートFETを常にピンチオフ状態に維
持するのに十分な大きさのバイアス電圧が供給され、他
方のゲート電極に所要の大きさのキャパシタンス値を得
るのに必要な大きさのバイアス電圧が供給されることを
特徴とする遅相・進相器として動作するマイクロ波移相
器。
3. A first single pole double throw switch having a signal input terminal and first and second output terminals, and a second single pole having a signal output terminal and first and second input terminals. A double-throw switch, a low-pass filter connected between the first output terminal of the first single-pole double-throw switch and the first input terminal of the second single-pole double-throw switch, and the first single-pole switch. A high pass filter connected between a second output terminal of the pole double throw switch and a second input terminal of the second single pole double throw switch, the low pass filter comprising: First and second inductance elements connected in series between the output terminal and the first input terminal, and a dual gate FET connected between the interconnection point of both inductance elements and the reference potential point
And the high-pass filter has a dual gate FET connected between the second output terminal and the second input terminal, and between the second output terminal and the reference potential point,
It is composed of first and second inductance elements respectively connected between the second input terminal and a reference potential point, and the dual gate FET is always pinched off to one gate electrode of each dual gate FET. A delay voltage characterized by being supplied with a bias voltage of a sufficient magnitude to maintain the gate electrode and a bias voltage of a magnitude required to obtain a capacitance value of a required magnitude on the other gate electrode. -A microwave phase shifter that operates as a phase advancer.
JP8452393A 1993-04-12 1993-04-12 Microwave phase shifter Pending JPH06303095A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8452393A JPH06303095A (en) 1993-04-12 1993-04-12 Microwave phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8452393A JPH06303095A (en) 1993-04-12 1993-04-12 Microwave phase shifter

Publications (1)

Publication Number Publication Date
JPH06303095A true JPH06303095A (en) 1994-10-28

Family

ID=13833006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8452393A Pending JPH06303095A (en) 1993-04-12 1993-04-12 Microwave phase shifter

Country Status (1)

Country Link
JP (1) JPH06303095A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212888A (en) * 2018-12-20 2019-09-06 佛山臻智微芯科技有限公司 A kind of high Low-Pass Filter digital phase shifter structure of micro-strip
CN106841736B (en) * 2017-04-13 2023-05-23 河北工业大学 Automatic resonant capacitor matcher suitable for three-dimensional magnetic characteristic measurement system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106841736B (en) * 2017-04-13 2023-05-23 河北工业大学 Automatic resonant capacitor matcher suitable for three-dimensional magnetic characteristic measurement system
CN110212888A (en) * 2018-12-20 2019-09-06 佛山臻智微芯科技有限公司 A kind of high Low-Pass Filter digital phase shifter structure of micro-strip

Similar Documents

Publication Publication Date Title
JP3144477B2 (en) Switch circuit and semiconductor device
JPS63238716A (en) Switching circuit
DE60130941T2 (en) Compound semiconductor switch for high frequency switching operations
JP2006511179A (en) Switch and switch control method
JPH10256562A (en) Field effect transistor and power amplifier using the same
US7123116B2 (en) Phase shifter and multibit phase shifter
US6674341B2 (en) Phase shifter and multibit phase shifter
JPH06303095A (en) Microwave phase shifter
JPH08213893A (en) Semiconductor integrated circuit
JP3074798B2 (en) Phase shifter
JP3171915B2 (en) Monolithic microwave phase shifter
JP6373543B2 (en) High frequency switch
JP2007258766A (en) Semiconductor switch circuit
JP2001094302A (en) Phase shift unit and microwave phase shifter
US4853658A (en) Microwave phase shifters
JPS61208307A (en) Semiconductor phase shifter
JPH0832431A (en) Signal changeover device
JPH0779132A (en) Variable attenuator
JP2002246802A (en) Semiconductor switch and phase shift circuit and attenuator
JP3357715B2 (en) Microwave phase shifter
JP2677030B2 (en) Semiconductor phase shifter
JPH02146810A (en) Phase shifter
JP3315299B2 (en) Microwave switch
JPS63142716A (en) Input switching circuit
JPH0370380B2 (en)