JPH06303087A - 高周波回路用基板およびその製造方法ならびにそれを用いた高周波集積回路素子 - Google Patents

Abstract

(57)【要約】 【目的】 一つのシリコン基板上に高周波増幅素子と表
面弾性波素子を作製する高周波集積回路素子にあって、
かつ、表面弾性波素子による表面弾性波の影響が同一基
板上に形成されている他の素子へ及ぶことのない高周波
回路用基板およびその製造方法ならびにそれを用いた高
周波集積回路素子を提供すること。 【構成】 シリコン基板１上に形成された下部に空間１
０を有するシリコン膜上に誘電体薄膜５が形成され、前
記空間によって隔てられた他の部分に半導体薄膜６が形
成されていることを特徴とする高周波回路用基板および
前記半導体薄膜に高周波増幅素子が形成され、前記誘電
体薄膜に表面弾性波素子が形成された高周波集積回路素
子。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波回路に用いる高
周波回路用基板およびその製造方法ならびにそれを用い
た高周波集積回路素子に関するものである。

【０００２】

【従来の技術】携帯電話、ＭＣＡ(Multi Channel Acces
s)無線などの数百ＭＨｚから数ＧＨｚの高周波域で使用
する移動体無線の普及にともない、無線機器の小型化、
軽量化が求められており、必然的にこれら無線機器に用
いられる部品の小型、軽量化が望まれている。なかで
も、高周波域の信号を扱う高周波増幅回路やフィルタの
小型化は、通常の信号処理に用いられるＬＳＩ等と比較
すると、小型、計量化が進んでいるとはいえず、このよ
うは高周波域で用いられる部品の小型、軽量化が強く求
められているところである。

【０００３】高周波用途部品の小型、軽量化を進める上
で、圧電体を利用した表面弾性波素子が注目されてい
る。これは、これまで用いられていた同軸フィルタやヘ
リカルフィルタと比較して小型、軽量にフィルタ素子を
製作することが可能となるためである。また、この表面
弾性波素子をフィルタ単体として用いるのではなく、高
周波増幅回路等がその一部分に形成された半導体基板上
に、窒化アルミニウムなどの誘電体薄膜を成膜し表面弾
性波フィルタを形成した高周波集積回路が開示されてい
る（例えばTsubouchi K;IEEE Trans.Sonics.Ultrason.
Vol.32, No.5, P634(1985)) 。

【０００４】しかしながら、基板として単結晶シリコン
基板を用いシリコン基板面の一部に高周波増幅回路を形
成し、同一基板表面上に窒化アルミニウムを成膜して表
面弾性波フィルタを形成した場合には、数百ＭＨｚから
数ＧＨｚの高周波領域で使用する増幅回路としてシリコ
ンに形成した増幅回路は十分な特性を得ることは困難で
ある。通常、このような高周波領域の増幅回路として
は、ガリウム砒素などの化合物半導体に形成した増幅回
路が用いられる。これは、高周波を扱ううえで、シリコ
ンの増幅回路よりガリウム砒素に形成した増幅回路の方
が高速動作が可能なためである。

【０００５】また、逆に、高周波増幅回路としての十分
な特性を得るためにガリウム砒素基板上の一部に高周波
増幅回路を形成し、同一基板表面上に窒化アルミニウム
を成膜して表面弾性波フィルタを形成した場合には、高
周波増幅回路としての特性は十分であるが、表面弾性波
フィルタとしての特性、特に表面弾性波の伝達速度が十
分ではない。これは、ガリウム砒素を伝わる表面弾性波
の速度が３０００ｍ／ｓ以下と小さいため、ガリウム砒
素基板上に成膜された窒化アルミニウム上の表面弾性波
もその影響を受け、十分な速度が得られなくなるためで
ある。

【０００６】本出願人は、上述のような、同一基板上に
高周波増幅回路と表面弾性波素子を集積した素子の問題
点を、図９に示すように、素子基板１００表面の一部に
ガリウム砒素による半導体薄膜１０１と、同一基板１０
０表面の別の部分に窒化アルミニウム薄膜１０２を成膜
した高周波回路用基板を開発し、また、この高周波回路
用基板の半導体薄膜１０１上に高周波増幅素子を、窒化
アルミニウム薄膜１０２上に表面弾性波素子を形成した
高周波回路素子によって解決できることを見出だした
（特願平３−３６６０６９１号）。

【０００７】この高周波回路用基板およびそれを用いた
高周波回路素子は、上述したような高周波集積回路素子
としての問題点を解決し、初期の目的は達成したが、複
数の高周波増幅素子と表面弾性波素子を同一基板上に設
けた場合には、表面弾性波素子からの表面弾性波が同一
基板上の増幅回路素子などに伝わって、回路としての特
性が変わってしまうという、また、別の問題点があっ
た。特に、集積度を上げるために、増幅素子と表面弾性
波素子との距離を近付けた場合に顕著に生じるため、集
積度を上げるうえでその解決が望まれている。

【０００８】従来、同一基板上に高周波増幅素子と表面
弾性波素子とを形成した場合に、表面弾性波の伝ぱんに
よる同一基板上の他の素子への影響を解決するために
は、表面弾性波素子を形成する誘電体薄膜の周囲に溝や
穴を形成し表面弾性波を散乱させたり、吸収材によって
表面弾性波を吸収させるなどの方法が開示されている
（実公昭５７−５０８１３号公報、特開平２−２５１０
４号公報、特開平３−１４５３２０号公報）。

【０００９】しかしながら、表面弾性波を溝または穴な
どにより散乱させた場合には、表面弾性波が他の素子に
与える影響が必ずしもなくなるわけではなく、表面弾性
波の散乱によって、その他の素子へ影響が発生すること
になる。また、吸収材を用いる方法では、吸収材として
は、主に樹脂などを用いるので、半導体基板汚染の原因
になりやすい、半導体素子を作成するときには汚染は極
力避けるべきであり、吸収材を用いないで表面弾性波の
影響が他の素子へ及ばないようにすることが望まれる。

【００１０】

【発明が解決しようとする課題】そこで、本発明の目的
は、一つのシリコン基板上に高周波増幅素子と表面弾性
波素子を作製する高周波集積回路素子にあって、各素子
としての特性に優れ、かつ、表面弾性波素子による表面
弾性波の影響が同一基板上に形成されている他の素子へ
及ぶことのない高周波回路用基板およびその製造方法な
らびにそれを用いた高周波集積回路素子を提供すること
である。

【００１１】

【課題を解決するための手段】上記諸目的は、シリコン
基板上に形成された下部に空間を有するシリコン膜上に
誘電体薄膜が形成され、前記空間によって隔てられた他
の部分に半導体薄膜が形成されていることを特徴とする
高周波回路用基板により達成される。

【００１２】また上記諸目的は、面方位（１００）のｎ
型シリコン基板上にエピタキシャル成長法によりｐ型単
結晶シリコン膜を形成する工程と、該ｐ型単結晶シリコ
ン膜上にエピタキシャル成長法によりｎ型単結晶シリコ
ン膜を形成する工程と、該ｎ型単結晶シリコン膜の一部
に前記ｐ型単結晶シリコン膜に達するｐ型層を形成する
工程と、前記ｎ型シリコン基板を水酸化カリウム水溶液
に浸漬し、該水酸化カリウム水溶液の電位を基準とし
て、−１Ｖ以上の電位を前記ｎ型シリコン基板に、−１
Ｖ以下の電位を前記ｐ型単結晶シリコン膜にそれぞれ与
えて、前記ｐ型層部分とそれにつながる前記ｐ型単結晶
シリコン膜の一部をエッチングする工程と、該エッチン
グ工程により形成された空間上に位置する前記ｎ型単結
晶シリコン膜上に誘電体薄膜を形成する工程と、該誘電
体膜を形成したｎ型単結晶シリコン膜部分から前記エッ
チング工程によりエッチングされた空間により隔てられ
た位置に半導体薄膜を形成する工程とを有することを特
徴とする高周波回路用基板の製造方法により達成され
る。

【００１３】さらに上記諸目的は、シリコン基板上に形
成された下部に空間を有するシリコン膜上に誘電体薄膜
が形成され、前記空間によって隔てられた他の部分に半
導体薄膜が形成されている高周波回路用基板の前記半導
体薄膜に少なくとも一つの高周波素子が形成され、かつ
前記誘電体薄膜に少なくとも一つの表面弾性波素子が形
成されていることを特徴とする高周波集積回路素子によ
り達成される。

【００１４】

【作用】本発明の高周波回路用基板は、その下部に空間
を設けて形成されたシリコン基板上のシリコン膜上に、
表面弾性波素子が形成される誘電体薄膜を形成すること
により、表面弾性波素子によって発生する表面弾性波を
同一基板上に形成される半導体薄膜上の素子に伝達され
るのを防止することができる。

【００１５】本発明の高周波回路用基板の製造方法は、
ｐ型とｎ型の単結晶シリコン膜を順次エピタキシャル成
長法により成膜する。このエピタキシャル成長法による
単結晶膜は、成長させるシリコン基板の面方位に一致し
た結晶成長が行われる。この後、表面のｎ型単結晶シリ
コン膜の一部にｐ型層をｐ型単結晶シリコン膜に達する
ように形成し、ｎ型単結晶シリコン膜に水酸化カリウム
水溶液の電位を基準として−１Ｖ以上の電位を、前記ｐ
型単結晶シリコン膜に水酸化カリウム水溶液の電位を基
準として−１Ｖ以下の電位を与えて、水酸化カリウム水
溶液に浸漬する電気化学的エッチングによって、ｐ型層
とそれにつらなるｐ型単結晶シリコン膜の一部をエッチ
ングする。このエッチングは、電気化学的エッチングに
よってｐ型層のみがエッチングされ、かつ、ＫＯＨによ
る異方性エッチングである。このため、ｐ型部分のみが
エッチングされ、かつエッチングされるｐ型単結晶シリ
コンは上述したように、基板と同じ結晶方位となってい
るので、ｎ型単結晶シリコン膜の下にエッチング面とし
て（１１１）面が現れたところで停止した空間が形成さ
れる。このようにして形成された下部に空間を有するシ
リコン膜上に誘電体薄膜を形成し、空間を形成するため
のに用いられたエッチングによって除去されたｐ型層部
分の空間を介して半導体薄膜を形成するものである。

【００１６】本発明の高周波集積回路素子は、空間によ
って、他の部分と隔てられたシリコン膜上に誘電体薄膜
を形成し、他の部分に半導体薄膜が形成された高周波回
路用基板を用い、他の部分から空間によって隔てられた
誘電体薄膜に表面弾性波素子を形成することで、表面弾
性波素子が発する高周波による影響が他の素子へ及ぶこ
とを防止し、高周波増幅素子と表面弾性波素子を高集積
化したものである。

【００１７】

【実施例】以下、本発明を添付した図面を参照しながら
説明する。

【００１８】初めに、本発明の高周波回路用基板の製造
方法について説明する。まず、図１ａに示すように、
（１００）方位のｎ型単結晶シリコン基板１の表面に、
エピタキシャル成長法によりｐ型単結晶シリコン膜２を
形成し、その上にｎ型単結晶シリコン膜３を形成する。
ｐ型単結晶シリコン膜２の膜厚は、１〜３００μｍ程度
が好ましく、ｎ型単結晶シリコン膜３の膜厚は、３〜３
００μｍ程度が好ましい。これは、ｐ型単結晶シリコン
膜は、後に、異方性エッチングされてｎ型単結晶シリコ
ン膜の下に空間を形成するのに必要な膜厚があれば良
く、１μｍ以下では、この空間をエッチングにより形成
する際に、エッチング液の回りが悪くなる可能性があ
り、好ましくない。一方ｎ型単結晶シリコン膜は、その
上に形成される表面弾性波素子が十分機能するために３
μｍ程度以上が好ましい。

【００１９】また、ｐ型単結晶シリコン膜２およびｎ型
単結晶シリコン膜３とも、極端に厚くすると、膜の形成
およびエッチングに長い時間がかかるため、不必要に厚
くすることは好ましくない。ｐ型単結晶シリコン膜２お
よびｎ型単結晶シリコン膜３とも、３００μｍ程度もあ
れば本発明の効果は発揮できるので、厚くても３００μ
ｍ程度以下であることが好ましい。

【００２０】次に、図１ｂに示すように、ｎ型単結晶シ
リコン膜３にｐ型単結晶シリコン膜２に達するｐ型層４
を形成する。このｐ型層４は、シリコン基板１の（１１
０）面の方向に対して斜め方向に、図２ａまたは図２ｂ
に示すように、長方形または長方形を複数形成するか、
または図２ｃに示すように、コの字形に形成する。シリ
コン基板１の（１１０）面の方向に対して斜め方向に形
成するのは、以後の工程である異方性エッチング工程の
際に説明するが、エッチングは、（１１１）面が露出し
た時点で停止するため、（１１０）方向に平行にｐ型層
４を形成した場合には、その下に繋がるｐ型単結晶シリ
コン膜内までエッチングが進行せず、ｎ型単結晶シリコ
ン膜の下部に空間を形成することができないためであ
る。なお、ｐ型層４の形成には、レジストをフォトリソ
グラフィーによりパターニングしてマスクを形成してイ
オン注入法により形成しても、ｐ型不純物を含むポリシ
リコン膜やボロンガラス膜などを成膜後これらをパター
ニングして熱拡散法により形成してもよく、特に限定さ
れるものではない。

【００２１】次に、ｐ型層４とそれに連なるｐ型単結晶
シリコン膜２の一部を電気化学的に異方性エッチングを
行う。まず、電気化学的異方性エッチングの装置概要を
説明すると、図６に示すように、水酸化カリウム水溶液
を入れ、エッチングを行うエッチング槽２０、電圧およ
び電流を制御するためのポテンショスタット２２、電流
値および電流値をモニターするマイクロコンピュータ２
６よりなり、エッチング槽２０内には、エッチング液内
の電圧を知る参照電極（ＲＥ）２３、エッチングするシ
リコン基板に設けられる２つの試料電極（ＷＥ１）２４
ａ、（ＷＥ２）２４ｂおよび対向電極（ＣＥ）２５が設
置され、エッチング槽２０内には水酸化カリウム水溶液
内に溶けている酸素を除去するための窒素バブリング装
置（図示せず）が設けられている。なお、ＲＥとしては
飽和カロメル電極（ＳＣＥ）を用い、以下説明において
用いられる電圧値は、このＲＥを基準とした値である。

【００２２】エッチングを行うには、その一部にｐ型層
４を形成したｎ型単結晶シリコン膜３とｐ型単結晶シリ
コン膜２を有する単結晶シリコン基板１に電圧を印加す
るための２つの試料電極２４ａ、２４ｂをそれぞれ基板
１のｎ型部分とｐ型部分に半田付けなどにより設け、電
極部分を水酸化カリウム水溶液から保護するため電極部
分にコーティング用樹脂を塗布し、エッチング槽内の６
０℃、４０％水酸化カリウム水溶液中に浸漬し、水酸化
カリウム水溶液に対して（ＲＥに対して）ｎ型部分に−
１Ｖ以上、ｐ型部分に−１Ｖ以下の電位となるように電
圧を印加する。これにより、図１ｃに示すように、ｎ型
単結晶シリコン膜３に形成されたｐ型層４とｐ型単結晶
シリコン膜２の一部がエッチングされて、ｎ型層３の下
部に空間１０が形成される。

【００２３】なお、ｎ型部分およびｐ型部分に試料電極
を設けるには、ｎ型部分は、基板の表面に形成されてい
るｎ型単結晶シリコン膜３上とｎ型単結晶基板１裏面
に、また、ｐ型部分は、前記ｐ型層４形成の際に、集積
回路形成の際に邪魔にならない部分（基板外周近傍な
ど）にあらかじめｐ型層４と同じｐ型単結晶シリコン膜
２に達するｐ型層を形成しておき、そこに試料電極２４
ａおよび２４ｂを上述したように半田付けなどにより設
ける。

【００２４】ｐ型単結晶シリコン膜３のエッチングは、
図３に示すように、面方位が（１１１）の面が露出した
ところで、（１１１）面のエッチング速度が他の面方位
に比べ極めて遅いため略停止し、ｎ型単結晶シリコン膜
３の下に空間１０が形成される。なお、図示する場合に
は、図３ａは、前記ｐ型層４形成において長方形状とし
た場合であり、図３ｂは長方形を複数形成した場合であ
り、図３ｃはコの字形に形成した場合である。

【００２５】また、図３ｄに示すように、長方形状のｐ
型層４の角の部分に一部ｐ型層の三角すい形状の部分４
１が残る。これは、表面からの異方性エッチングのため
にｐ型層４の（１１１）面が露出した部分でエッチング
が停止するために残るものであり、ｐ型層４の厚さ、す
なわちｎ型単結晶シリコン膜３の厚さの約０．７倍の長
さだけ水平方向に出っ張る。仮に、ｐ型層４の厚さ、す
ななわｎ型単結晶シリコン基板膜３の厚さが１０μｍと
すると、約７μｍ横に出っ張ることになる。ｐ型層４の
形成領域が大きければ、この出っ張りは問題とならない
し、また、ｐ型層４の形成領域が小さい場合には、あら
かじめこの出っ張りの分だけ、大きめにｐ型層４を形成
しておけば、この出っ張りの影響はない。

【００２６】この様に、ｎ型単結晶シリコン膜３の下に
形成される空間１０の大きさは、前記ｐ型層４の形成の
際の形によって決まる。したがって、空間１０部分をよ
り大きくとりたい場合には、ｐ型層４を（１１０）方向
に対しての角度αを４５°にとると空間１０部分をその
下に有するｎ型単結晶シリコン膜３の領域を大きくとる
ことができる。

【００２７】次に、図４ｄに示すように、ｎ型単結晶シ
リコン膜３の下部に空間１０を形成した領域に誘電体薄
膜５、例えば窒化アルミニウム、酸化亜鉛、タンタル酸
リチウム、チタン酸ジルコン酸鉛などをスパッタ法また
はＣＶＤ法により形成する。

【００２８】次に、図４ｅに示すように、誘電体薄膜５
を形成した領域からｐ型層４が形成されていてエッチン
グにより除去された部分を挟んで対峙する部分に半導体
薄膜６、例えばガリウム砒素（ＧａＡｓ）等の化合物半
導体薄膜をＣＶＤ法により形成することにより、本発明
の高周波回路用基板が製造される。

【００２９】誘電体薄膜５と半導体薄膜６の形成は、ｐ
型層４を形成したときの形状により、それぞれ長方形状
に形成した場合には、図５ａに示すように、誘電体薄膜
５を空間１０が形成されたシリコン膜３領域に形成し、
半導体薄膜６を空間１０によって隔てられた部分に形成
する。また、長方形状のｐ型層４を複数形成した場合に
は、図５ｂに示すように空間１０に挟まれたシリコン膜
３の領域に誘電体薄膜５を形成し、他の部分に半導体薄
膜６を形成する。また、ｐ型層４をコの字形に形成した
場合には、図５ｃに示すように空間１０に三方が囲まれ
た下部に空間１０を有するシリコン膜３の領域に誘電体
薄膜５を形成し、他の部分に半導体薄膜（図示せず）を
形成する。なお、誘電体薄膜５および半導体薄膜６の大
きさや配置は、あくまでも一例にすぎず、この様な大き
さや配置に限定されるものではなく、所望する任意の大
きさでよい。また、図示する場合には、ｐ型層４部分は
エッチングにより除去されておりｐ型層は存在しない
が、説明のためこの付号を付してある。

【００３０】上述した製造方法により形成された本発明
の高周波回路用基板は、表面弾性波素子などを形成する
誘電体薄膜５が空間１０が形成された領域のｎ型単結晶
シリコン膜３上にあり、高周波増幅素子や回路が形成さ
れる半導体薄膜６は、この空間１０によって隔てられた
他の部分に形成されていることにより、誘電体薄膜５上
に形成される表面弾性波素子が発する表面弾性波が基板
を伝わって高周波素子や回路に悪影響を及ぼすことを防
止するものである。

【００３１】次に、本発明の高周波集積回路素子につい
て説明する。図７は本発明の高周波集積回路素子の一実
施例を説明するための図面である。また、図８は図７に
示した高周波集積回路素子の回路図である。この高周波
集積回路素子は、誘電体薄膜６上に形成された表面弾性
波素子による送信用バンドパスフィルタ１４、同じく表
面弾性波素子による受信用バンドパスフィルタ１５、同
じく表面弾性波素子による受信用段間フィルタ１６およ
び半導体薄膜５上に形成された高周波増幅素子による受
信用ＲＦアンプ１７が集積化され、各フィルタ１４，１
５，１６およびアンプ１７を接続する金属膜やポリシリ
コンなどによる線路配線１８および整合回路（図示せ
ず）などからなる集積回路素子である。なお、集積回路
上には、アンテナ接続端子３１、送信パワーアンプ接続
端子３２、ミキサ回路接続端子３３およびアンプ電源用
端子（図示せず）等が設けられている。

【００３２】この高周波集積回路素子は、表面弾性波素
子による各フィルタ３個と高周波増幅素子によるアンプ
１個が同一基板上に形成されているが、３個のフィルタ
１４，１５，１６は、下部に空間を有するシリコン膜上
に形成され、それぞれが空間によって他の素子を分離さ
れているため、フィルタが発する表面弾性波が基板上の
他の素子に伝わり悪影響を及ぼすことなく、複数の各種
素子が集積化されたものである。

【００３３】

【発明の効果】以上説明したように、本発明の高周波回
路用基板は、空間によって隔てられたシリコン膜上に表
面弾性波素子が作製される誘電体薄膜を形成し、他の素
子が形成される半導体薄膜が形成される部分と分離して
いることにより、表面弾性波素子が発する表面弾性波な
どの高周波による同一基板上の他の素子への悪影響を防
止することができる高周波回路用基板である。そして、
この高周波回路用基板は、高周波の伝達を防止するため
に、吸収材などを用いていないため、表面弾性波素子と
高周波増幅素子や回路などを集積化した高周波集積回路
の各素子作製の際に、吸収材による汚染を引き起こすこ
とがない。また、表面弾性波素子が発する高周波などの
影響を防止するための空間は、表面弾性波素子が作製さ
れる誘電体薄膜を形成するシリコン膜の下にまで達して
いるので、基板を伝ぱんする高周波を確実に遮断するこ
とができる。

【００３４】本発明の高周波回路用基板の製造方法は、
電気化学的異方性エッチングを利用して、ｎ型単結晶シ
リコン膜の下に、空間を形成しているため、誘電体薄膜
が作製される領域の下を任意に所望する領域の空間を形
成することが可能である。

【００３５】また、形成する空間の寸法は、ｐ型および
ｎ型の単結晶シリコン膜の厚さと、ｎ型単結晶シリコン
膜に形成されるｐ型層の大きさで決定されるが、これら
はＩＣ−ＬＳＩ微細加工技術であるエピタキシャル成長
とリソグラフィーによるパターニングによって行われる
ので、制御性が高い。

【００３６】さらに、空間の形成は、電気化学的異方性
エッチングを用いているので、同一基板に複数個の空間
を形成する場合に、エッチング速度のばらつきがあって
も、（１１１）面の露出や、ｎ型層の露出によりエッチ
ングが正確に停止するため、均一な形状、大きさの空間
を形成することができる。したがって、本発明の高周波
回路用基板の製造方法によれば、基板全体にわたって、
ｎ型単結晶シリコン膜の下の空間の形状や大きさを制御
性よく、かつ、均一に形成することができる。これによ
り、表面弾性波素子よりの弾性波の遮断特性の均一な、
つまり弾性波を確実に遮断できる高周波回路用基板およ
び高周波回路素子を提供できる。

【００３７】本発明の高周波集積回路素子は、表面弾性
波素子が作製されている誘電体薄膜が、その下部に空間
を有するシリコン膜上に形成され、集積回路の他の素子
と空間によって隔てられているため、同一基板上にある
他の素子が表面弾性波素子が発する高周波によって影響
されることなく複数の素子が集積化されたものである。
そして、表面弾性波素子が作製されている誘電体薄膜
を形成したシリコン膜がその下部に空間が形成されてい
ることにより、シリコン膜が薄くなっているので、表面
弾性波素子から半導体薄膜上に作製される素子への、ま
た、半導体薄膜上に作製される素子から表面弾性波素子
への電気的ノイズが伝わりにくくなるという効果があ
る。また、半導体薄膜上の素子の発熱が誘電体薄膜上の
表面弾性波素子に伝達されず、誘電体薄膜の温度変化が
起きにくくなるため表面弾性波素子の特性が安定すると
いう効果もある。

【図面の簡単な説明】

【図１】 本発明の高周波回路用基板製造方法を説明す
るための断面図である。

【図２】 本発明の高周波回路用基板製造方法を説明す
るための平面図である。

【図３】 本発明の高周波回路用基板製造方法を説明す
るための図面で、図３ａ〜ｃは平面図であり、図３ｄは
一部分の拡大斜視図である。

【図４】 本発明の高周波回路用基板製造方法を説明す
るための図１に続く断面図である。

【図５】 本発明の高周波回路用基板製造方法を説明す
るための平面図である。

【図６】 電気化学的異方性エッチングの装置概要を説
明するための図面である。

【図７】 本発明の高周波集積回路素子を説明するため
の斜視図である。

【図８】 本発明の高周波集積回路素子の回路図であ
る。

【図９】 従来の高周波回路用基板の断面図である。

【符号の説明】

１…シリコン基板、 ２…ｐ型
単結晶シリコン膜３…ｎ型単結晶シリコン膜、
４…ｐ型層、５…誘電体薄膜、
６…半導体薄膜、１０…空間、
１４…送信用バンドパスフィル
タ、１５…受信用バンドパスフィルタ、 １６…
受信用段間フィルタ、１７…受信用ＲＦアンプ、
１８…線路配線、２０…エッチング槽、
２２…ポテンショスタット、２３
…参照電極、 ２４ａ、２４
ｂ…試料電極、２５…対向電極、
２６…マイクロコンピュータ。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年６月１１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項２

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正内容】

【０００２】

【従来の技術】携帯電話、ＭＣＡ(Multi Channel Acces
s)無線などの数百ＭＨｚから数ＧＨｚの高周波域で使用
する移動体無線の普及にともない、無線機器の小型化、
軽量化が求められており、必然的にこれら無線機器に用
いられる部品の小型、軽量化が望まれている。なかで
も、高周波域の信号を扱う高周波増幅回路やフィルタの
小型化は、通常の信号処理に用いられるＬＳＩ等と比較
すると、小型、軽量化が進んでいるとはいえず、このよ
うは高周波域で用いられる部品の小型、軽量化が強く求
められているところである。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】また上記諸目的は、面方位（１００）のｎ
型シリコン基板上にエピタキシャル成長法によりｐ型単
結晶シリコン膜を形成する工程と、該ｐ型単結晶シリコ
ン膜上にエピタキシャル成長法によりｎ型単結晶シリコ
ン膜を形成する工程と、該ｎ型単結晶シリコン膜の一部
に前記ｐ型単結晶シリコン膜に達するｐ型層を形成する
工程と、前記ｎ型シリコン基板を水酸化カリウム水溶液
に浸漬し、該水酸化カリウム水溶液の電位を基準とし
て、−１Ｖ以上の電位を前記ｎ型シリコン基板および前
記ｎ型単結晶シリコン膜に、−１Ｖ以下の電位を前記ｐ
型単結晶シリコン膜にそれぞれ与えて、前記ｐ型層部分
とそれにつながる前記ｐ型単結晶シリコン膜の一部をエ
ッチングする工程と、該エッチング工程により形成され
た空間上に位置する前記ｎ型単結晶シリコン膜上に誘電
体薄膜を形成する工程と、該誘電体膜を形成したｎ型単
結晶シリコン膜部分から前記エッチング工程によりエッ
チングされた空間により隔てられた位置に半導体薄膜を
形成する工程とを有することを特徴とする高周波回路用
基板の製造方法により達成される。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】本発明の高周波回路用基板の製造方法は、
ｐ型とｎ型の単結晶シリコン膜を順次エピタキシャル成
長法により成膜する。このエピタキシャル成長法による
単結晶膜は、成長させるシリコン基板の面方位に一致し
た結晶成長が行われる。この後、表面のｎ型単結晶シリ
コン膜の一部にｐ型層をｐ型単結晶シリコン膜に達する
ように形成し、ｎ型シリコン基板およびｎ型単結晶シリ
コン膜に水酸化カリウム水溶液の電位を基準として−１
Ｖ以上の電位を、前記ｐ型単結晶シリコン膜に水酸化カ
リウム水溶液の電位を基準として−１Ｖ以下の電位を与
えて、水酸化カリウム水溶液に浸漬する電気化学的エッ
チングによって、ｐ型層とそれにつらなるｐ型単結晶シ
リコン膜の一部をエッチングする。このエッチングは、
電気化学的エッチングによってｐ型層のみがエッチング
され、かつ、ＫＯＨによる異方性エッチングである。こ
のため、ｐ型部分のみがエッチングされ、かつエッチン
グされるｐ型単結晶シリコンは上述したように、基板と
同じ結晶方位となっているので、ｎ型単結晶シリコン膜
の下にエッチング面として（１１１）面が現れたところ
で停止した空間が形成される。このようにして形成され
た下部に空間を有するシリコン膜上に誘電体薄膜と形成
し、空間を形成するためのに用いられたエッチングによ
って除去されたｐ型層部分の空間を介して半導体薄膜を
形成するものである。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】次に、ｐ型層４とそれに連なるｐ型単結晶
シリコン膜２の一部を電気化学的に異方性エッチングを
行う。まず、電気化学的異方性エッチングの装置概要を
説明すると、図６に示すように、水酸化カリウム水溶液
を入れ、エッチングを行うエッチング槽２０、電圧およ
び電流を制御するためのポテンショスタット２２、電圧
値および電流値をモニターするマイクロコンピュータ２
６よりなり、エッチング槽２０内には、エッチング液内
の電圧を知る参照電極（ＲＥ）２３、エッチングするシ
リコン基板に設けられる２つの試料電極（ＷＥ１）２４
ａ、（ＷＥ２）２４ｂおよび対向電極（ＣＥ）２５が設
置され、エッチング槽２０内には水酸化カリウム水溶液
内に溶けている酸素を除去するための窒素バブリング装
置（図示せず）が設けられている。なお、ＲＥとしては
飽和カロメル電極（ＳＣＥ）を用い、以下説明において
用いられる電圧値は、このＲＥを基準とした値である。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に形成された下部に空間
   を有するシリコン膜上に誘電体薄膜が形成され、前記空
   間によって隔てられた他の部分に半導体薄膜が形成され
   ていることを特徴とする高周波回路用基板。
2. 【請求項２】 面方位（１００）のｎ型シリコン基板上
   にエピタキシャル成長法によりｐ型単結晶シリコン膜を
   形成する工程と、 該ｐ型単結晶シリコン膜上にエピタキシャル成長法によ
   りｎ型単結晶シリコン膜を形成する工程と、 該ｎ型単結晶シリコン膜の一部に前記ｐ型単結晶シリコ
   ン膜に達するｐ型層を形成する工程と、 前記ｎ型シリコン基板を水酸化カリウム水溶液に浸漬
   し、該水酸化カリウム水溶液の電位を基準として、−１
   Ｖ以上の電位を前記ｎ型シリコン基板に、−１Ｖ以下の
   電位を前記ｐ型単結晶シリコン膜にそれぞれ与えて、前
   記ｐ型層部分とそれにつながる前記ｐ型単結晶シリコン
   膜の一部をエッチングする工程と、 該エッチング工程により形成された空間上に位置する前
   記ｎ型単結晶シリコン膜上に誘電体薄膜を形成する工程
   と、 該誘電体膜を形成したｎ型単結晶シリコン膜部分から前
   記エッチング工程によりエッチングされた空間により隔
   てられた位置に半導体薄膜を形成する工程とを有するこ
   とを特徴とする高周波回路用基板の製造方法。
3. 【請求項３】 シリコン基板上に形成された下部に空間
   を有するシリコン膜上に誘電体薄膜が形成され、前記空
   間によって隔てられた他の部分に半導体薄膜が形成され
   ている高周波回路用基板の前記半導体薄膜に少なくとも
   一つの高周波素子が形成され、かつ前記誘電体薄膜に少
   なくとも一つの表面弾性波素子が形成されていることを
   特徴とする高周波集積回路素子。