JPH06303043A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPH06303043A JPH06303043A JP5084524A JP8452493A JPH06303043A JP H06303043 A JPH06303043 A JP H06303043A JP 5084524 A JP5084524 A JP 5084524A JP 8452493 A JP8452493 A JP 8452493A JP H06303043 A JPH06303043 A JP H06303043A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input terminal
- base
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は増幅回路に関し、特に
高周波電力増幅に使用する回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more particularly to a circuit used for high frequency power amplification.
【０００２】[0002]
【従来の技術】図４は、従来のベースバイアスを必要と
する動作による高周波電力増幅回路を示す。図において
トランジスタ１のコレクタにはコレクタ電源端子２が接
続されている。また、トランジスタ１のベースにはベー
ス電源端子３が接続されてベースバイアスが与えられて
いる。トランジスタ１によって増幅される高周波信号は
入力端子４に入力され、トランジスタ１によって増幅さ
れた高周波信号は出力端子５に出力される。2. Description of the Related Art FIG. 4 shows a conventional high frequency power amplifier circuit which operates by requiring a base bias. In the figure, a collector power supply terminal 2 is connected to the collector of the transistor 1. A base power supply terminal 3 is connected to the base of the transistor 1 to apply a base bias. The high frequency signal amplified by the transistor 1 is input to the input terminal 4, and the high frequency signal amplified by the transistor 1 is output to the output terminal 5.
【０００３】[0003]
【発明が解決しようとする課題】このように構成された
高周波増幅回路では、入力端子４に高周波信号が与えら
れるか否かにかかわらず、ベース電源端子３からトラン
ジスタ１へベース電流が常に供給される。このため、ト
ランジスタ１は常に動作状態にあり、コレクタ電源端子
２からコレクタ電流が常に流れている。従って、消費電
力が大きいという問題点があった。In the high-frequency amplifier circuit configured as described above, the base current is always supplied from the base power supply terminal 3 to the transistor 1 regardless of whether a high-frequency signal is applied to the input terminal 4. It Therefore, the transistor 1 is always in the operating state, and the collector current always flows from the collector power supply terminal 2. Therefore, there is a problem that the power consumption is large.
【０００４】この発明は上記のような問題点を解消する
ためになされたもので、消費電力を低減することができ
る増幅回路を提供することを目的とする。The present invention has been made to solve the above problems, and an object thereof is to provide an amplifier circuit which can reduce power consumption.
【０００５】[0005]
【課題を解決するための手段】この発明にかかる増幅回
路は、（ａ）第１及び第２の電位点と、（ｂ）第１の電
位点に接続された第１の電流電極と、第２の電位点に接
続された第２の電流電極と、制御電極と、を有する第１
のトランジスタと、（ｃ）第１のトランジスタの制御電
極及び第１の電流電極にそれぞれ接続された入力端子及
び出力端子と、（ｄ）入力端子と第１のトランジスタの
制御電極の間に接続され、入力端子に与えられた信号の
有無に依存して第１のトランジスタの制御電極に与える
制御電流を供給する制御電流供給回路と、を備える。An amplifier circuit according to the present invention comprises (a) first and second potential points, (b) a first current electrode connected to the first potential point, and A first having a second current electrode connected to the second potential point and a control electrode
And (c) an input terminal and an output terminal respectively connected to the control electrode and the first current electrode of the first transistor, and (d) connected between the input terminal and the control electrode of the first transistor. A control current supply circuit that supplies a control current to the control electrode of the first transistor depending on the presence or absence of a signal applied to the input terminal.
【０００６】例えば制御電流供給回路は、（ｄ−１）第
１の電位点に接続された第１の電流電極と、制御電極及
び第２の電流電極と、を有する第２のトランジスタと、
（ｄ−２）入力端子と第２のトランジスタの制御電極と
の間に接続された整流手段と、を備える。For example, the control current supply circuit includes (d-1) a second transistor having a first current electrode connected to a first potential point, a control electrode and a second current electrode,
(D-2) rectifying means connected between the input terminal and the control electrode of the second transistor.
【０００７】望ましくは整流手段は、（ｄ−２−１）入
力端子に与えられた信号を整流する整流素子と、（ｄ−
２−２）整流素子の出力を平滑化する平滑化素子と、を
備える。Preferably, the rectifying means is a (d-2-1) rectifying element for rectifying the signal applied to the input terminal, and (d-
2-2) A smoothing element that smoothes the output of the rectifying element.
【０００８】更に望ましくは、整流手段は、（ｄ−２−
３）入力端子と整流素子との間に接続された容量を更に
備える。More preferably, the rectifying means is (d-2-
3) It further comprises a capacitor connected between the input terminal and the rectifying element.
【０００９】あるいは整流手段は、（ｄ−２−４）入力
端子と整流素子との間に接続され、入力端子に与えられ
た信号の大きさを制限するリミッタを更に備える。Alternatively, the rectifying means further comprises a limiter which is connected between the (d-2-4) input terminal and the rectifying element and limits the magnitude of the signal applied to the input terminal.
【００１０】望ましくは、制御電流供給回路は、（ｄ−
３）第２のトランジスタの第２の電流電極と第１のトラ
ンジスタの制御電極との間に接続された平滑回路を更に
備える。Preferably, the control current supply circuit is (d-
3) Further comprising a smoothing circuit connected between the second current electrode of the second transistor and the control electrode of the first transistor.
【００１１】[0011]
【作用】この発明において制御電流供給回路は、入力端
子に信号が与えられた場合にのみ第１のトランジスタの
制御電極に制御電流を供給する。例えば入力端子に信号
が与えられた場合には、整流手段によって整流された信
号が第２のトランジスタのベースバイアスとして供給さ
れ、第２のトランジスタは第１のトランジスタにベース
電流を供給する。In the present invention, the control current supply circuit supplies the control current to the control electrode of the first transistor only when a signal is applied to the input terminal. For example, when a signal is applied to the input terminal, the signal rectified by the rectifying means is supplied as the base bias of the second transistor, and the second transistor supplies the base current to the first transistor.
【００１２】整流手段において平滑化素子は、第２のト
ランジスタに安定したベースバイアスを供給する。In the rectifying means, the smoothing element supplies a stable base bias to the second transistor.
【００１３】容量は、制御電流供給回路の入力インピダ
ンスを高め、リミッタは整流素子に与えられる信号の大
きさを制限する。The capacitance enhances the input impedance of the control current supply circuit, and the limiter limits the magnitude of the signal supplied to the rectifying element.
【００１４】平滑回路は第１のトランジスタのベースバ
イアスを安定化する。The smoothing circuit stabilizes the base bias of the first transistor.
【００１５】[0015]
【実施例】Ａ．第１実施例：図１は、本発明の第１実施
例にかかる高周波増幅回路の構成を示す回路図である。
入力端子４はＤＣカットコンデンサ６ａを介して増幅用
トランジスタ１のベースに接続されている。また、出力
端子５はＤＣカットコンデンサ６ｂを介してトランジス
タ１のコレクタに接続されている。トランジスタ１はＲ
ＦＣ７ｂを介してコレクタ電源端子２に接続され、トラ
ンジスタ１のベースとエミッタとの間にはコンデンサ６
ｃが接続されている。EXAMPLES A. First Embodiment: FIG. 1 is a circuit diagram showing a configuration of a high frequency amplifier circuit according to a first embodiment of the present invention.
The input terminal 4 is connected to the base of the amplifying transistor 1 via the DC cut capacitor 6a. The output terminal 5 is connected to the collector of the transistor 1 via the DC cut capacitor 6b. Transistor 1 is R
It is connected to the collector power supply terminal 2 via FC7b, and a capacitor 6 is provided between the base and emitter of the transistor 1.
c is connected.
【００１６】コンデンサ６ｃに並列してベース電流制御
回路２０が設けられている。ベース電流制御回路２０が
入力端子４に与えられる信号の有無に基づいてトランジ
スタ１に供給するベース電流を制御する。A base current control circuit 20 is provided in parallel with the capacitor 6c. The base current control circuit 20 controls the base current supplied to the transistor 1 based on the presence / absence of a signal applied to the input terminal 4.
【００１７】ベース電流制御回路２０は、整流回路２０
ａ及びフィルタ回路２０ｂ、並びにコレクタ電源端子２
に接続されたコレクタを有するベース電流制御用トラン
ジスタ８を備える。整流回路２０ａは、入力端子４とト
ランジスタ８のベースとの間に接続された整流用ダイオ
ード９、トランジスタ８のベースと接地の間に並列して
接続された平滑コンデンサ１０及び抵抗１１からなる。The base current control circuit 20 is a rectifier circuit 20.
a, the filter circuit 20b, and the collector power supply terminal 2
A base current control transistor 8 having a collector connected to the. The rectifying circuit 20a includes a rectifying diode 9 connected between the input terminal 4 and the base of the transistor 8, a smoothing capacitor 10 and a resistor 11 connected in parallel between the base of the transistor 8 and the ground.
【００１８】フィルタ回路２０ｂは、トランジスタ１の
ベースとトランジスタ８のエミッタの間に接続され、ト
ランジスタ１に与えるベースバイアスの平滑化を行う。The filter circuit 20b is connected between the base of the transistor 1 and the emitter of the transistor 8, and smoothes the base bias applied to the transistor 1.
【００１９】入力端子４に入力された高周波信号は、コ
ンデンサ６ａを介してトランジスタ１のベースに与えら
れる一方、ベース電流制御回路２０の整流回路２０ａに
も与えられる。高周波信号はダイオード９、コンデンサ
１０、抵抗１１によって整流され、トランジスタ８のベ
ース電流として供給される。即ち、トランジスタ８は入
力端子４に信号が与えられて初めて動作する。The high frequency signal input to the input terminal 4 is applied to the base of the transistor 1 via the capacitor 6a and also applied to the rectifier circuit 20a of the base current control circuit 20. The high frequency signal is rectified by the diode 9, the capacitor 10 and the resistor 11 and supplied as the base current of the transistor 8. That is, the transistor 8 operates only when a signal is applied to the input terminal 4.
【００２０】トランジスタ８にベース電流が流れたこと
により、トランジスタ８のエミッタはフィルタ回路２０
ｂに所定の電流を供給する。フィルタ回路２０ｂからベ
ースバイアスが与えられ、コレクタ電源端子２からはＲ
ＦＣ７ｂを介してトランジスタ１にコレクタ電流が供給
されて、トランジスタ１が動作する。Since the base current flows through the transistor 8, the emitter of the transistor 8 is filtered by the filter circuit 20.
A predetermined current is supplied to b. A base bias is applied from the filter circuit 20b, and R is applied from the collector power supply terminal 2.
The collector current is supplied to the transistor 1 via the FC 7b, and the transistor 1 operates.
【００２１】よって、トランジスタ１も入力端子４に信
号が与えられて初めて動作するので、信号が入力してい
ないときにも電力を消費するという問題を回避すること
ができる。Therefore, since the transistor 1 also operates only when a signal is applied to the input terminal 4, it is possible to avoid the problem that power is consumed even when no signal is input.
【００２２】フィルタ回路２０ｂは、トランジスタ８の
エミッタと接地の間に接続された平滑化コンデンサ６ｄ
と、トランジスタ８のエミッタとトランジスタ１のベー
スの間に接続されたＲＦＣ７ａから構成されるので、ト
ランジスタ１のベースバイアスの変動を低減することが
できる。The filter circuit 20b includes a smoothing capacitor 6d connected between the emitter of the transistor 8 and the ground.
And an RFC7a connected between the emitter of the transistor 8 and the base of the transistor 1, the fluctuation of the base bias of the transistor 1 can be reduced.
【００２３】Ｂ．第２実施例：図２は、本発明の第２実
施例にかかる高周波増幅回路の構成を示す回路図であ
る。第１実施例におけるベース電流制御回路２０がベー
ス電流制御回路２１に置換された構成を備えている。B. Second Embodiment: FIG. 2 is a circuit diagram showing a configuration of a high frequency amplifier circuit according to a second embodiment of the present invention. The base current control circuit 20 in the first embodiment is replaced with a base current control circuit 21.
【００２４】ベース電流制御回路２１は整流回路２１ａ
及びフィルタ回路２１ｂ、並びにコレクタ電源端子２に
接続されたコレクタを有するベース電源制御用のトラン
ジスタ８を備える。フィルタ回路２１ｂの構成及び接続
関係は、ベース電流制御回路２０のフィルタ回路２０ｂ
と同一である。The base current control circuit 21 is a rectifier circuit 21a.
And a filter circuit 21b, and a base power supply control transistor 8 having a collector connected to the collector power supply terminal 2. The configuration and connection relationship of the filter circuit 21b are the same as the filter circuit 20b of the base current control circuit 20.
Is the same as
【００２５】整流回路２１ａは、ベース電流制御回路２
０の整流回路２０ａにおいて新たに結合コンデンサ１２
が備えられた構成を有している。結合コンデンサ１２は
ダイオード９と入力端子４との間に接続されている。The rectifier circuit 21a is a base current control circuit 2
In the rectifier circuit 20a of 0, the coupling capacitor 12 is newly added.
Is provided. The coupling capacitor 12 is connected between the diode 9 and the input terminal 4.
【００２６】コンデンサ１２の挿入により、ベース電流
制御回路２１の入力インピダンスは、トランジスタ１の
それよりも高くなる。従って必要以上の入力信号がベー
ス電源制御回路２１に流れることがなく、トランジスタ
１のベースに入力信号が充分供給され、回路全体の増幅
度を損なうことがない。By inserting the capacitor 12, the input impedance of the base current control circuit 21 becomes higher than that of the transistor 1. Therefore, an unnecessary input signal does not flow to the base power supply control circuit 21, an input signal is sufficiently supplied to the base of the transistor 1, and the amplification degree of the entire circuit is not impaired.
【００２７】Ｃ．第３実施例：図３は本発明の第３実施
例にかかる高周波増幅回路の構成を示す回路図である。
第１実施例におけるベース電流制御回路２０がベース電
流制御回路２２に置換された構成を備えている。C. Third Embodiment: FIG. 3 is a circuit diagram showing a configuration of a high frequency amplifier circuit according to a third embodiment of the present invention.
The base current control circuit 20 in the first embodiment is replaced with a base current control circuit 22.
【００２８】ベース電流制御回路２２は整流回路２２ａ
及びフィルタ回路２２ｂ、並びにコレクタ電源端子２に
接続されたコレクタを有するベース電源制御用のトラン
ジスタ８を備える。フィルタ回路２２ｂの構成及び接続
関係は、ベース電流制御回路２０のフィルタ回路２０ｂ
と同一である。The base current control circuit 22 is a rectifying circuit 22a.
And a filter circuit 22b, and a base power supply control transistor 8 having a collector connected to the collector power supply terminal 2. The configuration and connection relationship of the filter circuit 22b are the same as the filter circuit 20b of the base current control circuit 20.
Is the same as
【００２９】整流回路２２ａは、ベース電流制御回路２
０の整流回路２０ａにおいて新たにリミッタ１３が備え
られた構成を有している。リミッタ１３は入力端子４と
接地の間に接続されている。リミッタ１３は互いに逆方
向に接続された一対のダイオードからなる。The rectifier circuit 22a is a base current control circuit 2
The rectifier circuit 20a of 0 has a configuration in which a limiter 13 is newly provided. The limiter 13 is connected between the input terminal 4 and the ground. The limiter 13 is composed of a pair of diodes connected in opposite directions.
【００３０】リミッタ１３の挿入により、入力端子４に
入力された高周波信号の変動が大きい場合でも、トラン
ジスタ８のベースに与えられるベース電流の変動が抑制
される。このため、トランジスタ１に対しても安定した
ベース電流が供給され、トランジスタ１の動作の不安定
が回避できる。The insertion of the limiter 13 suppresses the fluctuation of the base current given to the base of the transistor 8 even when the fluctuation of the high frequency signal input to the input terminal 4 is large. Therefore, a stable base current is supplied to the transistor 1 as well, and instability of the operation of the transistor 1 can be avoided.
【００３１】[0031]
【発明の効果】以上のように、この発明によれば第１ト
ランジスタのベース電流は信号の入力があった場合に限
って与えられるので、消費電力を低減する効果がある。As described above, according to the present invention, the base current of the first transistor is given only when a signal is input, so that there is an effect of reducing power consumption.
【００３２】特に容量を設けることで、入力した信号は
必要以上に制御電流供給回路へ流れることが回避でき
る。Particularly, by providing the capacitor, it is possible to prevent the input signal from flowing to the control current supply circuit more than necessary.
【００３３】また、リミッタを、あるいは平滑化回路を
設けることで第１トランジスタのベースバイアスを安定
化することができる。Further, by providing a limiter or a smoothing circuit, the base bias of the first transistor can be stabilized.
【図１】この発明の第１実施例の構成を示す回路図であ
る。FIG. 1 is a circuit diagram showing a configuration of a first embodiment of the present invention.
【図２】この発明の第２実施例の構成を示す回路図であ
る。FIG. 2 is a circuit diagram showing a configuration of a second embodiment of the present invention.
【図３】この発明の第３実施例の構成を示す回路図であ
る。FIG. 3 is a circuit diagram showing a configuration of a third embodiment of the present invention.
【図４】従来の技術を示す回路図である。FIG. 4 is a circuit diagram showing a conventional technique.
１ 増幅用トランジスタ ２ コレクタ電源端子 ４ 入力端子 ５ 出力端子 ８ ベース電流制御用トランジスタ ９ 整流用ダイオード １０ 平滑コンデンサ １１ 抵抗 １２ 結合コンデンサ １３ リミッタ 1 Amplifying transistor 2 Collector power supply terminal 4 Input terminal 5 Output terminal 8 Base current control transistor 9 Rectifying diode 10 Smoothing capacitor 11 Resistor 12 Coupling capacitor 13 Limiter
Claims (6)
と、前記第２の電位点に接続された第２の電流電極と、
制御電極と、を有する第１のトランジスタと、 （ｃ）前記第１のトランジスタの前記制御電極及び第１
の電流電極にそれぞれ接続された入力端子及び出力端子
と、 （ｄ）前記入力端子と前記第１のトランジスタの前記制
御電極の間に接続され、前記入力端子に与えられた信号
の有無に依存して前記第１のトランジスタの前記制御電
極に与える制御電流を供給する制御電流供給回路と、 を備える増幅回路。1. A first and second potential point; (b) a first current electrode connected to the first potential point; and a second current electrode connected to the second potential point. Current electrode of
A first transistor having a control electrode; and (c) the control electrode and the first transistor of the first transistor.
An input terminal and an output terminal respectively connected to the current electrodes of (1), (d) connected between the input terminal and the control electrode of the first transistor, depending on the presence or absence of a signal applied to the input terminal. And a control current supply circuit that supplies a control current to the control electrode of the first transistor.
極と、制御電極及び第２の電流電極と、を有する第２の
トランジスタと、 （ｄ−２）前記入力端子と前記第２のトランジスタの前
記制御電極との間に接続された整流手段と、 を備える、請求項１記載の増幅回路。2. The second current transistor, wherein the control current supply circuit has (d-1) a first current electrode connected to the first potential point, and a control electrode and a second current electrode. The amplifier circuit according to claim 1, further comprising: (d-2) rectifying means connected between the input terminal and the control electrode of the second transistor.
る整流素子と、 （ｄ−２−２）前記整流素子の出力を平滑化する平滑化
素子と、 を備える、請求項２記載の増幅回路。3. The rectifying means comprises: (d-2-1) a rectifying element for rectifying a signal given to the input terminal; and (d-2-2) a smoothing element for smoothing an output of the rectifying element. The amplifier circuit according to claim 2, further comprising: an element.
続された容量を更に備える、請求項３記載の増幅回路。4. The amplifier circuit according to claim 3, wherein the rectifying means further comprises: (d-2-3) a capacitor connected between the input terminal and the rectifying element.
続され、前記入力端子に与えられた信号の大きさを制限
するリミッタを更に備える、請求項３記載の増幅回路。5. The rectifying means further comprises: (d-2-4) a limiter connected between the input terminal and the rectifying element, the limiter limiting a magnitude of a signal applied to the input terminal. The amplifier circuit according to claim 3.
極と前記第１のトランジスタの前記制御電極との間に接
続された平滑回路を更に備える、請求項２又は４若しく
は５に記載の増幅回路。6. The control current supply circuit further comprises: (d-3) a smoothing circuit connected between the second current electrode of the second transistor and the control electrode of the first transistor. The amplifier circuit according to claim 2, wherein the amplifier circuit is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084524A JPH06303043A (en) | 1993-04-12 | 1993-04-12 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084524A JPH06303043A (en) | 1993-04-12 | 1993-04-12 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303043A true JPH06303043A (en) | 1994-10-28 |
Family
ID=13833035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5084524A Pending JPH06303043A (en) | 1993-04-12 | 1993-04-12 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303043A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1296447A1 (en) * | 2000-06-30 | 2003-03-26 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| WO2011002099A1 (en) * | 2009-07-03 | 2011-01-06 | 日本電気株式会社 | Power consumption control circuit, amplifying circuit, and power consumption control method |
| WO2019067084A1 (en) * | 2017-09-28 | 2019-04-04 | Raytheon Company | Radio frequency power amplifier |
-
1993
- 1993-04-12 JP JP5084524A patent/JPH06303043A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1296447A1 (en) * | 2000-06-30 | 2003-03-26 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| EP1296447A4 (en) * | 2000-06-30 | 2005-08-03 | Mitsubishi Electric Corp | High-frequency amplifier |
| WO2011002099A1 (en) * | 2009-07-03 | 2011-01-06 | 日本電気株式会社 | Power consumption control circuit, amplifying circuit, and power consumption control method |
| JPWO2011002099A1 (en) * | 2009-07-03 | 2012-12-13 | 日本電気株式会社 | Power consumption control circuit, amplifier circuit, and power consumption control method |
| US8629717B2 (en) | 2009-07-03 | 2014-01-14 | Nec Corporation | Power consumption control circuit, amplifier circuit and power consumption control method |
| WO2019067084A1 (en) * | 2017-09-28 | 2019-04-04 | Raytheon Company | Radio frequency power amplifier |
| US10263566B1 (en) | 2017-09-28 | 2019-04-16 | Raytheon Company | Radio frequency power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6266254B1 (en) | Switching power circuit | |
| US4327319A (en) | Active power supply ripple filter | |
| WO2004042916A1 (en) | Simple self-biased cascode amplifier circuit | |
| US6111466A (en) | Amplifier with feedback to provide bias adjustment | |
| JPS60236306A (en) | High frequency amplifier | |
| US5352992A (en) | Amplifier circuit | |
| US4672327A (en) | Self-biasing for enhancement-mode field effect transistors | |
| JPH06303043A (en) | Amplifier circuit | |
| KR19990063796A (en) | Inductor-Free Voltage Biasing Circuit for AC-Coupled Amplifiers | |
| JPH05121974A (en) | Voltage follower with current booster | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JPH0210664Y2 (en) | ||
| JPH03870Y2 (en) | ||
| JPH0129854Y2 (en) | ||
| JP3310890B2 (en) | Class B output amplifier circuit | |
| JPH0526855Y2 (en) | ||
| JPH04579Y2 (en) | ||
| JPS5914814Y2 (en) | voltage stabilization circuit | |
| JPS62171211A (en) | Hybrid power amplifier | |
| JP4455903B6 (en) | An adaptive bias circuit for power amplifiers. | |
| JP4455903B2 (en) | An adaptive bias circuit for power amplifiers. | |
| JP3119585B2 (en) | Reverse current bypass circuit | |
| JPH0720728Y2 (en) | Ripple removal circuit | |
| JPH09232874A (en) | Amplifier circuit | |
| JPH0345568B2 (en) |