JPH06291270A - Simulation of floating gate device - Google Patents

Simulation of floating gate device

Info

Publication number
JPH06291270A
JPH06291270A JP5100545A JP10054593A JPH06291270A JP H06291270 A JPH06291270 A JP H06291270A JP 5100545 A JP5100545 A JP 5100545A JP 10054593 A JP10054593 A JP 10054593A JP H06291270 A JPH06291270 A JP H06291270A
Authority
JP
Japan
Prior art keywords
floating gate
voltage
gate
simulation
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5100545A
Other languages
Japanese (ja)
Inventor
Beemu Toomasu
ベーム トーマス
Orudeijisu Fuiritsupu
オルディジス フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5100545A priority Critical patent/JPH06291270A/en
Publication of JPH06291270A publication Critical patent/JPH06291270A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PURPOSE:To enable simulation in a short time by calculating a floating gate voltage based on data regarding floating gate device which carries out simulation and measurement values of a voltage applied to a control gate and a drain voltage. CONSTITUTION:In a floating gate device 1, prediction of boundary conditions between a floating gate 12 and a control gate 13 is complicated and a value to be obtained can not be calculated unless accurate boundary conditions are not set. Therefore, a voltage of the floating gate 12 is calculated based on data regarding the floating gate device 1 which carries out simulation and measurement values of a voltage applied to the control gate 13 and a drain voltage. Simulation is carried out by regarding the floating gate 12 and the control gate 13 as a single gate. The floating gate device 1 can be simulated in a short time in this way.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、デバイスシミュレータ
を用いたフローティングゲートデバイスのシミュレーシ
ョン方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a floating gate device simulation method using a device simulator.

【0002】[0002]

【従来の技術】フローティングゲートデバイスは、電源
を切ってもデータが保存される不揮発性メモリであり、
通常のMOS型トランジスタのゲート電極と基板との間
にもう一つのゲートを形成した構造になっている。
2. Description of the Related Art A floating gate device is a non-volatile memory that stores data even when the power is turned off.
It has a structure in which another gate is formed between the gate electrode of a normal MOS type transistor and the substrate.

【0003】図2に、フローティングゲートデバイスの
断面模式図を示す。ここで示すように、フローティング
ゲートデバイス1においては、基板11の上方にフロー
ティングゲート12が形成され、このフローティングゲ
ート12のさらに上方にはコントロールゲート13が形
成されている。上記フローティングゲート12とコント
ロールゲート13のそれぞれの周囲は、図示しない酸化
膜で覆われている。また、基板11には不純物の拡散に
よってソース14とドレイン15とが形成されている。
FIG. 2 shows a schematic sectional view of a floating gate device. As shown here, in the floating gate device 1, the floating gate 12 is formed above the substrate 11, and the control gate 13 is formed further above the floating gate 12. The periphery of each of the floating gate 12 and the control gate 13 is covered with an oxide film (not shown). A source 14 and a drain 15 are formed on the substrate 11 by diffusing impurities.

【0004】このように構成されたフローティングゲー
トデバイス1では、コントロールゲート13とドレイン
15とに電圧を印加することによってフローティングゲ
ート12に電子が注入される。フローティングゲート1
2の周囲は酸化膜で覆われているため、注入された電子
は電源を切った後でも消失することなくデータとしてフ
ローティングゲート12に保存される。
In the floating gate device 1 thus constructed, electrons are injected into the floating gate 12 by applying a voltage to the control gate 13 and the drain 15. Floating gate 1
Since the periphery of 2 is covered with an oxide film, the injected electrons are stored in the floating gate 12 as data without disappearing even after the power is turned off.

【0005】上記構造のフローティングゲートデバイス
1のシミュレーションは、デバイスシミュレータを用い
て以下のように行われる。先ず、コントロールゲート1
3から下方の数値計算領域をメッシュ状に細分化した各
位置にメッシュポイントを設定する。次いで、フローテ
ィングゲート12とコントロールゲート13との間の境
界条件を設定し、各メッシュポイントに対応してコント
ロールゲート13に電圧を印加する。そして、各電極で
電圧を測定する。
The floating gate device 1 having the above structure is simulated as follows using a device simulator. First, control gate 1
A mesh point is set at each position where the numerical calculation area below 3 is subdivided into a mesh. Next, a boundary condition between the floating gate 12 and the control gate 13 is set, and a voltage is applied to the control gate 13 corresponding to each mesh point. Then, the voltage is measured at each electrode.

【0006】しかし、上記構造のフローティングゲート
デバイス1では、フローティングゲート12の電圧を直
接測定することは出来ない。このため、フローティング
ゲートデバイス1のシミュレーションでは、デバイスの
各部分の電気容量に基づいて電荷を推定することによっ
て諸特性を得ている。
However, in the floating gate device 1 having the above structure, the voltage of the floating gate 12 cannot be directly measured. Therefore, in the simulation of the floating gate device 1, various characteristics are obtained by estimating the charge based on the electric capacitance of each part of the device.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記のフロー
ティングゲートデバイス1のシミュレーション方法に
は、以下の様な課題があった。すなわち、上記のシミュ
レーション方法には近似的要素が含まれるため、シミュ
レーションによって得たデバイスの諸特性と、測定によ
って得たデバイスの特性とが大きく異なる。
However, the simulation method of the floating gate device 1 described above has the following problems. That is, since the above-described simulation method includes approximate elements, various characteristics of the device obtained by simulation and characteristics of the device obtained by measurement are significantly different.

【0008】また、フローティングゲートデバイス1で
は、フローティングゲート12とコントロールゲート1
3との間の境界条件の予測が複雑でり、正しい境界条件
を設定しないと求める値を算出できないことからデバイ
スシミュレータでのシミュレーションが困難である。し
かも、上記のシミュレーションでは、数値計算領域に設
定するメッシュポイントが、通常の単一ゲートデバイス
よりも多く設定される。このため、メッシュポイントが
増加した分だけデバイスシミュレータでの演算に時間を
要する。
In the floating gate device 1, the floating gate 12 and the control gate 1
It is difficult to perform a simulation with a device simulator, because the prediction of the boundary conditions between the 3 and 3 is complicated and the required value cannot be calculated unless the correct boundary conditions are set. Moreover, in the above-mentioned simulation, the number of mesh points set in the numerical calculation area is set more than that of a normal single gate device. For this reason, the calculation in the device simulator takes time as much as the number of mesh points increases.

【0009】そこで、本発明は上記の課題を解決し、フ
ローティングゲートデバイスのシミュレーションにおい
て、デバイスシミュレータを用いて短時間で正確なデバ
イス特性を得ることが出来る方法を提供することを目的
とする。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to solve the above-mentioned problems and to provide a method for obtaining accurate device characteristics in a short time in a floating gate device simulation by using a device simulator.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明のフローティングゲートデバイスのシミュ
レーション方法では以下の3工程を行う。先ず、第1の
工程では、シミュレーションを行うフローティングゲー
トデバイスの構造及び構成部品の不純物の拡散濃度のデ
ータを得る。また、第2の工程では、上記フローティン
グゲートデバイスのコントロールゲートに電圧を印加し
てドレイン電圧を測定する。そして、第3の工程では、
上記第1の工程で得たデータと上記第2の工程で測定し
た値とを用いて、以下の算出方法に従ってフローティン
グゲート電圧を算出する。先ず、上記第1の工程で得た
データに基づく上記コントロールゲートと上記フローテ
ィングゲートとの間の電気容量に係わるチャネル係数に
対して上記第2の工程でコントロールゲートに印加した
電圧を乗じて第1項とする。また、上記第1の工程で得
たデータに基づくフローティングゲートとドレインとの
間の電気容量に係わるドレイン係数に対して上記第2の
工程で測定したドレイン電圧を乗じて第2項とする。さ
らに、上記フローティングゲートの電荷を上記フローテ
ィングゲートデバイスの総電気容量で除して第3項とす
る。そして、上記第1項,第2項及び第3項を加算して
フローティングゲート電圧を算出する。
In order to solve the above-mentioned problems, the following three steps are performed in the floating gate device simulation method of the present invention. First, in the first step, the data of the diffusion concentration of impurities of the structure and components of the floating gate device to be simulated is obtained. In the second step, a voltage is applied to the control gate of the floating gate device to measure the drain voltage. And in the third step,
The floating gate voltage is calculated according to the following calculation method using the data obtained in the first step and the value measured in the second step. First, the channel coefficient related to the capacitance between the control gate and the floating gate based on the data obtained in the first step is multiplied by the voltage applied to the control gate in the second step to obtain a first value. Term. In addition, the drain coefficient related to the electric capacitance between the floating gate and the drain based on the data obtained in the first step is multiplied by the drain voltage measured in the second step to obtain a second term. Further, the charge of the floating gate is divided by the total capacitance of the floating gate device to obtain the third term. Then, the floating gate voltage is calculated by adding the first term, the second term, and the third term.

【0011】[0011]

【作用】上記のシミュレーション方法では、シミュレー
ションを行うフローティングゲートデバイスに関するデ
ータ及びコントロールゲートに印加した電圧とドレイン
電圧の測定値とからフローティングゲート電圧が算出さ
れる。したがって、フローティングゲートとコントロー
ルゲートとを単一ゲートと見なしてシミュレーションが
行われる。
In the above simulation method, the floating gate voltage is calculated from the data regarding the floating gate device to be simulated, the voltage applied to the control gate, and the measured value of the drain voltage. Therefore, the simulation is performed by regarding the floating gate and the control gate as a single gate.

【0012】[0012]

【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図2は、シミュレーションを行うフローティン
グゲートデバイスの断面模式図である。図に示すよう
に、フローティングゲートデバイス1は、基板11の上
面側にフローティングゲート12とコントロールゲート
13の二つのゲートを有している。そして、フローティ
ングゲート12とコントロールゲート13とはぞれぞれ
の周囲がここでは図示しない酸化膜で覆われている。ま
た、基板11には上記フローティングゲート12の両脇
に対応する位置に、不純物を拡散したソース14とドレ
イン15とが形成されている。そして、ソース14,ド
レイン15及びコントロールゲート13にはそれぞれ端
子13a,14a,15aが接続されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a schematic cross-sectional view of a floating gate device for performing simulation. As shown in the figure, the floating gate device 1 has two gates, a floating gate 12 and a control gate 13, on the upper surface side of the substrate 11. The periphery of each of the floating gate 12 and the control gate 13 is covered with an oxide film not shown here. Further, a source 14 and a drain 15 in which impurities are diffused are formed on the substrate 11 at positions corresponding to both sides of the floating gate 12. Then, terminals 13a, 14a, 15a are connected to the source 14, drain 15 and control gate 13, respectively.

【0013】上記のフローティングゲートデバイス1の
シミュレーションを行う方法を、図1のフローチャート
と図2により説明する。先ず、第1の工程では、シミュ
レーションを行うフローティングゲートデバイス1の構
造及び不純物拡散に関するデータを得る。(S1) ここでは、フローティングゲートデバイス1の各部分の
電気容量,電荷及びソース14とドレイン15とに拡散
する不純物の濃度等に関するデータを、設計値あるいは
実験値から得る。
A method of simulating the floating gate device 1 will be described with reference to the flowchart of FIG. 1 and FIG. First, in the first step, data on the structure and impurity diffusion of the floating gate device 1 to be simulated is obtained. (S1) Here, data relating to the electric capacitance of each part of the floating gate device 1, the charge, the concentration of impurities diffused in the source 14 and the drain 15, and the like are obtained from design values or experimental values.

【0014】上記第1の工程と並行して第2の工程で
は、ソース14を接地してコントロールゲート13に電
圧を印加し、その時のドレイン15にかかる電圧を測定
する。(S2) ここでは、例えばフローティングゲートデバイス1の数
値計算領域をメッシュ状に細分化した各部位にメッシュ
ポイントを設定する。そして、各メッシュポイントに対
応してコントロールゲート13に所定の電圧を印加し、
ドレイン15にかかる電圧を測定する。この場合、フロ
ーティングゲート12とコントロールゲート13とを一
つのゲート電極とみなす。そこで、フローティングゲー
トデバイス1を図3に示すような同等の単一ゲートデバ
イス2に置き換える。そして、図2のフローティングゲ
ート12から下方のみを数値計算領域にしてメッシュポ
イントを設定する。
In the second step, in parallel with the first step, the source 14 is grounded and a voltage is applied to the control gate 13, and the voltage applied to the drain 15 at that time is measured. (S2) Here, for example, mesh points are set in each part where the numerical calculation area of the floating gate device 1 is subdivided into a mesh shape. Then, a predetermined voltage is applied to the control gate 13 corresponding to each mesh point,
The voltage applied to the drain 15 is measured. In this case, the floating gate 12 and the control gate 13 are regarded as one gate electrode. Therefore, the floating gate device 1 is replaced with an equivalent single gate device 2 as shown in FIG. Then, only the lower part from the floating gate 12 in FIG. 2 is set as a numerical calculation area, and mesh points are set.

【0015】次に、第3の工程では、上記第1及び第2
の工程で得た各値を用いて数1によりフローティングゲ
ート12の電圧を算出する。(S3)
Next, in the third step, the first and second steps are performed.
The voltage of the floating gate 12 is calculated by using Equation 1 using the values obtained in the step. (S3)

【数1】Vfg=αch×Vcg+αd ×Vd +Qfg/Ctot 以下に、上記数1で用いる各値を説明する。Vfgは、こ
こで算出するフローティングゲート12の電圧である。
αchは、フローティングゲート12とコントロールゲー
ト13との間の電気容量に係わるチャネル係数である。
Vcgは、上記第2の工程でコントロールゲート13に印
加した電圧である。αd は、フローティングゲート12
とドレイン15とが重なる部分の電気容量に係わるドレ
イン係数である。Vd は、上記第2の工程で測定したド
レイン15にかかる電圧である。Qfgは、フローティン
グゲート12の電荷である。Ctot は、フローティング
ゲートデバイス1の総電位容量である。上記αch,αd
,Qfg,Ctot は上記第1の工程で得たフローティン
グゲートデバイス2に関するデータから算出する。
## EQU1 ## Vfg = .alpha.ch.times.Vcg + .alpha.d.times.Vd + Qfg / Ctot Each value used in the above equation 1 will be described below. Vfg is the voltage of the floating gate 12 calculated here.
αch is a channel coefficient related to the electric capacity between the floating gate 12 and the control gate 13.
Vcg is the voltage applied to the control gate 13 in the second step. αd is the floating gate 12
Is the drain coefficient related to the electric capacity of the portion where the drain 15 and the drain 15 overlap. Vd is the voltage applied to the drain 15 measured in the second step. Qfg is the charge of the floating gate 12. Ctot is the total potential capacitance of the floating gate device 1. Above αch, αd
, Qfg, Ctot are calculated from the data relating to the floating gate device 2 obtained in the first step.

【0016】尚、上記数1においては、ソース14を接
地していない場合には、第3項は無視できる程小さい値
になるため、第3項を消去しても良い。
In the above mathematical expression 1, when the source 14 is not grounded, the third term has a negligibly small value, so the third term may be deleted.

【0017】そして、第4の工程では、フローティング
ゲート12の電圧の算出が上記第2の工程で設定したメ
ッシュポイントの必要箇所に対応して全て行われたか否
かを判断する。(S4) ここでは、行われていないと判断した場合には、上記第
2の工程に戻ってそれ以降の工程を順次繰り返して行
う。一方行われたと判断した場合には、フローティング
ゲート12の電圧の算出を終了する。
Then, in the fourth step, it is judged whether or not the calculation of the voltage of the floating gate 12 has been performed for all the necessary points of the mesh points set in the second step. (S4) Here, when it is determined that the process has not been performed, the process returns to the second process and the subsequent processes are sequentially repeated. On the other hand, if it is determined that the operation has been performed, the calculation of the voltage of the floating gate 12 ends.

【0018】そして、上記のようにして算出したフロー
ティングゲート12の電圧を用いて、フローティングゲ
ートデバイス1の諸特性を得る。
Then, using the voltage of the floating gate 12 calculated as described above, various characteristics of the floating gate device 1 are obtained.

【0019】上記の方法では、シミュレーションを行う
フローティングゲートデバイス1の構造及び不純物の拡
散に関するデータと電圧の測定値とからフローティング
ゲート12の電圧が算出される。したがって、フローテ
ィングゲート12とコントロールゲート13との間に境
界条件を設定してフローティングゲート12の電圧を推
定する必要はない。このため、フローティングゲート1
2とコントロールゲート13を一つのゲート電極とみな
してフローティングゲート12の下方にのみメッシュポ
イントを設定してシミュレーションを行う。
In the above method, the voltage of the floating gate 12 is calculated from the data on the structure and impurity diffusion of the floating gate device 1 to be simulated and the measured voltage value. Therefore, it is not necessary to set the boundary condition between the floating gate 12 and the control gate 13 to estimate the voltage of the floating gate 12. Therefore, the floating gate 1
2 and the control gate 13 are regarded as one gate electrode, and a mesh point is set only below the floating gate 12 to perform a simulation.

【0020】尚、上記の第1から第4の工程を、図3に
示した単一ゲートデバイス2のデバイスシミュレータに
組み込むことによって、単一ゲートデバイス2と同様に
フローティングゲートデバイスのミュレーションを行う
ことが出来る。
By incorporating the above first to fourth steps into the device simulator of the single gate device 2 shown in FIG. 3, a floating gate device is simulated in the same manner as the single gate device 2. You can

【0021】[0021]

【発明の効果】以上実施例で説明したように、本発明に
よればデバイス構造及び不純物の拡散と電圧の測定値と
からフローティングゲートの電圧を算出するので、正確
なシミュレーションによってデバイスの諸特性を得るこ
とが出来る。また、上記のようにフローティングゲート
の電圧を算出することによりフローティングゲートデバ
イスを単一ゲートデバイスに置き換えてシミュレーショ
ンを行うことができる。このため、メッシュポイントは
フローティングゲートの下方にのみ配置すれば良い。し
たがって、通常の単一ゲートデバイスのシミュレーター
を用いてシミュレーションを行うことができると共に、
演算時間が短縮されるため短時間でフローティングゲー
トデバイスのシミュレーションを行うことができる。
As described in the above embodiments, according to the present invention, the floating gate voltage is calculated from the device structure and the diffusion of impurities and the measured voltage value. Therefore, various characteristics of the device can be obtained by an accurate simulation. You can get it. In addition, by calculating the voltage of the floating gate as described above, the floating gate device can be replaced with a single gate device for simulation. Therefore, the mesh points may be arranged only below the floating gate. Therefore, it is possible to perform the simulation using the simulator of a normal single gate device,
Since the calculation time is shortened, the floating gate device can be simulated in a short time.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例を説明するフローチャートである。FIG. 1 is a flowchart illustrating an example.

【図2】フローティングゲートデバイスの断面模式図で
ある。
FIG. 2 is a schematic sectional view of a floating gate device.

【図3】単一ゲートデバイスの断面模式図である。FIG. 3 is a schematic cross-sectional view of a single gate device.

【符号の説明】[Explanation of symbols]

1 フローティングゲートデバイス 11 基板 12 フローティングゲート 13 コントロールゲート 14 ソース 15 ドレイン Vfg フローティングゲート電圧 αch チャネル係数 Vcg コントロールゲート電圧 αd ドレイン係数 Vd ドレイン電圧 Qfg フローティングゲートの電荷 Ctot 総電気容量 1 Floating gate device 11 Substrate 12 Floating gate 13 Control gate 14 Source 15 Drain Vfg Floating gate voltage αch Channel coefficient Vcg Control gate voltage αd Drain coefficient Vd Drain voltage Qfg Floating gate charge Ctot Total capacitance

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 29/788 29/792

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ソース及びドレインを形成した基板の上
方にフローティングゲートを配置し、さらにその上方に
コントロールゲートを配置してなるフローティングゲー
トデバイスのシミュレーション方法であって、 前記フローティングゲートデバイスの構造及び不純物の
拡散濃度に関するのデータを得る第1の工程と、 前記コントロールゲートに電圧を印加してドレイン電圧
を測定する第2の工程と、 前記第1の工程で得たデータに基づく前記コントロール
ゲートと前記フローティングゲートとの間の電気容量に
係わるチャネル係数に対して前記第2の工程でコントロ
ールゲートに印加した電圧を乗じて第1項とし、前記第
1の工程で得たデータに基づく前記フローティングゲー
トと前記ドレインとの間の電気容量に係わるドレイン係
数に対して前記第2の工程で測定したドレイン電圧を乗
じて第2項とし、前記フローティングゲートの電荷を前
記フローティングゲートデバイスの総電気容量で除して
第3項とし、前記第1項,第2項及び第3項を加算して
フローティングゲート電圧を算出する第3の工程とを行
うことを特徴とするフローティングゲートデバイスのシ
ミュレーション方法。
1. A method of simulating a floating gate device, comprising: arranging a floating gate above a substrate on which a source and a drain are formed, and further arranging a control gate above the floating gate. The structure and impurity of the floating gate device. A second step of applying a voltage to the control gate to measure a drain voltage, and the control gate and the control gate based on the data obtained in the first step. The channel coefficient related to the capacitance between the floating gate and the floating gate is multiplied by the voltage applied to the control gate in the second step to obtain the first term, and the floating gate based on the data obtained in the first step. The drain coefficient related to the capacitance between the drain and Then, the drain voltage measured in the second step is multiplied to obtain the second term, and the charge of the floating gate is divided by the total capacitance of the floating gate device to obtain the third term. And a third step of calculating a floating gate voltage by adding the third term and the third term, and a floating gate device simulation method.
JP5100545A 1993-04-02 1993-04-02 Simulation of floating gate device Pending JPH06291270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5100545A JPH06291270A (en) 1993-04-02 1993-04-02 Simulation of floating gate device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5100545A JPH06291270A (en) 1993-04-02 1993-04-02 Simulation of floating gate device

Publications (1)

Publication Number Publication Date
JPH06291270A true JPH06291270A (en) 1994-10-18

Family

ID=14276923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5100545A Pending JPH06291270A (en) 1993-04-02 1993-04-02 Simulation of floating gate device

Country Status (1)

Country Link
JP (1) JPH06291270A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526708B1 (en) * 2004-02-06 2005-11-09 (주)사나이시스템 Method of computer simulation for structures with floating electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526708B1 (en) * 2004-02-06 2005-11-09 (주)사나이시스템 Method of computer simulation for structures with floating electrode

Similar Documents

Publication Publication Date Title
US7685543B2 (en) Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method
JP3597280B2 (en) Integrated simulation apparatus and circuit simulation parameter extraction method
US20080126064A1 (en) Method for simulating circuit reliability and system thereof
US11188700B2 (en) Power device and resistance simulation method therefor, and power device simulation tool
KR20040027359A (en) Circuit simulation apparatus incorporating diffusion length dependence of transistors and method for creating transistor model
US6360190B1 (en) Semiconductor process device simulation method and storage medium storing simulation program
JPH03162796A (en) Semiconductor memory
JP3269459B2 (en) MISFET overlap length measuring method, measuring device, and recording medium recording extraction program
Larcher et al. A new compact DC model of floating gate memory cells without capacitive coupling coefficients
CN106599336B (en) Semiconductor process simulation device and method and computing device
JPH06291270A (en) Simulation of floating gate device
JP3735560B2 (en) Method for evaluating semiconductor integrated circuit
EP1145023B1 (en) Semiconductor device simulation method and simulator
US11176298B1 (en) Method for modeling
CN112861297B (en) MOS transistor feature extraction method, device, medium and electronic equipment
JP2000293566A (en) Method for extracting model parameter
JPS63291475A (en) Nonvolatile semiconductor memory device
JPH06177151A (en) Effective channel length simulator
JP2000269105A (en) Process simulator, process simulation, device simulator, and device simulation
US20030163793A1 (en) Material estimation apparatus, material estimation program and method of estimating materials
JP2005340340A (en) Semiconductor simulation apparatus and method therefor
JP3340535B2 (en) Semiconductor property measurement system
Portal et al. Floating-gate EEPROM cell model based on MOS model 9
Hwang et al. Accurate SPICE Model for Cells With Tube-Type Poly-Si Channel in Cell Strings of Vertical NAND Flash Memory
JPH1065159A (en) Model parameter optimizing apparatus for circuit simulation