JPH06290984A - High dielectric-constant capacitor and manufacture thereof - Google Patents

High dielectric-constant capacitor and manufacture thereof

Info

Publication number
JPH06290984A
JPH06290984A JP5079553A JP7955393A JPH06290984A JP H06290984 A JPH06290984 A JP H06290984A JP 5079553 A JP5079553 A JP 5079553A JP 7955393 A JP7955393 A JP 7955393A JP H06290984 A JPH06290984 A JP H06290984A
Authority
JP
Japan
Prior art keywords
capacitor
dielectric film
film
dielectric
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5079553A
Other languages
Japanese (ja)
Other versions
JP3320134B2 (en
Inventor
Takeharu Kuroiwa
丈晴 黒岩
Toshihisa Honda
俊久 本多
Shigeru Matsuno
繁 松野
Shinichi Kinouchi
伸一 木ノ内
Hidefusa Uchikawa
英興 内川
Hisao Watai
久男 渡井
Noboru Mikami
登 三上
Takeshi Horikawa
堀川  剛
Tomohito Okudaira
智仁 奥平
Yoshihiro Kusumi
嘉宏 楠見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP07955393A priority Critical patent/JP3320134B2/en
Publication of JPH06290984A publication Critical patent/JPH06290984A/en
Application granted granted Critical
Publication of JP3320134B2 publication Critical patent/JP3320134B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE:To provide a high dielectric-constant capacitor, which is used as a capacitor for a semiconductor storage device and in which capacitor characteristics are not deteriorated even in the heat treatment in a manufacturing process, while providing the capacitor having a high dielectric constant and small leakage currents regardless of heat treatment, manufacture thereof and a dielectric film for the capacitor. CONSTITUTION:A dielectric film 4 consisting of a dielectric material mainly comprising a metallic oxide and a pair of lower and upper electrodes 3, 5 oppositely faced while holding the dielectric film are formed, and a protective film 1 preventing oxygen deficiency is formed onto the upper electrode 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は主として金属酸化物から
なり、誘電率が大きい誘電体膜が用いられた半導体記憶
装置のキャパシタ、その製法、その製造装置およびキャ
パシタ用誘電体膜に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor for a semiconductor memory device, which is mainly composed of a metal oxide and uses a dielectric film having a large dielectric constant, a method for manufacturing the same, a manufacturing apparatus therefor, and a dielectric film for a capacitor.

【0002】[0002]

【従来の技術】現在の半導体記憶装置に用いられている
キャパシタは、シリコン酸化膜もしくはシリコンチッ化
膜、またはそれらの積層体からなる誘電体膜が対向する
1対の多結晶シリコンなどから成る電極で挟まれた構造
を有する。この構造のキャパシタはDRAM(Dyna
mic Random Access Memory)
のメモリーセルなどに多く採用されている。
2. Description of the Related Art A capacitor used in a current semiconductor memory device is an electrode made of a pair of polycrystalline silicon or the like in which a dielectric film made of a silicon oxide film or a silicon nitride film or a laminated body of them is opposed. It has a structure sandwiched between. A capacitor of this structure is a DRAM (Dyna
mic Random Access Memory)
It is widely used in memory cells of.

【0003】このような半導体記憶装置は、近年の微細
化技術の進展によって、その集積化が進んでいる。集積
化の進展はチップ面積の縮小、ひいてはキャパシタセル
のチップ面積に対する占有面積の減少が強いられてき
た。しかしながらキャパシタ面積の減少はキャパシタの
蓄積電荷容量の低下をもたらす。記憶装置として機能さ
せるにはある一定の蓄積電荷量が必要であるので、これ
まではキャパシタの電極面積を大きくとるために3次元
的構造のキャパシタセルが開発されてきている。
Such a semiconductor memory device has been integrated more and more due to the recent progress of miniaturization technology. The progress of integration has forced the reduction of the chip area, and consequently the occupied area of the capacitor cell with respect to the chip area. However, the reduction of the capacitor area leads to the reduction of the accumulated charge capacity of the capacitor. Since a certain amount of accumulated charge is required to function as a memory device, a capacitor cell having a three-dimensional structure has been developed so far in order to increase the electrode area of the capacitor.

【0004】しかしながら、3次元構造のセルを作るに
は複雑な製造プロセスが必要であり、製造設備費および
製造コストの増加をもたらし、半導体事業を圧迫する要
因になっている。そのため、キャパシタセル構造の簡素
化による製造のコストの低減が強く求められている。
However, a complicated manufacturing process is required to manufacture a cell having a three-dimensional structure, resulting in an increase in manufacturing equipment cost and manufacturing cost, which is a factor to put pressure on the semiconductor business. Therefore, there is a strong demand to reduce the manufacturing cost by simplifying the capacitor cell structure.

【0005】一方、従来のシリコン酸化物やシリコンチ
ッ化物に代わって誘電率の大きな誘電体材料によりキャ
パシタを作製することによって、集積度が上がっても簡
単な平面構造のキャパシタを構成することができる。こ
の高誘電率キャパシタ用の誘電体材料として、これまで
にSrTiO3系、PZT(PbZrO3−PbTiO3
固溶体)系、Ta25などの金属酸化物を主成分とした
材料が開発されている。
On the other hand, by manufacturing a capacitor with a dielectric material having a large dielectric constant in place of the conventional silicon oxide or silicon nitride, a capacitor having a simple planar structure can be constructed even if the degree of integration increases. . As a dielectric material for this high dielectric constant capacitor, SrTiO 3 system, PZT (PbZrO 3 -PbTiO 3 ) have been used so far.
Materials based on solid solution) and metal oxides such as Ta 2 O 5 have been developed.

【0006】従来のキャパシタは、たとえば特開平3−
110861号公報、特開平3−126252号公報や
特開昭60−205913号公報などに開示されている
ように、シリコンウェハ基板上に絶縁膜を介して下部電
極、誘電体膜および上部電極が積層されて形成されてい
る。下部電極と誘電体膜とのあいだにバリヤー層が形成
されることもある。多くのばあい、上下の電極には白金
Ptが用いられる。
A conventional capacitor is disclosed in, for example, Japanese Unexamined Patent Publication No.
As disclosed in Japanese Patent No. 110861, Japanese Patent Laid-Open No. 3-126252, Japanese Patent Laid-Open No. 60-205913, etc., a lower electrode, a dielectric film and an upper electrode are laminated on a silicon wafer substrate with an insulating film interposed therebetween. Is formed. A barrier layer may be formed between the lower electrode and the dielectric film. In many cases, platinum Pt is used for the upper and lower electrodes.

【0007】[0007]

【発明が解決しようとする課題】前述の金属酸化物を主
成分とする高誘電率材料には、誘電率が大きいこと、漏
れ電流が充分に小さいことなどのキャパシタ特性が求め
られる。しかしながら、多くの金属酸化物はその製造プ
ロセスや種々の環境において酸素欠損が生じ、誘電体と
しての特性が劣化すること、また、ばあいによっては半
導性を示すことが知られている。したがって、キャパシ
タの成膜条件や成膜後の処理方法によっては所望のキャ
パシタ特性がえられないという問題がある。
The high dielectric constant material containing a metal oxide as a main component is required to have capacitor characteristics such as a high dielectric constant and a sufficiently small leakage current. However, it is known that many metal oxides suffer from oxygen deficiency in their production processes and various environments, resulting in deterioration of the characteristics as a dielectric and, in some cases, semiconductivity. Therefore, there is a problem that desired capacitor characteristics cannot be obtained depending on the film forming conditions of the capacitor and the processing method after the film formation.

【0008】また、半導体デバイスの製造プロセスは数
多くの工程から成っており、その数は数百にも及ぶこと
がある。高誘電率キャパシタもこれらの種々の製造プロ
セスにおける環境にさらされるが、諸条件下でそのキャ
パシタ特性の劣化があってはならない。たとえば、Pt
からなる上部電極を用いた、通常の高誘電率キャパシタ
では、チッ素雰囲気下や真空中で450℃以上の温度が
加わると誘電特性が著しく劣化し、キャパシタとして機
能しないという問題がある。
Further, the manufacturing process of a semiconductor device is composed of many steps, and the number thereof may reach several hundreds. High dielectric constant capacitors are also exposed to the environment in these various manufacturing processes, but under the conditions there should be no degradation of their capacitor characteristics. For example, Pt
In a normal high dielectric constant capacitor using the upper electrode made of, there is a problem that when a temperature of 450 ° C. or higher is applied in a nitrogen atmosphere or in a vacuum, the dielectric characteristics are significantly deteriorated and the capacitor does not function.

【0009】また、前述のSrTiO系、PZT系な
どの誘電率の大きい材料において、さらに誘電率が大き
く、漏れ電流の小さいキャパシタ用誘電体材料が要望さ
れている。
Further, among the above-mentioned materials having a large dielectric constant such as SrTiO 3 series and PZT series, there is a demand for a dielectric material for capacitors having a larger dielectric constant and a smaller leakage current.

【0010】本発明は叙上の問題を解決するためになさ
れたものであり、キャパシタ形成後の熱処理工程におい
ても、酸素欠損に伴うキャパシタ特性が劣化しないキャ
パシタを提供することを目的としている。
The present invention has been made to solve the above problems, and an object thereof is to provide a capacitor in which the capacitor characteristics due to oxygen deficiency do not deteriorate even in the heat treatment process after the formation of the capacitor.

【0011】本発明はさらに、キャパシタが形成された
あとの熱処理工程前の初期特性においても、誘電率が大
きく、漏れ電流の小さいキャパシタがえられるキャパシ
タの製法、その製造装置およびキャパシタ用誘電体膜を
提供することを目的としている。そのため本発明では、
従来のSrTiO3系やPZT系などの誘電体材料の漏
れ電流を低減させる効果を有する元素の添加などによ
り、従来の材料の誘電率または漏れ電流の特性が改善さ
れた新規な誘電体材料をも提供する。
The present invention further provides a method of manufacturing a capacitor which has a large dielectric constant and a small leakage current even in the initial characteristics after the heat treatment process after the capacitor is formed, its manufacturing apparatus, and a dielectric film for a capacitor. Is intended to provide. Therefore, in the present invention,
A new dielectric material having improved permittivity or leakage current characteristics of the conventional material by adding an element having an effect of reducing the leakage current of the conventional dielectric material such as SrTiO 3 system or PZT system provide.

【0012】[0012]

【課題を解決するための手段】本発明の高誘電率キャパ
シタは、金属酸化物を主成分とする高誘電率の誘電体材
料からなる誘電体膜と、前記誘電体膜を挟んで対向する
一対の電極からなる高誘電率キャパシタであって、前記
誘電体膜の上部に形成された上部電極の上に前記誘電体
材料の酸素欠損を抑制する保護膜が形成されていること
を特徴とする。
A high dielectric constant capacitor of the present invention comprises a dielectric film made of a high dielectric constant dielectric material containing a metal oxide as a main component, and a pair of opposed dielectric films sandwiching the dielectric film. In the high dielectric constant capacitor including the electrode, the protective film for suppressing oxygen deficiency of the dielectric material is formed on the upper electrode formed on the dielectric film.

【0013】前記保護膜の材料は、(a)Ti、Al、
W、Mo、Ta、Nb、V、Cr、ZrおよびGaより
なる群から選ばれた少なくとも一種の金属のチッ化物、
(b)Ti、Al、Ta、Nb、Zr、Re、Mgおよ
びSrよりなる群から選ばれた少なくとも一種の金属の
酸化物、(c)Ti、W、Pt、Mo、Ta、Nb、
V、Cr、ZrおよびCoよりなる群から選ばれた少な
くとも一種の金属のシリケート、および(d)Ti、
W、Ta、Cu、Ge、NiおよびCrよりなる群から
選ばれた少なくとも一種の金属またはそれらの合金より
なる群から選ばれた少なくとも一種の物質からなること
が望ましい。
The material of the protective film is (a) Ti, Al,
A nitride of at least one metal selected from the group consisting of W, Mo, Ta, Nb, V, Cr, Zr and Ga,
(B) an oxide of at least one metal selected from the group consisting of Ti, Al, Ta, Nb, Zr, Re, Mg and Sr, (c) Ti, W, Pt, Mo, Ta, Nb,
A silicate of at least one metal selected from the group consisting of V, Cr, Zr and Co, and (d) Ti,
It is desirable to be composed of at least one substance selected from the group consisting of at least one metal selected from the group consisting of W, Ta, Cu, Ge, Ni and Cr, or an alloy thereof.

【0014】さらに、前記保護膜は、前記材料の少なく
とも2種類が積層されてなることが望ましい。
Further, the protective film is preferably formed by laminating at least two kinds of the materials.

【0015】また、本発明の高誘電率キャパシタは、金
属酸化物を主成分とする誘電体材料からなる誘電体膜
と、該誘電体膜を挟んで対向する一対の電極からなる半
導体記憶装置のキャパシタであって、前記誘電体膜が2
種類以上の誘電体材料の積層膜からなることを特徴とす
る。
The high dielectric constant capacitor of the present invention is a semiconductor memory device comprising a dielectric film made of a dielectric material containing a metal oxide as a main component, and a pair of electrodes facing each other with the dielectric film sandwiched therebetween. A capacitor, wherein the dielectric film is 2
It is characterized in that it is composed of a laminated film of more than one kind of dielectric material.

【0016】請求項5記載の発明のキャパシタの製法
は、下部電極上に金属酸化物を主成分とする誘電体材料
からなる誘電体膜を設け、該誘電体膜上に上部電極を設
けてなる半導体記憶装置のキャパシタの製法であって、
前記誘電体膜の成膜後、該誘電体膜を酸化性雰囲気下
で、かつ、15℃/分以下の速度で冷却することを特徴
とする。
According to a fifth aspect of the present invention, in the method of manufacturing a capacitor, a dielectric film made of a dielectric material containing a metal oxide as a main component is provided on the lower electrode, and the upper electrode is provided on the dielectric film. A method of manufacturing a capacitor for a semiconductor memory device, comprising:
After the dielectric film is formed, the dielectric film is cooled in an oxidizing atmosphere at a rate of 15 ° C./minute or less.

【0017】請求項6記載の発明のキャパシタの製法
は、下部電極上に金属酸化物を主成分とする誘電体材料
からなる誘電体膜を設け、該誘電体膜上に上部電極を設
けてなる半導体記憶装置のキャパシタの製法であって、
前記誘電体膜上に上部電極を成膜したのちに、酸化性雰
囲気下で熱処理することを特徴とする。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a capacitor in which a dielectric film made of a dielectric material containing a metal oxide as a main component is provided on a lower electrode, and an upper electrode is provided on the dielectric film. A method of manufacturing a capacitor for a semiconductor memory device, comprising:
After forming the upper electrode on the dielectric film, heat treatment is performed in an oxidizing atmosphere.

【0018】請求項7記載の発明のキャパシタの製法
は、下部電極上に金属酸化物を主成分とする誘電体材料
からなる誘電体膜を設け、該誘電体膜上に上部電極を設
けてなる半導体記憶装置のキャパシタの製法であって、
前記誘電体膜の成膜後に、酸化性ガスの分圧が1気圧以
上の圧力である酸化性雰囲気下で熱処理することを特徴
とする。
According to a seventh aspect of the present invention, there is provided a method for manufacturing a capacitor, in which a lower electrode is provided with a dielectric film made of a dielectric material containing a metal oxide as a main component, and the upper electrode is provided on the dielectric film. A method of manufacturing a capacitor for a semiconductor memory device, comprising:
After the dielectric film is formed, the heat treatment is performed in an oxidizing atmosphere in which the partial pressure of the oxidizing gas is 1 atm or more.

【0019】請求項8記載の発明のキャパシタの製法
は、下部電極上に金属酸化物を主成分とする誘電体材料
からなる誘電体膜を設け、該誘電体膜上に上部電極を設
けてなる半導体記憶装置のキャパシタの製法であって、
前記誘電体膜の成膜工程と、これに連続する酸化性雰囲
気下で熱処理する工程とを、少なくとも2回繰り返して
所定の厚さの誘電体膜を設けることを特徴とする。
According to an eighth aspect of the method of manufacturing a capacitor of the present invention, a dielectric film made of a dielectric material containing a metal oxide as a main component is provided on the lower electrode, and the upper electrode is provided on the dielectric film. A method of manufacturing a capacitor for a semiconductor memory device, comprising:
The step of forming the dielectric film and the step of performing heat treatment in an oxidizing atmosphere that is continuous with the step of forming the dielectric film are repeated at least twice to provide a dielectric film having a predetermined thickness.

【0020】本発明による誘電体膜の製造装置は、1つ
の真空室内に成膜機構、酸化性雰囲気下での熱処理機構
および基板加熱装置を備えた基板支持機構とが設置され
ていることを特徴とする。
The dielectric film manufacturing apparatus according to the present invention is characterized in that a film forming mechanism, a heat treatment mechanism in an oxidizing atmosphere, and a substrate supporting mechanism having a substrate heating device are installed in one vacuum chamber. And

【0021】前記熱処理機構は、1気圧以上に昇圧でき
ることが好ましい。
It is preferable that the heat treatment mechanism can raise the pressure to 1 atm or more.

【0022】また、本発明のキャパシタ用誘電体膜は、
(Ba1-xSrx)TiO3、0≦x≦1なる組成式で表
される組成物に、Mn元素を酸化物Mn23の分子式で
0.05wt%から5wt%添加含有せしめられてなる
ことを特徴とする。
The capacitor dielectric film of the present invention is
(Ba 1-x Sr x ) TiO 3 , a composition represented by a composition formula of 0 ≦ x ≦ 1 is added by adding 0.05 to 5 wt% of Mn element in a molecular formula of oxide Mn 2 O 3. It is characterized by

【0023】前記(Ba1-xSrx)TiO3、0≦x≦
1なる組成物に代えてPb(Zr1-yTiy)O3、0≦
y≦1なる組成物を用いても同様に高特性のキャパシタ
用誘電体膜がえられる。
The above (Ba 1-x Sr x ) TiO 3 , 0 ≦ x ≦
Pb (Zr 1-y Ti y ) O 3 , 0 ≦, instead of the composition 1.
By using the composition of y ≦ 1, a high-performance dielectric film for a capacitor can be similarly obtained.

【0024】さらに、前記組成物のPb元素の2から1
5mol%をSrで置換することが好ましい。
Further, 2 to 1 of Pb element of the composition
It is preferable to replace 5 mol% with Sr.

【0025】また、本発明のキャパシタ用誘電体膜は、
(Sr1-zCaz3Ti27なる組成式で表される組成
物において、0.4≦z≦0.8なる組成を有してなる
ことを特徴とする。
Further, the dielectric film for a capacitor of the present invention is
In (Sr 1-z Ca z) 3 Ti 2 O 7 having a composition composition of the formula, characterized by comprising a 0.4 ≦ z ≦ 0.8 a composition.

【0026】前記(Sr1-zCaz3Ti27、0.4
≦z≦0.8なる組成で表される組成物に、Me2
3(Meは、La、Nd、Sm、Gdのいずれかを表
す)なる組成式で表される酸化物を0.05mol%か
ら5mol%添加含有せしめられることが好ましい。さ
らに、この材料にMn元素をMn23の分子式で0.0
5wt%から5wt%添加含有せしめられることが一層
好ましい。
[0026] The (Sr 1-z Ca z) 3 Ti 2 O 7, 0.4
Me 2 O is added to the composition represented by ≦ z ≦ 0.8.
It is preferable to add 0.05 to 5 mol% of an oxide represented by the composition formula 3 (Me represents any one of La, Nd, Sm, and Gd). Further, Mn element is added to this material by the molecular formula of Mn 2 O 3 of 0.0
It is more preferable to add 5 wt% to 5 wt%.

【0027】[0027]

【作用】本発明によれば、キャパシタの上部電極の上に
特別の保護膜が設けられているため、キャパシタの製造
プロセス中での酸素欠損を抑制することができる。これ
により、キャパシタの特性の劣化を抑えることができ、
安定した高誘電率で漏れ電流の小さいキャパシタの性能
がえられる。
According to the present invention, since the special protective film is provided on the upper electrode of the capacitor, oxygen deficiency during the manufacturing process of the capacitor can be suppressed. As a result, it is possible to suppress the deterioration of the characteristics of the capacitor,
Capacitor performance with stable high dielectric constant and small leakage current can be obtained.

【0028】本発明による2種類以上の誘電体材料の積
層膜からなる高誘電率キャパシタによれば、各々の誘電
体材料がもつ特性が複合化されるため、優れたキャパシ
タ特性がえられる。
According to the high dielectric constant capacitor of the present invention, which is composed of a laminated film of two or more kinds of dielectric materials, the characteristics of each dielectric material are compounded, so that excellent capacitor characteristics can be obtained.

【0029】本発明の誘電体膜の製法において、成膜停
止後、酸化性雰囲気下で徐冷することにより、成膜停止
後基板取出しまでの過程における酸素欠損を抑制させる
ことができ、安定した特性の誘電体膜をうることができ
る。
In the method for producing a dielectric film of the present invention, by gradually cooling in an oxidizing atmosphere after stopping the film formation, oxygen vacancies can be suppressed in the process after the film formation is stopped until the substrate is taken out, which is stable. A characteristic dielectric film can be obtained.

【0030】さらに、上部電極を形成したのちに、酸化
性雰囲気下で熱処理をすることにより、酸素欠損を回復
させることができ、優れたキャパシタ特性を有するキャ
パシタをうることができる。
Furthermore, after forming the upper electrode, heat treatment is carried out in an oxidizing atmosphere, whereby oxygen vacancies can be recovered, and a capacitor having excellent capacitor characteristics can be obtained.

【0031】さらに、誘電体膜の成膜後に、1気圧以上
の酸化性ガス分圧下にて熱処理することにより、熱処理
中での酸素欠損が抑制されるため、優れたキャパシタ特
性を有する誘電体膜をうることができる。
Furthermore, after the dielectric film is formed, by performing heat treatment under a partial pressure of the oxidizing gas of 1 atm or more, oxygen deficiency during the heat treatment is suppressed, so that the dielectric film having excellent capacitor characteristics. You can get

【0032】また、成膜工程と酸化性雰囲気下の熱処理
工程とを2回以上繰り返すことにより、成膜過程での酸
素欠損を回復させつつ成膜ができるために、酸素欠損の
少ない優れたキャパシタ特性を有する誘電体膜をうるこ
とができる。
Further, by repeating the film forming process and the heat treatment process in an oxidizing atmosphere two or more times, it is possible to form a film while recovering oxygen vacancies in the film forming process, so that an excellent capacitor with few oxygen vacancies can be obtained. It is possible to obtain a dielectric film having characteristics.

【0033】本発明の誘電体膜製造装置によれば、1つ
の真空装置内に成膜機構と熱処理機構とが備えられてい
るために、成膜工程と熱処理工程とを繰り返すことがで
き、酸素欠損の少ない優れたキャパシタ特性を有する誘
電体膜をうることができる。
According to the dielectric film manufacturing apparatus of the present invention, since the film forming mechanism and the heat treating mechanism are provided in one vacuum apparatus, the film forming step and the heat treating step can be repeated, and oxygen It is possible to obtain a dielectric film having excellent capacitor characteristics with few defects.

【0034】さらに本発明の製造装置において、1つの
真空装置内に成膜機構と高圧の酸化性雰囲気が作れる熱
処理機構とが備えられることにより、成膜過程と高圧酸
化性雰囲気下での熱処理とが連続的に行える。そのた
め、成膜工程と熱処理工程とを複数回繰り返すことも容
易できる。このことによって、酸素欠損の少ない優れた
キャパシタ特性を有する誘電体膜をうることができる。
Further, in the manufacturing apparatus of the present invention, since the film forming mechanism and the heat treatment mechanism capable of creating a high-pressure oxidizing atmosphere are provided in one vacuum apparatus, the film forming process and the heat treatment in the high-pressure oxidizing atmosphere can be performed. Can be done continuously. Therefore, it is easy to repeat the film forming step and the heat treatment step a plurality of times. As a result, it is possible to obtain a dielectric film having excellent capacitor characteristics with few oxygen defects.

【0035】本発明のキャパシタ用誘電体膜によれば、
(Ba1-xSrx)TiO3、0≦x≦1、Pb(Zr1-y
Tiy)O3、0≦y≦1または(Sr1-zCaz3Ti2
7、0.4≦z≦0.8なる組成物に、微量のMn元
素を含有させることにより、成膜時などに発生する酸素
欠陥によるTi元素の+3価イオン発生とその+4価イ
オンとのあいだの電子の交換による抵抗の低下をMn自
身の価数変化によって電子のやり取りを短範囲化するこ
とによって防ぐことができる。そのため、高い絶縁性
(低漏れ電流密度)をもたせることができ、酸素欠損の
少ない優れたキャパシタ特性を有する誘電体膜をうるこ
とができる。
According to the dielectric film for a capacitor of the present invention,
(Ba 1-x Sr x ) TiO 3 , 0 ≦ x ≦ 1, Pb (Zr 1-y
Ti y) O 3, 0 ≦ y ≦ 1 or (Sr 1-z Ca z) 3 Ti 2
By adding a trace amount of Mn element to a composition of O 7 and 0.4 ≦ z ≦ 0.8, +3 valence ions of Ti element and its +4 valence ions due to oxygen defects generated during film formation are generated. The decrease in resistance due to the exchange of electrons during that period can be prevented by shortening the range of electron exchange by changing the valence of Mn itself. Therefore, a high dielectric property (low leakage current density) can be provided, and a dielectric film having excellent capacitor characteristics with few oxygen vacancies can be obtained.

【0036】本発明においてSr3Ti27(比誘電率
=38)とCa3Ti27(比誘電率=59)との固溶
体を誘電体材料として用いることにより、中間の組成領
域で比誘電率が両組成端の比誘電率よりも著しく大きく
なる。よって、組成範囲を選ぶことにより、誘電率の充
分大きい誘電体膜をうることができる。
In the present invention, by using a solid solution of Sr 3 Ti 2 O 7 (relative permittivity = 38) and Ca 3 Ti 2 O 7 (relative permittivity = 59) as the dielectric material, it is possible to obtain an intermediate composition range. The relative permittivity becomes significantly higher than the relative permittivity at both composition ends. Therefore, by selecting the composition range, a dielectric film having a sufficiently large dielectric constant can be obtained.

【0037】前記固溶体に、さらにSrの+2価イオン
とTiの+4価イオンのイオン半径の平均値(0.92
Å)よりも大きなイオン半径のランタニド系元素(L
a、Nd、Sm、Gd)の酸化物を添加することによっ
て、5mol%までの添加量ならば漏れ電流密度を大き
くすることなく比誘電率を大きくすることができる。
In the solid solution, the average value of the ionic radii of +2 valent ions of Sr and +4 valent ions of Ti (0.92
Lanthanide series element (L
By adding oxides of a, Nd, Sm, and Gd), the relative dielectric constant can be increased without increasing the leakage current density if the addition amount is up to 5 mol%.

【0038】[0038]

【実施例】つぎに図面を参照しながら本発明のキャパシ
タを説明する。
The capacitor of the present invention will be described below with reference to the drawings.

【0039】図1は本発明のキャパシタの一実施例を示
す断面説明図である。図1において、2はシリコンウエ
ハ基板などからなる半導体基板で、その表面に熱酸化
法、CVD法、スパッタ法などにより設けられた酸化膜
やチッ化膜などからなる絶縁膜2a上に下部電極3、誘
電体膜4、上部電極5が順次成膜されてキャパシタが形
成されている。本発明では、上部電極5の上にさらに誘
電体膜4の酸素欠損を防止するための保護膜1が設けら
れている点に特徴がある。なお、図1に示された実施例
および以下に説明する実施例においては、半導体基板表
面に設けられた絶縁膜上にキャパシタが形成される例で
示しているが、キャパシタの形成場所はこれらの例に限
定されるものではなく、他のフィールド絶縁膜上や配線
膜などの上に層間絶縁膜などを介して形成されてもよ
い。層間絶縁膜上にキャパシタが形成されるばあい、下
部電極はプラグなどを介してトランジスタに接続され
る。
FIG. 1 is a sectional view showing an embodiment of the capacitor of the present invention. In FIG. 1, reference numeral 2 is a semiconductor substrate made of a silicon wafer substrate or the like, and a lower electrode 3 is formed on an insulating film 2a made of an oxide film or a nitride film provided on the surface by a thermal oxidation method, a CVD method, a sputtering method or the like. , The dielectric film 4 and the upper electrode 5 are sequentially formed to form a capacitor. The present invention is characterized in that a protective film 1 for preventing oxygen deficiency of the dielectric film 4 is further provided on the upper electrode 5. In the embodiment shown in FIG. 1 and the embodiment described below, the capacitor is formed on the insulating film provided on the surface of the semiconductor substrate. It is not limited to the example, and it may be formed on another field insulating film, a wiring film, or the like via an interlayer insulating film or the like. When a capacitor is formed on the interlayer insulating film, the lower electrode is connected to the transistor via a plug or the like.

【0040】下部電極3および上部電極5は、たとえば
白金、パラジウム、金などの材料を、たとえばスパッタ
法、真空蒸着法などにより、通常、下部電極3は段差を
小さくするため、薄い程好ましく、約50nm以下の厚
さに、上部電極はとくに制限されないが通常は100n
m程度の厚さに形成される。
The lower electrode 3 and the upper electrode 5 are made of a material such as platinum, palladium, or gold by, for example, a sputtering method or a vacuum vapor deposition method. Usually, the lower electrode 3 is preferably thinner in order to reduce the step difference. The upper electrode is not particularly limited to a thickness of 50 nm or less, but usually 100 n
It is formed to a thickness of about m.

【0041】また、誘電体膜4は比誘電率が100以上
の高誘電率を有する材料が好ましく、たとえばSrTi
3系、PZT(PbZrO3−PbTiO3固溶体)
系、BaTiO3系、PLZT系などの金属酸化物を主
成分とするものが好んで用いられ、これらの材料をター
ゲットとしてRFマグネトロンスパッタ法、ゾルゲル法
などで成膜されたり、CVD法、レーザアブレーション
法などにより成膜される。誘電体膜4の厚さは薄い程キ
ャパシタ容量が大きく好ましいが、その半面薄くなると
漏れ電流が多くなるため、通常は50〜100nmの厚
さに形成される。
The dielectric film 4 is preferably made of a material having a high relative dielectric constant of 100 or more, such as SrTi.
O 3 system, PZT (PbZrO 3 -PbTiO 3 solid solution)
It is preferable to use a material containing a metal oxide as a main component, such as a BaTiO 3 system, a BaTiO 3 system, or a PLZT system, and using these materials as a target, a film is formed by an RF magnetron sputtering method, a sol-gel method, a CVD method, or laser ablation. The film is formed by a method or the like. The thinner the dielectric film 4 is, the larger the capacitance of the capacitor is, which is preferable.

【0042】また、保護膜1はキャパシタを形成後の半
導体記憶装置の製造プロセスで熱処理が行われても、誘
電体膜4の中の酸素が抜けて誘電体膜4での漏れ電流が
増加しないように、酸素の抜けを防止するものである。
この保護膜1の材料としては、たとえばつぎのようなも
のを使用できる。 (1)Ti、Al、W、Mo、Ta、Nb、V、Cr、
ZrまたはGaなどの金属のチッ化物、たとえばTi
N、AlN、WN、MoN、Ta45、NbN、VN、
Cr2N、ZrN、GaNなどが用いられる。これらの
チッ化物 を保護膜として使用することにより、チッ素
雰囲気下での熱処理に対しても安定であるため、後工程
でチッ素雰囲気下の熱処理があるばあいに優れている。 (2)Ti、Al、Ta、Nb、Zr、Re、Mgまた
はSrなどの金属の酸化物、たとえばTiO2、Al2
3、Ta25、Nb25、ZrO2、ReO3、MgO、
SrTiO3などが用いられる。これらの酸化物は、酸
化性雰囲気下や高真空中での熱処理などに耐えることが
できるため、後工程で酸素雰囲気下の熱処理があるばあ
いに優れている。 (3)Ti、W、Pt、Mo、Ta、Nb、V、Cr、
ZrまたはCoなどの金属のシリケート、たとえばTi
Si2、WSi2、PtSi2、MoSi2、TaSi2
NbSi2、VSi2、CrSi2、ZrSi2などが用い
られる。これらのシリケートは配線にポリシリコンを用
いるときに、コンタクトが良好になるので優れている。 (4)Ti、W、Ta、Cu、Ge、NiまたはCrな
どの金属膜が用いられる。このような金属膜を上部電極
5上に設けることにより、真空中や還元雰囲気下での熱
処理に耐えられる点で優れている。
Further, even if the protective film 1 is heat-treated in the manufacturing process of the semiconductor memory device after the formation of the capacitor, oxygen in the dielectric film 4 escapes and the leakage current in the dielectric film 4 does not increase. As described above, it prevents the escape of oxygen.
For example, the following materials can be used as the material of the protective film 1. (1) Ti, Al, W, Mo, Ta, Nb, V, Cr,
Metal nitrides such as Zr or Ga, eg Ti
N, AlN, WN, MoN, Ta 4 N 5 , NbN, VN,
Cr 2 N, ZrN, GaN or the like is used. By using these nitrides as a protective film, they are stable against heat treatment in a nitrogen atmosphere, and therefore are excellent when there is a heat treatment in a nitrogen atmosphere in a subsequent step. (2) Oxides of metals such as Ti, Al, Ta, Nb, Zr, Re, Mg or Sr, for example, TiO 2 , Al 2 O
3 , Ta 2 O 5 , Nb 2 O 5 , ZrO 2 , ReO 3 , MgO,
SrTiO 3 or the like is used. Since these oxides can withstand heat treatment in an oxidizing atmosphere or in a high vacuum, they are excellent when there is a heat treatment in an oxygen atmosphere in a subsequent process. (3) Ti, W, Pt, Mo, Ta, Nb, V, Cr,
Silicates of metals such as Zr or Co, eg Ti
Si 2 , WSi 2 , PtSi 2 , MoSi 2 , TaSi 2 ,
NbSi 2 , VSi 2 , CrSi 2 , ZrSi 2 or the like is used. These silicates are excellent because good contact is obtained when polysilicon is used for wiring. (4) A metal film such as Ti, W, Ta, Cu, Ge, Ni or Cr is used. Providing such a metal film on the upper electrode 5 is excellent in that it can withstand heat treatment in a vacuum or in a reducing atmosphere.

【0043】保護膜1は前記各種材料からなる単層膜ま
たは(1)、(2)、(3)、(4)の各々の群内もし
くは複数の群(たとえば、(1)のチッ化物と(2)の
酸化物)間にわたって異なる材料により2層以上で積層
されてもよい。このばあい各々の膜の利点を兼ね備えた
誘電体膜がえられる。また、これらの誘電体膜を成膜す
るにはたとえばRFマグネトロンスパッタ法、CVD
(Chemical Vapor Depositio
n)法、MBE(Molecular BeamEpi
taxy)法、真空蒸着法、レーザアブレーション法な
どにより成膜することができ、その成膜法にはとくに制
限されない。また、成膜の厚さは50nm以上あればと
くに制限されないが、キャパシタ上での段差を抑えるた
め、300nm以下であることが好ましく、50〜15
0nmであればさらに好ましい。
The protective film 1 is a single-layer film made of the above-mentioned various materials or a nitride film in each of the groups (1), (2), (3) and (4) or in a plurality of groups (for example, a nitride of (1)). Two or more layers of different materials may be laminated between the oxides of (2). In this case, a dielectric film having the advantages of each film can be obtained. To form these dielectric films, for example, RF magnetron sputtering method, CVD
(Chemical Vapor Deposition
n) method, MBE (Molecular Beam Epi)
The film can be formed by a taxy method, a vacuum evaporation method, a laser ablation method, or the like, and the film forming method is not particularly limited. The thickness of the film is not particularly limited as long as it is 50 nm or more, but it is preferably 300 nm or less in order to suppress a step on the capacitor, and 50 to 15
More preferably, it is 0 nm.

【0044】つぎに具体的実施例についてさらに詳細に
説明する。
Next, specific examples will be described in more detail.

【0045】[実施例1]図1に示される構造で、約3
00nmの熱酸化膜からなる絶縁膜2aが形成されたシ
リコンウェハ基板2の上に下部電極3として100nm
の厚さに白金をスパッタ法により成膜した。この基板上
にSrTiOセラミックターゲットを用いてRFマグ
ネトロンスパッタ法によって、基板温度約600℃で約
100nmの厚さのSrTiOからなる誘電体膜4を
成膜した。さらに、上部電極5として白金を下部電極と
同じくスパッタ法で約100nmの厚さに形成し、キャ
パシタをえた。本実施例ではこのキャパシタの上部電極
5の上に保護膜1として、金属Tiをターゲットにし
て、チッ素雰囲気中でスパッタ法によりTiN膜を約7
0nmの厚さだけ形成した。本発明による保護膜を形成
したばあいと、保護膜を形成しないばあいのキャパシタ
特性の比較を表1に示した。保護膜のないキャパシタ
を、約800℃のチッ素雰囲気中で熱処理するとリーク
電流は著しく増大し、キャパシタとして機能しないこと
がわかる。本実施例のキャパシタではこの熱処理による
特性の劣化は認められない。また、表1に示された、W
N、AlN、MoN、Ta45、ZrN、GaN、Cr
2Nからなる保護膜を用いても同様の効果がえられた。
さらにNbN、VNについても同様の効果がえられる。
なお、表1で測定不能とは1×10-3A/cm2の測定
装置の上限を超えていることを示している(以下におい
ても同じ)。
[Embodiment 1] The structure shown in FIG.
100 nm as a lower electrode 3 on a silicon wafer substrate 2 on which an insulating film 2a made of a thermal oxide film of 00 nm is formed
Platinum was deposited to a thickness of 1 by a sputtering method. On this substrate, a dielectric film 4 made of SrTiO 3 having a thickness of about 100 nm was formed at a substrate temperature of about 600 ° C. by an RF magnetron sputtering method using a SrTiO 3 ceramic target. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the sputtering method similarly to the lower electrode to obtain a capacitor. In this embodiment, a TiN film is formed on the upper electrode 5 of the capacitor as a protective film 1 by sputtering with a target of metal Ti in a nitrogen atmosphere by sputtering.
It was formed to a thickness of 0 nm. Table 1 shows a comparison of the capacitor characteristics when the protective film according to the present invention is formed and when the protective film is not formed. It can be seen that when a capacitor without a protective film is heat-treated in a nitrogen atmosphere at about 800 ° C., the leak current significantly increases and does not function as a capacitor. In the capacitor of this example, deterioration of characteristics due to this heat treatment is not recognized. In addition, W shown in Table 1
N, AlN, MoN, Ta 4 N 5 , ZrN, GaN, Cr
The same effect was obtained by using a protective film made of 2 N.
Further, similar effects can be obtained for NbN and VN.
In Table 1, “unmeasurable” means that the upper limit of the measuring device of 1 × 10 −3 A / cm 2 is exceeded (the same applies below).

【0046】[0046]

【表1】 [実施例2]図1に示される構造で、約300nmの熱
酸化膜からなる絶縁膜2aが形成されたシリコンウェハ
ー基板2の上に下部電極3として約100nmの厚さに
白金をスパッタ法により成膜した。この基板上にSrT
iOセラミックターゲットを用いてRFマグネトロン
スパッタ法によって約600℃で約85nmの厚さのS
rTiOからなる誘電体膜4を成膜した。さらに、上
部電極5として白金を下部電極と同じくスパッタ法で約
100nmの厚さに形成し、キャパシタをえた。本実施
例ではこのキャパシタの上に保護膜として、Al23
ラミックをターゲットとしたスパッタ法で約150nm
のAl23からなる保護膜1を形成した。そののち約8
00℃、チッ素雰囲気中で熱処理をし、その前後のキャ
パシタ特性を表2に示した。保護膜1のないキャパシタ
ではこの熱処理後、キャパシタとして機能しない。一
方、本実施例によるキャパシタは、この熱処理によるキ
ャパシタ特性の劣化は認められなかった。表2に示され
た、TiO2、ZrO2、ReO3、Ta25、Nb
25、MgO、SrTiO3についても同様な結果がえ
られた。酸化膜は一般に安定であるので、酸素雰囲気下
や高真空中での熱処理などに耐えることができる利点を
有している。
[Table 1] [Embodiment 2] Platinum having a thickness of about 100 nm is sputtered as a lower electrode 3 on a silicon wafer substrate 2 having a structure shown in FIG. 1 and having an insulating film 2a made of a thermal oxide film of about 300 nm formed thereon. A film was formed. SrT on this substrate
An S magnet having a thickness of about 85 nm at about 600 ° C. by an RF magnetron sputtering method using an iO 3 ceramic target.
A dielectric film 4 made of rTiO 3 was formed. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the sputtering method similarly to the lower electrode to obtain a capacitor. In this embodiment, as a protective film on this capacitor, an Al 2 O 3 ceramic is used as a target in a sputtering method of about 150 nm.
A protective film 1 made of Al 2 O 3 was formed. Then about 8
Heat treatment was performed at 00 ° C. in a nitrogen atmosphere, and the capacitor characteristics before and after the heat treatment are shown in Table 2. A capacitor without the protective film 1 does not function as a capacitor after this heat treatment. On the other hand, in the capacitor according to this example, deterioration of the capacitor characteristics due to this heat treatment was not recognized. TiO 2 , ZrO 2 , ReO 3 , Ta 2 O 5 , Nb shown in Table 2
Similar results were obtained with 2 O 5 , MgO and SrTiO 3 . Since the oxide film is generally stable, it has the advantage that it can withstand heat treatment in an oxygen atmosphere or in a high vacuum.

【0047】[0047]

【表2】 [実施例3]図1に示される構造で、約300nmの熱
酸化膜からなる絶縁膜2aが形成されたシリコンウェハ
基板2の上に下部電極3として約100nmの厚さに白
金をスパッタ法により成膜した。この基板2上にSrT
iO3セラミックターゲットを用いてRFマグネトロン
スパッタ法によって、基板温度約600℃で約100n
mの誘電体膜4を成膜した。さらに、上部電極5として
白金を下部電極と同じくスパッタ法で約100nmの厚
さに形成し、キャパシタをえた。本実施例ではこのキャ
パシタの上に、TiSi2化合物ターゲットを用いて、
アルゴンガスをスパッタガスとして約100nmのTi
Si2保護膜1を形成した。本発明による保護膜を形成
したばあいと、しないばあいのキャパシタ特性の比較を
表3に示した。保護膜がないばあいには、キャパシタを
約800℃、真空中で熱処理するとリーク電流が著しく
増大した。一方、本実施例のキャパシタでは特性の劣化
は認められなかった。また、表3に示されているPtS
2、WSi2、MoSi2、ZrSi2、TaSi2、C
rSi2からなる保護膜を用いても同様の効果がえられ
た。なお、VSi2、NbSi2についても同様の効果が
えられる。
[Table 2] [Embodiment 3] Platinum having a thickness of about 100 nm is formed as a lower electrode 3 on a silicon wafer substrate 2 having a structure shown in FIG. 1 and an insulating film 2a made of a thermal oxide film having a thickness of about 300 nm by a sputtering method. A film was formed. SrT on this substrate 2
Approximately 100 n at a substrate temperature of approximately 600 ° C. by an RF magnetron sputtering method using an iO 3 ceramic target.
m dielectric film 4 was formed. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the sputtering method similarly to the lower electrode to obtain a capacitor. In this embodiment, a TiSi 2 compound target is used on this capacitor,
Approximately 100 nm Ti using argon gas as sputtering gas
The Si 2 protective film 1 was formed. Table 3 shows a comparison of the capacitor characteristics when the protective film according to the present invention is formed and when it is not formed. Without the protective film, heat treatment of the capacitor in vacuum at about 800 ° C. significantly increased the leak current. On the other hand, no deterioration of the characteristics was observed in the capacitor of this example. In addition, PtS shown in Table 3
i 2 , WSi 2 , MoSi 2 , ZrSi 2 , TaSi 2 , C
The same effect was obtained by using a protective film made of rSi 2 . Similar effects can be obtained with VSi 2 and NbSi 2 .

【0048】[0048]

【表3】 [実施例4]図1に示される構造で、約300nmの熱
酸化膜からなる絶縁膜2aが形成されたシリコンウェハ
基板2の上に下部電極3として約100nmの厚さに白
金をスパッタ法により成膜した。この基板上にSrTi
3セラミックターゲットを用いてRFマグネトロンス
パッタ法によって、基板温度約600℃で約100nm
のSrTiO3からなる誘電体膜4を成膜した。つぎ
に、上部電極5として白金を下部電極と同じくスパッタ
法で約100nmの厚さに形成し、キャパシタをえた。
本実施例ではこのキャパシタの上に、さらに、金属Ti
ターゲットを用いて、アルゴンガスをスパッタガスとし
て約100nmのTi保護膜1を形成した。本実施例に
よる保護膜を形成したばあいと、しないばあいとのキャ
パシタ特性の比較を表4に示した。保護膜がないばあい
には、キャパシタを約800℃、真空中で熱処理すると
リーク電流が著しく増大した。本実施例のキャパシタで
はこの熱処理による、特性の劣化は認められなかった。
また、表4に示されているW、Ni−Cr、Ta、Ge
のほかに、Cu膜を保護膜として用いても同様の効果が
えられた。なお、金属膜を保護膜として使用することに
より真空中や還元雰囲気下での熱処理に耐えることがで
きる利点がある。
[Table 3] [Embodiment 4] Platinum having a thickness of about 100 nm is sputtered as a lower electrode 3 on a silicon wafer substrate 2 having a structure shown in FIG. 1 and having an insulating film 2a made of a thermal oxide film of about 300 nm formed thereon. A film was formed. SrTi on this substrate
About 100 nm at a substrate temperature of about 600 ° C. by an RF magnetron sputtering method using an O 3 ceramic target.
A dielectric film 4 made of SrTiO 3 was formed. Next, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor.
In this embodiment, metal Ti is further formed on the capacitor.
Using a target, a Ti protective film 1 having a thickness of about 100 nm was formed using argon gas as a sputtering gas. Table 4 shows a comparison of the capacitor characteristics between when the protective film according to this example is formed and when it is not formed. Without the protective film, heat treatment of the capacitor in vacuum at about 800 ° C. significantly increased the leak current. In the capacitor of this example, deterioration of characteristics due to this heat treatment was not recognized.
In addition, W, Ni-Cr, Ta, and Ge shown in Table 4 are used.
In addition to the above, the same effect was obtained by using a Cu film as a protective film. It should be noted that the use of the metal film as the protective film has an advantage that it can withstand heat treatment in a vacuum or in a reducing atmosphere.

【0049】[0049]

【表4】 [実施例5]図2は本発明のキャパシタの第5の実施例
の構造を示す概略断面説明図である。約300nmの熱
酸化膜からなる絶縁膜2aが形成されたシリコンウェハ
基板2の上に下部電極3として約100nmの厚さに白
金をスパッタ法により成膜した。この基板2上にSrT
iO3セラミックターゲットを用いてRFマグネトロン
スパッタ法によって、約600℃で約100nmの誘電
体膜4を成膜した。さらに、上部電極5として白金を下
部電極と同じくスパッタ法で約100nmの厚さに形成
し、キャパシタをえた。本実施例では、上部電極の上
に、第1実施例と同様のTiN膜(約50nm)7aを
成膜後、その上に第2実施例と同様のAl23膜(約5
0nm)6aを成膜し、積層構造の保護膜1を形成し
た。このキャパシタを約800℃、チッ素雰囲気中で熱
処理をし、その前後のキャパシタ特性を表5に示した。
保護膜のないキャパシタではこの熱処理後、キャパシタ
として機能しない。本実施例によるキャパシタは熱処理
によるキャパシタ特性の劣化は認められなかった。表5
に示されるTiSi2、TiをTiN膜7a上に同じ厚
さで成膜したばあいも、同様の結果がえられた。酸化性
やチッ素雰囲気、または真空中の熱処理が1つの製造プ
ロセス中にあるばあいには、保護膜を積層構造にするこ
とがキャパシタ膜の劣化防止に有効である。保護膜の積
層構造としては、実施例1〜4に列挙された材料であれ
ば、任意のいかなる2種類以上の材料の組み合わせでも
可能であり、とくに制限はないが、キャパシタ膜に近い
ほうから、酸化膜、チッ化膜の順に積層されたものが好
ましい。また、保護膜全体の膜厚は段差を小さくするた
め、150nm以下が望ましい。したがって、2層ある
いは3層構造であることが好ましい。
[Table 4] [Embodiment 5] FIG. 2 is a schematic sectional view showing the structure of a capacitor according to a fifth embodiment of the present invention. On the silicon wafer substrate 2 on which the insulating film 2a made of a thermal oxide film having a thickness of about 300 nm was formed, platinum was deposited as the lower electrode 3 to a thickness of about 100 nm by a sputtering method. SrT on this substrate 2
A dielectric film 4 having a thickness of about 100 nm was formed at about 600 ° C. by an RF magnetron sputtering method using an iO 3 ceramic target. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the sputtering method similarly to the lower electrode to obtain a capacitor. In this embodiment, a TiN film (about 50 nm) 7a similar to that of the first embodiment is formed on the upper electrode, and then an Al 2 O 3 film (about 5 nm) similar to that of the second embodiment is formed thereon.
0 nm) 6a was deposited to form a protective film 1 having a laminated structure. This capacitor was heat-treated at about 800 ° C. in a nitrogen atmosphere, and the capacitor characteristics before and after the heat treatment are shown in Table 5.
A capacitor without a protective film does not function as a capacitor after this heat treatment. In the capacitor according to this example, deterioration of the capacitor characteristics due to heat treatment was not recognized. Table 5
Similar results were obtained when TiSi 2 and Ti shown in ( 3 ) were formed to the same thickness on the TiN film 7a. When the oxidizing process, the nitrogen atmosphere, or the heat treatment in vacuum is performed in one manufacturing process, it is effective to prevent the capacitor film from deteriorating by forming the protective film in a laminated structure. The laminated structure of the protective film may be any combination of two or more kinds of materials as long as the materials are enumerated in Examples 1 to 4, and there is no particular limitation. It is preferable that the oxide film and the nitride film are laminated in this order. Further, the thickness of the entire protective film is preferably 150 nm or less in order to reduce the step. Therefore, a two-layer or three-layer structure is preferable.

【0050】[0050]

【表5】 [実施例6]図3は本発明のキャパシタの第6の実施例
の構造の概略断面説明図である。約300nmの熱酸化
膜からなる絶縁膜2aが形成されたシリコンウェハ基板
2の上に下部電極3として約100nmの白金をスパッ
タ法により成膜した。この基板上にSrTiO3セラミ
ックターゲットを用いてRFマグネトロンスパッタ法に
よって、約600℃で約100nmのSrTiO3誘電
体膜4を成膜した。さらに、上部電極5として白金を下
部電極と同じくスパッタ法で約100nmの厚さに形成
しキャパシタをえた。本実施例では保護膜1として、第
2実施例と同様のSiO2膜(50nm)7bを成膜
後、その上に第1実施例と同様のTiN膜(50nm)
6bを成膜し積層構造の保護膜1を形成した。ついで、
RIE(Reactive Ion Etching)
法により、保護膜1に開孔径約5μmの孔を開けた。そ
ののち、開孔部10にスパッタ法によりアルミニウム1
1を埋め込んで上部電極5と電気的接続された電極配線
11を形成した。本実施例では保護膜1の材料の種類に
かかわらず、キャパシタの上部電極5との良好な電気的
接続をとることができる。
[Table 5] [Embodiment 6] FIG. 3 is a schematic sectional view showing the structure of a capacitor according to a sixth embodiment of the present invention. On the silicon wafer substrate 2 on which the insulating film 2a made of a thermal oxide film of about 300 nm was formed, about 100 nm of platinum was formed as the lower electrode 3 by the sputtering method. On this substrate, an SrTiO 3 dielectric film 4 of about 100 nm was formed at about 600 ° C. by an RF magnetron sputtering method using a SrTiO 3 ceramic target. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the sputtering method similarly to the lower electrode to obtain a capacitor. In this embodiment, a SiO 2 film (50 nm) 7b similar to that of the second embodiment is formed as the protective film 1, and then a TiN film (50 nm) similar to that of the first embodiment is formed thereon.
6b was deposited to form a protective film 1 having a laminated structure. Then,
RIE (Reactive Ion Etching)
A hole having an opening diameter of about 5 μm was formed in the protective film 1 by the method. After that, aluminum 1 is formed in the opening 10 by a sputtering method.
1 was embedded to form an electrode wiring 11 electrically connected to the upper electrode 5. In this embodiment, good electrical connection with the upper electrode 5 of the capacitor can be achieved regardless of the type of material of the protective film 1.

【0051】本実施例では、電極配線の材料としてアル
ミニウム以外に、ポリシリコンやタングステン、チタ
ン、クロム、コバルトやそれらのケイ素化合物やチッ化
物、またはアルミニウム合金や銅合金などであってもよ
い。電極配線の形成法はとくに制限されず、スパッタ法
以外に、CVD法、MBE法、蒸着法、レーザアブレー
ション法などで形成することができる。
In this embodiment, the material for the electrode wiring may be polysilicon, tungsten, titanium, chromium, cobalt, silicon compounds or nitrides thereof, aluminum alloy, copper alloy, etc., in addition to aluminum. The method for forming the electrode wiring is not particularly limited, and other than the sputtering method, it can be formed by the CVD method, the MBE method, the vapor deposition method, the laser ablation method, or the like.

【0052】[実施例7]図4は本発明のキャパシタの
第7の実施例の構造の概略断面説明図である。約300
nmの熱酸化膜からなる絶縁膜2aが形成されたシリコ
ンウェハ基板2の上に下部電極3として約100nmの
白金をスパッタ法により成膜した。この基板上にSrT
iO3セラミックターゲットを用いてRFマグネトロン
スパッタ法によって、基板温度約600℃で約100n
mのSrTiO3膜4aを成膜した。つぎに、アルミニ
ウムチッ化物からなるセラミックターゲットを用いて、
ArとN2の混合ガスにして、50nmのアルミニウム
チッ化膜4bを形成し、積層構造の誘電体膜4をえた。
さらに、上部電極5として白金を下部電極と同じくスパ
ッタ法で約100nmの厚さに形成し、キャパシタをえ
た。約800℃、チッ素雰囲気中で熱処理をし、その前
後のキャパシタ特性を表6に示した。本実施例によるキ
ャパシタではこの熱処理によるキャパシタ特性の劣化は
認められなかった。
[Embodiment 7] FIG. 4 is a schematic sectional view showing the structure of a capacitor according to a seventh embodiment of the present invention. About 300
On the silicon wafer substrate 2 on which the insulating film 2a made of a thermal oxide film having a thickness of 10 nm was formed, about 100 nm of platinum was deposited as the lower electrode 3 by a sputtering method. SrT on this substrate
Approximately 100 n at a substrate temperature of approximately 600 ° C. by an RF magnetron sputtering method using an iO 3 ceramic target.
m SrTiO 3 film 4a was formed. Next, using a ceramic target made of aluminum nitride,
An aluminum nitride film 4b having a thickness of 50 nm was formed by using a mixed gas of Ar and N 2 to obtain a dielectric film 4 having a laminated structure.
Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the sputtering method similarly to the lower electrode to obtain a capacitor. Heat treatment was performed in a nitrogen atmosphere at about 800 ° C., and the capacitor characteristics before and after the heat treatment are shown in Table 6. In the capacitor according to this example, deterioration of the capacitor characteristics due to this heat treatment was not recognized.

【0053】[0053]

【表6】 [実施例8]図5は本発明のキャパシタの第8の実施例
の構造の概略断面説明図である。約300nmの熱酸化
膜からなる絶縁膜2aが形成されたシリコンウェハ基板
2の上に下部電極3として約100nmの白金をスパッ
タ法により成膜した。この基板上にSrTiO3セラミ
ックターゲットを用いてRFマグネトロンスパッタ法に
よって約600℃で約70nmの厚さにSrTiO3
4aを成膜した。その上に(Ba0.7Sr0.3)TiO3
組成のセラミックターゲットを用いて、約70nmの厚
さに(Ba,Sr)TiO3膜4cを成膜し、誘電体膜
4を形成した。さらに、上部電極5として白金を下部電
極と同じくスパッタ法で約100nmの厚さに形成し、
キャパシタをえた。比較例として膜厚約150nmの
(Ba,Sr)TiO3膜4cのみからなるキャパシタ
およびSrTiO3膜4aのみからなるキャパシタを同
様な方法で形成し、室温での特性を表7に示した。ヒー
トステージ付きのプローバを用いて、比誘電率の温度変
化を測定した。その結果を、図6に示した。本実施例で
は、誘電率が大きく、漏れ電流の若干大きな(Ba,S
r)TiO3膜と誘電率は比較的小さいが漏れ電流の小
さいSrTiO3膜とが積層されたことによって、誘電
率が大きくかつ漏れ電流の小さい優れたキャパシタをえ
た。図6により、誘電率の温度変化の少ないキャパシタ
でもあることは明らかである。この例の他にも誘電率は
大きいが漏れ電流が大きいものと、逆に誘電率はそれほ
ど大きくなくても漏れ電流が小さいものとを積層すれば
各々の長所が生かされたキャパシタがえられる。たとえ
ば、誘電率の大きいPZT膜と誘電率では劣るが漏れ電
流特性に優れるSrTiO3膜との組み合わせであって
もよい。以上、本実施例では誘電体膜を積層することに
よって、単一構造の膜から成るキャパシタに比べ優れた
特性のキャパシタをうることができる。
[Table 6] [Embodiment 8] FIG. 5 is a schematic sectional view showing the structure of an eighth embodiment of the capacitor of the present invention. On the silicon wafer substrate 2 on which the insulating film 2a made of a thermal oxide film of about 300 nm was formed, about 100 nm of platinum was formed as the lower electrode 3 by the sputtering method. An SrTiO 3 film 4a was formed on this substrate by RF magnetron sputtering using a SrTiO 3 ceramic target at a temperature of about 600 ° C. and a thickness of about 70 nm. On top of that (Ba 0.7 Sr 0.3 ) TiO 3
Using the ceramic target having the composition, the (Ba, Sr) TiO 3 film 4c was formed to a thickness of about 70 nm to form the dielectric film 4. Further, platinum is formed as the upper electrode 5 to a thickness of about 100 nm by the sputtering method like the lower electrode,
I got a capacitor. As a comparative example, a capacitor having a film thickness of about 150 nm and made only of the (Ba, Sr) TiO 3 film 4c and a capacitor made of only the SrTiO 3 film 4a were formed by the same method, and the characteristics at room temperature are shown in Table 7. Using a prober equipped with a heat stage, the temperature change of the relative dielectric constant was measured. The results are shown in Fig. 6. In this embodiment, the dielectric constant is large and the leakage current is slightly large (Ba, S
r) By stacking the TiO 3 film and the SrTiO 3 film having a relatively small dielectric constant but a small leakage current, an excellent capacitor having a large dielectric constant and a small leakage current was obtained. From FIG. 6, it is clear that the capacitor is also a capacitor whose dielectric constant changes little with temperature. In addition to this example, if a capacitor having a large dielectric constant but a large leakage current and a capacitor having a small leakage current even if the dielectric constant is not so large are laminated, a capacitor having the respective advantages can be obtained. For example, a combination of a PZT film having a large dielectric constant and an SrTiO 3 film having a poor dielectric constant but excellent leakage current characteristics may be used. As described above, by stacking the dielectric films in this embodiment, it is possible to obtain a capacitor having excellent characteristics as compared with a capacitor made of a film having a single structure.

【0054】[0054]

【表7】 [実施例9]図7は本発明のキャパシタの第9の実施例
の構造の概略断面図である。約300nmの熱酸化膜か
らなる絶縁膜2aが形成されたシリコンウェハ基板2の
上に下部電極3として約100nmの白金をスパッタ法
により成膜した。この基板上にSrTiO3セラミック
ターゲットを用いてRFマグネトロンスパッタ法によっ
て約600℃で約70nmの誘電体膜4を成膜した。成
膜終了後直ちに、酸素ガスを導入し、基板をそれぞれ、
毎分40℃、25℃、15℃および5℃の速度で150
℃まで冷却したのちに大気中に取り出し、そののち上部
電極5を設けた。表8に各冷却速度に対するキャパシタ
特性を示した。その結果、15℃/分以下の速度で冷却
すると漏れ電流の規制値である6×10-8A/cm2
下回り、良好なキャパシタがえられた。
[Table 7] [Ninth Embodiment] FIG. 7 is a schematic sectional view of the structure of a ninth embodiment of the capacitor of the present invention. On the silicon wafer substrate 2 on which the insulating film 2a made of a thermal oxide film of about 300 nm was formed, about 100 nm of platinum was formed as the lower electrode 3 by the sputtering method. A dielectric film 4 of about 70 nm was formed on this substrate at about 600 ° C. by an RF magnetron sputtering method using a SrTiO 3 ceramic target. Immediately after the film formation, oxygen gas was introduced, and the substrates were
150 at speeds of 40 ° C, 25 ° C, 15 ° C and 5 ° C per minute
After cooling to ℃, it was taken out into the atmosphere, and then the upper electrode 5 was provided. Table 8 shows the capacitor characteristics for each cooling rate. As a result, when cooled at a rate of 15 ° C./min or less, it fell below the regulation value of leakage current of 6 × 10 −8 A / cm 2, and a good capacitor was obtained.

【0055】[0055]

【表8】 [実施例10]図7に示される構造で、約300nmの
熱酸化膜からなる絶縁膜2aが形成されたシリコンウェ
ハ基板2の上に下部電極3として約100nmの白金を
スパッタ法により成膜した。この基板2上にSrTiO
3セラミックターゲットを用いてRFマグネトロンスパ
ッタ法によって、約600℃の基板温度で約70nmの
SrTiOからなる誘電体膜4を成膜した。さらに、
上部電極5として約70nmの膜厚の白金を下部電極と
同じくスパッタ法で形成しキャパシタをえた。これを約
700℃、酸素雰囲気中で約30分間保持した。そのと
きのキャパシタ特性を表9に示した。上部電極5を形成
していない状態で同様な熱処理を行ったのちに、上部電
極を形成したばあいにはキャパシタ特性の劣化が起こっ
ている。上部電極5の膜厚は50nm以上であればとく
に制限はない。本発明の製法ではキャパシタ特性の向上
が認められる。
[Table 8] [Embodiment 10] With the structure shown in FIG. 7, about 100 nm of platinum was deposited as the lower electrode 3 by sputtering on the silicon wafer substrate 2 on which the insulating film 2a of about 300 nm of thermal oxide film was formed. . On this substrate 2 SrTiO
A dielectric film 4 made of SrTiO 3 having a thickness of about 70 nm was formed at a substrate temperature of about 600 ° C. by RF magnetron sputtering using a ceramic target. further,
Platinum having a film thickness of about 70 nm was formed as the upper electrode 5 by the same sputtering method as the lower electrode to obtain a capacitor. This was held at about 700 ° C. in an oxygen atmosphere for about 30 minutes. Table 9 shows the capacitor characteristics at that time. When the upper electrode 5 is formed after the same heat treatment is performed in a state where the upper electrode 5 is not formed, the capacitor characteristics are deteriorated. The thickness of the upper electrode 5 is not particularly limited as long as it is 50 nm or more. In the manufacturing method of the present invention, the improvement of the capacitor characteristics is recognized.

【0056】[0056]

【表9】 [実施例11]約300nmの熱酸化膜からなる絶縁膜
が形成されたシリコンウェハ基板の上に下部電極として
約100nmの厚さで白金をスパッタ法により成膜し
た。この基板上にSrTiO3セラミックターゲットを
用いてRFマグネトロンスパッタ法によって、約600
℃で約70nmの誘電体膜を成膜した。さらに、上部電
極として白金を下部電極と同じくスパッタ法で約100
nmの厚さに形成しキャパシタをえた。これを、酸素H
IP(Hot Isostatic Pressin
g)装置内に入れ、酸素分圧が100気圧および10気
圧になるよう酸素混合比を変えて、約600℃で約15
分間保持した。本発明による熱処理を行ったキャパシタ
の特性を表10に示した。同様のキャパシタを酸素分圧
1気圧、0.3気圧および0.1気圧の真空装置内で熱
処理したばあいのキャパシタ特性も示してある。本発明
では表10より明らかなように1気圧以上の酸素分圧下
で熱処理することによって、キャパシタ膜のリーク電流
を成膜時の値よりも低減させることができる。熱処理温
度は450℃以上であれば良いが、800℃以上である
と特性の向上は期待できなくなる。500〜700℃の
範囲であることが望ましい。
[Table 9] [Example 11] Platinum was formed as a lower electrode by sputtering to a thickness of about 100 nm on a silicon wafer substrate on which an insulating film made of a thermal oxide film of about 300 nm was formed. On this substrate, an SrTiO 3 ceramic target was used to produce about 600 by RF magnetron sputtering.
A dielectric film having a thickness of about 70 nm was formed at a temperature of ° C. Further, platinum is used as the upper electrode in the same manner as the lower electrode by the sputtering method to about 100.
A capacitor having a thickness of nm was obtained. This is oxygen H
IP (Hot Isostatic Pressin
g) Put in the device, change the oxygen mixing ratio so that the oxygen partial pressure becomes 100 atm and 10 atm, and about 15 ° C at about 600 ° C.
Hold for minutes. Table 10 shows the characteristics of the capacitors subjected to the heat treatment according to the present invention. The capacitor characteristics when the same capacitor is heat-treated in a vacuum apparatus with oxygen partial pressures of 1 atm, 0.3 atm and 0.1 atm are also shown. According to the present invention, as is clear from Table 10, the heat treatment under the oxygen partial pressure of 1 atm or more can reduce the leak current of the capacitor film to a value lower than that at the time of film formation. The heat treatment temperature may be 450 ° C. or higher, but if it is 800 ° C. or higher, improvement in characteristics cannot be expected. It is preferably in the range of 500 to 700 ° C.

【0057】[0057]

【表10】 [実施例12]約300nmの熱酸化膜からなる絶縁膜
が形成されたシリコンウェハ基板の上に下部電極として
約100nmの厚さの白金をスパッタ法により成膜し
た。この基板上にSrTiO3セラミックターゲットを
用いてRFマグネトロンスパッタ法によって、基板温度
約600℃で約5分間、誘電体膜を成膜した。そののち
大気中に曝すことなく、約200Torrの酸素圧力下
で約10分間酸化雰囲気中アニールを行った。この成膜
工程とアニール工程の操作を、それぞれ12回繰り返す
ばあいと、2回繰り返すばあいの両方を行った。誘電体
膜の膜厚はそれぞれ合計で約100nmにした。つい
で、それぞれに上部電極として白金を約100nmの厚
さ形成して、キャパシタをえた。本実施例でえられた、
キャパシタのキャパシタ特性を表11に示した。比較例
として、基板温度約600℃で約60分間成膜したばあ
いのキャパシタの特性も表11に示す。本実施例におい
ては、リーク電流が低減されていることが明らかであ
る。本発明の効果は、成膜工程と熱処理工程とが最低2
回以上であれば良いが、キャパシタ成膜工程のスループ
ットを低下させないためには30回以下が望ましい。さ
らには、10〜20回が最も好ましい。1回に成膜され
る厚さには制限はないが、通常は5〜10nmである。
[Table 10] [Example 12] Platinum having a thickness of about 100 nm was formed as a lower electrode by a sputtering method on a silicon wafer substrate on which an insulating film made of a thermal oxide film having a thickness of about 300 nm was formed. A dielectric film was formed on this substrate by RF magnetron sputtering using a SrTiO 3 ceramic target at a substrate temperature of about 600 ° C. for about 5 minutes. After that, annealing was performed in an oxidizing atmosphere for about 10 minutes under an oxygen pressure of about 200 Torr without exposing to the atmosphere. The operations of the film forming step and the annealing step were both repeated 12 times and repeated twice. The total thickness of the dielectric films was about 100 nm. Next, platinum was formed on each of them as an upper electrode to a thickness of about 100 nm to obtain capacitors. Obtained in this example,
Table 11 shows the capacitor characteristics of the capacitors. As a comparative example, Table 11 also shows the characteristics of capacitors when a film is formed at a substrate temperature of about 600 ° C. for about 60 minutes. It is clear that the leak current is reduced in this embodiment. The effect of the present invention is that the film formation step and the heat treatment step are at least 2
It may be more than 30 times, but is preferably 30 times or less in order not to reduce the throughput of the capacitor film forming process. Furthermore, 10 to 20 times is most preferable. There is no limitation on the thickness of the film formed at one time, but it is usually 5 to 10 nm.

【0058】[0058]

【表11】 [実施例13]図8は本発明による誘電体膜の製造装置
の一実施例の概略断面図である。14はステンレスから
なる真空室である。15は誘電体膜を成膜するための機
構を備えた領域であり、16は酸化性雰囲気下で熱処理
を行える機構を備えた領域である。図8において、17
は基板、18はスパッタターゲット、19は基板加熱の
ためのヒータをそれぞれ示している。20は酸化性ガス
導入のためのノズルである。21は基板回転のための機
構である。基板17はまず、誘電体膜成膜領域15で成
膜されたのち、直ちに、基板回転機構21により熱処理
領域16へ回転され、熱処理される。この一連の成膜工
程と酸化性雰囲気下での熱処理工程とを所定の回数だけ
行うことができる。成膜条件と熱処理条件は制御装置
(図には示されていない)によって温度、時間、ガス分
圧、ガス組成が所定の条件になるようにコントロールさ
れる。本実施例では成膜機構としてスパッタ装置が用い
られているが、CVD装置にするばあいは図9に示すよ
うに、成膜領域に原料ガスノズル30を設けて原料ガス
供給系29から原料ガスを供給することにより同様にで
きる。またMBE装置を用いるばあいは図10に示すよ
うに、基板表面に金属蒸発源31とシャッタ32を設
け、通常のMBE法により成膜することにより、同様に
できる。さらにレーザアブレーションのばあいは図11
に示すように、レーザ光源33からのレーザ光をスリッ
ト34を経てレンズ35で集光し、ターゲット回転機構
36でターゲット18を回転させながらスパッタさせる
ことにより、本実施例と同様の効果がえられることは明
らかである。
[Table 11] [Embodiment 13] FIG. 8 is a schematic sectional view of an embodiment of an apparatus for manufacturing a dielectric film according to the present invention. 14 is a vacuum chamber made of stainless steel. Reference numeral 15 is a region having a mechanism for forming a dielectric film, and 16 is a region having a mechanism capable of performing heat treatment in an oxidizing atmosphere. In FIG. 8, 17
Is a substrate, 18 is a sputtering target, and 19 is a heater for heating the substrate. Reference numeral 20 is a nozzle for introducing an oxidizing gas. Reference numeral 21 is a mechanism for rotating the substrate. The substrate 17 is first formed in the dielectric film forming region 15 and then immediately rotated by the substrate rotating mechanism 21 to the heat treatment region 16 for heat treatment. The series of film forming steps and the heat treatment step in an oxidizing atmosphere can be performed a predetermined number of times. The film forming condition and the heat treatment condition are controlled by a control device (not shown) so that the temperature, time, gas partial pressure, and gas composition are set to predetermined conditions. In this embodiment, a sputtering apparatus is used as the film forming mechanism, but when using a CVD apparatus, as shown in FIG. 9, a source gas nozzle 30 is provided in the film forming region to supply the source gas from the source gas supply system 29. The same can be done by supplying. When an MBE apparatus is used, the same can be done by providing a metal evaporation source 31 and a shutter 32 on the surface of the substrate and forming a film by a normal MBE method as shown in FIG. Further, in the case of laser ablation, FIG.
As shown in FIG. 7, the same effect as that of the present embodiment can be obtained by condensing the laser light from the laser light source 33 with the lens 35 through the slit 34 and performing the sputtering while rotating the target 18 with the target rotating mechanism 36. That is clear.

【0059】[実施例14]図12は本発明による誘電
体膜の製造装置の他の実施例の概略断面図である。22
はステンレスからなる真空室である。23は誘電体膜を
成膜するための機構を備えた領域である。24は高圧熱
処理機構を備えた領域である。図12において、17は
基板、18はスパッタターゲット、19は基板加熱のた
めのヒータをそれぞれ示している。21は基板回転のた
めの機構である。基板17はまず、成膜領域23で成膜
されたのち、直ちに、回転機構21により高圧熱処理領
域24へ回転される。高圧熱処理領域24は油圧駆動2
5によって基板支持機構に密着される。酸化性ガスは圧
縮器26によって加圧され、ガスノズルをとおして加圧
室へ供給される。こうして誘電体膜は常圧以上の圧力下
で熱処理される。成膜条件と熱処理条件は制御装置(図
には示されていない)によって温度、時間、ガス分圧、
ガス組成が所定の条件になるようにコントロールされ
る。本実施例では成膜機構としてスパッタ法が用いられ
ているが、実施例13と同様に成膜機構としてはCV
D、MBE、レーザアブレーションであっても、本実施
例と同様な効果がえられることは明らかである。
[Embodiment 14] FIG. 12 is a schematic sectional view of another embodiment of the dielectric film manufacturing apparatus according to the present invention. 22
Is a vacuum chamber made of stainless steel. Reference numeral 23 is an area provided with a mechanism for forming a dielectric film. Reference numeral 24 is an area provided with a high-pressure heat treatment mechanism. In FIG. 12, 17 is a substrate, 18 is a sputter target, and 19 is a heater for heating the substrate. Reference numeral 21 is a mechanism for rotating the substrate. The substrate 17 is first formed into a film in the film forming region 23, and then immediately rotated by the rotating mechanism 21 to the high-pressure heat treatment region 24. High-pressure heat treatment area 24 is hydraulically driven 2
It is brought into close contact with the substrate support mechanism by 5. The oxidizing gas is pressurized by the compressor 26 and is supplied to the pressurizing chamber through the gas nozzle. In this way, the dielectric film is heat-treated under a pressure not lower than atmospheric pressure. Deposition conditions and heat treatment conditions are controlled by a controller (not shown) such as temperature, time, gas partial pressure,
The gas composition is controlled so as to meet a predetermined condition. Although the sputtering method is used as the film forming mechanism in this embodiment, the CV is used as the film forming mechanism as in the thirteenth embodiment.
It is clear that the same effects as in this embodiment can be obtained by D, MBE and laser ablation.

【0060】[実施例15]キャパシタの誘電体膜をR
Fマグネトロンスパッタ法により作製するため、(Ba
1-xSrx)TiO3、0≦x≦1なる組成式で表される
組成物のうち、x=0.75でMn23が1.5wt%
なる組成を有するスパッタリング用ターゲットを作製し
た。作製法は、原料としてそれぞれ純度99.9%の炭
酸バリウム(BaCO3)、炭酸ストロンチウム(Sr
CO3)、酸化チタン(TiO2)、三酸化二マンガン
(Mn23)の粉体を用い、所望の組成となるようにジ
ルコニアボールを用いたアルコール湿式ボールミル混合
を12時間実施した。取り出し、乾燥を行ったのち、約
0.5トン/cm2の圧力でプレス成形したのち、大気
中、約1200℃で約2時間仮焼反応を行った。この反
応生成物をらいかい機で約1時間粗粉砕したのち、上記
混合時と同様にボールミルで約20時間湿式粉砕を行っ
た。取り出して、乾燥したのち、焼結後約4インチの直
径の円盤状になるように約0.5トン/cm2でプレス
成形を行い、約1350℃で約3時間、酸素雰囲気中で
焼結を行った。焼結体を約5mmの厚さに研削加工しタ
ーゲットとした。
[Embodiment 15] The dielectric film of the capacitor is R
Since it is produced by the F magnetron sputtering method, (Ba
1-x Sr x ) TiO 3 , of the composition represented by the composition formula of 0 ≦ x ≦ 1, Mn 2 O 3 is 1.5 wt% at x = 0.75.
A sputtering target having the following composition was produced. As a raw material, the raw materials were barium carbonate (BaCO 3 ) and strontium carbonate (Sr) each having a purity of 99.9%.
CO 3 ), titanium oxide (TiO 2 ), and dimanganese trioxide (Mn 2 O 3 ) powders were used, and alcohol wet ball mill mixing using zirconia balls so as to have a desired composition was carried out for 12 hours. The product was taken out, dried, press-molded at a pressure of about 0.5 ton / cm 2 , and then calcined at about 1200 ° C. for about 2 hours in the atmosphere. The reaction product was roughly crushed for about 1 hour using a ladle mill, and then wet crushed for about 20 hours using a ball mill in the same manner as during the mixing. After taking out and drying, press-molding is carried out at about 0.5 ton / cm 2 so as to form a disk shape with a diameter of about 4 inches after sintering, and it is sintered at about 1350 ° C. for about 3 hours in an oxygen atmosphere. I went. The sintered body was ground to a thickness of about 5 mm to obtain a target.

【0061】作製した前記ターゲットを用いて、スパッ
タ膜を下記の条件で作製した。基板として、3インチシ
リコンウエハ基板上に200nmの厚さでPt下部電極
をスパッタ法により作製したものを使用した。前記組成
物のキャパシタの誘電体膜は、雰囲気をO250%、A
r50%、圧力約30mTorr、基板温度約600
℃、スパッタ電力約200W、スパッタ時間約15分で
膜厚80nmのキャパシタの誘電体膜を作製した。電気
特性の評価のため、キャパシタの誘電体膜の上部に直径
1mm、または0.5mmのPt上部電極をスパッタ法
により作製した。
A sputtered film was produced under the following conditions using the produced target. As a substrate, a 3-inch silicon wafer substrate on which a Pt lower electrode having a thickness of 200 nm was formed by a sputtering method was used. The dielectric film of the capacitor having the above composition has an atmosphere of O 2 50%, A
r50%, pressure about 30 mTorr, substrate temperature about 600
A dielectric film for a capacitor having a film thickness of 80 nm was formed at a temperature of about 200 W, a sputtering power of about 200 W and a sputtering time of about 15 minutes. For the evaluation of electric characteristics, a Pt upper electrode having a diameter of 1 mm or 0.5 mm was formed on the dielectric film of the capacitor by a sputtering method.

【0062】Mn23の添加含量が、0.03wt%、
0.05wt%、3.00wt%、5.00wt%、
5.50wt%のばあいも上記、作製法と同様な条件で
電気特性評価用試料を作製した。このときの膜厚は、す
べて79から81nmのあいだであった。
The content of Mn 2 O 3 added is 0.03 wt%,
0.05wt%, 3.00wt%, 5.00wt%,
In the case of 5.50 wt%, a sample for electrical characteristic evaluation was prepared under the same conditions as in the above-described preparation method. The film thicknesses at this time were all between 79 and 81 nm.

【0063】また比較のため、従来のMn23を添加し
ないキャパシタの誘電体膜の評価用試料を前記と同様に
作製した。膜厚は約82nmであった。
For comparison, a sample for evaluating a dielectric film of a conventional capacitor in which Mn 2 O 3 was not added was prepared in the same manner as above. The film thickness was about 82 nm.

【0064】表12に試作したこれらキャパシタの誘電
体膜の室温における酸化シリコン換算膜厚と漏れ電流密
度(2V印加のとき)の測定結果を示す。
Table 12 shows the measurement results of the silicon oxide equivalent film thickness and the leakage current density (when 2V is applied) of the dielectric films of these prototype capacitors at room temperature.

【0065】なお、スパッタ用ターゲットとして、仮焼
反応および粉砕を行った焼結前の粉体の状態で、銅など
の金属性の皿の上に圧粉成形してターゲットとする方法
でも、スパッタ成膜速度は緻密焼結体ターゲットに比較
して小さいものの、スパッタ時間をより多くとることに
より同様なキャパシタの誘電体膜がえられる。
As a sputtering target, a method of compacting powder on a metallic dish such as copper in the state of powder before sintering, which has been subjected to calcination reaction and crushing, to obtain a target can also be used. Although the film formation rate is lower than that of the dense sintered body target, a similar dielectric film of a capacitor can be obtained by increasing the sputtering time.

【0066】[0066]

【表12】 表12に示すように、Mn23を0.05から5.00
wt%添加含有せしめたキャパシタの誘電体膜は漏れ電
流密度がDRAMのリフレッシュタイムからの実用上の
要求である、室温で6×10-8A/cm2以下に低減さ
れることが判明した。
[Table 12] As shown in Table 12, Mn 2 O 3 is added from 0.05 to 5.00.
It was found that the leakage current density of the dielectric film of the capacitor containing the addition of wt% is reduced to 6 × 10 −8 A / cm 2 or less at room temperature, which is a practical requirement from the refresh time of DRAM.

【0067】なおMn23の含有量が0.05wt%未
満かまたは5.00wt%を越えると含有しないときに
比べてほとんど改善されないか、むしろ漏れ電流密度が
増加する。
When the content of Mn 2 O 3 is less than 0.05 wt% or exceeds 5.00 wt%, there is almost no improvement as compared with when it is not contained, or rather the leakage current density increases.

【0068】また、ここにはx=0.75のばあいを示
したが、0≦x≦1のどのxの値にたいしても、同様の
Mn23の添加含有効果があることが確かめられた。
Although the case of x = 0.75 is shown here, it is confirmed that the same effect of addition addition of Mn 2 O 3 is obtained for any value of x of 0 ≦ x ≦ 1. It was

【0069】[実施例16]Pb(Zr1−yTi
3、0≦y≦1なる組成で表される組成のうち、y=
0.48で、Mn23を1.5wt%添加含有せしめた
組成を有するスパッタリング用ターゲットを作製した。
ターゲット作製のための原料としては、純度99.9%
の酸化鉛(PbO)、酸化ジルコニウム(ZrO2)、
酸化チタン(TiO2)、三酸化二マンガン(Mn
23)の粉体を使用した。このとき、スパッタ中再蒸発
の激しい元素である鉛の組成は化学量論比より20%増
量し、膜の組成が化学量論比になるようにした。
Example 16 Pb (Zr 1-y Ti y ).
Of the compositions represented by O 3 and 0 ≦ y ≦ 1, y =
At 0.48, a sputtering target having a composition in which 1.5 wt% of Mn 2 O 3 was added was prepared.
99.9% purity as a raw material for target production
Lead oxide (PbO), zirconium oxide (ZrO 2 ),
Titanium oxide (TiO 2 ), dimanganese trioxide (Mn
2 O 3 ) powder was used. At this time, the composition of lead, which is an element that re-evaporates significantly during sputtering, was increased by 20% from the stoichiometric ratio so that the film composition became the stoichiometric ratio.

【0070】ターゲット作製条件としては、仮焼反応温
度を約950℃、焼結温度を約1250℃とした以外は
実施例15と同じ条件でターゲット作製を行った。
Targets were produced under the same conditions as in Example 15 except that the calcination reaction temperature was about 950 ° C. and the sintering temperature was about 1250 ° C.

【0071】前記ターゲットを用いて、実施例15と同
様の基板と条件でキャパシタの誘電体膜を作製した。膜
厚は、このとき約120nmであった。
Using the above target, a dielectric film for a capacitor was formed under the same substrate and conditions as in Example 15. The film thickness at this time was about 120 nm.

【0072】Mn23の添加含量が0.03wt%、
0.05wt%、3.00wt%、5.00wt%、
5.50wt%のばあいも前記作製法と同様の条件で電
気特性評価用試料を作製した。このときの膜厚は、すべ
て118から122nmのあいだであった。
The addition content of Mn 2 O 3 is 0.03 wt%,
0.05wt%, 3.00wt%, 5.00wt%,
In the case of 5.50 wt%, a sample for electrical characteristic evaluation was prepared under the same conditions as in the above-mentioned preparation method. The film thicknesses at this time were all between 118 and 122 nm.

【0073】また比較のため、従来のMn23を添加し
ないキャパシタの誘電体膜の評価用試料を前記と同様に
作製した。膜厚は約135nmであった。
For comparison, a sample for evaluating a dielectric film of a conventional capacitor in which Mn 2 O 3 was not added was prepared in the same manner as above. The film thickness was about 135 nm.

【0074】作製されたこれらキャパシタ膜の室温にお
ける酸化シリコン換算膜厚と漏れ電流密度(2V印加の
とき)の測定結果を表13に示す。
Table 13 shows the measurement results of the silicon oxide-equivalent film thickness and the leakage current density (when 2 V is applied) of these manufactured capacitor films at room temperature.

【0075】[0075]

【表13】 表13に示すように、Mn23を0.05wt%から
5.00wt%添加含有せしめたキャパシタの誘電体膜
は漏れ電流密度がDRAMのリフレッシュタイムからの
実用上の要求である、室温で6×10-8A/cm2以下
に低減されることが判明した。
[Table 13] As shown in Table 13, the dielectric film of the capacitor containing Mn 2 O 3 added in an amount of 0.05 wt% to 5.00 wt% has a leakage current density at room temperature which is a practical requirement from the refresh time of DRAM. It was found to be reduced to 6 × 10 −8 A / cm 2 or less.

【0076】なおMn23の含有量が0.05wt%未
満かあるいは5.00wt%を越えると含有しないとき
に比べてほとんど改善されないか、むしろ漏れ電流密度
が増加する。
If the Mn 2 O 3 content is less than 0.05 wt% or exceeds 5.00 wt%, there is almost no improvement, or the leakage current density increases.

【0077】また、ここではy=0.48のばあいを示
したが、0≦y≦1のどのyの値に対しても、同様のM
23の添加含有効果があることが確かめられた。
Although the case of y = 0.48 is shown here, the same M value is obtained for any y value of 0 ≦ y ≦ 1.
It was confirmed that the effect of adding n 2 O 3 was included.

【0078】[実施例17]鉛の2から15mol%を
Srで置換したばあいについても、スパッタ用ターゲッ
トのSr元素の原料として炭酸ストロンチウム(SrC
3)の粉体を使用し、実施例16に記載されたものと
同様な条件で実施した。表14、表15、表16に、そ
れぞれ2mol%、10mol%、15mol%の鉛を
Srで置換したときの結果を示す。
[Example 17] Even when 2 to 15 mol% of lead was replaced with Sr, strontium carbonate (SrC) was used as a raw material for the Sr element of the sputtering target.
O 3 ) powder was used and carried out under the same conditions as described in Example 16. Tables 14, 15, and 16 show the results when 2 mol%, 10 mol%, and 15 mol% of lead were replaced with Sr, respectively.

【0079】[0079]

【表14】 [Table 14]

【0080】[0080]

【表15】 [Table 15]

【0081】[0081]

【表16】 表14、15、16に示すようにMn23を0.05w
t%から5.00wt%添加含有せしめたキャパシタ膜
は漏れ電流密度が低減されることが判明した。
[Table 16] As shown in Tables 14, 15 and 16, 0.05 w of Mn 2 O 3 was added.
It has been found that the leakage current density is reduced in the capacitor film containing t to 5.00 wt% added.

【0082】なおMn23の含有量が0.05wt%未
満かあるいは、5.00wt%を越えると含有しないと
きに比べてほとんど改善されないか、むしろ漏れ電流密
度が増加する。また鉛をSr元素で置換することによっ
て比誘電率が増加し、酸化シリコン換算膜厚が減少する
が、漏れ電流密度は増加する傾向にあり、Mn元素の添
加により漏れ電流密度を低減することにより有用性を増
すことができる。
When the content of Mn 2 O 3 is less than 0.05 wt% or exceeds 5.00 wt%, there is almost no improvement as compared with the case where no Mn 2 O 3 is contained, or rather the leakage current density increases. Further, by replacing lead with Sr element, the relative dielectric constant increases and the silicon oxide equivalent film thickness decreases, but the leakage current density tends to increase. By adding Mn element, the leakage current density decreases. The utility can be increased.

【0083】ここでSr元素の置換量を2mol%未満
では比誘電率の向上の程度が少ないこと、また15mo
l%を越えるばあいは漏れ電流密度が大きくなり、実用
的な長所を失う。
Here, if the substitution amount of the Sr element is less than 2 mol%, the degree of improvement of the relative dielectric constant is small, and it is 15 mo.
When it exceeds 1%, the leakage current density becomes large and the practical advantage is lost.

【0084】また、ここにはy=0.48でPbに対す
るSrの置換量を2mol%、10mol%、15mo
l%のばあい示したが、0≦y≦1のどのyの値にたい
しても、また同時にSrの2mol%から15mol%
のどの値についても同様のMn23添加含有効果がある
ことが確かめられた。
Further, here, when y = 0.48, the substitution amount of Sr with respect to Pb was 2 mol%, 10 mol%, 15 mo.
In the case of 1%, any y value of 0 ≦ y ≦ 1 is obtained, and at the same time, 2 mol% to 15 mol% of Sr
It was confirmed that the same effect of adding Mn 2 O 3 was obtained for any of the values.

【0085】[実施例18](Sr1-zCaz3Ti2
7、0.40≦z≦0.80で表される組成のうち、z
=0.50なる組成を有するスパッタリング用ターゲッ
トを作製した。作製法は、原料としてそれぞれ純度9
9.9%の炭酸ストロンチウム(SrCO3)、炭酸カ
ルシウム(CaCO3)、酸化チタン(TiO2)の粉体
を用い、所望の組成となるようにジルコニアボールを用
いたアルコール湿式ボールミル混合を15時間実施し
た。取り出し、乾燥を行なったのち、約0.4トン/c
2の圧力でプレス成形したのち、大気中、約1150
℃で3時間仮焼反応を行った。この反応生成物をらいか
い機で約1時間半粗粉砕したのち、上記混合時と同様に
ボールミルで約20時間湿式粉砕を行った。取り出し、
乾燥したのち、焼結後約4インチの直径の円盤状になる
ように約0.7トン/cm2でプレス成形を行い、約1
550℃で約4時間、酸素雰囲気中で焼結を行った。焼
結体を約5mmの厚さに研削加工しターゲットとした。
[0085] [Example 18] (Sr 1-z Ca z) 3 Ti 2 O
7 , of the composition represented by 0.40 ≦ z ≦ 0.80, z
A sputtering target having a composition of = 0.50 was prepared. The manufacturing method is 9
Using 9.9% strontium carbonate (SrCO 3 ), calcium carbonate (CaCO 3 ) and titanium oxide (TiO 2 ) powder, alcohol wet ball mill mixing using zirconia balls to obtain a desired composition was performed for 15 hours. Carried out. After taking out and drying, about 0.4 ton / c
After press forming with a pressure of m 2 , about 1150 in air
A calcination reaction was carried out at ℃ for 3 hours. The reaction product was roughly crushed for about one and a half hours with a raker, and then wet crushed with a ball mill for about 20 hours in the same manner as during the mixing. take out,
After drying, press-molding was performed at a rate of 0.7 ton / cm 2 so as to form a disk with a diameter of about 4 inches after sintering, and about 1
Sintering was performed in an oxygen atmosphere at 550 ° C. for about 4 hours. The sintered body was ground to a thickness of about 5 mm to obtain a target.

【0086】作製した前記ターゲットを用いて、スパッ
タ膜を下記の条件で作製した。基板として、3インチシ
リコンウエハ基板上に約200nmの厚さでPt下部電
極をスパッタ法により作製したものを使用した。前記組
成物のキャパシタ膜は、雰囲気をO250%、Ar50
%、圧力約30mTorr、基板温度約600℃、スパ
ッタ電力約200W、スパッタ時間約15分間で膜厚約
40mmのキャパシタの誘電体膜を作製した。電気特性
の評価のため、キャパシタ膜の上部に直径約1mm、ま
たは約0.5mmのPtからなる上部電極をスパッタ法
により作製した。z=0.35、0.40、0.45、
0.55、0.60、0.65、0.70、0.75、
0.80、0.85のばあいについても同様にして電気
特性測定用サンプルを作製した。膜厚は、すべて39か
ら41nmのあいだであった。
A sputtered film was produced under the following conditions using the produced target. As a substrate, a 3-inch silicon wafer substrate on which a Pt lower electrode having a thickness of about 200 nm was formed by a sputtering method was used. The capacitor film of the composition has an atmosphere of O 2 50%, Ar 50
%, A pressure of about 30 mTorr, a substrate temperature of about 600 ° C., a sputtering power of about 200 W, and a sputtering time of about 15 minutes to form a dielectric film of a capacitor having a thickness of about 40 mm. For the evaluation of electrical characteristics, an upper electrode made of Pt having a diameter of about 1 mm or about 0.5 mm was formed on the capacitor film by a sputtering method. z = 0.35, 0.40, 0.45,
0.55, 0.60, 0.65, 0.70, 0.75,
In the case of 0.80 and 0.85, samples for measuring electric characteristics were prepared in the same manner. All film thicknesses were between 39 and 41 nm.

【0087】表17に試作したこれらキャパシタの誘電
体膜の室温における酸化シリコン換算膜厚と漏れ電流密
度(2V印加のとき)の測定結果を示す。
Table 17 shows the measurement results of the silicon oxide-equivalent film thickness and the leakage current density (when 2 V is applied) of the dielectric film of these prototype capacitors at room temperature.

【0088】[0088]

【表17】 表17に示すように、0.40≦z≦0.80のときに
比誘電率が大きく、高い絶縁性を示し、それぞれシリコ
ン酸化膜換算膜厚、および漏れ電流密度をDRAMのリ
フレッシュタイムからの実用上の要求である、換算膜厚
が1.5nm以下で、室温で6×10-8A/cm2以下
に低減できる。
[Table 17] As shown in Table 17, when 0.40 ≦ z ≦ 0.80, the relative permittivity is large and high insulation is exhibited, and the silicon oxide film equivalent film thickness and the leakage current density are changed from the DRAM refresh time, respectively. It can be reduced to 6 × 10 −8 A / cm 2 or less at room temperature when the converted film thickness is 1.5 nm or less, which is a practical requirement.

【0089】本実施例によれば、DRAMの高密度化が
進むにしたがって形態的理由からも、キャパシタの誘電
体膜も、より薄くしなければならないという要求に応え
られる。すなわち、材質的に絶縁性に優れているため、
膜厚を薄くしても(このとき、当然酸化シリコン換算膜
厚は小さくなる)漏れ電流密度が小さい状態を実現でき
る。
According to the present embodiment, as the density of DRAM becomes higher, the requirement that the dielectric film of the capacitor also be made thinner can be met for morphological reasons. That is, because the material is excellent in insulation,
Even if the film thickness is reduced (at this time, the silicon oxide equivalent film thickness is naturally reduced), the state in which the leakage current density is small can be realized.

【0090】[実施例19]La、Nb、Sm、Gdの
各添加物元素のスパッタターゲット用原料としては、純
度99.9%のLa23、Nb23、Sm23、Gd2
3の粉体を使用した。ターゲットの作製条件および成
膜時のスパッタリング条件は実施例17とほぼ同様の条
件で行った。ここで、実施例18の(Sr1-zCaz3
Ti27のz=0.50のばあいにおける、La23
Nb23、Sm23、Gd23の添加効果についてそれ
ぞれ表18、表19、表20、表21に電気的特性を示
す。なおこのときの、膜厚は約41nmであった。
[Example 19] As a raw material for a sputtering target of each additive element of La, Nb, Sm, and Gd, La 2 O 3 , Nb 2 O 3 , Sm 2 O 3 , and Gd having a purity of 99.9% were used. 2
O 3 powder was used. Target production conditions and sputtering conditions during film formation were almost the same as in Example 17. Here, (Sr 1-z Ca z ) 3 of Example 18
In the case of z = 0.50 of Ti 2 O 7 , La 2 O 3 ,
The electrical characteristics of the addition effects of Nb 2 O 3 , Sm 2 O 3 , and Gd 2 O 3 are shown in Table 18, Table 19, Table 20, and Table 21, respectively. The film thickness at this time was about 41 nm.

【0091】[0091]

【表18】 [Table 18]

【0092】[0092]

【表19】 [Table 19]

【0093】[0093]

【表20】 [Table 20]

【0094】[0094]

【表21】 表18、表19、表20、表21に示すように、添加物
としてLa23、Nb23、Sm23、Gd23を加え
ることにより、酸化シリコン換算膜厚の一層の低減(比
誘電率の向上による)を達成することができる。すなわ
ち、絶縁性の優れた材質にさらに添加物を加えることに
よって、誘電率を増加させることができ、複合的効果が
えられる。このばあい0.05mol%未満では、あま
り、酸化シリコン換算膜厚の改善がみられず、5.00
mol%を越える添加量では漏れ電流密度が増加するた
め、キャパシタの誘電体膜としての長所がえられない。
[Table 21] As shown in Table 18, Table 19, Table 20, and Table 21, by adding La 2 O 3 , Nb 2 O 3 , Sm 2 O 3 , and Gd 2 O 3 as an additive, Can be achieved (due to the improvement of the relative dielectric constant). That is, by adding an additive to a material having excellent insulating properties, the dielectric constant can be increased and a composite effect can be obtained. In this case, if it is less than 0.05 mol%, the silicon oxide conversion film thickness is not so much improved, and
If the amount added exceeds mol%, the leakage current density increases, so that the advantage as a dielectric film of a capacitor cannot be obtained.

【0095】[実施例20]実施例19に記載されてい
るのと同様の方法でスパッタ法によりキャパシタの誘電
体膜を作製した。なお、このときの膜厚は、約41nm
であった。(Sr1-zCaz3Ti27においてz=
0.50で、これにLa23が3mol%、および5m
ol%含有された組成物(それぞれ表18の試料3、試
料4の材料に相当する)に対して、Mn23を添加含有
せしめたキャパシタの誘電体膜の電気特性の結果をそれ
ぞれ、表22、表23に示す。
[Embodiment 20] A dielectric film for a capacitor was formed by sputtering in the same manner as that described in Embodiment 19. The film thickness at this time is about 41 nm.
Met. In (Sr 1-z Ca z) 3 Ti 2 O 7 z =
0.50 to which 3 mol% La 2 O 3 and 5 m
The results of the electrical characteristics of the dielectric film of the capacitor in which Mn 2 O 3 was added to the composition containing ol% (corresponding to the materials of Sample 3 and Sample 4 in Table 18, respectively) are shown. 22 and Table 23.

【0096】[0096]

【表22】 [Table 22]

【0097】[0097]

【表23】 表22、表23に示すように、Mn23の添加含有によ
り、著しく漏れ電流密度が改善される。ここで、Mn2
3の添加量が0.05wt%未満のばあいは、漏れ電
流密度の低減に充分な効果が見られない。また、Mn2
3の添加量が5.00wt%を越えるとむしろ漏れ電
流密度が大きく増加する。
[Table 23] As shown in Tables 22 and 23, the leakage current density is remarkably improved by the addition content of Mn 2 O 3 . Where Mn 2
If the amount of O 3 added is less than 0.05 wt%, no sufficient effect can be seen in reducing the leakage current density. In addition, Mn 2
If the amount of O 3 added exceeds 5.00 wt%, the leakage current density rather increases greatly.

【0098】[0098]

【発明の効果】以上のように、本発明によれば、上部電
極膜の上に形成された保護膜によって、プロセス中の高
誘電率誘電体膜の酸素欠損を抑制し、キャパシタ特性の
劣化を防止できる。そのため、小さい面積で高特性のキ
ャパシタがえられ、半導体記憶装置などの一層の高集積
化を図れる。
As described above, according to the present invention, the protective film formed on the upper electrode film suppresses the oxygen deficiency of the high dielectric constant dielectric film during the process and prevents the deterioration of the capacitor characteristics. It can be prevented. Therefore, a capacitor having high characteristics can be obtained in a small area, and further high integration of a semiconductor memory device or the like can be achieved.

【0099】また、成膜工程停止後、酸化雰囲気中での
徐冷または、成膜後の高圧酸化雰囲気下での熱処理、ま
たは上部電極形成後の熱処理によって欠損した酸素を補
うことができ、良好なキャパシタ特性を有する誘電体膜
をうることができる。
Further, after the film formation process is stopped, oxygen that has been lost can be compensated by gradual cooling in an oxidizing atmosphere, heat treatment in a high-pressure oxidizing atmosphere after film formation, or heat treatment after forming the upper electrode. A dielectric film having excellent capacitor characteristics can be obtained.

【0100】さらに、成膜工程と熱処理工程とを1つの
真空室内で連続的かつ複数回繰り返すことで酸素欠損の
少ない良好なキャパシタ特性を有する誘電体膜をうるこ
とができる。
Further, by repeating the film forming process and the heat treatment process continuously and plural times in one vacuum chamber, it is possible to obtain a dielectric film having good capacitor characteristics with few oxygen vacancies.

【0101】SrTiO3系、PZT系、(Sr,C
a)3Ti27系の誘電体材料に微量のMn元素を添加
することで漏れ電流を低減させることができる。(S
r,Ca)3Ti27系の誘電体材料に微量のランタン
系元素を含有させることにより漏れ電流を低減させるこ
とができる。
SrTiO 3 system, PZT system, (Sr, C
a) Leakage current can be reduced by adding a trace amount of Mn element to the 3 Ti 2 O 7 based dielectric material. (S
Leakage current can be reduced by incorporating a small amount of lanthanum element in the r, Ca) 3 Ti 2 O 7 based dielectric material.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のキャパシタの一実施例の構造の断面説
明図である。
FIG. 1 is an explanatory cross-sectional view of the structure of an embodiment of a capacitor of the present invention.

【図2】実施例5のキャパシタ構造の断面説明図であ
る。
FIG. 2 is an explanatory cross-sectional view of a capacitor structure of Example 5.

【図3】実施例6のキャパシタ構造の断面説明図であ
る。
FIG. 3 is a cross-sectional explanatory diagram of a capacitor structure according to a sixth embodiment.

【図4】実施例7のキャパシタ構造の断面説明図であ
る。
FIG. 4 is a cross-sectional explanatory diagram of a capacitor structure according to a seventh embodiment.

【図5】実施例8のキャパシタ構造の断面説明図であ
る。
FIG. 5 is an explanatory cross-sectional view of a capacitor structure of Example 8.

【図6】実施例8の誘電体膜の比誘電率の温度変化を示
す図である。
FIG. 6 is a diagram showing changes in the relative dielectric constant of the dielectric film of Example 8 with temperature.

【図7】実施例9のキャパシタ構造の断面説明図であ
る。
FIG. 7 is an explanatory cross-sectional view of the capacitor structure of Example 9.

【図8】実施例13の誘電体膜の成膜装置の断面説明図
である。
FIG. 8 is a cross-sectional explanatory view of a dielectric film forming apparatus of Example 13.

【図9】実施例13の誘電体膜の成膜装置の他の例の断
面説明図である。
FIG. 9 is a cross-sectional explanatory view of another example of the dielectric film forming apparatus according to the thirteenth embodiment.

【図10】実施例13の誘電体膜の成膜装置のさらに他
の例の断面説明図である。
FIG. 10 is a cross-sectional explanatory view of still another example of the dielectric film forming apparatus according to the thirteenth embodiment.

【図11】実施例13の誘電体膜の成膜装置のさらに他
の例の断面説明図である。
FIG. 11 is a sectional explanatory view of still another example of the dielectric film forming apparatus of the thirteenth embodiment.

【図12】実施例14の誘電体膜の成膜装置の断面説明
図である。
FIG. 12 is a cross-sectional explanatory view of a dielectric film forming apparatus of Example 14;

【符号の説明】[Explanation of symbols]

1 保護膜 3 下部電極 4 誘電体膜 5 上部電極 1 Protective film 3 Lower electrode 4 Dielectric film 5 Upper electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木ノ内 伸一 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 内川 英興 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 渡井 久男 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 三上 登 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 堀川 剛 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 奥平 智仁 伊丹市瑞原4丁目1番地 三菱電機株式会 社エル・エス・アイ研究所内 (72)発明者 楠見 嘉宏 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社中央研究所内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Shinichi Kinouchi 8-1-1 Tsukaguchihonmachi, Amagasaki City Mitsubishi Electric Corporation Material Devices Research Laboratory (72) Inventor Hideoki Uchikawa 8-1-1 Tsukaguchihonmachi, Amagasaki Mitsubishi Electric Corporation Material Device Research Center (72) Inventor Hisao Watai 8-1-1 Tsukaguchi Honmachi, Amagasaki City Mitsubishi Electric Corporation Material Device Research Institute (72) Inventor Noboru Mikami 8-1-1 Tsukaguchi Honcho, Amagasaki City No. Mitsubishi Electric Corporation Material Devices Research Laboratory (72) Inventor Go Horikawa 8-1-1 Tsukaguchi Honcho, Amagasaki City Mitsubishi Electric Corporation Material Devices Research Laboratory (72) Inventor Tomohito Okuhira 4-Mizuhara Itami City Mitsubishi Electric Incorporated LSE Research Institute (72) Inventor Yoshihiro Kusumi 8 Tsukaguchi Honcho, Amagasaki City Chome 1-1 No. 1 Central Research Laboratory, Mitsubishi Electric Corporation

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 金属酸化物を主成分とする高誘電率の誘
電体材料からなる誘電体膜と、前記誘電体膜を挟んで対
向する一対の電極からなる高誘電率キャパシタであっ
て、前記誘電体膜の上部に形成された上部電極の上に前
記誘電体材料の酸素欠損を抑制する保護膜が形成されて
なる高誘電率キャパシタ。
1. A high dielectric constant capacitor comprising a dielectric film made of a high dielectric constant dielectric material containing a metal oxide as a main component, and a pair of electrodes facing each other with the dielectric film sandwiched therebetween. A high dielectric constant capacitor comprising a protective film for suppressing oxygen deficiency of the dielectric material formed on an upper electrode formed on the dielectric film.
【請求項2】 前記保護膜の材料が、(a)Ti、A
l、W、Mo、Ta、Nb、V、Cr、ZrおよびGa
よりなる群から選ばれた少なくとも一種の金属のチッ化
物、(b)Ti、Al、Ta、Nb、Zr、Re、Mg
およびSrよりなる群から選ばれた少なくとも一種の金
属の酸化物、(c)Ti、W、Pt、Mo、Ta、N
b、V、Cr、ZrおよびCoよりなる群から選ばれた
少なくとも一種の金属のシリケート、および(d)T
i、W、Ta、Cu、Ge、NiおよびCrよりなる群
から選ばれた少なくとも一種の金属またはそれらの合金
よりなる群から選ばれた少なくとも一種の物質からなる
請求項1記載の高誘電率キャパシタ。
2. The material of the protective film is (a) Ti, A
l, W, Mo, Ta, Nb, V, Cr, Zr and Ga
(B) Ti, Al, Ta, Nb, Zr, Re, Mg of at least one metal selected from the group consisting of
And (c) Ti, W, Pt, Mo, Ta, N, an oxide of at least one metal selected from the group consisting of
a silicate of at least one metal selected from the group consisting of b, V, Cr, Zr and Co, and (d) T
The high dielectric constant capacitor according to claim 1, wherein the high dielectric constant capacitor is made of at least one metal selected from the group consisting of i, W, Ta, Cu, Ge, Ni and Cr, or an alloy thereof. .
【請求項3】 前記保護膜は、請求項2記載の材料の少
なくとも2種類が積層されてなる請求項1または2記載
の高誘電率キャパシタ。
3. The high dielectric constant capacitor according to claim 1, wherein the protective film is formed by laminating at least two kinds of materials according to claim 2.
【請求項4】 金属酸化物を主成分とする誘電体材料か
らなる誘電体膜と、該誘電体膜を挟んで対向する一対の
電極からなる半導体記憶装置のキャパシタであって、前
記誘電体膜が2種類以上の誘電体材料の積層膜からなる
高誘電率キャパシタ。
4. A capacitor of a semiconductor memory device comprising a dielectric film made of a dielectric material containing a metal oxide as a main component, and a pair of electrodes facing each other with the dielectric film interposed therebetween. Is a high dielectric constant capacitor composed of a laminated film of two or more kinds of dielectric materials.
【請求項5】 下部電極上に金属酸化物を主成分とする
誘電体材料からなる誘電体膜を設け、該誘電体膜上に上
部電極を設けてなる半導体記憶装置のキャパシタの製法
であって、前記誘電体膜の成膜後、該誘電体膜を酸化性
雰囲気下で、かつ、15℃/分以下の速度で冷却するこ
とを特徴とするキャパシタの製法。
5. A method of manufacturing a capacitor of a semiconductor memory device, comprising: providing a dielectric film made of a dielectric material containing a metal oxide as a main component on a lower electrode, and providing an upper electrode on the dielectric film. A method for manufacturing a capacitor, comprising: after forming the dielectric film, cooling the dielectric film in an oxidizing atmosphere at a rate of 15 ° C./minute or less.
【請求項6】 下部電極上に金属酸化物を主成分とする
誘電体材料からなる誘電体膜を設け、該誘電体膜上に上
部電極を設けてなる半導体記憶装置のキャパシタの製法
であって、前記誘電体膜上に上部電極を成膜したのち
に、酸化性雰囲気下で熱処理することを特徴とするキャ
パシタの製法。
6. A method of manufacturing a capacitor of a semiconductor memory device, comprising: providing a dielectric film made of a dielectric material containing a metal oxide as a main component on a lower electrode, and providing an upper electrode on the dielectric film. A method for manufacturing a capacitor, comprising forming an upper electrode on the dielectric film, and then performing heat treatment in an oxidizing atmosphere.
【請求項7】 下部電極上に金属酸化物を主成分とする
誘電体材料からなる誘電体膜を設け、該誘電体膜上に上
部電極を設けてなる半導体記憶装置のキャパシタの製法
であって、前記誘電体膜の成膜後に、酸化性ガスの分圧
が1気圧以上の圧力である酸化性雰囲気下で熱処理する
ことを特徴とするキャパシタの製法。
7. A method of manufacturing a capacitor of a semiconductor memory device, comprising: providing a dielectric film made of a dielectric material containing a metal oxide as a main component on a lower electrode, and providing an upper electrode on the dielectric film. After the dielectric film is formed, a heat treatment is performed in an oxidizing atmosphere in which the partial pressure of the oxidizing gas is 1 atm or more, and a method for manufacturing a capacitor.
【請求項8】 下部電極上に金属酸化物を主成分とする
誘電体材料からなる誘電体膜を設け、該誘電体膜上に上
部電極を設けてなる半導体記憶装置のキャパシタの製法
であって、前記誘電体膜の成膜工程と、これに連続する
酸化性雰囲気下で熱処理する工程とを、少なくとも2回
繰り返して所定の厚さの誘電体膜を設けることを特徴と
するキャパシタの製法。
8. A method of manufacturing a capacitor of a semiconductor memory device, comprising: providing a dielectric film made of a dielectric material containing a metal oxide as a main component on a lower electrode, and providing an upper electrode on the dielectric film. A method for manufacturing a capacitor, characterized in that the step of forming the dielectric film and the step of performing heat treatment in an oxidizing atmosphere that is continuous with the step of forming the dielectric film are repeated at least twice to provide a dielectric film having a predetermined thickness.
【請求項9】 1つの真空室内に成膜機構、酸化性雰囲
気下での熱処理機構および基板加熱装置を備えた基板支
持機構とが設置されてなる誘電体膜の製造装置。
9. A dielectric film manufacturing apparatus in which a film forming mechanism, a heat treatment mechanism in an oxidizing atmosphere, and a substrate supporting mechanism including a substrate heating device are installed in one vacuum chamber.
【請求項10】 前記酸化雰囲気下での熱処理機構が、
1気圧以上に昇圧できることを特徴とする請求項9記載
の誘電体膜の製造装置。
10. The heat treatment mechanism in the oxidizing atmosphere comprises:
10. The dielectric film manufacturing apparatus according to claim 9, wherein the pressure can be raised to 1 atm or more.
【請求項11】 (Ba1-xSrx)TiO3、0≦x≦
1なる組成式で表される組成物に、Mn元素を酸化物M
23の分子式で0.05wt%から5wt%添加含有
せしめられてなるキャパシタ用誘電体膜。
11. (Ba 1-x Sr x ) TiO 3 , 0 ≦ x ≦
In the composition represented by the composition formula 1, the Mn element is added to the oxide M.
A dielectric film for a capacitor, which contains 0.05 to 5 wt% of n 2 O 3 as a molecular formula.
【請求項12】 Pb(Zr1-yTiy)O3、0≦y≦
1なる組成で表される組成物に、Mn元素を酸化物Mn
23の分子式で0.05wt%から5wt%添加含有せ
しめられてなるキャパシタ用誘電体膜。
12. Pb (Zr 1-y Ti y ) O 3 , 0 ≦ y ≦
In the composition represented by the composition 1, the Mn element is added to the oxide Mn.
A dielectric film for a capacitor, which contains 0.05 wt% to 5 wt% of a molecular formula of 2 O 3 .
【請求項13】 請求項12記載の組成物のPb元素の
2から15mol%がSrで置換されてなるキャパシタ
用誘電体膜。
13. A dielectric film for a capacitor, wherein 2 to 15 mol% of the Pb element in the composition according to claim 12 is replaced with Sr.
【請求項14】 (Sr1-zCaz3Ti27なる組成
式で表される組成物において、0.4≦z≦0.8なる
組成を有してなるキャパシタ用誘電体膜。
14. A dielectric film for a capacitor, wherein a composition represented by a composition formula (Sr 1 -z Caz ) 3 Ti 2 O 7 has a composition of 0.4 ≦ z ≦ 0.8. .
【請求項15】 (Sr1-zCaz3Ti27、0.4
≦z≦0.8なる組成で表される組成物に、Me2
3(Meは、La、Nd、Sm、Gdのいずれかを表
す)なる組成式で表される酸化物を0.05mol%か
ら5mol%添加含有せしめられてなるキャパシタ用誘
電体膜。
15. (Sr 1-z Ca z) 3 Ti 2 O 7, 0.4
Me 2 O is added to the composition represented by ≦ z ≦ 0.8.
3 A dielectric film for a capacitor, which is obtained by adding 0.05 to 5 mol% of an oxide represented by a composition formula (Me represents La, Nd, Sm, or Gd).
【請求項16】 請求項15記載の材料に、さらにMn
元素をMn23の分子式で0.05wt%から5wt%
添加含有せしめられてなるキャパシタ用誘電体膜。
16. The material according to claim 15, further comprising Mn
Element is Mn 2 O 3 molecular formula from 0.05 wt% to 5 wt%
A dielectric film for a capacitor, which is added and contained.
JP07955393A 1993-04-06 1993-04-06 High dielectric constant capacitor and manufacturing method thereof Expired - Fee Related JP3320134B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07955393A JP3320134B2 (en) 1993-04-06 1993-04-06 High dielectric constant capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07955393A JP3320134B2 (en) 1993-04-06 1993-04-06 High dielectric constant capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH06290984A true JPH06290984A (en) 1994-10-18
JP3320134B2 JP3320134B2 (en) 2002-09-03

Family

ID=13693208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07955393A Expired - Fee Related JP3320134B2 (en) 1993-04-06 1993-04-06 High dielectric constant capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3320134B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126883A (en) * 1997-10-24 1999-05-11 Sharp Corp Semiconductor memory element
US6291290B1 (en) 1998-02-25 2001-09-18 Nec Corporation Thin film capacitor with an improved top electrode and method of forming the same
KR100326585B1 (en) * 1995-01-28 2002-08-08 삼성전자 주식회사 Method for fabricating ferroelectric capacitor
US6469333B1 (en) 1999-07-29 2002-10-22 Fujitsu Limited Semiconductor device having a ferroelectric film and a fabrication process thereof
US6898070B2 (en) 2002-12-19 2005-05-24 Avx Corporation Transmission line capacitor
US6951788B2 (en) 2002-05-10 2005-10-04 Fujitsu Limited Method of manufacturing semiconductor device
CN100428445C (en) * 2005-08-05 2008-10-22 尔必达存储器株式会社 Method for manufacturing semiconductor storage device
JP2009177206A (en) * 2009-05-07 2009-08-06 Tohoku Univ Ferroelectric film, metal oxide, semiconductor apparatus and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326585B1 (en) * 1995-01-28 2002-08-08 삼성전자 주식회사 Method for fabricating ferroelectric capacitor
JPH11126883A (en) * 1997-10-24 1999-05-11 Sharp Corp Semiconductor memory element
US6291290B1 (en) 1998-02-25 2001-09-18 Nec Corporation Thin film capacitor with an improved top electrode and method of forming the same
US6380580B1 (en) 1998-02-25 2002-04-30 Nec Corporation Method of making a thin film capacitor with an improved top electrode
US6469333B1 (en) 1999-07-29 2002-10-22 Fujitsu Limited Semiconductor device having a ferroelectric film and a fabrication process thereof
US6951788B2 (en) 2002-05-10 2005-10-04 Fujitsu Limited Method of manufacturing semiconductor device
US6898070B2 (en) 2002-12-19 2005-05-24 Avx Corporation Transmission line capacitor
CN100428445C (en) * 2005-08-05 2008-10-22 尔必达存储器株式会社 Method for manufacturing semiconductor storage device
JP2009177206A (en) * 2009-05-07 2009-08-06 Tohoku Univ Ferroelectric film, metal oxide, semiconductor apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
JP3320134B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
US6485701B2 (en) Oxide having perovskite structure, barium titanate, and manufacturing method therefor, dielectric ceramic, and ceramic electronic component
US7595975B2 (en) Dielectric ceramic, ceramic electronic element, and multilayer ceramic capacitor
US6829136B2 (en) Dielectric ceramic, method for making the same, and monolithic ceramic capacitor
US11201012B2 (en) Multi-layered ceramic capacitor
KR100271099B1 (en) Dielectric ceramic composition and monolithic ceramic capacitor using same
US6139780A (en) Dynamic random access memories with dielectric compositions stable to reduction
US11562857B2 (en) Relaxor-ferroelectric material and method of synthesizing the same and device including relaxor-ferroelectric material
EP0656429B1 (en) Ferroelectric thin film and method of manufacturing the same
JP2020132512A (en) Dielectric ceramic composition and laminated ceramic capacitor including same
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
JP3320134B2 (en) High dielectric constant capacitor and manufacturing method thereof
JP2785126B2 (en) Method of forming dielectric thin film and method of manufacturing semiconductor device using the same
US6359327B1 (en) Monolithic electronic element fabricated from semiconducting ceramic
JP4604939B2 (en) Dielectric thin film, thin film dielectric element and manufacturing method thereof
JP3945033B2 (en) Manufacturing method of multilayer ceramic capacitor
JPH10214947A (en) Thin film dielectric element
KR101013762B1 (en) Fabrication of bst-pb based pyroclore composite dielectric films for tunability
KR0141194B1 (en) Fabrication method of target for sputturing
JPH1126276A (en) Capacitor
JP3321823B2 (en) Non-reducing dielectric porcelain composition
KR100335494B1 (en) Capacitor having a BST dielectric film included copper and manufacturing method thereof
JP3595146B2 (en) Dielectric porcelain
JP2000355760A (en) Sputtering target, barrier film and electronic parts
KR20000029860A (en) Semiconductor device and its manufacture
JP3385631B2 (en) Non-reducing dielectric porcelain composition

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees