JPH06283638A - Hybrid integrated circuit - Google Patents

Hybrid integrated circuit

Info

Publication number
JPH06283638A
JPH06283638A JP6673993A JP6673993A JPH06283638A JP H06283638 A JPH06283638 A JP H06283638A JP 6673993 A JP6673993 A JP 6673993A JP 6673993 A JP6673993 A JP 6673993A JP H06283638 A JPH06283638 A JP H06283638A
Authority
JP
Japan
Prior art keywords
copper plate
switching element
copper
control
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6673993A
Other languages
Japanese (ja)
Other versions
JP3133544B2 (en
Inventor
Susumu Ota
晋 太田
Katsumi Okawa
克実 大川
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6673993A priority Critical patent/JP3133544B2/en
Publication of JPH06283638A publication Critical patent/JPH06283638A/en
Application granted granted Critical
Publication of JP3133544B2 publication Critical patent/JP3133544B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PURPOSE:To suppress the occurrence of current losses at an external lead terminal fixing section and, at the same time, to reduce the size of a power hybrid integrated circuit. CONSTITUTION:Parts of first and third copper plates 4 and 6 are firmly fixed onto a substrate 1 and, at the same time, part of the copper plate 6 and the surface of the copper plate 4 and a second copper plate 4 and the surface of the copper plate 6 are respectively arranged in crossing states in separated states on an area where a switching element is firmly fixed. Then the control electrodes of a source-side switching element 7A and a sink-side switching element 8A are respectively connected to a first and second control patterns through wires and, at the same time, a control substrate 20 on which a drive circuit for driving the switching element is mounted is connected to the first and second control patterns through wires.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、混成集積回路に関し、
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。
FIELD OF THE INVENTION This invention relates to hybrid integrated circuits,
In particular, it relates to a large current hybrid integrated circuit in which a power circuit such as an inverter circuit is mounted.

【0002】[0002]

【従来の技術】従来、混成集積回路としては、セラミッ
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片(ヒートシンク)上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭63−302530号公報、特開昭64
−25554号公報および特開昭64−5092号公報
に記載されている。
2. Description of the Related Art Conventionally, as a hybrid integrated circuit, one based on a ceramic substrate has been widely used.
Since the circuit pattern formed on the ceramic substrate is formed of a noble metal paste, its sheet resistance is large and the thermal conductivity of the ceramic substrate is poor, making it unsuitable as a high-current type hybrid integrated circuit. In recent years, a large-current type hybrid integrated circuit has components constituting a power circuit mounted on a copper foil pattern formed on a metal substrate, for example, an aluminum or copper base substrate via an insulating resin layer. That is, the power circuit component is mounted on a metal piece (heat sink) such as copper and mounted on the board, and a plurality of external power lead terminals for connecting to an external circuit are soldered to predetermined positions on the board. It has a structure that Such hybrid integrated circuits for large currents are disclosed in JP-A-63-302530 and JP-A-64.
No. 25554 and Japanese Patent Laid-Open No. 64-5092.

【0003】[0003]

【発明が解決しようとする課題】従来構造の大電流用混
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。
In the large-current hybrid integrated circuit of the conventional structure, as described above, the lead terminals for connecting to the external circuit are fixed on the substrate through the solder layer. There are the following defects. That is, since the solder layer itself has a large electric resistance value, a current loss is caused to increase the amount of heat generation.

【0004】電流出力径路の導電路上に半田層を介し
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題がある。 基板上に各リード端子を半田固着するための専用のラ
ンド(パッド)を形成しなければならず基板サイズを小
型化する場合の弊害となり、大電流用の混成集積回路自
体のサイズを小型化にすることができない。
When an external lead terminal is fixed on a conductive path of a current output path via a solder layer, when the surface of the solder layer is oxidized, the solder layer deteriorates with the lapse of time and the reliability is remarkably lowered. There's a problem. Dedicated lands (pads) for soldering each lead terminal to the board must be formed, which is an adverse effect when the board size is reduced, and the hybrid integrated circuit itself for high current can be downsized. Can not do it.

【0005】また、金属基板上にインバータ回路を形成
し、そのインバータ回路の各スイッチング手段を図5に
示す如く、パラレルに接続し、電流量を例えば100A
以上のハイパワーインバータ用の混成集積回路では、各
スイッチング素子と導電路とを接続するワイヤ配線がパ
ターン設計上どうしても長くなるものが生じる。そのた
め、 ワイヤ配線が長くなったものは、ワイヤ配線自体の抵
抗およびインダクタンス成分が増加し、スイッチング素
子のスイッチングノイズを増加させてスイッチング素子
を誤動作させる問題があった。
Also, an inverter circuit is formed on a metal substrate, and each switching means of the inverter circuit is connected in parallel as shown in FIG.
In the above hybrid integrated circuit for a high power inverter, the wire wiring connecting each switching element and the conductive path is inevitably long in pattern design. Therefore, when the wire wiring is long, there is a problem that the resistance and the inductance component of the wire wiring itself increase and the switching noise of the switching element increases to cause the switching element to malfunction.

【0006】ワイヤ配線の長さが異なることにより、
パラレルに接続された各スイッチング素子に流れる電流
量が異なるため、ワイヤ配線が短いスイッチング素子に
はスイッチング素子の定格以上の過電流が流れ、スイッ
チング素子が破壊するおそれがある。
Due to the different lengths of wire wiring,
Since the amount of current flowing through each switching element connected in parallel is different, an overcurrent exceeding the rating of the switching element may flow into the switching element having a short wire wiring, which may damage the switching element.

【0007】[0007]

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路
は、金属基板上に絶縁層を介してインバータ回路が形成
され、インバータ回路を構成する第1電源ラインは第1
の銅板、第2電源ラインは第2の銅板、負荷に接続され
且つ電流を供給する出力ラインは第3の銅板で形成さ
れ、第1の銅板上には複数のソース側のスイッチング素
子が、第3の銅板上には複数のシンク側のスイッチング
素子が固着されると共に、前記第2および第3の銅板上
には絶縁層を介して各スイッチング素子を制御するため
の第1および第2の制御パターンが形成されており、第
1の銅板および第3の銅板の一部は基板上に固着され、
且つ、スイッチング素子が固着された領域上で第3の銅
板の一部分と第1の銅板表面を、第2銅板と第3の銅板
表面をそれぞれ離間するように交差配置し、ソース側の
スイッチング素子の制御電極と第1の制御パターン、シ
ンク側のスイッチング素子の制御電極と第2制御パター
ンをそれぞれワイヤで接続したことを特徴としている。
[Means for Solving the Problems]
To achieve the object, in a hybrid integrated circuit according to the present invention, an inverter circuit is formed on a metal substrate via an insulating layer, and a first power supply line forming the inverter circuit is a first power line.
Copper plate, the second power supply line is the second copper plate, the output line connected to the load and supplying the current is formed of the third copper plate, and a plurality of switching elements on the source side are provided on the first copper plate. A plurality of sink-side switching elements are fixed on the third copper plate, and first and second controls for controlling each switching element on the second and third copper plates via an insulating layer. A pattern is formed, a part of the first copper plate and the third copper plate are fixed on the substrate,
Moreover, a part of the third copper plate and the surface of the first copper plate are cross-arranged so as to separate the surface of the second copper plate and the surface of the third copper plate on the region where the switching element is fixed, and The control electrode and the first control pattern, and the control electrode of the switching element on the sink side and the second control pattern are connected by wires.

【0008】また、この発明に係わる第2の混成集積回
路は、金属基板上に絶縁層を介してインバータ回路が形
成されインバータ回路を構成する第1電源ラインは第1
の銅板、第2電源ラインは第2の銅板、負荷に接続され
且つ電流を供給する出力ラインは第3の銅板で形成さ
れ、第1の銅板上には並列接続された複数のソース側の
スイッチング素子が、第3の銅板上には並列接続された
複数のシンク側のスイッチング素子が固着されると共に
第2および第3の銅板上には絶縁層を介して各スイッチ
ング素子を制御するための第1および第2の制御パター
ンが形成され、少なくとも前記第3の銅板の一部を折曲
げ外部リード端子として兼用した混成集積回路であっ
て、第1の銅板および第3の銅板の一部は基板上に固着
され、且つ、スイッチング素子が固着された領域上で第
3の銅板の一部分と、第1の銅板表面を、第2の銅板と
第3の銅板表面をそれぞれ離間するように交差配置し、
ソース側のスイッチング素子の制御電極と第1の制御パ
ターン、シンク側のスイッチング素子の制御電極と第2
の制御パターンをそれぞれワイヤで接続すると共にスイ
ッチング素子を駆動する駆動回路が形成された制御基板
と第1および第2の制御パターンをワイヤで接続したこ
とを特徴としている。
In a second hybrid integrated circuit according to the present invention, an inverter circuit is formed on a metal substrate via an insulating layer, and a first power supply line forming the inverter circuit is a first power line.
Copper plate, the second power supply line is the second copper plate, the output line connected to the load and supplying the current is formed of the third copper plate, the plurality of source side switching connected in parallel on the first copper plate. A plurality of sink side switching elements connected in parallel are fixed on the third copper plate, and a first element for controlling each switching element on the second and third copper plates via an insulating layer. 1. A hybrid integrated circuit in which first and second control patterns are formed, and at least a part of the third copper plate is also used as a bent external lead terminal, wherein the first copper plate and the third copper plate are partly a substrate. A portion of the third copper plate and a surface of the first copper plate are cross-arranged so as to separate the second copper plate and the surface of the third copper plate from each other on a region fixed on the switching element and the switching element. ,
The control electrode of the switching element on the source side and the first control pattern, and the control electrode of the switching element on the sink side and the second control pattern
The control patterns are connected to each other by wires, and the control board on which the drive circuit for driving the switching elements is formed is connected to the first and second control patterns by wires.

【0009】[0009]

【作用】以上のように構成される混成集積回路において
は、スイッチング素子が固着された第1および第3の銅
板の一部または全部を基板上に固着し、且つ、スイッチ
ング素子が固着された領域上で第3の銅板の一部を第1
の銅板表面と第2の銅板を第3の銅板表面とそれぞれ離
間して交差させることにより、スイッチング素子と第2
および第3の銅板を接続する各ワイヤ配線の長さを均一
にしかも最短で接続することができる。
In the hybrid integrated circuit configured as described above, a part or all of the first and third copper plates to which the switching elements are fixed are fixed on the substrate, and the region where the switching elements are fixed is fixed. The first part of the third copper plate above
Of the switching element and the second copper plate by making the surface of the second copper plate and the surface of the second copper plate separate from and intersect the surface of the third copper plate.
The length of each wire wiring connecting the third copper plate and the third copper plate can be made uniform and shortest.

【0010】また、第2および第3の銅板上には絶縁層
を介してスイッチング素子の制御電極と接続される制御
パターンが形成されることにより、第2あるいは第3の
銅板−絶縁層−制御パターン間に寄生容量が形成され、
且つ、その容量がスイッチング素子のゲート−ソース間
(あるいはベース−エミッタ間)に接続される構造とな
るためにノイズ除去用のコンデンサーを必要とせずにノ
イズ除去を行うことができる。
A control pattern connected to the control electrode of the switching element via an insulating layer is formed on the second and third copper plates, so that the second or third copper plate-insulating layer-control Parasitic capacitance is formed between the patterns,
In addition, since the capacitance has a structure in which it is connected between the gate and the source (or between the base and the emitter) of the switching element, noise can be removed without the need for a noise removing capacitor.

【0011】さらに、シンク側のスイッチング素子が固
着された第3の銅板の一部分を折曲げて外部リード端子
として兼用することにより、外部リード端子のみの半田
固着を不要とすることができる。その結果、リード端子
の半田層による電流損失を抑制することができる。さら
に、リード端子を固着する専用のランド(パッド)を基
板上に形成する必要がないことおよび第3の銅板が中空
に位置するために基板サイズを小型化にすることができ
る。
Further, by bending a part of the third copper plate to which the switching element on the sink side is fixed and also serving as an external lead terminal, it is possible to eliminate the need for soldering only the external lead terminal. As a result, current loss due to the solder layer of the lead terminal can be suppressed. Further, it is not necessary to form a dedicated land (pad) for fixing the lead terminal on the substrate, and the third copper plate is located in the hollow, so that the substrate size can be reduced.

【0012】さらに、第3の銅板上に配置された制御基
板と第2および第3の銅板上に形成された制御パターン
がワイヤ配線により接続されているために駆動回路を有
した小型化されたインバータ用の混成集積回路を提供す
ることができる。
Furthermore, since the control board arranged on the third copper plate and the control patterns formed on the second and third copper plates are connected by wire wiring, the drive circuit is miniaturized. A hybrid integrated circuit for an inverter can be provided.

【0013】[0013]

【実施例】以下図1〜図4に示した実施例に基づいて本
発明の混成集積回路を詳細に説明する。図1は本発明の
混成集積回路の断面図、図2は本発明の混成集積回路の
平面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The hybrid integrated circuit of the present invention will be described in detail below with reference to the embodiments shown in FIGS. FIG. 1 is a cross-sectional view of the hybrid integrated circuit of the present invention, and FIG. 2 is a plan view of the hybrid integrated circuit of the present invention.

【0014】図1および図2に示す如く、本発明の混成
集積回路は、金属基板(1)と、その基板(1)上に絶
縁層(2)を介して形成された導電路(3)と、その導
電路(3)の所定位置に固着された第1の銅板(4)、
第2の銅板(5)および第3の銅板(6)と、第1およ
び第3の銅板(4)(6)上に固着されたスイッチング
素子(7)(8)、ケース材(10)とスイッチング素
子(7)(8)を駆動するための制御基板(20)とか
ら構成される。
As shown in FIGS. 1 and 2, the hybrid integrated circuit of the present invention comprises a metal substrate (1) and a conductive path (3) formed on the substrate (1) via an insulating layer (2). And a first copper plate (4) fixed to a predetermined position of the conductive path (3),
A second copper plate (5) and a third copper plate (6), switching elements (7) and (8) fixed on the first and third copper plates (4) and (6), and a case material (10) It is composed of a control board (20) for driving the switching elements (7) and (8).

【0015】金属基板(1)は、放熱特性および加工性
を考慮して約2〜5mm厚のアルミニウム基板あるいは
銅基板が使用される。その金属基板(1)は所定サイズ
で矩形状に形成され、混成集積回路が完成する前あるい
は後に所望サイズに分割プレスされる。アルミニウム基
板を用いる場合には、そのアルミニウム基板の表面を薄
膜の酸化アルミニウムで被覆してもよい。また、銅基板
を用いる場合には、その銅基板の表面はニッケルあるい
はクロムメッキが行われ表面保護が行われている。
As the metal substrate (1), an aluminum substrate or a copper substrate having a thickness of about 2 to 5 mm is used in consideration of heat radiation characteristics and workability. The metal substrate (1) is formed in a rectangular shape with a predetermined size, and is divided and pressed into a desired size before or after the hybrid integrated circuit is completed. When an aluminum substrate is used, the surface of the aluminum substrate may be covered with a thin film of aluminum oxide. When a copper substrate is used, the surface of the copper substrate is plated with nickel or chromium to protect the surface.

【0016】金属基板(1)の一主面上には、エポキシ
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約35〜105μm厚の銅箔とのクラッド材が
温度150〜180℃、1平方センチメートル当り50
〜100Kgの圧力でホットプレスされる。前記クラッ
ド材を基板(1)上にホットプレスすることにより前記
熱硬化性絶縁樹脂が絶縁層(2)となり、その絶縁層
(2)上の銅箔をホトエッチング等して所望形状の導電
路(3)が形成される。
On one main surface of the metal substrate (1), a clad material made of a thermosetting insulating resin having adhesiveness such as epoxy or polyimide resin and a copper foil having a thickness of about 35 to 105 μm and a temperature of 150 to 180 ° C. 50 per square centimeter
Hot pressed at a pressure of ~ 100 Kg. The thermosetting insulating resin becomes an insulating layer (2) by hot pressing the clad material onto the substrate (1), and the copper foil on the insulating layer (2) is photo-etched to form a conductive path having a desired shape. (3) is formed.

【0017】金属基板(1)上に形成される導電路
(3)は、図5に示したインバータ回路を構成するよう
に、例えば図1および図2に示す如く、第1および第3
の銅板(4)(6)を固着するための導電路(3)のみ
が形成されている。尚、本発明では外部リード端子を固
着するための専用のランド(パッド)は形成されていな
い。導電路(3)上にはスクリーン印刷により印刷した
ソルダーペーストが付着されて半田層(9)が形成され
る。その半田層(9)上に第1および第3の銅板(4)
(6)が載置されて半田リフロー工程によりソルダーペ
ーストを溶解し導電路(3)と各銅板(4)(6)を固
着接続する。
The conductive paths (3) formed on the metal substrate (1) have first and third conductive paths (3) as shown in FIGS. 1 and 2, for example, to form the inverter circuit shown in FIG.
Only the conductive paths (3) for fixing the copper plates (4) and (6) are formed. In the present invention, a dedicated land (pad) for fixing the external lead terminal is not formed. A solder paste printed by screen printing is attached to the conductive paths (3) to form a solder layer (9). First and third copper plates (4) on the solder layer (9)
(6) is placed and the solder paste is melted by a solder reflow process to firmly connect the conductive paths (3) to the copper plates (4) and (6).

【0018】図5に示したインバータ回路の第1電源ラ
イン(例えばVCCライン)は第1の銅板(4)、第2電
源ライン(例えばアースライン)は第2の銅板(5)お
よび電流を供給する出力ラインは第3の銅板(6)によ
り形成されている。第1〜第3の銅板(4)(5)
(6)は約50〜300Aの大電流に対応できるように
する必要からその厚みは約1〜5mm程度の肉厚を有し
ている。
The first power supply line (for example, V CC line) of the inverter circuit shown in FIG. 5 has a first copper plate (4), and the second power supply line (for example, ground line) has a second copper plate (5) and a current. The supply output line is formed by the third copper plate (6). First to third copper plates (4) (5)
(6) has a wall thickness of about 1 to 5 mm because it is necessary to handle a large current of about 50 to 300 A.

【0019】第1の銅板(4)上にはインバータ回路の
ソース側のスイッチング素子(7A)(7B)(7C)
が半田層(11)によって固着されている。本発明の混
成集積回路では約100A以上の電流に対応できるもの
とするために各スイッチング素子は例えば図5に示す如
く、4並列接続されている。並列接続されたスイッチン
グ素子は3つのブロック毎にそれぞれ隣接するように固
着される。それらソース側のスイッチング素子(7A)
(7B)(7C)は第1の電源ラインにより共通接続さ
れるために本実施例では第1の銅板(4)を共通とし、
スイッチング素子(7A)(7B)(7C)を固着した
が、第1の銅板(4)を3つに分割し、分割された第1
の銅板上にそれぞれ並列接続されたスイッチング素子を
固着することも可能である。
Switching elements (7A) (7B) (7C) on the source side of the inverter circuit are provided on the first copper plate (4).
Are fixed by the solder layer (11). In the hybrid integrated circuit of the present invention, in order to be able to handle a current of approximately 100 A or more, each switching element is connected in parallel as shown in FIG. The switching elements connected in parallel are fixed so as to be adjacent to each other in every three blocks. Those source side switching elements (7A)
Since (7B) and (7C) are commonly connected by the first power supply line, the first copper plate (4) is commonly used in this embodiment,
The switching elements (7A) (7B) (7C) were fixed, but the first copper plate (4) was divided into three, and the divided first
It is also possible to fix the switching elements respectively connected in parallel on the copper plate.

【0020】金属基板(1)を銅基板とした場合には、
第1の銅板(4)を共通使用し、アルミニウム基板とし
た場合には、第1の銅板(4)を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第1の銅板
(4)を各スイッチング素子の数だけ分割するのが好ま
しい。
When the metal substrate (1) is a copper substrate,
When the first copper plate (4) is commonly used as an aluminum substrate, when the first copper plate (4) is commonly used, the aluminum substrate is warped because the difference in thermal expansion coefficient between aluminum and copper is large. It is preferable to divide the first copper plate (4) by the number of the switching elements because of the possibility of occurrence.

【0021】一方、第3の銅板(6)上には、インバー
タ回路のシンク側のスイッチング素子(8A)(8B)
(8C)が半田層(11)を介して固着されている。シ
ンク側のスイッチング素子もソース側のスイッチング素
子と同様に第3の銅板(6)上に隣接して固着されてい
る。第3の銅板(6)は出力ラインの数に対応して個別
に分割されている。
On the other hand, switching elements (8A) (8B) on the sink side of the inverter circuit are provided on the third copper plate (6).
(8C) is fixed via the solder layer (11). Similarly to the switching element on the source side, the switching element on the sink side is also fixedly attached adjacent to the third copper plate (6). The third copper plate (6) is individually divided according to the number of output lines.

【0022】第1および第3の銅板(4)(6)上に半
田層(11)(11)を介して固着されたスイッチング
素子(7A)〜(7C)(8A)〜(8C)はパワート
ランジスタ、パワーMOSFET、あるいはIGBT等
の大電流タイプの半導体スイッチング素子が用いられて
いる。本発明の特徴とするところは、スイッチング素子
が固着される第1の銅板(4)および第3の銅板(6)
の一部分を基板(1)上に固着し、且つ、ソース側スイ
ッチング素子(7A)〜(7C)が固着された固着領域
上で第3の銅板(6)の一部分と第1の銅板(4)を、
シンク側のスイッチング素子(8A)〜(8C)が固着
された固着領域上で第2の銅板(5)と第3の銅板
(6)をそれぞれ離間させて交差配置させ、且つ、第2
および第3の銅板(5)(6)上に形成された第1およ
び第2の制御パターン(21)(22)とスイッチング
素子(7A)〜(7C)(8A)〜(8C)をワイヤで
接続することにある。
The switching elements (7A) to (7C) (8A) to (8C) fixed on the first and third copper plates (4) and (6) via the solder layers (11) and (11) are power-operated. A large current type semiconductor switching element such as a transistor, a power MOSFET, or an IGBT is used. The feature of the present invention resides in that the first copper plate (4) and the third copper plate (6) to which the switching elements are fixedly attached.
Part of the third copper plate (6) and the first copper plate (4) on the fixing region where the source side switching elements (7A) to (7C) are fixed to the substrate (1). To
The second copper plate (5) and the third copper plate (6) are spaced apart from each other on the fixing region where the switching elements (8A) to (8C) on the sink side are fixed, and are crossed, and
And the first and second control patterns (21) and (22) and the switching elements (7A) to (7C) (8A) to (8C) formed on the third copper plates (5) and (6) by wires. To connect.

【0023】具体的に述べると、シンク側のスイッチン
グ素子(8A)〜(8C)が固着された第3の銅板
(6)の固着領域を基板(1)上に固着し、その延在さ
れる先端部を第1の銅板(4)上に固着されたソース側
のスイッチング素子(7A)〜(7C)の一部分を重畳
するように配置し、第2の銅板(5)をシンク側のスイ
ッチング素子(8A)〜(8C)と重畳するように離間
させ空間に配置させる。
More specifically, the fixing region of the third copper plate (6), to which the switching elements (8A) to (8C) on the sink side are fixed, is fixed on the substrate (1) and extended. The tip portion is arranged so as to partially overlap the source side switching elements (7A) to (7C) fixed on the first copper plate (4), and the second copper plate (5) is arranged on the sink side switching element. (8A) to (8C) are separated from each other so as to overlap with (8C) and are arranged in a space.

【0024】上記したように、第3の銅板(6)はシン
ク側のスイッチング素子(8A)〜(8C)が固着され
る固着領域が基板(1)上に固着され、その固着領域よ
り延在される先端部が第1の銅板(4)と重畳離間する
ようにその中間部分で折曲げ加工されている。さらに、
その先端部は第1の銅板(4)上に固着された全てのソ
ース側のスイッチング素子(7A)〜(7C)の一部と
重畳するように配置されている。具体的には、各スイッ
チング素子のエミッタあるいはソース電極と第3の銅板
(6)とがワイヤで接続した際、各ワイヤ配線の長さが
均一にしかも最短の長さとなるように、第3の銅板
(6)の先端部は、各スイッチング素子のソースあるい
はエミッタ電極、ゲートあるいはベース電極と重畳され
ず、並列接続されたスイッチング素子の固着領域の略中
心線で線対象となるように重畳配置されている。
As described above, in the third copper plate (6), the fixing region to which the switching elements (8A) to (8C) on the sink side are fixed is fixed on the substrate (1) and extends from the fixing region. The leading end portion is bent at the intermediate portion so as to overlap with and separate from the first copper plate (4). further,
The tip portion is arranged so as to overlap with a part of all the source side switching elements (7A) to (7C) fixed on the first copper plate (4). Specifically, when the emitter or source electrode of each switching element and the third copper plate (6) are connected by a wire, the length of each wire wiring is made uniform and the shortest length. The tip portion of the copper plate (6) is not overlapped with the source or emitter electrode, gate or base electrode of each switching element, but is placed so as to be line symmetrical with the approximate center line of the fixed region of the switching elements connected in parallel. ing.

【0025】また、上記した第3の銅板(6)の先端部
にはスイッチング素子(7A)〜(7C)と接続される
第1の制御パターン(21)が形成されている。第1の
制御パターン(21)は第3の銅板(6)上にエポキシ
樹脂をベースにした絶縁層(23)を介して銅箔等の金
属箔により形成されている。第1の制御パターン(2
1)はソース側のスイッチング素子(7A)〜(7C)
のゲートあるいはベース電極とソースあるいはエミッタ
電極と接続されるための2種類のパターンが形成され
る。すなわち、第1の制御パターン(21A)はゲート
あるいはベース電極と、第1の制御パターン(21B)
はソースあるいはエミッタ電極と接続される。本実施例
では第1の制御パターン(21A)(21B)は第3の
銅板(6)の先端部を囲むようにコの字状に形成されて
いる。
A first control pattern (21) connected to the switching elements (7A) to (7C) is formed at the tip of the above-mentioned third copper plate (6). The first control pattern (21) is formed of a metal foil such as a copper foil on the third copper plate (6) via an insulating layer (23) based on epoxy resin. The first control pattern (2
1) is a switching element (7A) to (7C) on the source side
Two patterns for connecting the gate or base electrode and the source or emitter electrode are formed. That is, the first control pattern (21A) is the gate or base electrode and the first control pattern (21B).
Is connected to the source or emitter electrode. In the present embodiment, the first control patterns (21A) and (21B) are formed in a U shape so as to surround the tip of the third copper plate (6).

【0026】第3の銅板(6)上に固着されたシンク側
のスイッチング素子(8A)〜(8C)と接続される第
2の銅板(5)は第3の銅板(6)と重畳するように離
間配置される。具体的には、第2の銅板(5)は後述す
るケース材(10)によって支持されており、基板
(1)とケース材(10)とを一体化した際、第3の銅
板(6)と離間重畳するように配置される。第2の銅板
(5)はシンク側のスイッチング素子(8A)〜(8
C)とワイヤで接続されるためにスイッチング素子(8
A)〜(8C)のベースあるいはゲート電極とエミッタ
あるいはソース電極を残した他の領域と重畳するように
配置される。
The second copper plate (5) connected to the switching elements (8A) to (8C) on the sink side fixed to the third copper plate (6) is superposed on the third copper plate (6). Are spaced apart from each other. Specifically, the second copper plate (5) is supported by a case member (10) described later, and when the substrate (1) and the case member (10) are integrated, the third copper plate (6) is formed. Are arranged so as to be spaced apart from each other. The second copper plate (5) is a switching element (8A) to (8) on the sink side.
C) is connected with a wire by a switching element (8
The base or gate electrodes of A) to (8C) are arranged so as to overlap with other regions where the emitter or source electrode remains.

【0027】また、第2の銅板(5)上にはスイッチン
グ素子(8A)〜(8C)と接続される第2の制御パタ
ーン(22)が形成されている。第2の制御パターン
(22)はエポキシ樹脂をベースにした絶縁層(24)
を介して銅箔等の金属箔により形成されている。第2の
制御パターン(22)はシンク側のスイッチング素子
(8A)〜(8C)のゲートあるいはベース電極とソー
スあるいはエミッタ電極と接続されるための2種類のパ
ターンが形成される。すなわち、第2の制御パターン
(22A)はゲートあるいはベース電極と、第2の制御
パターン(22B)はソースあるいはエミッタ電極と接
続される。本実施例では、ベースあるいはゲート電極と
接続される第2の制御パターン(22A)は各スイッチ
ング数(出力数)に対応して形成され、ソースあるいは
エミッタ電極と接続される第2の制御パターン(22
B)は共通接続されるために第2の銅板(5)の長手方
向の全面に形成されている。
A second control pattern (22) connected to the switching elements (8A) to (8C) is formed on the second copper plate (5). The second control pattern (22) is an insulating layer (24) based on epoxy resin.
Is formed of a metal foil such as a copper foil. The second control pattern (22) is formed with two types of patterns for connecting to the gate or base electrode and the source or emitter electrode of the switching elements (8A) to (8C) on the sink side. That is, the second control pattern (22A) is connected to the gate or base electrode, and the second control pattern (22B) is connected to the source or emitter electrode. In this embodiment, the second control pattern (22A) connected to the base or gate electrode is formed corresponding to each switching number (output number), and the second control pattern (22A) connected to the source or emitter electrode ( 22
B) is formed on the entire surface of the second copper plate (5) in the longitudinal direction so as to be commonly connected.

【0028】スイッチング素子の固着領域上で離間配置
された第1の銅板(4)と第3の銅板(6)および第3
の銅板(6)と第2の銅板(5)との離間距離は、図面
上では比較的にあるように見えるが、実際には約2〜5
mm程度の距離で離間配置される。ところで、第3の銅
板(6)の一部分は外部回路と接続するための外部リー
ド端子(6A)として兼用されている。すなわち、第3
の銅板(6)の一部分を上面方向に略90°の角度で折
曲げ加工し、折曲げ加工された先端部を外部リード端子
(6A)として用い、ヒートシンクとなる銅板(6)と
外部リード(6A)とを兼用させることである。第3の
銅板(6)の外部リード端子(6A)は後述するケース
材の上面部よりも突出するように延在され、本実施例で
は上述したように略90°の角度で折曲げ加工される
が、外部回路との接続状態に応じてその角度は任意に調
整することができる。
A first copper plate (4), a third copper plate (6), and a third copper plate (4) which are spaced apart from each other on the fixed region of the switching element.
The separation distance between the copper plate (6) and the second copper plate (5) seems to be relatively in the drawing, but actually it is about 2 to 5.
They are arranged at a distance of about mm. By the way, a part of the third copper plate (6) is also used as an external lead terminal (6A) for connecting to an external circuit. That is, the third
A part of the copper plate (6) is bent at an angle of approximately 90 ° toward the upper surface, and the bent tip part is used as an external lead terminal (6A), and the copper plate (6) serving as a heat sink and the external lead ( 6A) is also used. The external lead terminals (6A) of the third copper plate (6) are extended so as to protrude from the upper surface of the case material described later, and are bent at an angle of approximately 90 ° in the present embodiment as described above. However, the angle can be arbitrarily adjusted according to the connection state with the external circuit.

【0029】第3の銅板(6)の一部分を折曲げ加工し
その先端部を外部リード端子(6A)として兼用するこ
とにより、外部リード端子専用の固着パッドを基板
(1)上に形成する必要がないため基板(1)のサイズ
を小型化にすることができる。また、外部リード端子専
用の固着パッドが無くなるのに伴いリード端子を固着す
るための専用の半田層が無くなるために半田層による出
力電流の損失を抑制することができ信頼性の向上に寄与
することができる。
It is necessary to form a fixing pad dedicated to the external lead terminal on the substrate (1) by bending a part of the third copper plate (6) and using the tip part thereof also as the external lead terminal (6A). The size of the substrate (1) can be reduced because there is no such a problem. In addition, since the dedicated solder layer for fixing the lead terminals disappears as the fixing pad dedicated to the external lead terminals disappears, the loss of the output current due to the solder layer can be suppressed and the reliability can be improved. You can

【0030】金属基板(1)上にソース側のスイッチン
グ素子が固着された第1の銅板(4)を固着し、その第
1の銅板(4)と交差するようにシンク側のスイッチン
グ素子が固着された第3の銅板(6)を隣接配置して基
板(1)上に固着した後、基板(1)はケース材(1
0)と一体化される。ケース材(10)はファイバグラ
ス・レインホースPET(FRPET)等の絶縁樹脂で
射出成形により略枠状に形成される。ケース材(10)
の射出成形時に第2の銅板(5)がインサート成形され
るようになっており、具体的にはケース材(10)内に
設けられた各バー(10A)によって第2の銅板(5)
が固定支持される構造となっている。すなわち、インサ
ート成形時に第2の銅板(5)は各バー(10A)に埋
没するように形成されるため、第2の銅板(5)は各バ
ー(10A)によって強固に固定支持されることにな
る。
The first copper plate (4) to which the switching element on the source side is fixed is fixed on the metal substrate (1), and the switching element on the sink side is fixed so as to intersect with the first copper plate (4). The third copper plate (6) thus formed is arranged adjacently and fixed on the substrate (1), and then the substrate (1) is attached to the case member (1).
0) is integrated. The case material (10) is made of an insulating resin such as fiberglass rain hose PET (FRPET) and is formed into a substantially frame shape by injection molding. Case material (10)
The second copper plate (5) is insert-molded at the time of injection molding, and specifically, the second copper plate (5) is formed by each bar (10A) provided in the case material (10).
Is fixedly supported. That is, since the second copper plate (5) is formed so as to be embedded in each bar (10A) during insert molding, the second copper plate (5) is firmly fixed and supported by each bar (10A). Become.

【0031】ケース材(10)は基板(1)の周端辺と
略一致するようにエポキシ系あるいはシリコン系の接着
剤によって固着一体化される。金属基板(1)とケース
材(10)を一体化した後、図5に示したインバータ回
路に基づいて、ボンディングワイヤにより各銅板および
各スイッチング素子が相互接続されることになる。すな
わち、ソース側のスイッチング素子(7A)〜(7C)
のベースあるいはゲート電極は第3の銅板(6)上に形
成された第1の制御パターン(21A)と接続され、エ
ミッタあるいはソース電極は第1の制御パターン(21
B)および第3の銅板(6)と直接約200〜500μ
m径のAlワイヤでボンディング接続される。
The case material (10) is fixed and integrated with an epoxy-based or silicon-based adhesive so that it is substantially aligned with the peripheral edge of the substrate (1). After the metal substrate (1) and the case material (10) are integrated, each copper plate and each switching element are interconnected by a bonding wire based on the inverter circuit shown in FIG. That is, the source side switching elements (7A) to (7C)
Base or gate electrode is connected to the first control pattern (21A) formed on the third copper plate (6), and the emitter or source electrode is connected to the first control pattern (21A).
B) and the third copper plate (6) directly about 200-500μ
Bonding connection is made with an Al wire of m diameter.

【0032】また、シンク側のスイッチング素子(8
A)〜(8C)のベースあるいはゲート電極は第2の銅
板(5)上に形成された第2の制御パターン(22A)
と接続され、エミッタあるいはソース電極は第2の制御
パターン(22B)および第2の銅板(5)と直接約2
00〜500μm径のAlワイヤでボンディング接続さ
れる。
Further, the switching element (8
The base or gate electrode of A) to (8C) is the second control pattern (22A) formed on the second copper plate (5).
The emitter or source electrode is directly connected to the second control pattern (22B) and the second copper plate (5) by about 2
Bonding connection is made with an Al wire having a diameter of 00 to 500 μm.

【0033】第1および第2の制御パターン(21A)
(21B)(22A)(22B)は銅板(4)(5)上
に絶縁層(23)(24)を介して形成されるために、
それら制御パターン(21A)(21B)(22A)
(22B)と銅板(4)(5)間には所定の寄生容量が
形成され、上述したように各スイッチング素子(7A)
〜(7C)(8A)〜(8C)のベースあるいはゲート
電極と第1の制御パターン(21A)および第2の制御
パターン(22A)、エミッタあるいはソース電極と第
1の制御パターン(21B)および第2の制御パターン
(22B)を接続すると、図3に示す如く、例えばMO
S型のスイッチング素子のゲート―ソース間に寄生容量
が接続される構造となる。従って、ノイズ除去を行うた
めの専用のコンデンサー部品を必要とせずにゲート―ソ
ース間のノイズを除去できスイッチング素子の信頼性を
向上することができる。
First and second control patterns (21A)
Since (21B), (22A) and (22B) are formed on the copper plates (4) and (5) via the insulating layers (23) and (24),
Those control patterns (21A) (21B) (22A)
A predetermined parasitic capacitance is formed between (22B) and the copper plates (4) and (5), and as described above, each switching element (7A).
~ (7C) (8A) ~ (8C) base or gate electrode and first control pattern (21A) and second control pattern (22A), emitter or source electrode and first control pattern (21B) and When the control pattern (22B) of No. 2 is connected, as shown in FIG.
A parasitic capacitance is connected between the gate and the source of the S-type switching element. Therefore, the noise between the gate and the source can be removed without the need for a dedicated capacitor component for removing the noise, and the reliability of the switching element can be improved.

【0034】並列接続された各シンク側およびソース側
のスイッチング素子(7A)〜(7C)(8A)〜(8
C)のベースあるいはゲート電極、エミッタあるいはソ
ース電極と第1、第2の制御パターン(21A)(21
B)(22A)(22B)および第2、第3の銅板
(5)(6)をワイヤでボンディング接続する際、第
2、第3の銅板(5)(6)とスイッチング素子(7
A)〜(7C)(8A)〜(8C)との離間距離が約2
〜5mm程度であること、および第2および3の銅板
(5)(6)が線対象となるように重畳配置されている
ことにより、ボンディング時のワイヤを最短の長さで、
しかも各ワイヤ配線の長さを均一にできることになる。
一方、ボンディング時における応力も第2の銅板(5)
はケース材(10)のバー(10A)によって固定支持
されているために超音波ボンディング装置を用いても何
んら支障はない。
The sink side and source side switching elements (7A) to (7C) (8A) to (8) connected in parallel.
C) base or gate electrode, emitter or source electrode, and first and second control patterns (21A) (21A)
B) (22A) (22B) and the second and third copper plates (5) and (6) by wire bonding connection, the second and third copper plates (5) and (6) and the switching element (7)
The separation distance from A) to (7C) (8A) to (8C) is about 2
Approximately about 5 mm, and the second and third copper plates (5) and (6) are arranged so as to overlap with each other, so that the wire at the time of bonding has the shortest length,
In addition, the length of each wire wiring can be made uniform.
On the other hand, the stress at the time of bonding is also the second copper plate (5).
Is fixedly supported by the bar (10A) of the case material (10), so that there is no problem even if an ultrasonic bonding device is used.

【0035】ところで、基板(1)とケース材(10)
を一体化し、各スイッチング素子と各銅板等を接続した
後、制御基板(20)と第1および第2の制御パターン
(21)(22)とがワイヤにより接続される。制御基
板(20)はエポキシ、セラミックスあるいは金属等の
ベース基板が用いられ、その一主面あるいは両主面には
銅箔によって所望形成のパターンが形成されている。本
実施例においては、制御基板(20)上にはソースおよ
びシンク側の各スイッチング素子(7A)〜(7C)
(8A)〜(8C)を駆動させるために必要なトランジ
スタ、チップ抵抗等の複数の回路素子から構成される駆
動回路(25A)〜(25C)(26A)〜(26C)
が形成され、その駆動回路(25A)〜(25C)(2
6A)〜(26C)からは各スイッチング素子のゲート
電極と接続するための専用のパッド(27A)〜(27
C)(28A)〜(28C)およびソース電極と接続す
るための専用パッド(29A)〜(29C)(30A)
〜(30C)が形成されている。また、制御基板(2
0)上には温度補償回路、電流検出回路等の各種の保護
回路が形成されている。さらに、制御基板(20)には
外部回路と相互接続するためのコネクタ(31)が所定
位置に固着接続される。
By the way, the substrate (1) and the case material (10)
Are integrated and each switching element is connected to each copper plate, and then the control board (20) is connected to the first and second control patterns (21) and (22) by wires. A base substrate made of epoxy, ceramics, metal or the like is used as the control substrate (20), and a desired pattern is formed on one main surface or both main surfaces of the control foil by a copper foil. In this embodiment, the switching elements (7A) to (7C) on the source and sink sides are provided on the control board (20).
Driving circuits (25A) to (25C) (26A) to (26C) configured by a plurality of circuit elements such as transistors and chip resistors necessary for driving (8A) to (8C)
Are formed, and their drive circuits (25A) to (25C) (2
6A) to (26C) are dedicated pads (27A) to (27) for connecting to the gate electrodes of the switching elements.
C) (28A) to (28C) and dedicated pads (29A) to (29C) (30A) for connecting to the source electrode
~ (30C) are formed. In addition, the control board (2
Various protective circuits such as a temperature compensating circuit and a current detecting circuit are formed on 0). Further, a connector (31) for interconnection with an external circuit is fixedly connected to a predetermined position on the control board (20).

【0036】上記した制御基板(20)はケース材(1
0)と一体化されたバー(10B)上に載置された後、
制御基板(20)上に形成されたゲート電極用のパッド
(27A)〜(27C)(28A)〜(28C)と第1
および第2の制御パターン(21A)(22A)が、ソ
ース電極用のパッド(29A)〜(29C)(30A)
〜(30C)と第1および第2の制御パターン(21
B)(22B)とがAlワイヤで接続される。
The control board (20) described above is a case member (1
0) integrated with the bar (10B),
The gate electrode pads (27A) to (27C) (28A) to (28C) formed on the control substrate (20) and the first
And the second control patterns (21A) and (22A) are the source electrode pads (29A) to (29C) (30A).
~ (30C) and the first and second control patterns (21
B) and (22B) are connected by an Al wire.

【0037】スイッチング素子、第1〜第3の銅板およ
び制御基板をワイヤで相互接続した後、ケース材(1
0)内に囲まれた空間領域内にシリコンゲル(40)お
よびエポキシ樹脂(50)を順次充填しインバータ回路
に必要な各部品および素子を保護する。制御基板(2
0)と第1および第2の制御パターン(21)(22)
を接続するワイヤは約200〜500μmと比較的太い
配線であることおよびワイヤ配線時に余裕を持たせてい
るために、シリコンゲル(40)が膨張した場合であっ
てもワイヤ配線が膨張応力によって断線するような不具
合は発生しない。
After interconnecting the switching elements, the first to third copper plates and the control board with wires, the case material (1
Silicon gel (40) and epoxy resin (50) are sequentially filled in the space area surrounded by 0) to protect each component and element necessary for the inverter circuit. Control board (2
0) and the first and second control patterns (21) (22)
Since the wire for connecting the wires is a relatively thick wire of about 200 to 500 μm and there is a margin at the time of wire wiring, the wire wire is disconnected due to expansion stress even when the silicon gel (40) expands. There is no such problem.

【0038】また、本実施例ではインバータ回路の出力
端子は上部方向に導出形成されているが、VCCラインお
よびアースラインの第1および第2の銅板(4)(5)
は基板(1)の一周端辺に延在され折曲げ加工されネジ
止め出来るように設計されている。
In the present embodiment, the output terminal of the inverter circuit is formed so as to extend upward, but the first and second copper plates (4) and (5) for the V CC line and the ground line are formed.
Is designed to extend along one side of the substrate (1) and be bent and screwed.

【0039】[0039]

【発明の効果】以上に詳述した如く、本発明に依れば、
特に並列接続された複数のスイッチング素子が固着され
た第1および第3の銅板の一部または全部を基板上に固
着し、且つ、スイッチング素子が固着された領域上で第
3の銅板の一部を第1の銅板表面と第2の銅板を第3の
銅板表面とそれぞれ離間して交差させることにより、ス
イッチング素子と第2および第3の銅板を接続する各ワ
イヤ配線の長さを均一にしかも最短で接続することがで
きる。その結果、ワイヤ配線の抵抗およびインダクタン
ス成分を最小限にすることができスイッチングノイズに
よるスイッチング素子の誤動作のない信頼性の優れた混
成集積回路を提供することができる。また、ワイヤ配線
が各スイッチング素子において均一であるため安定した
電流を流すことができる。
As described in detail above, according to the present invention,
In particular, a part or all of the first and third copper plates to which a plurality of switching elements connected in parallel are fixed are fixed on the substrate, and a part of the third copper plate is formed on the region where the switching elements are fixed. By making the first copper plate surface and the second copper plate separate and intersect the third copper plate surface, respectively, the length of each wire wiring connecting the switching element and the second and third copper plates can be made uniform. You can connect in the shortest time. As a result, it is possible to provide a highly reliable hybrid integrated circuit in which the resistance and the inductance component of the wire wiring can be minimized and the switching element does not malfunction due to switching noise. Moreover, since the wire wiring is uniform in each switching element, a stable current can be passed.

【0040】また、本発明に依れば、第2および第3の
銅板上には絶縁層を介してスイッチング素子の制御電極
と接続される制御パターンが形成されることにより、第
2あるいは第3の銅板―絶縁層―制御パターン間に寄生
容量が形成され、且つ、その容量がスイッチング素子の
ゲート―ソース間(あるいはベース―エミッタ間)に接
続される構造となるためにその寄生容量でノイズ除去を
行うことができる。その結果、ノイズ除去専用のコンデ
ンサ部品を基板上に実装する必要がないため低コストで
しかも信頼性の高い混成集積回路を提供することができ
る。
Further, according to the present invention, the control pattern connected to the control electrode of the switching element via the insulating layer is formed on the second and third copper plates, whereby the second or third copper plate is formed. Since a parasitic capacitance is formed between the copper plate-insulating layer-control pattern and the capacitance is connected between the gate-source (or base-emitter) of the switching element, the parasitic capacitance eliminates noise. It can be performed. As a result, it is not necessary to mount a capacitor component dedicated to noise removal on the substrate, so that it is possible to provide a hybrid integrated circuit that is low in cost and high in reliability.

【0041】さらに、本発明に依ればシンク側のスイッ
チング素子が固着された第3の銅板の一部分を折曲げて
外部リード端子として兼用することにより、外部リード
端子のみの半田固着を不要とすることができる。その結
果、リード端子の半田層による電流損失を抑制すること
ができ、発熱量を低減できる。さらに、本発明に依れば
リード端子を固着する専用のランド(パッド)を基板上
に形成する必要がないことおよび第3の銅板が中空に位
置するために基板サイズを小型化にすることができる。
Further, according to the present invention, by bending a part of the third copper plate to which the switching element on the sink side is fixed and also serving as the external lead terminal, it is not necessary to fix the solder only to the external lead terminal. be able to. As a result, current loss due to the solder layer of the lead terminal can be suppressed, and the amount of heat generated can be reduced. Further, according to the present invention, it is not necessary to form a dedicated land (pad) for fixing the lead terminal on the substrate, and the substrate size can be reduced because the third copper plate is hollow. it can.

【0042】さらに、本発明に依れば、第3の銅板上に
配置された制御基板と第2および第3の銅板上に形成さ
れた制御パターンがワイヤ配線により接続されているた
めに駆動回路を有した小型化されたインバータ用の混成
集積回路を提供することができる。
Further, according to the present invention, since the control substrate arranged on the third copper plate and the control patterns formed on the second and third copper plates are connected by the wire wiring, the drive circuit is formed. It is possible to provide a hybrid integrated circuit for a miniaturized inverter having a.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の混成集積回路を示す断面図である。FIG. 1 is a cross-sectional view showing a hybrid integrated circuit of the present invention.

【図2】本発明の混成集積回路の平面図である。FIG. 2 is a plan view of the hybrid integrated circuit of the present invention.

【図3】スイッチング素子の等価回路図である。FIG. 3 is an equivalent circuit diagram of a switching element.

【図4】制御基板の平面図である。FIG. 4 is a plan view of a control board.

【図5】インバータ回路を示す回路図である。FIG. 5 is a circuit diagram showing an inverter circuit.

【符号の説明】[Explanation of symbols]

(1) 金属基板 (2) 絶縁層 (3) 導電路 (4) 第1の銅板 (5) 第2の銅板 (6) 第3の銅板 (7)(8) スイッチング素子 (9)(11) 半田層 (10) ケース材 (10A)(10B)バー (20) 制御基板 (21)(22)制御パターン (1) Metal substrate (2) Insulating layer (3) Conductive path (4) First copper plate (5) Second copper plate (6) Third copper plate (7) (8) Switching element (9) (11) Solder layer (10) Case material (10A) (10B) bar (20) Control board (21) (22) Control pattern

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 金属基板上に絶縁層を介してインバータ
回路が形成され、前記インバータ回路を構成する第1電
源ラインは第1の銅板、第2電源ラインは第2の銅板、
負荷に接続され且つ電流を供給する出力ラインは第3の
銅板で形成され、前記第1の銅板上には複数のソース側
のスイッチング素子が、前記第3の銅板上には複数のシ
ンク側のスイッチング素子が固着されると共に、前記第
2および第3の銅板上には絶縁層を介して各スイッチン
グ素子を制御するための第1および第2の制御パターン
が形成されており、前記第1の銅板および前記第3の銅
板の一部は前記基板上に固着され、且つ、スイッチング
素子が固着された領域上で前記第3の銅板の一部分前記
第1の銅板表面を、前記第2の銅板と前記第3の銅板表
面をそれぞれ離間するように交差配置し、前記ソース側
のスイッチング素子の制御電極と前記第1の制御パター
ン、前記シンク側のスイッチング素子の制御電極と前記
第2の制御パターンをそれぞれワイヤで接続したことを
特徴とする混成集積回路。
1. An inverter circuit is formed on a metal substrate via an insulating layer, a first power supply line forming the inverter circuit is a first copper plate, and a second power supply line is a second copper plate.
The output line connected to the load and supplying current is formed of a third copper plate, and a plurality of source side switching elements are provided on the first copper plate, and a plurality of sink side devices are provided on the third copper plate. The switching elements are fixed, and first and second control patterns for controlling each switching element are formed on the second and third copper plates via an insulating layer, and the first and second control patterns are formed. A copper plate and a part of the third copper plate are fixed on the substrate, and a part of the third copper plate on the region where the switching element is fixed, the first copper plate surface and the second copper plate. The surfaces of the third copper plates are cross-arranged so as to be spaced apart from each other, the control electrode of the switching element on the source side and the first control pattern, the control electrode of the switching element on the sink side, and the second control pattern. Hybrid integrated circuit, characterized in that the respectively connected by wires.
【請求項2】 金属基板上に絶縁層を介してインバータ
回路が形成され、前記インバータ回路を構成する第1電
源ラインは第1の銅板、第2電源ラインは第2の銅板、
負荷に接続され且つ電流を供給する出力ラインは第3の
銅板で形成され、前記第1の銅板上には並列接続された
複数のソース側のスイッチング素子が、前記第3の銅板
上には並列接続された複数のシンク側のスイッチング素
子が固着されると共に前記第2および第3の銅板上には
絶縁層を介して各スイッチング素子を制御するための第
1および第2の制御パターンが形成され、少なくとも前
記第3の銅板の一部を折曲げ外部リード端子として兼用
した混成集積回路であって、前記第1の銅板および前記
第3の銅板の一部は前記基板上に固着され、且つ、スイ
ッチング素子が固着された領域上で前記第3の銅板の一
部分と前記第1の銅板表面を、前記第2の銅板と前記第
3の銅板表面をそれぞれ離間するように交差配置し、前
記ソース側のスイッチング素子の制御電極と前記第1の
制御パターン、前記シンク側のスイッチング素子の制御
電極と前記第2の制御パターンをそれぞれワイヤで接続
すると共に前記スイッチング素子を駆動する駆動回路が
形成された制御基板と前記第1および第2の制御パター
ンをワイヤで接続したことを特徴とする混成集積回路。
2. An inverter circuit is formed on a metal substrate via an insulating layer, a first power supply line forming the inverter circuit is a first copper plate, and a second power supply line is a second copper plate.
An output line connected to a load and supplying a current is formed of a third copper plate, and a plurality of source side switching elements connected in parallel on the first copper plate, and a plurality of source side switching elements connected in parallel on the third copper plate. A plurality of connected switching elements on the sink side are fixed, and first and second control patterns for controlling each switching element are formed on the second and third copper plates via an insulating layer. A hybrid integrated circuit in which at least a part of the third copper plate is also used as a bent external lead terminal, wherein the first copper plate and a part of the third copper plate are fixed on the substrate, and A portion of the third copper plate and a surface of the first copper plate are cross-arranged so as to separate the second copper plate and the surface of the third copper plate on the region where the switching element is fixed, and the source side Sui A control board on which a drive circuit for driving the switching element is formed while connecting the control electrode of the ching element and the first control pattern, and the control electrode of the switching element on the sink side and the second control pattern, respectively. And the first and second control patterns are connected by a wire.
JP6673993A 1993-03-25 1993-03-25 Hybrid integrated circuit Expired - Fee Related JP3133544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6673993A JP3133544B2 (en) 1993-03-25 1993-03-25 Hybrid integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6673993A JP3133544B2 (en) 1993-03-25 1993-03-25 Hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPH06283638A true JPH06283638A (en) 1994-10-07
JP3133544B2 JP3133544B2 (en) 2001-02-13

Family

ID=13324554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6673993A Expired - Fee Related JP3133544B2 (en) 1993-03-25 1993-03-25 Hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JP3133544B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910835A (en) * 1996-09-10 1999-06-08 Noritsu Koki Co., Ltd Photographic processing apparatus
JP2000223644A (en) * 1999-02-02 2000-08-11 Denso Corp Semiconductor device
US6509629B2 (en) 2000-08-24 2003-01-21 Mitsubishi Denki Kabushiki Kaisha Power module
JP2007329387A (en) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp Semiconductor device
US7339358B2 (en) 2001-03-15 2008-03-04 Infineon Technologies Ag Switching converter and method for driving a switch in a switching converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910835A (en) * 1996-09-10 1999-06-08 Noritsu Koki Co., Ltd Photographic processing apparatus
JP2000223644A (en) * 1999-02-02 2000-08-11 Denso Corp Semiconductor device
US6509629B2 (en) 2000-08-24 2003-01-21 Mitsubishi Denki Kabushiki Kaisha Power module
US7339358B2 (en) 2001-03-15 2008-03-04 Infineon Technologies Ag Switching converter and method for driving a switch in a switching converter
JP2007329387A (en) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JP3133544B2 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
JP4459883B2 (en) Semiconductor device
US5559374A (en) Hybrid integrated circuit
KR100430772B1 (en) A semiconductor device
US7800222B2 (en) Semiconductor module with switching components and driver electronics
KR0169265B1 (en) A semiconductor device
US20110089530A1 (en) Semiconductor Device
JPH07505505A (en) Leadframe with one or more power/ground planes without vias
US9468087B1 (en) Power module with improved cooling and method for making
JPH08195471A (en) Modular semiconductor device
JP2008060529A (en) Power electronic package having two sheets of substrate mounting a plurality of electronic components
KR0182776B1 (en) Power hybrid integrated circuit apparatus
US8878305B2 (en) Integrated power module for multi-device parallel operation
JPH06283639A (en) Hybrid integrated circuit
JPH06283638A (en) Hybrid integrated circuit
JPH09321216A (en) Power semiconductor device
JPH06291235A (en) Hybrid integrated circuit
JP4449724B2 (en) Semiconductor module
JPH0645721A (en) Hibrid integrated circuit device
JP4461639B2 (en) Semiconductor device
JP3658946B2 (en) Power transistor mounting structure
JP3096536B2 (en) Hybrid integrated circuit
JP3279842B2 (en) Power semiconductor device
JP4062191B2 (en) Semiconductor device and manufacturing method thereof
CN111354709B (en) Semiconductor device and method for manufacturing the same
JPH0645515A (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees