JPH06275721A - Thin film forming method - Google Patents

Thin film forming method

Info

Publication number
JPH06275721A
JPH06275721A JP5725293A JP5725293A JPH06275721A JP H06275721 A JPH06275721 A JP H06275721A JP 5725293 A JP5725293 A JP 5725293A JP 5725293 A JP5725293 A JP 5725293A JP H06275721 A JPH06275721 A JP H06275721A
Authority
JP
Japan
Prior art keywords
thin film
film
layer
gas
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5725293A
Other languages
Japanese (ja)
Inventor
Hidekazu Kondo
英一 近藤
Hiroshi Yamamoto
浩 山本
Tomoharu Katagiri
智治 片桐
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP5725293A priority Critical patent/JPH06275721A/en
Publication of JPH06275721A publication Critical patent/JPH06275721A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To deposit on a desired region even if two or more types of material gases are combined and material gas of a thin film material losing selectivity is supplied by laminating only material gas containing a thin film material having highest selectivity on a desired region as a first layer and using the first layer as a nucleus. CONSTITUTION:Cu is selectively deposited only in a viahole 50 from a bottom by a thermal CVD method in which gas of CpCuTEP (C5H5CuP(C2H5)3) of a Cu material and hydrogen are used as materials to form a Cu film 51. Then, an Al-Cu alloy is selectively deposited only on the film 51 in the viahole 50 by a thermal CVD method in which gas of DMAH(AlH(CH3)2) of an A material, gas of CpCuTMP of the Cu material and hydrogen are used as materials to form an AlCu alloy film 52 in the viahole 50. Thus, a via plug 53 made of the Cu film of a lower layer and the Al-Cu alloy film of an upper layer can be formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化学気相成長法(CV
D法)を用いた薄膜形成方法に関するものであり、特に
半導体装置に用いる配線に関するものである。
The present invention relates to a chemical vapor deposition method (CV).
The present invention relates to a thin film forming method using the D method), and particularly to wiring used in a semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体装置は、LSIからVLS
Iへ、さらにはULSIへとその集積度を向上させてお
り、これにともない配線の幅やコンタクトホールの径に
おける微細化が著しく進んでいる。このような技術開発
の進展において、半導体装置の配線材料としてCuとA
lとの合金を用いる技術(特開平3−111567等)
が開示されている。Al−Cu合金膜からなるAl−C
u合金配線は、AlのみからなるAl配線に比べ、平坦
性、緻密性に優れ、エレクトロマイグレーションやスト
レスマイグレーションに強いという特徴を有している。
2. Description of the Related Art In recent years, semiconductor devices have changed from LSI to VLS.
The degree of integration has been improved to I and further to ULSI, and along with this, the miniaturization of the width of the wiring and the diameter of the contact hole has been remarkably advanced. In the progress of such technological development, Cu and A have been used as wiring materials for semiconductor devices.
Technology using alloy with 1 (Japanese Patent Laid-Open No. 3-111567, etc.)
Is disclosed. Al-C consisting of Al-Cu alloy film
The u alloy wiring has characteristics that it is superior in flatness and denseness and is resistant to electromigration and stress migration as compared with an Al wiring made of only Al.

【0003】従来このようなAl−Cu合金配線をCV
D法により形成する場合は、Al成分を含む原料ガスと
Cu成分を含む原料ガスとをそのまま混合して、基板上
に導入していた(特開平2−170419)。
Conventionally, such an Al--Cu alloy wiring is CV
In the case of forming by the D method, the raw material gas containing the Al component and the raw material gas containing the Cu component were mixed as they were and introduced onto the substrate (JP-A-2-170419).

【0004】[0004]

【発明が解決しようとする課題】しかし、Al原料とC
u原料とでは、熱分解温度が異なり、堆積特性も異なる
ので、少なくともいずれか一方の選択性が失われてしま
う。具体的には、Al原料に比べCu原料のほうが低温
で分解することから、CVD法で膜形成を行うときの温
度をAlの堆積温度に合わせると、Cuは選択性を失っ
て基板の全面に堆積してしまうことになるという問題が
ある。
[Problems to be Solved by the Invention] However, Al raw material and C
Since the thermal decomposition temperature and the deposition characteristics of the u raw material are different, the selectivity of at least one of them is lost. Specifically, since the Cu raw material decomposes at a lower temperature than the Al raw material, if the temperature at which the film is formed by the CVD method is adjusted to the Al deposition temperature, the Cu loses its selectivity and spreads over the entire surface of the substrate. There is a problem that it will be accumulated.

【0005】このことはAlとCuの組み合わせにのみ
ならず、熱分解温度等の種々の堆積条件が異なる原料相
互間においては当然に生ずる問題である。
This is a problem naturally occurring not only in the combination of Al and Cu but also in raw materials having different deposition conditions such as thermal decomposition temperature.

【0006】そこで、本発明は、このような問題点を解
決する薄膜形成方法を提供することを目的とする。
Therefore, an object of the present invention is to provide a thin film forming method that solves such problems.

【0007】[0007]

【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、薄膜材料を含む2種以上の原料ガスを
供給して化学気相成長法により薄膜を形成する薄膜形成
方法において、原料ガスのうち、選択性の最も高い薄膜
材料を含む原料ガスのみを供給し、所望の領域に薄膜材
料を堆積させて第1の層を形成する第1の工程と、2種
類以上の原料ガスを全て供給し、第1の層上に、さらに
薄膜材料を堆積させて第2の層を形成する第2の工程と
を有することを特徴とする。
In order to solve the above problems, the present invention provides a thin film forming method for forming a thin film by a chemical vapor deposition method by supplying two or more source gases containing a thin film material. A first step of supplying only a raw material gas containing a thin film material having the highest selectivity among the raw material gases and depositing the thin film material in a desired region to form a first layer; and two or more raw materials A second step of supplying all gas and further depositing a thin film material on the first layer to form a second layer.

【0008】また、上記問題点を解決するために、本発
明は、薄膜材料を含む2種以上の原料ガスを供給して化
学気相成長法により薄膜を形成する薄膜形成方法におい
て、原料ガスのうち、選択性の最も高い薄膜材料を含む
原料ガスのみを供給し、水素ガス雰囲気中で化学気相成
長法によって、所望の領域に薄膜材料を堆積させて第1
の層を形成する第1の工程と、2種類以上の原料ガスを
選択性の高い薄膜材料を含む原料ガスから順に供給し、
第1の層上に、さらに薄膜材料を堆積させて第2の層を
形成する第2の工程とを有することを特徴とする。
In order to solve the above problems, the present invention provides a thin film forming method for forming a thin film by chemical vapor deposition by supplying two or more kinds of raw material gas containing a thin film material. Among them, only the source gas containing the thin film material having the highest selectivity is supplied, and the thin film material is deposited in a desired region by the chemical vapor deposition method in the hydrogen gas atmosphere.
The first step of forming a layer of, and two or more kinds of source gases are sequentially supplied from a source gas containing a highly selective thin film material,
A second step of forming a second layer by further depositing a thin film material on the first layer.

【0009】[0009]

【作用】上記の請求項1に係る方法によれば、供給する
2種類以上の原料ガスのうち選択性の最も高い薄膜材料
を含む原料ガスのみを所望の領域に堆積させて第1の層
を形成し、この第1の層を核とするので、2種類以上の
原料ガスが組み合わされて選択性の失われた薄膜材料の
原料ガスが供給されても、所望の領域に堆積させること
ができる。即ち、第2工程では、選択性の異なる2種類
以上の原料ガスが供給されるが、第1工程において核と
なる下地が形成されているので、供給された原料ガスの
濃度は下地部分で高くなり、下地以外の部分では低くな
る。また、下地以外の部分では、各発生してから薄膜が
形成するのに長時間を要するため、その間に下地層に合
金が堆積するので選択性よく薄膜を形成することができ
る。
According to the method of the first aspect, only the source gas containing the thin film material having the highest selectivity among the two or more types of source gas supplied is deposited in the desired region to form the first layer. Since the first layer is formed and has the first layer as a nucleus, even if two or more kinds of raw material gases are combined and the raw material gas of the thin film material with lost selectivity is supplied, it can be deposited in a desired region. . That is, in the second step, two or more kinds of source gases having different selectivities are supplied, but since the base that serves as the core is formed in the first step, the concentration of the supplied source gas is high in the base portion. It becomes low in the parts other than the base. In addition, since it takes a long time to form a thin film after each generation in a portion other than the underlayer, an alloy is deposited on the underlayer during that time, so that the thin film can be formed with good selectivity.

【0010】また、上記の請求項2に係る方法によれ
ば、供給する2種類以上の原料ガスのうち選択性の最も
高い薄膜材料を含む原料ガスのみを所望の領域に堆積さ
せて第1の層を形成し、この第1の層を核として、選択
性の高い順に薄膜材料を含む原料ガスを供給するので、
2種類以上の層からなる薄膜を形成するに際しても、選
択性が失われることなく、所望の領域に堆積させること
ができる。
According to the method of the second aspect, only the source gas containing the thin film material having the highest selectivity among the two or more types of source gas to be supplied is deposited in the desired region, and the first source gas is deposited. Since a layer is formed and a source gas containing a thin film material is supplied in order of high selectivity with the first layer as a nucleus,
Even when forming a thin film composed of two or more kinds of layers, the selectivity can be deposited in a desired region without losing the selectivity.

【0011】[0011]

【実施例】以下、添付図面を参照して本発明の実施例に
ついて説明する。なお、図面の説明において同一要素に
は同一符号を付し、重複する説明は省略する。
Embodiments of the present invention will be described below with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.

【0012】図1及び図2に基づいて本発明の実施例に
係る半導体装置の製造方法について説明する。まず、図
1(a)に示すように、Si基板10の表面に下地絶縁
膜20を形成し、この下地絶縁膜20上にスパッタ法で
Al合金を 300ないし 800nmの膜厚に堆積させ、Al合
金膜31を形成する。次に、Al合金膜31を所定の配
線パターンに加工して下層金属配線30を形成する。配
線パターンの形成は、露光装置を用いてレジストパター
ンを形成した後、塩素系のガスを用いたRIE(リアク
ティブ・イオン・エッチング)によってなされる。次
に、図1(b)に示すように、下層金属配線30の形成
された下地絶縁膜20上に層間絶縁膜40を形成する。
この層間絶縁膜40は、プラズマCVD法によってSi
2 を堆積させてSiO2 膜を形成し、SOG(Spi
n on Glass)を平坦部において塗布してSO
G膜を形成し、必要な温度で加熱処理を行うことによっ
て形成される。その後、再びプラズマCVD法によって
SiO2 を堆積させてSiO2 膜を形成する。
A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. First, as shown in FIG. 1A, a base insulating film 20 is formed on the surface of a Si substrate 10, and an Al alloy is deposited on the base insulating film 20 to a thickness of 300 to 800 nm by a sputtering method. The alloy film 31 is formed. Next, the Al alloy film 31 is processed into a predetermined wiring pattern to form the lower layer metal wiring 30. The wiring pattern is formed by RIE (reactive ion etching) using a chlorine-based gas after forming a resist pattern using an exposure device. Next, as shown in FIG. 1B, an interlayer insulating film 40 is formed on the base insulating film 20 on which the lower metal wiring 30 is formed.
The interlayer insulating film 40 is formed of Si by plasma CVD.
O 2 is deposited to form a SiO 2 film, and SOG (Spi
non glass) is applied to the flat portion to apply SO
It is formed by forming a G film and performing heat treatment at a necessary temperature. After that, SiO 2 is deposited again by the plasma CVD method to form a SiO 2 film.

【0013】次に、層間絶縁膜40の上にフォトマスク
をセットし、露光装置を用いてレジストパターンを形成
した後、フッ素系のガスを用いたRIEによって図1
(c)に示すように、層間絶縁膜40にヴィア孔50を
形成する。次に、塩素系ガスを用いたプラズマエッチン
グによりヴィア孔50底部に露出した下層金属配線30
(Al合金膜)の清浄化処理を行う。この処理を行うの
は、ヴィア孔50底部に露出した下層金属配線30の表
面には、RIEを行った際及びRIEの後に大気に曝し
た際に堆積物やアルミナ膜等が付着し、これらの堆積物
やアルミナ膜はCVD法におけるAl堆積を阻害するた
め除去する必要があるからである。
Next, a photomask is set on the interlayer insulating film 40, a resist pattern is formed using an exposure device, and then RIE is performed using a fluorine-based gas as shown in FIG.
As shown in (c), a via hole 50 is formed in the interlayer insulating film 40. Next, the lower metal wiring 30 exposed at the bottom of the via hole 50 by plasma etching using a chlorine-based gas.
(Al alloy film) is cleaned. This process is performed because deposits, an alumina film and the like adhere to the surface of the lower layer metal wiring 30 exposed at the bottom of the via hole 50 during RIE and when exposed to the atmosphere after RIE. This is because the deposit and the alumina film have to be removed because they impede Al deposition in the CVD method.

【0014】次に、Cu原料であるCpCuTEP(C
5 5 CuP(C2 5 3 :Cyclopentad
ienyl−triethylphosphine−c
opper)のガスと水素とを原料とする熱CVD法で
ヴィア孔50内にのみ底面から選択的にCuを堆積させ
ることによって図2(a)に示すように、Cu膜51を
形成する。このときのCVDを行う条件は、バブリング
圧力170Torr、水素ガス流量100sccm、バ
ブリング温度100℃で行う。なお、この成膜行うCV
D反応容器内の全圧は2Torr、温度200℃であ
る。また、このときの堆積時間は約30秒、Cu膜の膜
厚は2nmであった。
Next, CpCuTEP (C
5 H 5 CuP (C 2 H 5) 3: Cyclopentad
ienyl-triethylphosphine-c
The Cu film 51 is formed as shown in FIG. 2A by selectively depositing Cu from the bottom surface only in the via hole 50 by a thermal CVD method using an (operator) gas and hydrogen as raw materials. The conditions for performing the CVD at this time are a bubbling pressure of 170 Torr, a hydrogen gas flow rate of 100 sccm, and a bubbling temperature of 100 ° C. Note that this film formation CV
The total pressure in the D reaction vessel is 2 Torr, and the temperature is 200 ° C. The deposition time at this time was about 30 seconds, and the film thickness of the Cu film was 2 nm.

【0015】次に、Al原料であるDMAH(AlH
(CH3 2 :Dimethyl−alminum−h
ydride)のガスと、Cu原料であるCpCuTM
Pのガスと、水素とを原料とする熱CVD法でヴィア孔
50内のCu膜51にのみ選択的にAl−Cu合金を堆
積させることによって図2(b)に示すように、ヴィア
孔50内にAl−Cu合金膜52を形成する。このとき
のCVDを行う条件は、CpCuTMPのガスについて
は、バブリング圧力170Torr、水素ガス流量10
0sccm、バブリング温度100℃で行い、また、D
MAHのガスについてはバブリング圧力500Tor
r、水素ガス流量100sccm、バブリング温度50
℃で行う。なお、この成膜行うCVD反応容器内の全圧
は2Torr、温度250℃である。また、このときの
堆積時間は約5分、Al−Cu膜の膜厚は1μmであっ
た。このようにして下層がCu膜で上層がAl−Cu合
金膜からなるヴィアプラグ53を形成する。
Next, DMAH (AlH
(CH 3) 2: Dimethyl- alminum-h
gas) and CpCuTM which is a Cu raw material
As shown in FIG. 2B, by selectively depositing an Al—Cu alloy only on the Cu film 51 in the via hole 50 by a thermal CVD method using P gas and hydrogen as raw materials, the via hole 50 is formed. An Al-Cu alloy film 52 is formed inside. The conditions for performing the CVD at this time are: bubbling pressure 170 Torr, hydrogen gas flow rate 10 for CpCuTMP gas.
0 sccm, bubbling temperature 100 ℃, D
Bubbling pressure is 500 Tor for MAH gas
r, hydrogen gas flow rate 100 sccm, bubbling temperature 50
Perform at ℃. The total pressure in the CVD reaction vessel for film formation was 2 Torr and the temperature was 250 ° C. The deposition time at this time was about 5 minutes, and the thickness of the Al—Cu film was 1 μm. Thus, the via plug 53 having the lower layer of the Cu film and the upper layer of the Al—Cu alloy film is formed.

【0016】次ぎにスパッタ法でAl合金を 400ないし
1000nmの膜厚に堆積させAl合金膜を形成し、上述した
下層金属配線30を形成するときと同様の方法を用い
て、図2(c)に示すように、上層金属配線60を形成
して多層配線構造の半導体装置を製造する。なお、上層
金属配線60を形成した後、アニール処理を行いヴィア
プラグ53を構成するAl合金(又は純Al)膜52に
Cu膜51中のCu原子を拡散させて、図3に示すよう
な、ヴィアプラグ53全体をAl−Cu合金としてもよ
い。また、本発明のヴィア構造を使用した半導体装置を
完成するまでには、ヴィアプラグ53形成後に表面保護
膜の形成や、プロセスダメージを除去するための熱処理
等が行われる。
Next, an Al alloy of 400 to 400 is sputtered.
An upper layer metal wiring 60 is formed as shown in FIG. 2C by using the same method as that for forming the Al alloy film by depositing to a film thickness of 1000 nm and forming the lower layer metal wiring 30. A semiconductor device having a multilayer wiring structure is manufactured. After forming the upper layer metal wiring 60, an annealing treatment is performed to diffuse Cu atoms in the Cu film 51 into the Al alloy (or pure Al) film 52 forming the via plug 53, as shown in FIG. The entire via plug 53 may be made of an Al-Cu alloy. Further, until the semiconductor device using the via structure of the present invention is completed, a surface protective film is formed after the via plug 53 is formed, and heat treatment for removing process damage is performed.

【0017】さらに、Si基板10内および表面には拡
散層、ゲート電極等の半導体装置として必要な構造が形
成されている。下地絶縁膜20の必要な位置にはコンタ
クト孔が存在し、下層金属配線30と、拡散層もしくは
ゲート電極あるいはその他の構造とを接続するコンタク
ト構造が形成されている。金属配線等と絶縁膜との間に
は、必要に応じてW等を用いた反射防止膜やTiN等を
用いたバリアメタルが形成されている。また、上層金属
配線60上にさらに新たな層間絶縁膜40および金属配
線をそれぞれ1層もしくはそれ以上積層することもでき
る。以上のように、Al−Cu合金膜の形成によりも先
にCu膜を形成したのは、本実施例における堆積条件で
は、Cuの方がAlよりも、選択性が優れているためで
ある。このように先にCu膜を形成しておけば、Cu膜
を核としてAl−Cu合金膜が選択的に堆積される。本
実施例に示すようにAlに比べCuの選択性が優れてい
る原料ガスとしては、Al原料及びCu原料として、本
実施例に用いられているもの以外に、それぞれ以下のも
のがあげられる。
Further, structures necessary for a semiconductor device such as a diffusion layer and a gate electrode are formed in and on the surface of the Si substrate 10. A contact hole exists at a required position of the base insulating film 20, and a contact structure for connecting the lower metal wiring 30 and the diffusion layer or the gate electrode or other structure is formed. If necessary, an antireflection film using W or the like and a barrier metal using TiN or the like are formed between the metal wiring and the insulating film. Further, one or more new interlayer insulating film 40 and metal wiring can be laminated on the upper metal wiring 60. As described above, the reason why the Cu film is formed prior to the formation of the Al—Cu alloy film is that Cu has superior selectivity to Al under the deposition conditions in this embodiment. Thus, if the Cu film is formed in advance, the Al—Cu alloy film is selectively deposited with the Cu film as the nucleus. As shown in the present embodiment, as the source gas having excellent Cu selectivity as compared with Al, there are the following materials other than those used in the present embodiment as the Al raw material and the Cu raw material.

【0018】即ち、Al原料としては、Al(CH3
3 、Al(C4 9 3 、AlH(C2 5 2 、Al
3 ・N(CH3 3 、(i−C3 7 )AlCl2
(n−C3 7 2 AlCl等がある。
That is, as the Al raw material, Al (CH 3 )
3 , Al (C 4 H 9 ) 3 , AlH (C 2 H 5 ) 2 , Al
H 3 · N (CH 3) 3, (i-C 3 H 7) AlCl 2,
(N-C 3 H 7) there are 2 AlCl or the like.

【0019】また、Cu原料としては、Cu(aca
c)2 、Cu(hfac)2 、C5 5 CuP(C
3 3 、(hfac)CuP(C2 5 3 、(hf
ac)CuP(2−Butyne)等がある。
As the Cu raw material, Cu (aca
c) 2 , Cu (hfac) 2 , C 5 H 5 CuP (C
H 3) 3, (hfac) CuP (C 2 H 5) 3, (hf
ac) CuP (2-Butyne) and the like.

【0020】なお、本実施例においてはヴィアプラグを
形成する場合について説明したが、本発明に係る薄膜形
成方法を金属配線を形成する膜、さらにこれに限らず別
のようとに用いるCVD法により形成される膜を形成す
る際にも利用できることはいうまでもない。
Although the case where the via plug is formed has been described in the present embodiment, the thin film forming method according to the present invention is applied to a film for forming a metal wiring and a CVD method which is not limited to this and is used in another way. It goes without saying that it can also be used when forming a film to be formed.

【0021】[0021]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、供給する2種類以上の原料ガスのうち選択性の
最も高い薄膜材料を含む原料ガスのみを所望の領域に堆
積させて第1の層を形成し、この第1の層を核とするの
で、2種類以上の原料ガスが組み合わされて選択性の失
われた薄膜材料の原料ガスが供給されても、所望の領域
に堆積させることができる。このため、堆積条件の異な
る2種類以上の原料ガスを用いてもCVD法の利点であ
る選択性を損なわずに薄膜を形成することができる。
As described above in detail, according to the present invention, only the source gas containing the thin film material having the highest selectivity among the two or more source gases supplied is deposited in the desired region. Since the first layer is formed and the first layer serves as a nucleus, even if two or more kinds of raw material gases are combined and the raw material gas of the thin film material with lost selectivity is supplied, the desired area is provided. It can be deposited. Therefore, even if two or more kinds of source gases having different deposition conditions are used, a thin film can be formed without impairing the selectivity which is an advantage of the CVD method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体装置の各製造工程
を示す図である。
FIG. 1 is a diagram showing each manufacturing process of a semiconductor device according to an embodiment of the invention.

【図2】本発明の実施例に係る半導体装置の各製造工程
を示す図である。
FIG. 2 is a diagram showing each manufacturing process of the semiconductor device according to the embodiment of the invention.

【図3】本発明の実施例に係る半導体装置の断面図であ
る。
FIG. 3 is a sectional view of a semiconductor device according to an example of the present invention.

【符号の説明】[Explanation of symbols]

10…Si基板、20…下地絶縁膜、30…下層金属配
線、40…層間絶縁膜、50…ヴィア孔、51…Al−
Cu合金膜、52…Al膜、53…ヴィアプラグ、60
…上層金属配線
10 ... Si substrate, 20 ... Base insulating film, 30 ... Lower metal wiring, 40 ... Interlayer insulating film, 50 ... Via hole, 51 ... Al-
Cu alloy film, 52 ... Al film, 53 ... Via plug, 60
... Upper layer metal wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 片桐 智治 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tomoji Katagiri 1 Kawasaki-cho, Chuo-ku, Chiba-shi, Chiba Kawasaki Steel Corporation Technical Research Division (72) Inventor Yoyo Ota 1 Kawasaki-cho, Chuo-ku, Chiba-shi Address: Kawasaki Steel Corporation Technical Research Division

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 薄膜材料を含む2種以上の原料ガスを供
給して化学気相成長法により薄膜を形成する薄膜形成方
法において、 前記原料ガスのうち、選択性の最も高い薄膜材料を含む
原料ガスのみを供給し、所望の領域に薄膜材料を堆積さ
せて第1の層を形成する第1の工程と、 前記2種類以上の原料ガスを全て供給し、前記第1の層
上に、さらに薄膜材料を堆積させて第2の層を形成する
第2の工程とを有することを特徴とする薄膜形成方法。
1. A thin film forming method for forming a thin film by a chemical vapor deposition method by supplying two or more kinds of raw material gases containing a thin film material, wherein a raw material containing a thin film material having the highest selectivity among the raw material gases. A first step of supplying only gas and depositing a thin film material in a desired region to form a first layer; and supplying all of the two or more kinds of source gases, and further on the first layer, A second step of depositing a thin film material to form a second layer.
【請求項2】 薄膜材料を含む2種以上の原料ガスを供
給して化学気相成長法により薄膜を形成する薄膜形成方
法において、 前記原料ガスのうち、選択性の最も高い薄膜材料を含む
原料ガスのみを供給し、水素ガス雰囲気中で化学気相成
長法によって、所望の領域に薄膜材料を堆積させて第1
の層を形成する第1の工程と、 前記2種類以上の原料ガスを選択性の高い薄膜材料を含
む原料ガスから順に供給し、前記第1の層上に、さらに
薄膜材料を堆積させて第2の層を形成する第2の工程と
を有することを特徴とする薄膜形成方法。
2. A thin film forming method for forming a thin film by chemical vapor deposition by supplying two or more raw material gases containing a thin film material, wherein the raw material contains a thin film material having the highest selectivity among the raw material gases. Only the gas is supplied, and the thin film material is deposited in a desired region by a chemical vapor deposition method in a hydrogen gas atmosphere.
A first step of forming a layer, and the two or more kinds of source gases are sequentially supplied from a source gas containing a highly selective thin film material, and a thin film material is further deposited on the first layer to form a first layer. And a second step of forming two layers.
JP5725293A 1993-03-17 1993-03-17 Thin film forming method Pending JPH06275721A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5725293A JPH06275721A (en) 1993-03-17 1993-03-17 Thin film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5725293A JPH06275721A (en) 1993-03-17 1993-03-17 Thin film forming method

Publications (1)

Publication Number Publication Date
JPH06275721A true JPH06275721A (en) 1994-09-30

Family

ID=13050345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5725293A Pending JPH06275721A (en) 1993-03-17 1993-03-17 Thin film forming method

Country Status (1)

Country Link
JP (1) JPH06275721A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534133B1 (en) * 1996-06-14 2003-03-18 Research Foundation Of State University Of New York Methodology for in-situ doping of aluminum coatings
JP2018507546A (en) * 2015-01-21 2018-03-15 クゥアルコム・インコーポレイテッドQualcomm Incorporated Integrated circuit device and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534133B1 (en) * 1996-06-14 2003-03-18 Research Foundation Of State University Of New York Methodology for in-situ doping of aluminum coatings
JP2018507546A (en) * 2015-01-21 2018-03-15 クゥアルコム・インコーポレイテッドQualcomm Incorporated Integrated circuit device and method

Similar Documents

Publication Publication Date Title
US5670421A (en) Process for forming multilayer wiring
JP3216345B2 (en) Semiconductor device and manufacturing method thereof
US4732801A (en) Graded oxide/nitride via structure and method of fabrication therefor
JP2000058544A (en) Semiconductor device and manufacture of the same
KR100259692B1 (en) Semiconductor device manufacturing method having contact structure
JPH0922907A (en) Forming method for buried conductive layer
JP3270196B2 (en) Thin film formation method
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JPH06275721A (en) Thin film forming method
JP3628570B2 (en) Method for forming tungsten thin film and method for manufacturing semiconductor device
US6309963B1 (en) Method for manufacturing semiconductor device
JPH06224150A (en) Forming method for multilayer interconnection structure
JP3641488B2 (en) Method for forming multilayer wiring structure
JP3323264B2 (en) Method for manufacturing semiconductor device
JPS6113375B2 (en)
JPH06267960A (en) Wiring structure and forming method thereof
JP4526217B2 (en) Manufacturing method of semiconductor device
JPH01309356A (en) Wiring structure of semiconductor device and its formation
JPH06275622A (en) Manufacture of wiring structure
JPH0529258A (en) Manufacture of semiconductor device
JP3731497B2 (en) Semiconductor device and manufacturing method thereof
JPH05243226A (en) Manufacture of semiconductor device
JPH06272042A (en) Formation of thin film
JPH07249624A (en) Method of forming wiring of semiconductor element
JPH06272043A (en) Formation of al alloy film