JPH0627494A - Inspecting method and device for thin-film transistor active matrix substrate - Google Patents
Inspecting method and device for thin-film transistor active matrix substrateInfo
- Publication number
- JPH0627494A JPH0627494A JP6589693A JP6589693A JPH0627494A JP H0627494 A JPH0627494 A JP H0627494A JP 6589693 A JP6589693 A JP 6589693A JP 6589693 A JP6589693 A JP 6589693A JP H0627494 A JPH0627494 A JP H0627494A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- inspected
- film transistor
- thin film
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は液晶ディスプレイに用
いる薄膜トランジスタアクティブマトリクス基板の検査
方法及び装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for inspecting a thin film transistor active matrix substrate used in a liquid crystal display.
【0002】[0002]
【従来の技術】薄膜トランジスタアクティブマトリクス
基板は、複数のデータ線、ゲート線、薄膜トランジス
タ、画素電極、容量素子をガラス基板上に薄膜プロセス
を用いて形成したものである。2. Description of the Related Art A thin film transistor active matrix substrate is one in which a plurality of data lines, gate lines, thin film transistors, pixel electrodes and capacitors are formed on a glass substrate by a thin film process.
【0003】この薄膜トランジスタアクティブマトリク
ス基板においては、製造工程での塵埃やフォトレジスト
工程での欠陥等に起因する配線の短絡、断線や薄膜トラ
ンジスタ(TFT:Thin Film Transi
stor)不良等の欠陥が発生する。In this thin film transistor active matrix substrate, wiring short-circuits, disconnections and thin film transistors (TFT: Thin Film Transi) due to dust in the manufacturing process, defects in the photoresist process, etc.
defects such as defects occur.
【0004】従来、薄膜トランジスタアクティブマトリ
クス基板の欠陥検査としては、各ゲート線とデータ線の
電気抵抗を測定し、短絡と断線を検出する方法が行われ
ている。これは基板内の全ゲート線及びデータ線に対し
て検査される。Conventionally, as a defect inspection of a thin film transistor active matrix substrate, a method of measuring the electrical resistance of each gate line and data line and detecting a short circuit and a disconnection has been performed. This is checked for all gate lines and data lines in the substrate.
【0005】一方TFTの不良等を含む画素毎の検査
は、全画素を検査するのではなく、マトリクスの周辺に
測定用サンプルとして設けたTFTを測定することによ
り代用している。On the other hand, the inspection for each pixel including the defect of the TFT is performed by not measuring all the pixels but measuring the TFT provided as a measurement sample around the matrix.
【0006】表示エリア内にある全てのTFTを検査す
る方法としては、個々の画素電極に機械的な接触式プロ
ーブを当てることにより可能ではあるが、この方法は、
画素電極に損傷を与え、かつ膨大な回数(1枚の液晶表
示器は、およそ10万個以上の画素電極から成る)の測
定を必要とするため実用的でない。そこで最近全ての画
素の試験方法として、電気−光学素子を用いた画素電極
電位の検査方法(特開平3−142498号公報、米国
特許第4,983,911)、画素毎の容量素子に蓄積
された電荷を検出することにより検査する方法(特開平
3−200121号公報)、薄膜トランジスタをオン、
オフさせることにより、画素毎のインピーダンスが変化
することを利用してインピーダンス解析により画素欠陥
を検査する方法等が提案されている。As a method of inspecting all the TFTs in the display area, it is possible to apply a mechanical contact probe to each pixel electrode, but this method is
It is not practical because it damages the pixel electrode and requires a huge number of measurements (one liquid crystal display is composed of about 100,000 or more pixel electrodes). Therefore, recently, as a method of testing all pixels, a method of inspecting a pixel electrode potential using an electro-optical element (Japanese Patent Laid-Open No. 3-142498, U.S. Pat. No. 4,983,911), in which a capacitive element for each pixel is stored. A method of inspecting by detecting electric charges (Japanese Patent Laid-Open No. 3-200121), turning on a thin film transistor,
A method of inspecting a pixel defect by impedance analysis utilizing the fact that the impedance of each pixel changes when turned off has been proposed.
【0007】[0007]
【発明が解決しようとする課題】しかしながらこれらは
いずれも現在はまだ試験段階であり、実用化には至って
おらず、また装置価格も高価になることが予想される。However, all of these are still in the testing stage at the present time, have not yet been put into practical use, and the apparatus price is expected to be expensive.
【0008】この発明は上記従来の欠点を解決するため
になされたものであって、その目的は、表示エリア内の
TFTの不良を含む画素の欠陥の有無を、画素電極に損
傷を与えることなく、短時間で検出することが可能であ
ると共に、安価に構成が可能な薄膜トランジスタアクテ
ィブマトリクス基板の検査方法及び装置を提供すること
にある。The present invention has been made to solve the above-mentioned conventional drawbacks, and an object thereof is to detect the presence or absence of a pixel defect including a defective TFT in a display area without damaging the pixel electrode. An object of the present invention is to provide a thin film transistor active matrix substrate inspection method and device that can be detected in a short time and can be configured at low cost.
【0009】[0009]
【課題を解決するための手段及び作用】上記目的を達成
するために、薄膜トランジスタアクティブマトリクス基
板上の被検査画素電極に接続されているデータ線に交流
電圧を与え、かつゲート線に薄膜トランジスタをオンさ
せる電圧を与えることにより、薄膜トランジスタのソー
ス電極に接続されている画素電極の電位を交流電位とす
る。To achieve the above object, an AC voltage is applied to a data line connected to a pixel electrode to be inspected on a thin film transistor active matrix substrate, and a thin film transistor is turned on to a gate line. By applying a voltage, the potential of the pixel electrode connected to the source electrode of the thin film transistor is set to an AC potential.
【0010】一方被検査電極の真上に、画素電極とは非
接触に位置決めされたプローブを用い、そのプローブと
被検査画素電極間の静電容量を介して、被検査画素電極
の電位変化を増幅器に導き検知する。そして被検査画素
に配線の短絡、断線、TFT不良等欠陥があるとき、そ
の画素電極電位は正常とは異なる振幅や波形になるの
で、これを利用し、欠陥の有無を検出することができ
る。On the other hand, a probe positioned directly above the inspected electrode so as not to contact the pixel electrode is used, and the potential change of the inspected pixel electrode is measured through the capacitance between the probe and the inspected pixel electrode. Lead to the amplifier and detect. When a pixel to be inspected has a defect such as a wiring short circuit, a disconnection, or a TFT defect, the pixel electrode potential has an amplitude or a waveform different from normal, so that it can be utilized to detect the presence or absence of a defect.
【0011】なお上記データ線とは、信号線、ドレイン
線等と称されるものを含み、また前記ゲート線とは走査
線と称されるものを含む。The data lines include those referred to as signal lines and drain lines, and the gate lines include those referred to as scanning lines.
【0012】[0012]
【実施例】図1は本発明による検査装置の例を示す。こ
れは薄膜トランジスタアクティブマトリクス基板1を、
基板吸着が可能なチャック2の上に固定し、これと相対
向させて非接触プローブ3を、高さ方向Z及び図示X方
向に位置決め及び移動可能な機構部4により支持したも
のである。一方チャック2は、Xに直角で紙面に垂直な
Y方向に位置決め及び移動可能な機構部7により支持さ
れており、両機構部4、7を用いることで、非接触プロ
ーブ3を、基板1上の任意の画素電極上に任意の距離を
隔てて位置決めすることができるようになっている。1 shows an example of an inspection apparatus according to the present invention. This is the thin film transistor active matrix substrate 1,
The non-contact probe 3 is fixed on a chuck 2 capable of adsorbing a substrate, and the non-contact probe 3 is supported by a mechanism portion 4 which can be positioned and moved in the height direction Z and the X direction in the drawing so as to face the chuck 2. On the other hand, the chuck 2 is supported by a mechanism portion 7 which can be positioned and moved in a Y direction which is perpendicular to X and perpendicular to the paper surface. By using both mechanism portions 4 and 7, the non-contact probe 3 is mounted on the substrate 1. Can be positioned on any pixel electrode at any distance.
【0013】接触式プローブ8は、データ線及びゲート
線に電圧を供給するためのプローブであり、図には示さ
れていない電源に接続されている。なお図1において、
5はX方向位置決めガイド、6は架台をそれぞれ示して
いる。The contact type probe 8 is a probe for supplying a voltage to the data line and the gate line, and is connected to a power source (not shown). In addition, in FIG.
Reference numeral 5 is an X-direction positioning guide, and 6 is a pedestal.
【0014】図2は典型的な薄膜トランジスタアクティ
ブマトリクスの1画素の構成を示すもので、薄膜トラン
ジスタ(TFT)10は、ソース接点11、ドレイン接
点12、ゲート接点13を有する。ソース接点11は画
素電極16に、ドレイン接点12はデータ線14に、ま
たゲート接点13はゲート線17にそれぞれ接続されて
いる。画素電極16には、蓄積容量を形成する容量素子
20の端子が接続されており、容量素子20の他の端子
は、Cs線と呼ばれる蓄積容量用対向電極線19に接続
されている。FIG. 2 shows a structure of one pixel of a typical thin film transistor active matrix, and a thin film transistor (TFT) 10 has a source contact 11, a drain contact 12, and a gate contact 13. The source contact 11 is connected to the pixel electrode 16, the drain contact 12 is connected to the data line 14, and the gate contact 13 is connected to the gate line 17. The pixel electrode 16 is connected to a terminal of a capacitance element 20 that forms a storage capacitance, and the other terminal of the capacitance element 20 is connected to a storage capacitance counter electrode line 19 called a Cs line.
【0015】薄膜トランジスタアクティブマトリクス基
板は、このような画素の配列から成っている。各画素は
特定のゲート線とデータ線を用いることにより、アドレ
ス可能である。被検査画素をアドレスするデータ線に周
波数f(Hz)の交流電圧を与える。また同画素をアド
レスするゲート線に適当な電圧を与えることにより、T
FTをオンまたはオフ状態にすることができる。一方C
s線は接地または一定電位にしておく。このような条件
の下では、被検査画素電極の電位は周波数f(Hz)の
交流成分を持ち、TFTをオン状態にしたときとオフ状
態にしたときの交流成分の振幅は大きく異なる。The thin film transistor active matrix substrate is composed of such an array of pixels. Each pixel is addressable by using specific gate and data lines. An AC voltage of frequency f (Hz) is applied to the data line that addresses the pixel to be inspected. Further, by applying an appropriate voltage to the gate line for addressing the same pixel, T
The FT can be turned on or off. On the other hand, C
The s line is grounded or kept at a constant potential. Under such a condition, the potential of the pixel electrode to be inspected has an AC component of frequency f (Hz), and the amplitude of the AC component when the TFT is turned on is greatly different from that when the TFT is turned off.
【0016】本発明ではこの被検査画素電極の交流電位
を検知するために、非接触式の容量結合型プローブを用
いる。図3に薄膜トランジスタアクティブマトリクス基
板上に非接触プローブを位置決めした様子を示す。図3
において非接触プローブ44は、被検査画素電極45上
に適当な距離を隔てて位置決めされており、被検査画素
をアドレスするデータ線40に交流電圧を印加し、同じ
くアドレスするゲート線42にTFTの制御電圧を印加
することにより、被検査画素45が正常に動作している
か否かを、プローブ44の電位測定から検出する。なお
図3において、43は蓄積容量用対向電極線(Cs
線)、47、48は被検査画素45の隣の画素電極(被
検査画素とアドレスされるデータ線が共通)、49、5
0は被検査画素45の隣の画素電極(被検査画素とアド
レスされるゲート線が共通)、46は画素電極50の制
御用TFT、51はプローブに誘起された電圧を増幅す
る増幅器をそれぞれ示している。In the present invention, a non-contact type capacitive coupling type probe is used to detect the AC potential of the pixel electrode to be inspected. FIG. 3 shows a state in which the non-contact probe is positioned on the thin film transistor active matrix substrate. Figure 3
In, the non-contact probe 44 is positioned on the pixel electrode 45 to be inspected at an appropriate distance, applies an AC voltage to the data line 40 that addresses the pixel to be inspected, and applies the AC voltage to the gate line 42 that also addresses the pixel. By applying the control voltage, it is detected from the potential measurement of the probe 44 whether or not the inspected pixel 45 is operating normally. In FIG. 3, reference numeral 43 denotes a storage capacitor counter electrode line (Cs
Lines), 47 and 48 are pixel electrodes adjacent to the inspected pixel 45 (the data line addressed to the inspected pixel is common), 49 and 5
Reference numeral 0 denotes a pixel electrode adjacent to the pixel 45 to be inspected (a gate line that is addressed to the pixel to be inspected is common), 46 is a control TFT for the pixel electrode 50, and 51 is an amplifier for amplifying the voltage induced in the probe. ing.
【0017】図4に1個の画素とプローブ及び増幅器の
等価的電気回路図を示す。データ線60を介して交流信
号源71からf(Hz)の交流電圧をTFT63のドレ
イン端子に供給する。一方ゲート線61を介してゲート
電圧Vg70をゲート端子に供給し、TFT63をオン
又はオフする。ソースに接続される画素電極に生じる交
流分電圧Vp72は、TFT63がオンのときとオフの
ときとでは大きく異なる。FIG. 4 shows an equivalent electric circuit diagram of one pixel, probe and amplifier. An AC voltage of f (Hz) is supplied from the AC signal source 71 to the drain terminal of the TFT 63 via the data line 60. On the other hand, the gate voltage Vg70 is supplied to the gate terminal through the gate line 61 to turn on or off the TFT 63. The AC component voltage Vp72 generated in the pixel electrode connected to the source is greatly different when the TFT 63 is on and when it is off.
【0018】この画素電極上にプローブを近づけると、
プローブに誘起される電圧Vpr73は、画素電極とプ
ローブ間の静電容量をCp(F)65とし、プローブの
入力端からプローブ及び増幅器を見た等価的インピーダ
ンスをZin67とすると、Vpr=Vp・Zin/
{Zin+1/(j2πfCp)}となる。この電圧を
増幅器68で増幅し検出信号69を得る。ここでCpは
およそ0.001pF程度であり、Csのおよそ1pF
に対して充分小さいので、プロービングに際しては、画
素電極電位を乱すことなく電極電位を測定することがで
きる。When a probe is brought close to this pixel electrode,
The voltage Vpr73 induced in the probe is Vpr = Vp · Zin, where Cp (F) 65 is the capacitance between the pixel electrode and the probe, and Zin67 is the equivalent impedance when the probe and the amplifier are viewed from the input end of the probe. /
It becomes {Zin + 1 / (j2πfCp)}. This voltage is amplified by the amplifier 68 to obtain the detection signal 69. Here, Cp is about 0.001 pF, and Cs is about 1 pF.
Since it is sufficiently small, the electrode potential can be measured without disturbing the pixel electrode potential during probing.
【0019】ところで図3に示すようにプローブは、被
検査画素電極に隣接する他の画素電極やデータ線、ゲー
ト線とも距離が近くなる。したがってプローブとこれら
の要素間の静電容量も存在する。被検査画素の電位を正
しく検知するためには、これら他の要素との結合静電容
量を小さく抑える必要がある。このために本発明ではプ
ローブを静電遮蔽しながら、被検査画素電極に対向する
プローブ面では静電遮蔽がなく静電気的に開口してお
り、かつ静電気的開口部分が被検査画素電極より小さい
プローブ構造とした。By the way, as shown in FIG. 3, the probe is close to other pixel electrodes adjacent to the pixel electrode to be inspected, data lines, and gate lines. Therefore, there is also capacitance between the probe and these elements. In order to detect the potential of the pixel to be inspected correctly, it is necessary to keep the coupling capacitance with other elements small. Therefore, in the present invention, the probe is electrostatically shielded while the probe surface facing the inspected pixel electrode has no electrostatic shield and is electrostatically opened, and the electrostatic opening is smaller than the inspected pixel electrode. With the structure.
【0020】図5にプローブの一例を示す。図5におい
てプローブは同軸ケーブル状の構造をなし、外部導体9
0は接地されていて、中心導体92が被検査画素電極以
外の要素と静電結合するのを防止する。中心導体92と
外部導体90の間には、円筒状の絶縁体91があり、中
心導体92と外部導体90とを絶縁すると同時に、中心
導体90を機械的に支持している。FIG. 5 shows an example of the probe. In FIG. 5, the probe has a coaxial cable-like structure, and the outer conductor 9
0 is grounded and prevents the central conductor 92 from electrostatically coupling with elements other than the pixel electrode under test. A cylindrical insulator 91 is provided between the center conductor 92 and the outer conductor 90 to insulate the center conductor 92 and the outer conductor 90 and at the same time mechanically support the center conductor 90.
【0021】このプローブを被検査画素電極上に位置決
めしたときの断面図を図6に示す。図6にはプローブ1
06と各画素電極やデータ線との静電容量結合の様子が
電気力線110によって示されている。図6は、被検査
画素電極101とデータ線102は正の電位を持ち、隣
接画素電極104、105とデータ線103は負の電位
を持つ場合の図である。図6から中心導体107の開口
部分が画素電極より小さければ、外部導体108による
静電遮蔽効果によりプローブとデータ線間や隣接画素電
極間の結合静電容量は、プローブとガラス基板間のギャ
ップを適当に取れば、プローブと被検査画素電極間の静
電容量に比べて充分小さくできることがわかる。なお図
6において、109は絶縁体、111はガラス基板をそ
れぞれ示している。FIG. 6 shows a cross-sectional view when this probe is positioned on the pixel electrode to be inspected. The probe 1 is shown in FIG.
The state of electrostatic capacitance coupling between 06 and each pixel electrode or data line is shown by the electric force line 110. FIG. 6 is a diagram in the case where the pixel electrode 101 to be inspected and the data line 102 have a positive potential, and the adjacent pixel electrodes 104 and 105 and the data line 103 have a negative potential. As shown in FIG. 6, if the opening of the center conductor 107 is smaller than the pixel electrode, the coupling capacitance between the probe and the data line or between the adjacent pixel electrodes may cause a gap between the probe and the glass substrate due to the electrostatic shielding effect of the outer conductor 108. It can be seen that the capacitance can be made sufficiently smaller than the electrostatic capacitance between the probe and the pixel electrode to be inspected if properly taken. In FIG. 6, 109 is an insulator and 111 is a glass substrate.
【0022】両隣接データ線からプローブに誘起される
電圧を抑えるためには、隣接データ線に互いに180度
位相のずれた交流信号を与えることが有効である。一般
に画素中心は両隣接データ線からほぼ等距離の位置にあ
るので、両隣接データ線から誘起される電圧は互いに打
ち消し合うからである。In order to suppress the voltage induced in the probe from both the adjacent data lines, it is effective to give the adjacent data lines alternating signals that are 180 degrees out of phase with each other. This is because, in general, the pixel center is located at a position approximately equidistant from both adjacent data lines, and therefore the voltages induced from both adjacent data lines cancel each other.
【0023】両隣接データ線ごしの両隣接画素からプロ
ーブに誘起される電圧を抑えるためには、両隣接画素の
画素電位を一定にすればよい。そのためには被検査画素
をアドレスするデータ線を含む1本おきのデータ線に正
弦波電圧を印加し、それら以外のデータ線には直流電圧
を印加する。In order to suppress the voltage induced in the probe from both adjacent pixels across both adjacent data lines, the pixel potential of both adjacent pixels may be made constant. For that purpose, a sine wave voltage is applied to every other data line including a data line for addressing a pixel to be inspected, and a DC voltage is applied to the other data lines.
【0024】本実施例では1本のプローブとして説明し
てきたが、複数個のプローブを画素ピッチの整数倍のピ
ッチに配列したプローブの組立体を用いることにより、
同時に複数の画素の試験をすることが可能であり、そう
することにより検査時間を短くすることができる。Although this embodiment has been described as one probe, by using a probe assembly in which a plurality of probes are arranged at a pitch that is an integral multiple of the pixel pitch,
It is possible to test multiple pixels at the same time, which can reduce the inspection time.
【0025】また本実施例では、時間的に変化する信号
として正弦波信号を用いたが、正弦波に限らず任意に波
形信号を用いることができる。In this embodiment, the sine wave signal is used as the time-varying signal, but the waveform signal is not limited to the sine wave, and any waveform signal can be used.
【0026】[0026]
【発明の効果】以上のようにこの発明によれば、薄膜ト
ランジスタアクティブマトリクス基板の配線の短絡や断
線はもとより、薄膜トランジスタの不良や蓄積容量の不
良等、画素の欠陥の有無を、非接触プローブにより画素
電極に損傷を与えることなく、また基板に汚染を与える
ことなく感度良く検知でき、短時間に欠陥検査を行うこ
とが可能な検査方法と装置とを提供できる。またこれら
方法及び装置においては、特殊で複雑な電気または光学
測定器類を必要としないので、きわめて安価である。こ
のように本発明によって、薄膜トランジスタアクティブ
マトリクス基板の画素欠陥を含む検査を短時間に安価な
コストで行うことができ、薄膜トランジスタアクティブ
マトリクス表示器の歩留り向上や品質管理に効果を発揮
する。As described above, according to the present invention, the presence or absence of a pixel defect such as a defect of the thin film transistor or a defect of the storage capacity as well as a short circuit or a disconnection of the wiring of the thin film transistor active matrix substrate is checked by a non-contact probe. It is possible to provide an inspection method and an apparatus capable of performing a defect inspection in a short time, which can be detected with high sensitivity without damaging the electrodes and without contaminating the substrate. Also, these methods and devices are extremely inexpensive as they do not require special and complex electrical or optical measuring instruments. As described above, according to the present invention, the inspection including the pixel defect of the thin film transistor active matrix substrate can be performed in a short time at a low cost, and it is effective in improving the yield and quality control of the thin film transistor active matrix display.
【図1】この発明の検査装置の一例を示す模式図であ
る。FIG. 1 is a schematic diagram showing an example of an inspection apparatus of the present invention.
【図2】薄膜トランジスタアクティブマトリクス基板の
一画素の構造を示す説明図である。FIG. 2 is an explanatory diagram showing a structure of one pixel of a thin film transistor active matrix substrate.
【図3】被検査基板上に非接触プローブを位置決めした
状態を示す斜視図である。FIG. 3 is a perspective view showing a state in which a non-contact probe is positioned on a substrate to be inspected.
【図4】1個の画素とプローブ及び増幅器の等価的電気
回路を示す回路図である。FIG. 4 is a circuit diagram showing an equivalent electric circuit of one pixel, a probe, and an amplifier.
【図5】プローブの構造を示す斜視図である。FIG. 5 is a perspective view showing the structure of a probe.
【図6】プローブを画素電極上に位置決めした状態の断
面図である。FIG. 6 is a cross-sectional view showing a state in which a probe is positioned on a pixel electrode.
3 プローブ 10 TFT 14 データ線 16 画素電極 17 ゲート線 3 probe 10 TFT 14 data line 16 pixel electrode 17 gate line
Claims (8)
と、複数のデータ線と、複数のゲート線を備え、前記画
素はスイッチングトランジスタと容量素子から成る薄膜
トランジスタアクティブマトリクス基板において、デー
タ線及びゲート線に電圧を印加することにより画素電極
の電位を時間的に変化させ、プローブを非接触に基板上
の被検査画素電極上に位置決めし、または被検査画素電
極上を移動させ、被検査画素電極上とプローブ間の静電
容量を介して、被検査画素電極の電位変化を増幅器に導
き、それを検知することを特徴とする薄膜トランジスタ
アクティブマトリクス基板の検査方法。1. A thin film transistor active matrix substrate comprising a plurality of pixels arranged in a matrix, a plurality of data lines and a plurality of gate lines, each pixel comprising a switching transistor and a capacitive element. The potential of the pixel electrode is temporally changed by applying a voltage to the line, and the probe is positioned on the inspected pixel electrode on the substrate in a non-contact manner or moved on the inspected pixel electrode to inspect the inspected pixel electrode. A method of inspecting a thin film transistor active matrix substrate, characterized in that a potential change of a pixel electrode to be inspected is guided to an amplifier via an electrostatic capacitance between an upper portion and a probe and detected.
極に対向する部分が、中心導体部と、その周辺の接地電
位に保たれた静電遮蔽部とから成り、かつ中心導体部と
静電遮蔽部は電気的に絶縁されており、中心導体部の被
検査画素電極に対向する面には静電遮蔽がなく、静電気
的に開口しており、かつ静電気的開口部が被検査画素電
極より小さいことを特徴とする請求項1の薄膜トランジ
スタアクティブマトリクス基板の検査方法。2. In the probe, a portion facing the pixel electrode to be inspected is composed of a central conductor portion and an electrostatic shield portion around the central conductor portion which is kept at a ground potential, and the central conductor portion and the electrostatic shield portion. Is electrically insulated, the surface of the central conductor portion facing the inspected pixel electrode has no electrostatic shield, and is electrostatically opened, and the electrostatic opening is smaller than the inspected pixel electrode. The thin film transistor active matrix substrate inspection method according to claim 1.
して、互いに隣合うデータ線は、互いに反転した位相の
正弦波電圧となるように複数のデータ線に交互に180
度位相のずれた正弦波電圧を印加し、ゲート線には薄膜
トランジスタをオンさせる電圧を印加することを特徴と
する請求項1又は請求項2の薄膜トランジスタアクティ
ブマトリクス基板の検査方法。3. As a method of changing the potential of the pixel electrode, adjacent data lines are alternately arranged into a plurality of data lines so as to have sinusoidal wave voltages having mutually inverted phases.
3. A method for inspecting a thin film transistor active matrix substrate according to claim 1, wherein sinusoidal voltages having a phase shift are applied, and a voltage for turning on the thin film transistor is applied to the gate line.
して、前記複数のデータ線に対して1本おきに正弦波電
圧を印加し、それら以外のデータ線には直流電圧を印加
し、ゲート線には薄膜トランジスタをオンさせる電圧を
印加することを特徴とする請求項1、請求項2又は請求
項3の薄膜トランジスタアクティブマトリクス基板の検
査方法。4. As a method of changing the potential of the pixel electrode, a sine wave voltage is applied to every other one of the plurality of data lines, a DC voltage is applied to the other data lines, and a gate line is applied. A voltage for turning on a thin film transistor is applied to the thin film transistor active matrix substrate inspection method according to claim 1, 2 or 3.
と、複数のデータ線と、複数のゲート線を備え、前記画
素はスイッチングトランジスタと容量素子から成る薄膜
トランジスタアクティブマトリクス基板において、画素
電極の電位を時間的に変化させるための前記データ線に
電圧を印加する手段と、前記ゲート線に薄膜トランジス
タの制御用電圧を印加する手段と、プローブを非接触に
基板上の被検査画素電極上に位置決めする手段または被
検査画素電極上を移動させる手段と、被検査画素電極と
プローブ間の静電容量を介して被検査画素電極の電位変
化を検知する検知手段とを備えたことを特徴とする薄膜
トランジスタアクティブマトリクス基板の検査装置。5. A thin film transistor active matrix substrate comprising a plurality of pixels arranged in a matrix, a plurality of data lines and a plurality of gate lines, each pixel comprising a switching transistor and a capacitive element, and a potential of a pixel electrode. For applying a voltage to the data line for temporally changing the voltage, a means for applying a control voltage of the thin film transistor to the gate line, and a probe are positioned in a non-contact manner on the pixel electrode to be inspected on the substrate. Means or means for moving on the inspected pixel electrode, and detection means for detecting a potential change of the inspected pixel electrode via the capacitance between the inspected pixel electrode and the probe. Matrix substrate inspection device.
極に対向する部分が、中心導体部と、その周辺の接地電
位に保たれた静電遮蔽部とから成り、かつ中心導体部と
静電遮蔽部は電気的に絶縁されており、中心導体部の被
検査画素電極に対向する面には静電遮蔽がなく、静電気
的に開口しており、かつ静電気的開口部が被検査画素電
極より小さいことを特徴とする請求項5の薄膜トランジ
スタアクティブマトリクス基板の検査装置。6. In the probe, a portion facing the pixel electrode to be inspected is composed of a central conductor portion and an electrostatic shield portion around the central conductor portion, which is kept at a ground potential, and the central conductor portion and the electrostatic shield portion. Is electrically insulated, the surface of the central conductor portion facing the inspected pixel electrode has no electrostatic shield, and is electrostatically opened, and the electrostatic opening is smaller than the inspected pixel electrode. The thin-film transistor active matrix substrate inspection device according to claim 5.
して、互いに隣合うデータ線は、互いに反転した位相の
正弦波電圧となるように複数のデータ線に交互に180
度位相のずれた正弦波電圧を印加し、ゲート線には薄膜
トランジスタをオンさせる電圧を印加することを特徴と
する請求項5又は請求項6の薄膜トランジスタアクティ
ブマトリクス基板の検査装置。7. As a method of changing the potential of the pixel electrode, adjacent data lines are alternately arranged into a plurality of data lines so as to have sinusoidal wave voltages having mutually inverted phases.
7. An apparatus for inspecting a thin film transistor active matrix substrate according to claim 5 or 6, wherein sinusoidal voltages whose phases are shifted from each other are applied, and a voltage for turning on the thin film transistor is applied to the gate line.
して、前記複数のデータ線に対して1本おきに正弦波電
圧を印加し、それら以外のデータ線には直流電圧を印加
し、ゲート線には薄膜トランジスタをオンさせる電圧を
印加することを特徴とする請求項5、請求項6又は請求
項7の薄膜トランジスタアクティブマトリクス基板の検
査装置。8. As a method of changing the potential of the pixel electrode, a sine wave voltage is applied to every other one of the plurality of data lines, and a DC voltage is applied to the other data lines, and a gate line is applied. A voltage for turning on a thin film transistor is applied to the thin film transistor active matrix substrate inspection device according to claim 5, 6, or 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6589693A JPH0627494A (en) | 1992-02-14 | 1993-02-15 | Inspecting method and device for thin-film transistor active matrix substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7939992 | 1992-02-14 | ||
JP4-79399 | 1992-02-14 | ||
JP6589693A JPH0627494A (en) | 1992-02-14 | 1993-02-15 | Inspecting method and device for thin-film transistor active matrix substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0627494A true JPH0627494A (en) | 1994-02-04 |
Family
ID=26407067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6589693A Pending JPH0627494A (en) | 1992-02-14 | 1993-02-15 | Inspecting method and device for thin-film transistor active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0627494A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5883437A (en) * | 1994-12-28 | 1999-03-16 | Hitachi, Ltd. | Method and apparatus for inspection and correction of wiring of electronic circuit and for manufacture thereof |
JP2004094245A (en) * | 2002-08-19 | 2004-03-25 | Photon Dynamics Inc | Comprehensive check system by visual image forming and electronic sensing |
KR100799161B1 (en) * | 2006-07-20 | 2008-01-29 | 마이크로 인스펙션 주식회사 | Non-contact type single side probe and inspection apparatus and method for open/short test of pattern electrodes used thereof |
JP2008026319A (en) * | 2006-07-20 | 2008-02-07 | Microinspection Inc | Noncontact single side probe structure |
US7363904B2 (en) | 2002-02-20 | 2008-04-29 | Yamaha Hatsudoki Kabushiki Kaisha | Lubrication device of engine |
JP2008541181A (en) * | 2005-05-18 | 2008-11-20 | シーメンス アクチエンゲゼルシヤフト | Inspection method for conductor track structure |
KR101295933B1 (en) * | 2005-04-22 | 2013-08-14 | 포톤 다이나믹스, 인코포레이티드 | Direct detect sensor for flat panel displays |
US9979390B2 (en) | 2014-05-14 | 2018-05-22 | Panasonic Intellectual Property Management Co., Ltd. | Grip sensor |
US11409395B2 (en) | 2018-12-13 | 2022-08-09 | Samsung Display Co., Ltd. | Testing device of display module, testing system including the same, and testing method using the same |
-
1993
- 1993-02-15 JP JP6589693A patent/JPH0627494A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5883437A (en) * | 1994-12-28 | 1999-03-16 | Hitachi, Ltd. | Method and apparatus for inspection and correction of wiring of electronic circuit and for manufacture thereof |
US7363904B2 (en) | 2002-02-20 | 2008-04-29 | Yamaha Hatsudoki Kabushiki Kaisha | Lubrication device of engine |
JP2004094245A (en) * | 2002-08-19 | 2004-03-25 | Photon Dynamics Inc | Comprehensive check system by visual image forming and electronic sensing |
KR101295933B1 (en) * | 2005-04-22 | 2013-08-14 | 포톤 다이나믹스, 인코포레이티드 | Direct detect sensor for flat panel displays |
JP2008541181A (en) * | 2005-05-18 | 2008-11-20 | シーメンス アクチエンゲゼルシヤフト | Inspection method for conductor track structure |
JP4856698B2 (en) * | 2005-05-18 | 2012-01-18 | シーメンス アクチエンゲゼルシヤフト | Inspection method for conductor track structure |
KR101226197B1 (en) * | 2005-05-18 | 2013-01-28 | 지멘스 악티엔게젤샤프트 | Method for inspecting a strip conductor structure |
KR100799161B1 (en) * | 2006-07-20 | 2008-01-29 | 마이크로 인스펙션 주식회사 | Non-contact type single side probe and inspection apparatus and method for open/short test of pattern electrodes used thereof |
JP2008026319A (en) * | 2006-07-20 | 2008-02-07 | Microinspection Inc | Noncontact single side probe structure |
JP4712772B2 (en) * | 2006-07-20 | 2011-06-29 | マイクロインスペクション,インコーポレイテッド | Non-contact single side probe structure |
US9979390B2 (en) | 2014-05-14 | 2018-05-22 | Panasonic Intellectual Property Management Co., Ltd. | Grip sensor |
US11409395B2 (en) | 2018-12-13 | 2022-08-09 | Samsung Display Co., Ltd. | Testing device of display module, testing system including the same, and testing method using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317325B2 (en) | Line short localization in LCD pixel arrays | |
US5719648A (en) | Liquid crystal display apparatus and method for producing the same with electrodes for producing a reference signal outside display area | |
JPH07146323A (en) | Method and device for inspecting glass substrate for liquid crystal display | |
JPH0627494A (en) | Inspecting method and device for thin-film transistor active matrix substrate | |
JP4856698B2 (en) | Inspection method for conductor track structure | |
KR0166430B1 (en) | Monitoring apparatus for tft | |
JP3510490B2 (en) | Inspection apparatus for electrode structure for thin display device and its inspection method | |
JP3613968B2 (en) | Semiconductor element inspection apparatus and semiconductor element inspection method | |
JPH07287249A (en) | Thin film transistor array and its inspection method | |
KR20010087833A (en) | Electrical Test Apparatus for Flat Panel Display Devices and Test Method for the Same | |
JP3846028B2 (en) | Semiconductor element inspection apparatus, semiconductor element inspection method, and liquid crystal panel manufacturing method | |
JP3169784B2 (en) | Wiring pattern inspection method and apparatus | |
US20060097744A1 (en) | Apparatus and method for inspecting thin film transistor active matrix substrate | |
JP3014915B2 (en) | Multi-panel thin film transistor array substrate and inspection method thereof | |
JPH0784010A (en) | Non-contact multiprobe | |
JPH07104712A (en) | Inspection device for active matrix array | |
JP3412054B2 (en) | Liquid crystal panel inspection device and inspection method | |
JPH07287247A (en) | Inspection of active matrix substrate | |
JPH07120694B2 (en) | Liquid crystal display device inspection device and inspection method thereof | |
JPH06331711A (en) | Noncontact multiprobe | |
JPH03259184A (en) | Inspection device for thin film transistor substrate | |
JP2002040075A (en) | Inspection device for active matrix board and inspection method for active matrix board | |
JP3272331B2 (en) | Pixel capacitance inspection device with leak correction function | |
JP3309083B2 (en) | Pixel capacitance inspection device | |
JP2629213B2 (en) | Inspection method and inspection apparatus for active matrix array |